WO2012102158A1 - 液晶表示パネル用基板及び液晶表示装置 - Google Patents

液晶表示パネル用基板及び液晶表示装置 Download PDF

Info

Publication number
WO2012102158A1
WO2012102158A1 PCT/JP2012/051028 JP2012051028W WO2012102158A1 WO 2012102158 A1 WO2012102158 A1 WO 2012102158A1 JP 2012051028 W JP2012051028 W JP 2012051028W WO 2012102158 A1 WO2012102158 A1 WO 2012102158A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
crystal display
display panel
film
light
Prior art date
Application number
PCT/JP2012/051028
Other languages
English (en)
French (fr)
Inventor
奈美 岡島
藤原　正弘
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/980,663 priority Critical patent/US20130300968A1/en
Publication of WO2012102158A1 publication Critical patent/WO2012102158A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133397—Constructional arrangements; Manufacturing methods for suppressing after-image or image-sticking
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/124—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode interdigital
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/16—Materials and properties conductive
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/09—Function characteristic transflective
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Definitions

  • the present invention relates to a liquid crystal display panel substrate and a liquid crystal display device. More specifically, the present invention relates to a liquid crystal display panel substrate suitable for an active matrix system using a thin film transistor, and a liquid crystal display device including the liquid crystal display panel substrate.
  • a liquid crystal display device is a display device that uses a liquid crystal composition for display, and a typical display method is to apply a voltage to liquid crystal sealed between a pair of substrates, and according to the applied voltage. The amount of transmitted light is controlled by changing the alignment state of the liquid crystal.
  • a passive matrix method and an active matrix method are well known.
  • gate bus lines and source bus lines orthogonal to each other are provided in a grid pattern, and thin film transistors are arranged in each region partitioned in a matrix by the gate bus lines and the source bus lines. ing.
  • the thin film transistor that is a switching element is turned on.
  • an image signal flowing through the source bus line is transmitted from the source electrode to the drain electrode of the thin film transistor and further transmitted to the pixel electrode.
  • the image signal input to each pixel electrode corresponds to a voltage applied between a pixel electrode provided corresponding to each pixel and a common electrode shared by all pixels, in other words, This corresponds to the voltage applied to the liquid crystal of the pixel.
  • a high-definition image can be displayed by changing the alignment state of the liquid crystal in accordance with the voltage applied to the liquid crystal and thereby controlling the amount of light that can be transmitted through the liquid crystal for each pixel.
  • Such an active matrix system is generally used in televisions, monitors, and the like that display with a large number of pixels.
  • an auxiliary capacitor is formed in each pixel in order to hold an image signal input to the pixel electrode, that is, a liquid crystal capacitor while the thin film transistor is in an OFF state.
  • This auxiliary capacitance is formed, for example, by providing an auxiliary capacitance wiring that faces the pixel electrode of each pixel with an insulating film interposed therebetween.
  • a technique for reducing the resistance of the auxiliary capacity wiring a technique is known in which a light shielding pattern formed as a black mask is electrically connected to the auxiliary capacity wiring (see Patent Document 1).
  • Some thin film transistors used in the active matrix method generate a leakage current when light enters the channel. Since the leakage current in the off state (off leakage current) causes malfunction of the thin film transistor, a technique for suppressing the off leakage current by arranging a light shielding layer above or below the thin film transistor is known ( (See Patent Documents 2 and 3).
  • the FFS mode has a structural feature in that the pixel electrode and the common electrode are separated on the upper and lower sides of the insulating film and arranged on the same substrate (see Patent Document 4).
  • Crosstalk is a phenomenon in which a drive signal leaks to a pixel that is not to be driven.
  • Flicker is a phenomenon of flickering on the screen, with a period longer than the afterimage time of the eye (15 to 20 msec; frequency 60 to 50 Hz), and noise signals are mixed into the display signal, and the brightness of the screen is at that period. It occurs when there is a change.
  • a countermeasure against crosstalk it is effective to lower the resistance of the auxiliary capacitance wiring.
  • a method of connecting a new wiring in parallel to the auxiliary capacitance wiring is conceivable.
  • a method of arranging a light shielding layer in order to reduce the off-leakage current of the thin film transistor has been known.
  • the present invention has been made in view of the above situation, and a liquid crystal display panel substrate capable of effectively suppressing the occurrence of crosstalk and flicker without reducing the aperture ratio, and the liquid crystal display panel substrate.
  • An object of the present invention is to provide a liquid crystal display device provided.
  • the present inventors have studied various methods for effectively suppressing the occurrence of crosstalk and flicker in a liquid crystal display panel substrate driven by an active matrix system. From the viewpoint of preventing a decrease in aperture ratio, We focused on combining the means for solving talk with the means for solving flicker. Then, the inventors arrange a light-shielding conductive member that covers the channel region of the thin film transistor in the lower layer of the thin film transistor, and by using the light-shielding conductive member as a wiring connected in parallel to the transparent electrode wiring, As a result of conceiving that the above problem can be solved brilliantly, the present invention has been achieved.
  • one embodiment of the present invention includes a light-shielding conductive member, a thin film transistor disposed above the light-shielding conductive member, a transparent electrode wiring disposed above the thin film transistor, and the transparent electrode wiring.
  • a liquid crystal display panel substrate including a pixel electrode disposed in an upper layer
  • the light-shielding conductive member is a light-shielding body that covers the channel region of the thin film transistor, and is a wiring connected in parallel to the transparent electrode wiring
  • the transparent electrode wiring is a liquid crystal display panel substrate having a portion facing the pixel electrode with an insulating film interposed therebetween.
  • a light-shielding conductive member is provided below the thin film transistor as a light shielding body that covers the channel region of the thin film transistor.
  • the light-shielding conductive member can prevent light emitted from the backlight unit from entering the channel region of the thin film transistor. As a result, off-leakage current of the thin film transistor is reduced and flicker is prevented.
  • the light-shielding conductive member is also a wiring connected in parallel to the transparent electrode wiring.
  • the transparent electrode wiring has a portion facing the pixel electrode with an insulating film interposed therebetween, and forms an auxiliary capacitor. Accordingly, the light-shielding conductive member functions as a wiring connected in parallel to the transparent electrode wiring, whereby the resistance of the entire wiring forming the auxiliary capacitance can be lowered. As a result, occurrence of crosstalk is prevented.
  • the electrical conductivity (it is also called electrical conductivity) of the said light-shielding electrically-conductive member has a form higher than the electrical conductivity of the said transparent electrode wiring. According to this embodiment, the effect of reducing the resistance of the wiring that forms the auxiliary capacitance can be sufficiently obtained, and the occurrence of crosstalk can be effectively suppressed.
  • the form in which the said light-shielding electrically-conductive member contains the metal layer or alloy layer containing the at least 1 sort (s) of element selected from the group which consists of a tantalum, titanium, tungsten, molybdenum, and aluminum is mentioned.
  • the light shielding of the channel region of the thin film transistor and the reduction of the resistance of the wiring forming the auxiliary capacitance can be achieved, and the occurrence of flicker and crosstalk can be effectively suppressed.
  • the form in which the said transparent electrode wiring contains indium tin oxide or indium zinc oxide is mentioned. Since indium tin oxide and indium zinc oxide are materials having a relatively high electrical conductivity, the entire wiring forming the auxiliary capacitance is formed by connecting the light-shielding conductive member in parallel to the transparent electrode wiring as in the present invention. Can be significantly reduced, and the occurrence of crosstalk can be significantly suppressed.
  • Another aspect of the present invention is a liquid crystal display device including the liquid crystal display panel substrate, wherein a voltage is applied to the liquid crystal by the pixel electrode and the transparent electrode wiring.
  • the transparent electrode wiring not only functions as an auxiliary capacitance wiring but also functions as a common electrode. Examples of such a liquid crystal display device include a fringe field switching (FFS) mode liquid crystal display device.
  • FFS fringe field switching
  • Still another embodiment of the present invention is a liquid crystal display device including the above-described liquid crystal display panel substrate, and a liquid crystal display device including a backlight.
  • This liquid crystal display device is a so-called transmissive liquid crystal display device or a transflective liquid crystal display device.
  • the aperture ratio is lowered by reducing the resistance of the auxiliary capacitance wiring by using a light shielding body provided to reduce the off-leakage current of the thin film transistor. Therefore, the occurrence of crosstalk and flicker can be effectively suppressed.
  • FIG. 6 is a schematic plan view illustrating a configuration of a liquid crystal display panel substrate according to Embodiment 2.
  • FIG. It is a cross-sectional schematic diagram which shows the cross section of the board
  • FIG. 1 is a schematic cross-sectional view illustrating a configuration of a liquid crystal display panel substrate according to comparative example 1.
  • FIG. 2 is a schematic cross-sectional view showing the configuration of the liquid crystal display panel substrate of Comparative Example 2.
  • FIG. 3 is a schematic plan view illustrating the configuration of the liquid crystal display panel substrate according to the first embodiment.
  • 4 is a schematic cross-sectional view showing a cross section of the liquid crystal display panel substrate of FIG. Note that the liquid crystal display panel substrates of Comparative Examples 1 and 2 were not disclosed in the prior art, but were created by the present inventors for comparison with the liquid crystal display panel substrate of the present embodiment. .
  • the liquid crystal display panel substrate is incorporated in a liquid crystal display device.
  • a liquid crystal display panel can be produced by bonding a pair of liquid crystal display panel substrates and sealing a liquid crystal layer between the substrates.
  • the liquid crystal display panel substrate of the present embodiment includes thin film transistors necessary for driving by an active matrix method, and is also called a thin film transistor array substrate or an active matrix substrate.
  • the pixel electrode 11 and the common electrode 9 are provided on the same substrate, and the pixel electrode 11 and the common electrode are provided.
  • the orientation of the liquid crystal molecules can be controlled in a plane parallel to the substrate surface in accordance with the voltage applied during the period 9.
  • An interelectrode insulating film 10 is provided between the pixel electrode 11 and the common electrode 9. That is, the liquid crystal display panel substrates of Comparative Examples 1 and 2 and this embodiment are used for a fringe field switching (FFS) mode liquid crystal display device which is a kind of lateral electric field mode.
  • FFS fringe field switching
  • the common electrode 9 also has a role of forming an auxiliary capacitance in a portion facing the pixel electrode 11 with the interelectrode insulating film 10 interposed therebetween.
  • the pixel electrode 11 and the common electrode 9 are transparent electrodes that can transmit light emitted from the backlight.
  • the common electrode 9 is formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO), it is difficult to sufficiently reduce the wiring resistance, which may cause crosstalk. there were.
  • FIG. 5 is a diagram for explaining the principle of occurrence of crosstalk.
  • a wiring portion (Cs Line) branched from a main line (Cs main line) of an auxiliary capacitance wiring and a source line (Source Line) are formed in an active area where a plurality of pixel electrodes (PIX) are arranged.
  • Cs Line a wiring portion branched from a main line (Cs main line) of an auxiliary capacitance wiring and a source line (Source Line) are formed.
  • PIX pixel electrodes
  • the wiring resistance of the auxiliary capacitance wiring is high, the potential of the auxiliary capacitance wiring cannot be returned to a desired potential by the time when the thin film transistor is turned off, and the potential of the auxiliary capacitance wiring after the thin film transistor is turned off.
  • the potential of the pixel electrode PIX
  • An on-state pixel and an off-state pixel have different potential fluctuation amounts of the source line, so that the potential fluctuation amount of the pixel electrode also differs. As a result, when halftone display is performed with the same gradation, a luminance difference occurs and crosstalk is observed.
  • Such crosstalk tends to be prominently generated on a substrate on which pixels are arranged with high definition, a substrate using a transparent electrode wiring having a relatively high wiring resistance as an auxiliary capacitance wiring, and the like. This tendency is the same for the occurrence of flicker.
  • Comparative Example 1 as shown in FIG. 1, the wiring resistance is reduced by providing the wiring layers 51 and 52 made of a metal having a lower resistance than the transparent conductive material on the common electrode 9. Yes.
  • the common electrode 9 is connected to the auxiliary capacitance line 5 a provided in the same layer as the gate electrode 5 using the contact holes 6 b and 8 b.
  • the light shielding film (light-shielding conductive member) provided with the common electrode (transparent electrode wiring) 9 in the lower layer using the contact holes 6 b and 8 b. ) 20 Since the light shielding film 20 functions as a wiring connected in parallel to the common electrode 9, it is possible to reduce the resistance of the entire wiring forming the auxiliary capacitance. As a result, occurrence of crosstalk can be prevented.
  • the light shielding film 20 has light shielding properties and electrical conductivity, and the electrical conductivity of the light shielding film 20 is preferably higher than the electrical conductivity of the common electrode 9.
  • a preferable form of the light shielding film 20 includes a metal layer or an alloy layer containing at least one element selected from the group consisting of tantalum, titanium, tungsten, molybdenum, and aluminum.
  • the light shielding film 20 made of molybdenum (Mo) is preferable.
  • the light shielding film 20 shields light incident on the channel region of the thin film transistor from the backlight unit, thereby reducing the off-leakage current of the thin film transistor. Therefore, the method of connecting the light shielding film 20 to the common electrode 9 can be realized by a simpler method than the method of adding new wiring layers 51 and 52 as in the first comparative example. That is, in the method of connecting the light shielding film 20 to the common electrode 9, the arrangement pattern of the light shielding film 20 is changed, the contact hole 6b is formed simultaneously with the contact hole 6a, and the contact hole 8b is formed simultaneously with the contact hole 8a. .
  • auxiliary capacitance line 5a is arranged in the same layer as the gate electrode 5 of the thin film transistor and the gate line to which the gate electrode 5 is connected as in the comparative example 2, the gate electrode 5 or the gate line and the auxiliary capacitance line are arranged. It is necessary to prevent short circuit with 5a, and there are restrictions on design rules. On the other hand, when the light shielding film 20 of this embodiment is used, it is not necessary to adjust the design in consideration of a short circuit with other members, which is advantageous in terms of design rules.
  • a metal film for forming the light shielding film 20 is formed on one surface of the glass substrate 1 serving as a base substrate.
  • a film mainly containing an element such as Ta, Ti, W, Mo, Al or the like is used.
  • a metal film mainly composed of Mo is preferably used.
  • a resist pattern is formed by a photolithography method in a portion overlapping the formation region of the light shielding film 20.
  • the light shielding film 20 is obtained by etching the metal film using the resist pattern as a mask.
  • an insulating film such as a silicon (Si) film may be used for forming the light shielding film 20 instead of the metal film.
  • the thickness of the light shielding film 20 is set to, for example, 50 nm or more.
  • a method for forming the light shielding film 20 for example, a CVD (Chemical Vapor Deposition) method or a sputtering method is used.
  • a buffer film 2 (also referred to as a base coat film) is formed so as to cover the light shielding film 20.
  • the buffer film 2 may be a single layer or a multilayer, and a silicon oxide film (SiO 2 ), a silicon nitride film (SiN x ), a silicon nitride oxide film (SiNO), or the like is used.
  • a laminated film of a silicon oxide film and a silicon nitride oxide film (SiO 2 / SiNO) or a silicon oxide film (SiO 2 ) is preferably used.
  • the thickness of the buffer film 2 is set to 100 nm to 500 nm, for example.
  • the thickness of the buffer film 2 is preferably set to 300 nm or more.
  • a method for forming the buffer film 2 for example, a CVD method is used.
  • a semiconductor layer 3 used for a pixel TFT and a driving TFT is formed on the buffer film 2.
  • the semiconductor layer 3 is formed by patterning a silicon film such as a continuous grain boundary crystalline silicon (CGS) film, a low-temperature polysilicon (LPS) film, or an amorphous silicon ( ⁇ -Si) film.
  • a silicon film such as a continuous grain boundary crystalline silicon (CGS) film, a low-temperature polysilicon (LPS) film, or an amorphous silicon ( ⁇ -Si) film.
  • a CVD method is used as a CVD method.
  • a method of forming a semiconductor layer 3 by forming a continuous grain boundary crystalline silicon film and patterning it will be described below.
  • a silicon oxide film and an amorphous silicon film are sequentially formed on the buffer film 2.
  • a nickel thin film serving as a catalyst for promoting crystallization is formed on the surface layer of the amorphous silicon film.
  • the nickel thin film and the amorphous silicon film are reacted by laser annealing to form a crystalline silicon layer at the interface between them.
  • the unreacted portion of the nickel thin film and the portion where nickel silicide is formed are removed by etching or the like.
  • a silicon film made of continuous grain boundary crystalline silicon is obtained.
  • a resist pattern is formed on the source, drain, and channel of the pixel TFT portion of the silicon film and the driving TFT portion, and etching is performed using the resist pattern as a mask. Thereby, the semiconductor layer 3 which comprises each TFT is obtained.
  • the gate insulating film 4 is formed so as to cover the semiconductor layer 3.
  • the gate insulating film 4 may be a single layer or a multilayer, and a silicon oxide film (SiO 2 ), a silicon nitride film (SiN x ), a silicon nitride oxide film (SiNO), or the like is used.
  • a silicon oxide film (SiO 2 ), a silicon nitride film (SiN x ), or a stacked film of a silicon nitride film and a silicon oxide film (SiN x / SiO 2 ) is preferably used.
  • the thickness of the gate insulating film 4 is set to, for example, 10 nm to 120 nm.
  • a CVD method is used as a method for forming the gate insulating film 4.
  • a method in which a plasma CVD method is performed using SiH 4 and N 2 O or SiH 4 and O 2 as a source gas can be given.
  • channel doping is performed on the semiconductor layer 3.
  • the implantation energy is 10 [KeV] to 80 [KeV]
  • the dose is 5 ⁇ 10 14 [ion] to Ion implantation is performed at 2 ⁇ 10 16 [ion].
  • the impurity concentration after implantation is preferably 1.5 ⁇ 10 20 to 3 ⁇ 10 21 [pieces / cm 3 ].
  • a conductive layer is formed by performing a sputtering method, a vacuum deposition method, or the like using a metal material mainly composed of elements such as Ta, Ti, W, Mo, and Al.
  • a metal material mainly composed of elements such as Ta, Ti, W, Mo, and Al.
  • the conductive layer for example, a laminated film of tungsten and tantalum nitride (W / Tan), a molybdenum film (Mo), a molybdenum / tungsten alloy film (MoW), and a laminated film of titanium film and aluminum film (Ti / Al) are suitable.
  • a resist pattern is formed using photolithography on a portion of the conductive layer that overlaps with the formation region of the gate electrode. When etching is performed using the resist pattern as a mask, the gate electrode 5 is formed.
  • ion implantation for forming a p-type diffusion layer is performed.
  • a p-type diffusion layer of the driving p-type TFT is formed.
  • the implantation energy is 10 [KeV] to 80 [KeV]
  • the dose is 5 ⁇ 10 14 [ion] to 2 ⁇ .
  • Ion implantation is performed at 10 16 [ion].
  • the impurity concentration after implantation is preferably 1.5 ⁇ 10 20 to 3 ⁇ 10 21 [pieces / cm 3 ].
  • the resist pattern is removed.
  • an n-type diffusion layer is formed in the driving TFT and the pixel TFT.
  • a resist pattern having openings in portions overlapping the source and drain regions of the driving n-type TFT and pixel TFT is formed.
  • the implantation energy is 10 [KeV] to 100 [KeV] and the dose is 5 ⁇ 10 14 [ion] to 1 ⁇ .
  • Ion implantation is performed at 10 16 [ion].
  • the impurity concentration after implantation is preferably 1.5 ⁇ 10 20 to 3 ⁇ 10 21 [pieces / cm 3 ]. After the ion implantation is completed, the resist pattern is removed.
  • a pixel TFT, a driving p-type TFT, and a driving n-type TFT are manufactured.
  • an ion implantation step for forming a p-type diffusion layer is not necessary.
  • an LDD structure may be formed by providing a region where phosphorus is implanted at a low concentration outside the channel.
  • the interlayer insulating film 6 may be a single layer or a multilayer, and a silicon oxide film (SiO 2 ), a silicon nitride film (SiN x ), a silicon nitride oxide film (SiNO), or the like is used.
  • a laminated film of a silicon oxide film and a silicon nitride film (SiO 2 / SiN x ), a laminated film of a silicon oxide film, a silicon nitride film, and a silicon oxide film (SiO 2 / SiN x / SiO 2 ), a silicon oxide film (SiO 2 ) 2 ), a silicon nitride film (SiN x ) is preferably used.
  • a CVD method is used as a method for forming the interlayer insulating film 6. Specifically, when a silicon oxide film is formed, a method in which a plasma CVD method is performed using SiH 4 and N 2 O or SiH 4 and O 2 as a source gas can be given.
  • a through hole that reaches the semiconductor layer 3 through the gate insulating film 4 and the interlayer insulating film 6, and a through hole that passes through the buffer film 2, the gate insulating film 4 and the interlayer insulating film 6 and reaches the light shielding film 20 are formed.
  • a resist pattern is formed using photolithography, and etching is performed using the resist pattern as a mask.
  • a conductive layer is formed by performing a sputtering method, a vacuum deposition method, or the like using a metal material mainly composed of elements such as Ta, Ti, W, Mo, and Al.
  • the conductive layer include a titanium film, a laminated film of an aluminum film and a titanium film (Ti / Al / Ti), a laminated film of a titanium film and an aluminum film (Ti / Al), a titanium nitride film, an aluminum film, and a titanium nitride film.
  • Laminated film TiN / Al / TiN
  • molybdenum film, aluminum-neodymium film and molybdenum film laminated film Mo / Al-Nd / Mo
  • molybdenum film, aluminum film and molybdenum film laminated film Mo / Al / Mo
  • a resist pattern is formed using photolithography in a portion overlapping the formation region of the source electrode 7a, the drain electrode 7b, and the relay electrode 7c on the conductive layer, and etching is performed using the resist pattern as a mask. Electrode 7a, drain electrode 7b, and relay electrode 7c are formed.
  • a transparent resin film (flattening film) 8 is formed in order to flatten a surface for forming a common electrode 9 to be described later.
  • the transparent resin film 8 is provided with an opening in a region where the drain electrode 7b is formed in order to electrically connect the drain electrode 7b and the pixel electrode 11 formed later.
  • an opening is provided in a region where the relay electrode 7c is formed in order to electrically connect the relay electrode 7c and the common electrode 9 formed later. If a photosensitive resin is used as the material of the transparent resin film 8, the openings can be formed by photolithography and etching.
  • a common electrode (lower transparent electrode) 9 is formed on the transparent resin film 8.
  • the common electrode 9 is also disposed in the opening provided so as to penetrate the transparent resin film 8 in the region where the relay electrode 7c is formed, and the contact hole 8b is formed.
  • the conductive film is patterned by photolithography and etching.
  • the common electrode 9 is an electrode for changing the alignment of the liquid crystal and also has a role of forming an auxiliary capacity.
  • a transparent conductive material that can transmit light emitted from the backlight is preferable, and for example, indium tin oxide (ITO) and indium zinc oxide (IZO) are preferable.
  • the interelectrode insulating film 10 is formed.
  • the interelectrode insulating film 10 may be a single layer or a multilayer, and a silicon oxide film (SiO 2 ), a silicon nitride film (SiN x ), a silicon nitride oxide film (SiNO), or the like is used. .
  • a method of forming the interelectrode insulating film 10 for example, a CVD method is used.
  • the interelectrode insulating film 10 is opened in a region where the opening provided in the transparent resin film 8 is disposed in order to electrically connect the drain electrode 7b and the pixel electrode 11 formed later. If a photosensitive resin is used as the material of the interelectrode insulating film 10, the openings can be formed by photolithography and etching.
  • a pixel electrode (upper transparent electrode) 11 is formed on the interelectrode insulating film 10.
  • the pixel electrode 11 is also disposed in the opening formed in the transparent resin film 8 and the interelectrode insulating film 10 to form a contact hole 8a.
  • a portion of the pixel electrode 11 on the interelectrode insulating film 10 is an electrode for changing the alignment of the liquid crystal by forming a lateral electric field with the common electrode 9, and assisting with the common electrode 9. This is an electrode for forming a capacitor.
  • the portion in the opening of the pixel electrode 11 is an electrode for electrically connecting the drain electrode 7b and the pixel electrode 11.
  • the material of the pixel electrode 11 is preferably a transparent conductive material that can transmit light emitted from the backlight, for example, ITO or IZO.
  • the pixel electrode 11 can be selectively disposed in a necessary portion by photolithography and etching.
  • liquid crystal display panel substrate thin film transistor array substrate
  • the liquid crystal display panel substrate thin film transistor array substrate
  • the thin film transistor array substrate and the counter substrate are bonded together at a predetermined uniform interval. Then, a liquid crystal layer mainly composed of liquid crystal molecules is sandwiched between both substrates.
  • a liquid crystal display panel is completed by attaching polarizing plates to the front and back of the structure formed by bonding the thin film transistor array substrate and the counter substrate, respectively.
  • a backlight unit, various optical films, and the like are disposed on the back side of the liquid crystal display panel, and various optical films, a touch panel, and the like are disposed on the front side (display surface side).
  • An external circuit for driving is connected to the end of the liquid crystal panel.
  • the liquid crystal display panels that have been mounted are housed in the chassis. Thus, a liquid crystal display device incorporating the liquid crystal display panel substrate of this embodiment is completed.
  • Embodiment 2 The configuration of the liquid crystal display panel substrate of this embodiment will be described with reference to FIGS.
  • FIG. 6 is a schematic plan view illustrating the configuration of the liquid crystal display panel substrate according to the second embodiment.
  • FIG. 7 is a schematic cross-sectional view showing a cross section of the liquid crystal display panel substrate of FIG.
  • the substrate for a liquid crystal display panel of this embodiment is used for a liquid crystal display device in an in-plane switching (IPS) mode, which is a kind of a transverse electric field mode.
  • IPS in-plane switching
  • the common electrode 9 of the first embodiment covers the entire pixel
  • the common electrode 9a of the present embodiment has a comb-like shape like the pixel electrode 11 and is formed in the same layer as the pixel electrode 11.
  • the auxiliary capacitance electrode 12 transparent electrode wiring
  • the auxiliary capacitance electrode 12 transparent electrode wiring
  • the auxiliary capacitance electrode 12 transparent electrode wiring
  • the auxiliary capacitance electrode 12 transparent electrode wiring
  • the auxiliary capacitance electrode 12 transparent electrode wiring
  • the auxiliary capacitance electrode 12 transparent electrode wiring
  • the auxiliary capacitance electrode 12 transparent electrode wiring
  • the auxiliary capacitance electrode 12 transparent electrode wiring
  • the auxiliary capacitance electrode 12 transparent electrode wiring
  • the auxiliary capacitance electrode 12 transparent electrode wiring
  • the auxiliary capacitance electrode 12 transparent electrode wiring
  • the liquid crystal display panel substrate does not include a color filter.
  • a color filter on-array method in which a color filter is provided on the thin film transistor array substrate. May be applied.
  • the liquid crystal display panel substrate of the present invention may be any of a transmissive type, a reflective type, and a transflective type (transflective type). It may be applied to the scheme.
  • a transmissive liquid crystal display device a backlight is provided on the back side of the liquid crystal display panel, and polarizing plates are provided on the display side and back side surfaces of the liquid crystal display panel.
  • polarizing plates are provided on the display side and back side surfaces of the liquid crystal display panel.
  • a reflective liquid crystal display device a reflective film is provided on the back side of the liquid crystal layer of the liquid crystal display panel, and a circularly polarizing plate is provided on the display side surface of the liquid crystal display panel.
  • the reflective film may be a pixel electrode (reflective electrode) having a reflective surface on the liquid crystal layer side, or provided separately from the pixel electrode when the pixel electrode is a transmissive electrode.
  • the reflective liquid crystal display device include those using external light as display light and those having a front light on the display surface side of the liquid crystal layer.
  • a transflective liquid crystal display device includes a method in which a transmissive region for performing transmissive display and a reflective region for performing reflective display are provided in a pixel, and a method in which a semi-transmissive film is provided in a pixel.
  • the transmissive region includes a transmissive electrode
  • the reflective region includes a reflective electrode or a laminate of the transmissive electrode and a reflective film.
  • the transflective liquid crystal display device is provided with a backlight on the back side of the liquid crystal display panel in order to perform transmissive display, and the display side and back side of the liquid crystal display panel.
  • a polarizing plate is provided on each surface.
  • at least the polarizing plate on the display side is provided with a ⁇ / 4 retardation plate to constitute a circularly polarizing plate.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

本発明は、開口率を低下させずに、クロストーク、フリッカの発生を効果的に抑制できる液晶表示パネル用基板を提供する。本発明の一態様は、遮光性導電部材と、前記遮光性導電部材よりも上層に配置された薄膜トランジスタと、前記薄膜トランジスタよりも上層に配置された透明電極配線と、前記透明電極配線よりも上層に配置された画素電極とを備える液晶表示パネル用基板であって、前記遮光性導電部材は、前記薄膜トランジスタのチャネル領域を覆う遮光体であり、かつ前記透明電極配線に並列に接続された配線であり、前記透明電極配線は、絶縁膜を挟んで前記画素電極に対向する部分を有する液晶表示パネル用基板である。

Description

液晶表示パネル用基板及び液晶表示装置
本発明は、液晶表示パネル用基板及び液晶表示装置に関する。より詳しくは、薄膜トランジスタを用いたアクティブマトリックス方式に好適な液晶表示パネル用基板、及び、該液晶表示パネル用基板を備える液晶表示装置に関するものである。
液晶表示装置は、表示のために液晶組成物を利用する表示装置であり、その代表的な表示方式は、一対の基板間に封入した液晶に対して電圧を印加し、印加した電圧に応じて液晶の配向状態を変化させることにより、光の透過量を制御するものである。
液晶表示装置の駆動方式としては、パッシブマトリックス方式とアクティブマトリックス方式とがよく知られている。典型的なアクティブマトリックス方式の液晶表示装置では、互いに直交するゲートバスライン及びソースバスラインが格子状に設けられ、ゲートバスライン及びソースバスラインによりマトリックス状に区画された各領域に薄膜トランジスタが配置されている。そして、薄膜トランジスタのゲート電極に対して、ゲートバスラインを通じて走査信号が入力されると、スイッチング素子である薄膜トランジスタがオン状態になる。薄膜トランジスタがオン状態のときに、ソースバスラインを流れる画像信号は、薄膜トランジスタのソース電極からドレイン電極へと伝達され、更に画素電極に伝達される。各画素電極に入力される画像信号は、各画素に対応して設けられた画素電極と、全画素で共用される共通電極との間に印加される電圧に対応しており、言い換えれば、各画素の液晶への印加電圧に対応している。そして、液晶への印加電圧に応じて液晶の配向状態を変化させ、それによって液晶を透過できる光の量を画素ごとに制御することによって、高精細な画像を表示できる。このようなアクティブマトリックス方式は、多数の画素により表示を行うテレビ、モニター等において一般的に用いられている。
アクティブマトリックス方式においては、通常では、薄膜トランジスタがオフ状態の間、画素電極に入力された画像信号、すなわち液晶容量を保持させるために、各画素に補助容量が形成される。この補助容量は、例えば各画素の画素電極に対して、絶縁膜を挟んで対向する補助容量配線を設けることによって形成される。この補助容量配線の低抵抗化を図る技術として、ブラックマスクとして形成されている遮光パターンを補助容量配線に電気接続するものが知られている（特許文献１参照）。
また、アクティブマトリックス方式で用いられる薄膜トランジスタは、チャネルに光が入射した場合に漏れ電流が発生するものがある。オフ状態での漏れ電流（オフリーク電流）は、薄膜トランジスタの誤動作を引き起こすものであるため、薄膜トランジスタの上層又は下層に遮光層を配置することにより、オフリーク電流を抑制しようとする技術が知られている（特許文献２、３参照）。
液晶表示装置の表示モードとしては、フリンジ・フィールド・スイッチング（Fringe Field Switching（ＦＦＳ））モードが知られている。ＦＦＳモードは、画素電極と共通電極とが絶縁膜の上下に分離されて同一基板に配置される点に構成上の特徴を有している（特許文献４参照）。
特開平８－２３４２３９号公報 特開２００１－４２３６１号公報 特開２０００－１３１７１３号公報 特開２００８－１６５１３４号公報
アクティブマトリックス方式においては、クロストーク、フリッカの発生を効果的に抑制される必要がある。クロストークとは、駆動しようとしていない画素へ駆動信号が漏れ込む現象のことである。フリッカとは、画面のちらつき現象のことであり、眼の残像時間（１５～２０ｍｓｅｃ；周波数６０～５０Ｈｚ）より長い周期で、雑音信号が表示信号に混入したり、画面の明るさがその周期で変化した場合に生じるものである。
クロストークへの対策としては、補助容量配線の抵抗を下げることが有効であり、例えば、補助容量配線に対して新たな配線を並列接続する方法が考えられる。また、フリッカへの対策としては、薄膜トランジスタのオフリーク電流を低減するために、遮光層を配置する方法が知られていた。
しかしながら、クロストーク対策として新たな配線を設けると、開口率が低下するとともに、配線レイアウトの自由度が低くなるという点で工夫の余地があった。更に、クロストークとフリッカの両方を効果的に解決する手法が求められていた。
本発明は、上記現状に鑑みてなされたものであり、開口率を低下させずに、クロストーク、フリッカの発生を効果的に抑制できる液晶表示パネル用基板、及び、該液晶表示パネル用基板を備える液晶表示装置を提供することを目的とするものである。
本発明者らは、アクティブマトリックス方式で駆動される液晶表示パネル用基板において、クロストーク、フリッカの発生を効果的に抑制する方法について種々検討したところ、開口率の低下を防止する観点から、クロストークを解決する手段とフリッカを解決する手段とを組み合わせることに着目した。そして、本発明者らは、薄膜トランジスタの下層に、薄膜トランジスタのチャネル領域を覆う遮光性導電部材を配置するとともに、この遮光性導電部材を透明電極配線に対して並列に接続した配線とすることによって、上記課題をみごとに解決することができることに想到した結果、本発明に到達したものである。
すなわち、本発明の一態様は、遮光性導電部材と、上記遮光性導電部材よりも上層に配置された薄膜トランジスタと、上記薄膜トランジスタよりも上層に配置された透明電極配線と、上記透明電極配線よりも上層に配置された画素電極とを備える液晶表示パネル用基板であって、
上記遮光性導電部材は、上記薄膜トランジスタのチャネル領域を覆う遮光体であり、かつ上記透明電極配線に並列に接続された配線であり、
上記透明電極配線は、絶縁膜を挟んで上記画素電極に対向する部分を有する
液晶表示パネル用基板である。
本発明においては、薄膜トランジスタのチャネル領域を覆う遮光体として、薄膜トランジスタよりも下層に、遮光性導電部材が設けられる。遮光性導電部材は、バックライトユニットから放射された光が薄膜トランジスタのチャネル領域に入射することを防止できる。その結果、薄膜トランジスタのオフリーク電流が低減され、フリッカの発生が防止される。
また、上記遮光性導電部材は、透明電極配線に並列に接続された配線でもある。透明電極配線は、絶縁膜を挟んで画素電極に対向する部分を有しており、補助容量を形成している。したがって、遮光性導電部材が透明電極配線に並列に接続された配線として機能することにより、補助容量を形成する配線全体の抵抗を下げることが可能となる。その結果、クロストークの発生が防止される。
本発明の一形態として、上記遮光性導電部材の電気伝導率（導電率とも呼ばれる）が、上記透明電極配線の電気伝導率よりも高い形態が挙げられる。この形態によれば、補助容量を形成する配線の抵抗を低減する効果が充分に得られ、クロストークの発生を効果的に抑制できる。
本発明の一形態として、上記遮光性導電部材が、タンタル、チタン、タングステン、モリブデン及びアルミニウムからなる群より選択された少なくとも一種の元素を含む金属層又は合金層を含む形態が挙げられる。この形態によれば、薄膜トランジスタのチャネル領域の遮光と補助容量を形成する配線の抵抗の低減とを両立することができ、フリッカ及びクロストークの発生を効果的に抑制できる。
本発明の一形態として、上記透明電極配線が、酸化インジウム錫又は酸化インジウム亜鉛を含む形態が挙げられる。酸化インジウム錫及び酸化インジウム亜鉛は、電気伝導率が比較的高い材料であることから、本発明のように遮光性導電部材を透明電極配線に並列に接続することで、補助容量を形成する配線全体の抵抗を大幅に下げることができ、クロストークの発生を顕著に抑制できる。
本発明の一形態として、上記遮光性導電部材と上記薄膜トランジスタのゲート電極との間に、膜厚３００ｎｍ以上の絶縁膜を備える形態が挙げられる。この形態によれば、遮光性導電部材の電位変動が薄膜トランジスタの動作に及ぼす影響を充分に抑制することができる。
本発明の別の態様は、上記液晶表示パネル用基板を備える液晶表示装置であって、上記画素電極と上記透明電極配線とによって液晶に電圧を印加する液晶表示装置である。この液晶表示装置においては、上記透明電極配線は補助容量配線としての機能を有するだけでなく、共通電極としての機能を有する。このような液晶表示装置としては、フリンジ・フィールド・スイッチング（Fringe Field Switching（ＦＦＳ））モードの液晶表示装置が挙げられる。
本発明の更に別の態様は、上記液晶表示パネル用基板を備える液晶表示装置であって、バックライトを備える液晶表示装置である。この液晶表示装置は、いわゆる透過型の液晶表示装置、又は、半透過型の液晶表示装置である。
本発明の液晶表示パネル用基板及び液晶表示装置によれば、薄膜トランジスタのオフリーク電流を低減するために設けられる遮光体を用いて、補助容量配線の低抵抗化を図ることにより、開口率を低下させずに、クロストーク、フリッカの発生を効果的に抑制できる。
比較形態１の液晶表示パネル用基板の構成を示す断面模式図である。 比較形態２の液晶表示パネル用基板の構成を示す断面模式図である。 実施形態１の液晶表示パネル用基板の構成を示す平面模式図である。 図３の液晶表示パネル用基板の断面を示す断面模式図である。 クロストークの発生原理を説明する図である。 実施形態２の液晶表示パネル用基板の構成を示す平面模式図である。 図６の液晶表示パネル用基板の断面を示す断面模式図である。
実施形態１
図１は、比較形態１の液晶表示パネル用基板の構成を示す断面模式図である。図２は、比較形態２の液晶表示パネル用基板の構成を示す断面模式図である。図３は、実施形態１の液晶表示パネル用基板の構成を示す平面模式図である。図４は、図３の液晶表示パネル用基板の断面を示す断面模式図である。なお、比較形態１及び２の液晶表示パネル用基板は、先行文献に開示されたものではなく、本実施形態の液晶表示パネル用基板と対比するために、本発明者らが創出したものである。
液晶表示パネル用基板は、液晶表示装置に組み込まれるものであり、例えば、一対の液晶表示パネル用基板を貼り合わせて、両基板間に液晶層を封入することによって液晶表示パネルを作製できる。本実施形態の液晶表示パネル用基板は、アクティブマトリックス方式による駆動に必要な薄膜トランジスタを備えており、薄膜トランジスタアレイ基板、アクティブマトリックス基板とも呼ばれるものである。
図１～４に示すように、比較形態１、２及び本実施形態の液晶表示パネル用基板においては、同一基板上に画素電極１１及び共通電極９が設けられており、画素電極１１及び共通電極９の間に印加する電圧に応じて、液晶分子の向きを基板面と平行な面内において制御することができる。また、画素電極１１と共通電極９との間には、電極間絶縁膜１０が設けられている。すなわち、比較形態１、２及び本実施形態の液晶表示パネル用基板は、横電界モードの一種であるフリンジ・フィールド・スイッチング（ＦＦＳ）モードの液晶表示装置に用いられるものである。
また、共通電極９は、画素電極１１と電極間絶縁膜１０を介して対向する部分において補助容量を形成する役割も有している。
表示領域内で基板面に対して平行方向に電界を発生させるため、画素電極１１及び共通電極９としては、バックライトから照射される光を透過できる透明電極が用いられる。しかしながら、共通電極９は、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）等の透明導電材料により形成されるため、配線抵抗を充分に低くすることが難しく、そのためにクロストークが生じることがあった。
図５は、クロストークの発生原理を説明する図である。図５では、複数の画素電極（ＰＩＸ）が配列したアクティブ・エリア（Ａｃｔｉｖｅ　Ａｒｅａ）において、補助容量配線の幹線（Ｃｓ幹線）から枝分かれした配線部（Ｃｓ　Ｌｉｎｅ）とソースライン（Ｓｏｕｒｃｅ　Ｌｉｎｅ）とが交差している場合に生じるクロストークを説明している。まず、薄膜トランジスタへの信号書き込み時にソースライン（Ｓｏｕｒｃｅ　Ｌｉｎｅ）の電位が変動するのに起因して、ソースラインと配線部（Ｃｓ　Ｌｉｎｅ）との交差部分の容量が変動し、その影響で補助容量配線の電位が変動してしまう。この場合に、補助容量配線の配線抵抗が高いと、薄膜トランジスタがオフになる時点までに、補助容量配線の電位が所望の電位まで復帰できず、薄膜トランジスタがオフになった後に、補助容量配線の電位が所望の電位まで復帰する際に、画素電極（ＰＩＸ）の電位を変動させてしまう。オン状態の画素とオフ状態の画素では、ソースラインの電位変動量が異なるため、画素電極の電位変動量も異なることとなる。その結果、同一の階調で中間調表示を行う場合に、輝度差が生じてしまい、クロストークが見られることとなる。このようなクロストークは、高精細に画素が配置された基板、配線抵抗の比較的高い透明電極配線を補助容量配線として用いた基板等において顕著に生じやすい傾向がある。この傾向は、フリッカの発生についても同様である。
そこで、比較形態１では、図１に示したように、共通電極９上に、透明導電材料よりも低抵抗な金属からなる配線層５１及び５２を設けることにより、配線抵抗の低減が図られている。
また、比較形態２では、図２に示したように、コンタクトホール６ｂ及び８ｂを用いて、共通電極９をゲート電極５と同じ層に設けられた補助容量配線５ａに接続している。
これに対して、本実施形態では、図３、４に示したように、コンタクトホール６ｂ及び８ｂを用いて、共通電極（透明電極配線）９を下層に設けられた遮光膜（遮光性導電部材）２０に接続している。遮光膜２０が共通電極９に並列に接続された配線として機能することにより、補助容量を形成する配線全体の抵抗を下げることが可能である。その結果、クロストークの発生を防止することができる。遮光膜２０は、遮光性と導電性を有しており、遮光膜２０の電気伝導率は、共通電極９の電気伝導率よりも高いことが好ましい。例えば、遮光膜２０の好ましい形態としては、タンタル、チタン、タングステン、モリブデン及びアルミニウムからなる群より選択された少なくとも一種の元素を含む金属層又は合金層を含むものが挙げられる。中でも、モリブデン（Ｍｏ）からなる遮光膜２０は好適である。
また、遮光膜２０は、バックライトユニットから薄膜トランジスタのチャネル領域に入射する光を遮光し、それによって薄膜トランジスタのオフリーク電流を低減するものであり、比較形態１においても設けられている部材である。したがって、遮光膜２０を共通電極９に接続する方法は、比較形態１のように新たな配線層５１、５２を追加する方法よりも簡易な方法で実現できる。すなわち、遮光膜２０を共通電極９に接続する方法では、遮光膜２０の配置パターンを変更し、コンタクトホール６ｂをコンタクトホール６ａと同時に形成し、コンタクトホール８ｂをコンタクトホール８ａと同時に形成すればよい。
更に、比較形態２のように、薄膜トランジスタのゲート電極５及び該ゲート電極５が接続されたゲートラインと同じ層に補助容量配線５ａを配置する場合には、ゲート電極５又はゲートラインと補助容量配線５ａとが短絡しないようにする必要があり、設計ルール上の制約がある。一方、本実施形態の遮光膜２０を用いる場合には、他の部材との短絡を考慮して設計を調整する必要がないので、設計ルール上有利である。
次に、本実施形態の液晶表示パネル用基板を製造する方法の一例を説明することによって、その構成の詳細を明らかにする。
先ず、ベース基板となるガラス基板１の一方の面上に、遮光膜２０を形成するための金属膜が成膜される。金属膜は、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ａｌ等の元素を主成分とするもの等が用いられる。例えば、Ｍｏを主成分とする金属膜が好適に用いられる。そして、遮光膜２０の形成領域と重なる部分に、フォトリソグラフィ法によってレジストパターンが形成される。次に、レジストパターンをマスクとして、金属膜をエッチングすることにより遮光膜２０が得られる。なお、金属膜の代わりに、シリコン（Ｓｉ）膜等の絶縁膜を遮光膜２０の形成に用いてもよい。この場合、絶縁膜に対してドーピングを行い、その導電性を高める必要がある。遮光膜２０の厚みは、例えば５０ｎｍ以上に設定される。遮光膜２０の成膜方法としては、例えばＣＶＤ（Chemical Vapor Deposition）法、スパッタ法が用いられる。
続いて、遮光膜２０が被覆されるようにして、バッファー膜２（ベースコート膜ともいう）が成膜される。バッファー膜２は、単層であってもよいし、多層であってもよく、酸化シリコン膜（ＳｉＯ２）、窒化シリコン膜（ＳｉＮｘ）、窒化酸化シリコン膜（ＳｉＮＯ）等が用いられる。例えば、酸化シリコン膜と窒化酸化シリコン膜の積層膜（ＳｉＯ２／ＳｉＮＯ）、酸化シリコン膜（ＳｉＯ２）が好適に用いられる。バッファー膜２の厚みは、例えば１００ｎｍ～５００ｎｍに設定される。遮光膜２０が薄膜トランジスタの動作に影響を及ぼすことを抑制する観点からは、バッファー膜２の厚みを３００ｎｍ以上にすることが好ましい。バッファー膜２の成膜方法としては、例えばＣＶＤ法が用いられる。
バッファー膜２上には、画素ＴＦＴ、駆動用ＴＦＴに用いられる半導体層３が形成される。半導体層３は、連続粒界結晶シリコン（ＣＧＳ）膜、低温ポリシリコン（ＬＰＳ）膜、アモルファスシリコン（α－Ｓｉ）膜等のシリコン膜をパターニングして形成される。シリコン膜の成膜方法としては、例えばＣＶＤ法が用いられる。
一例として、連続粒界結晶シリコン膜を成膜し、これをパターニングして半導体層３を形成する方法を以下に示す。先ず、バッファー膜２の上に酸化シリコン膜とアモルファスシリコン膜とを順に成膜する。次に、アモルファスシリコン膜の表層に、結晶化促進の触媒となるニッケル薄膜を形成する。次に、レーザアニールによって、ニッケル薄膜とアモルファスシリコン膜とを反応させ、これらの界面に結晶シリコン層を形成する。その後、エッチング等によって、ニッケル薄膜の未反応部分と珪化ニッケルが形成された部分とを除去する。次に、残ったシリコン膜にレーザアニールを行って結晶化を進展させると、連続粒界結晶シリコンからなるシリコン膜が得られる。
次に、シリコン膜の画素ＴＦＴ部、駆動用ＴＦＴ部のソース、ドレイン、チャネル上に、レジストパターンが形成され、これをマスクとしてエッチングが実施される。これにより、各ＴＦＴを構成する半導体層３が得られる。
次に、半導体層３が被覆されるようにして、ゲート絶縁膜４が成膜される。ゲート絶縁膜４は、単層であってもよいし、多層であってもよく、酸化シリコン膜（ＳｉＯ２）、窒化シリコン膜（ＳｉＮｘ）、窒化酸化シリコン膜（ＳｉＮＯ）等が用いられる。例えば、酸化シリコン膜（ＳｉＯ２）、窒化シリコン膜（ＳｉＮｘ）、窒化シリコン膜と酸化シリコン膜の積層膜（ＳｉＮｘ／ＳｉＯ２）が好適に用いられる。ゲート絶縁膜４の厚みは、例えば１０ｎｍ～１２０ｎｍに設定される。ゲート絶縁膜４の成膜方法としては、例えばＣＶＤ法が用いられる。具体的には、酸化シリコン膜を形成するのであれば、原料ガスとして、ＳｉＨ４とＮ２Ｏ、又は、ＳｉＨ４とＯ２を用いて、プラズマＣＶＤ法を実施する方法が挙げられる。
続いて、半導体層３のドーズ量を調整するために、半導体層３に対してチャネルドーピングが行われる。具体的には、ボロン（Ｂ）、インジウム（Ｉｎ）等のｐ型の不純物を用いて、例えば、注入エネルギーを１０［ＫｅＶ］～８０［ＫｅＶ］、ドーズ量を５×１０１４［ｉｏｎ］～２×１０１６［ｉｏｎ］に設定してイオン注入が行われる。このとき、注入後の不純物濃度は、１.５×１０２０～３×１０２１［個／ｃｍ３］になるのが好ましい。
続いて、ゲート電極５を形成する。具体的には、先ず、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ａｌ等の元素を主成分とする金属材料を用いて、スパッタ法、真空蒸着法等を実施して、導電層が形成される。導電層としては、例えば、タングステンと窒化タンタルの積層膜（Ｗ／Ｔａｎ）、モリブデン膜（Ｍｏ）、モリブデン・タングステン合金膜（ＭｏＷ）、チタン膜とアルミニウム膜の積層膜（Ｔｉ／Ａｌ）が好適に用いられる。次に、導電層上のゲート電極の形成領域と重なる部分に、フォトリソグラフィを用いて、レジストパターンが形成され、これをマスクとしてエッチングが実施されると、ゲート電極５が形成される。
次に、ｐ型の拡散層を形成するためのイオン注入が行われる。これにより、駆動用ｐ型ＴＦＴのｐ型の拡散層が形成される。具体的には、先ず、ｐ型の拡散層の形成領域に重なる部分に、開口を備えるレジストパターンが形成される。続いて、ボロン（Ｂ）、インジウム（Ｉｎ）等のｐ型の不純物を用いて、例えば、注入エネルギーを１０［ＫｅＶ］～８０［ＫｅＶ］、ドーズ量を５×１０１４［ｉｏｎ］～２×１０１６［ｉｏｎ］に設定してイオン注入が行われる。このとき、注入後の不純物濃度は、１.５×１０２０～３×１０２１［個／ｃｍ３］になるのが好ましい。イオン注入の終了後、レジストパターンの除去が行われる。
次に、ｎ型の拡散層を形成するためのイオン注入が行われる。本実施形態では、駆動用ＴＦＴ、画素ＴＦＴにｎ型の拡散層が形成される。具体的には、先ず、駆動用のｎ型ＴＦＴ、画素ＴＦＴのソース領域及びドレイン領域に重なる部分に開口を備えるレジストパターンが形成される。続いて、リン（Ｐ）、砒素（Ａｓ）等のｎ型の不純物を用いて、例えば、注入エネルギーを１０［ＫｅＶ］～１００［ＫｅＶ］、ドーズ量を５×１０１４［ｉｏｎ］～１×１０１６［ｉｏｎ］に設定してイオン注入が行われる。このときも、注入後の不純物濃度は、１.５×１０２０～３×１０２１［個／ｃｍ３］になるのが好ましい。イオン注入の終了後、レジストパターンの除去が行われる。
以上の工程により、画素ＴＦＴ、駆動用ｐ型ＴＦＴ、駆動用ｎ型ＴＦＴが作製される。ｎ型ＴＦＴのみで駆動させるタイプの液晶パネルの場合、ｐ型の拡散層を形成するためのイオン注入工程は不要となる。
また、低リーク電流が要求される画素ＴＦＴでは、チャネルの外側に低濃度でリンが注入された領域を設け、ＬＤＤ構造を形成してもよい。
次に、層間絶縁膜６を形成する。層間絶縁膜６は、単層であってもよいし、多層であってもよく、酸化シリコン膜（ＳｉＯ２）、窒化シリコン膜（ＳｉＮｘ）、窒化酸化シリコン膜（ＳｉＮＯ）等が用いられる。例えば、酸化シリコン膜と窒化シリコン膜の積層膜（ＳｉＯ２／ＳｉＮｘ）、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜の積層膜（ＳｉＯ２／ＳｉＮｘ／ＳｉＯ２）、酸化シリコン膜（ＳｉＯ２）、窒化シリコン膜（ＳｉＮｘ）が好適に用いられる。層間絶縁膜６の成膜方法としては、例えばＣＶＤ法が用いられる。具体的には、酸化シリコン膜を形成するのであれば、原料ガスとして、ＳｉＨ４とＮ２Ｏ、又は、ＳｉＨ４とＯ２を用いて、プラズマＣＶＤ法を実施する方法が挙げられる。
更に、ゲート絶縁膜４及び層間絶縁膜６を貫通して半導体層３に達する貫通孔と、バッファー膜２、ゲート絶縁膜４及び層間絶縁膜６を貫通して遮光膜２０に達する貫通孔とを形成する。具体的には、フォトリソグラフィを用いて、レジストパターンを形成し、これをマスクとしてエッチングすることで形成する。この貫通孔内に、後述するソース電極７ａ及びドレイン電極７ｂに用いられる導電材料を充填することにより、半導体層３とソース電極７ａ又はドレイン電極７ｂとを電気的に接続するためのコンタクトホール６ａ、及び、遮光膜２０と中継電極７ｃとを電気的に接続するためのコンタクトホール６ｂが形成される。
次に、ソース電極７ａ、ドレイン電極７ｂ及び中継電極７ｃを形成する。具体的には、先ず、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ａｌ等の元素を主成分とする金属材料を用いて、スパッタ法、真空蒸着法等を実施して、導電層が形成される。導電層としては、例えば、チタン膜、アルミニウム膜及びチタン膜の積層膜（Ｔｉ／Ａｌ／Ｔｉ）、チタン膜及びアルミニウム膜の積層膜（Ｔｉ／Ａｌ）、窒化チタン膜、アルミニウム膜及び窒化チタン膜の積層膜（ＴｉＮ／Ａｌ／ＴｉＮ）、モリブデン膜、アルミニウム－ネオジム膜及びモリブデン膜の積層膜（Ｍｏ／Ａｌ－Ｎｄ／Ｍｏ）、モリブデン膜、アルミニウム膜及びモリブデン膜の積層膜（Ｍｏ／Ａｌ／Ｍｏ）が好適に用いられる。次に、導電層上のソース電極７ａ、ドレイン電極７ｂ及び中継電極７ｃの形成領域と重なる部分に、フォトリソグラフィを用いて、レジストパターンが形成され、これをマスクとしてエッチングが実施されると、ソース電極７ａ、ドレイン電極７ｂ及び中継電極７ｃが形成される。
次に、後述する共通電極９を形成するための面を平坦化するために透明樹脂膜（平坦化膜）８を形成する。透明樹脂膜８は、ドレイン電極７ｂと後に形成される画素電極１１とを電気的に導通させるために、ドレイン電極７ｂが形成された領域に開口が設けられる。また、中継電極７ｃと後に形成される共通電極９とを電気的に導通させるために、中継電極７ｃが形成された領域に開口が設けられる。透明樹脂膜８の材料として感光性樹脂を用いれば、フォトリソグラフィ及びエッチングによって開口できる。
次に、透明樹脂膜８上に共通電極（下層透明電極）９を成膜する。このとき、中継電極７ｃが形成された領域に透明樹脂膜８を貫通するように設けた開口内にも共通電極９を配置し、コンタクトホール８ｂを形成する。具体的には、透明樹脂膜８上及び開口内に単一の導電膜を形成した後、フォトリソグラフィ及びエッチングにより導電膜をパターニングする。共通電極９は、液晶の配向を変化させるための電極であり、かつ補助容量を形成する役割も有している。共通電極９の材料としては、バックライトから照射される光を透過できる透明導電材料が好適であり、例えば酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）が好適である。
次に、電極間絶縁膜１０を形成する。電極間絶縁膜１０は、単層であってもよいし、多層であってもよく、酸化シリコン膜（ＳｉＯ２）、窒化シリコン膜（ＳｉＮｘ）、窒化酸化シリコン膜（ＳｉＮＯ）等が用いられる。電極間絶縁膜１０の成膜方法としては、例えばＣＶＤ法が用いられる。
更に、電極間絶縁膜１０は、ドレイン電極７ｂと後に形成される画素電極１１とを電気的に導通させるために、透明樹脂膜８に設けた開口が配置された領域において、開口される。電極間絶縁膜１０の材料として感光性樹脂を用いれば、フォトリソグラフィ及びエッチングによって開口できる。
次に、電極間絶縁膜１０上に画素電極（上層透明電極）１１を成膜する。このとき、透明樹脂膜８及び電極間絶縁膜１０に形成した開口内にも画素電極１１を配置し、コンタクトホール８ａを形成する。画素電極１１の電極間絶縁膜１０上の部分は、共通電極９との間に横方向電界を形成して、液晶の配向を変化させるための電極であり、かつ共通電極９との間に補助容量を形成するための電極である。また、画素電極１１の開口内の部分は、ドレイン電極７ｂと画素電極１１とを電気的に導通させるための電極である。画素電極１１の材料としては、バックライトから照射される光を透過できる透明導電材料が好適であり、例えばＩＴＯ、ＩＺＯが好適である。画素電極１１は、フォトリソグラフィ及びエッチングにより、必要部分に選択的に配置させることができる。
その後、配向膜（図示省略）としてポリイミド膜を印刷する。以上のようにして本実施形態の液晶表示パネル用基板（薄膜トランジスタアレイ基板）を製造することができる。
次に、上述した薄膜トランジスタアレイ基板の配向膜側に球状スペーサを散布した後、薄膜トランジスタアレイ基板と対向基板とを所定の均一な間隔で貼り合わせる。そして、両基板の間に液晶分子を主体とする液晶層を挟持させる。
続いて、薄膜トランジスタアレイ基板と対向基板とを貼り合わせて形成した構造体の表裏にそれぞれ偏光板を貼り付けることにより、液晶表示パネルが完成する。
更に必要に応じて、液晶表示パネルの背面側には、バックライトユニット、各種光学フィルム等が配置され、前面側（表示面側）には、各種光学フィルム、タッチパネル等が配置される。また、液晶パネルの端部には、駆動用外部回路が接続される。それらの取付けが完了した液晶表示パネルは、シャーシ内に収納される。
以上により本実施形態の液晶表示パネル用基板を組み込んだ液晶表示装置が完成する。
実施形態２
本実施形態の液晶表示パネル用基板の構成を図６、７を参照して説明する。図６は、実施形態２の液晶表示パネル用基板の構成を示す平面模式図である。図７は、図６の液晶表示パネル用基板の断面を示す断面模式図である。
本実施形態の液晶表示パネル用基板は、横電界モードの一種である面内スイッチング（In-Plain Switching（ＩＰＳ））モードの液晶表示装置に用いられるものである。実施形態１の共通電極９は、画素全体を覆っていたが、本実施形態の共通電極９ａは、画素電極１１同様に櫛歯状であり、画素電極１１と同一の層に形成されている。また、本実施形態では、電極間絶縁膜１０下に補助容量電極１２（透明電極配線）が設けられており、画素電極１１と補助容量電極１２とが電極間絶縁膜１０を介して対向することによって補助容量が形成されている。その他については、実施形態１と同様である。本実施形態の液晶表示パネル用基板によっても、補助容量電極１２と遮光膜２０が電気的に並列接続されていることによって、実施形態１と同様に、クロストーク、フリッカの発生を効果的に抑制できる。
上述の各実施形態は、本発明の技術的思想を逸脱しない範囲でさまざまな変更が施されてもよく、例えば、特定の実施形態に記載された構成を他の実施形態に記載された構成により置き換えてもよいし、各実施形態同士を組み合わせてもよい。
また、上述の各実施形態において、液晶表示パネル用基板（薄膜トランジスタアレイ基板）は、カラーフィルタを備えていなかったが、本発明においては、薄膜トランジスタアレイ基板にカラーフィルタを設けるカラーフィルタ・オン・アレイ方式を適用してもよい。
上述の各実施形態は、透過型の液晶表示装置に関するものであったが、本発明の液晶表示パネル用基板は、透過型、反射型、及び、半透過型（透過反射両用型）のいずれの方式に適用されてもよい。透過型の液晶表示装置では、液晶表示パネルの背面側にバックライトが設けられ、液晶表示パネルの表示側及び背面側の面に偏光板がそれぞれ設けられる。反射型の液晶表示装置では、液晶表示パネルの液晶層よりも背面側に反射膜が設けられ、液晶表示パネルの表示側の面に円偏光板が設けられる。上記反射膜は、液晶層側に反射面を備える画素電極（反射電極）であってもよいし、画素電極が透過電極である場合には、画素電極とは別に設けられる。反射型の液晶表示装置としては、表示光として外光を用いるもののほか、液晶層よりも表示面側にフロントライトを備えるものが挙げられる。半透過型の液晶表示装置は、透過表示を行う透過領域と反射表示を行う反射領域とが画素内に設けられる方式と、半透過膜が画素内に設けられる方式とがある。透過領域は透過電極を備え、反射領域は反射電極又は透過電極と反射膜との積層体を備える。また、半透過型の液晶表示装置は、透過表示を行うために、透過型の液晶表示装置と同様に、液晶表示パネルの背面側にバックライトが設けられ、液晶表示パネルの表示側及び背面側の面に偏光板がそれぞれ設けられる。更に、反射表示を行うために、少なくとも表示側の偏光板にはλ／４位相差板が付設され、円偏光板が構成される。
なお、本願は、２０１１年１月２７日に出願された日本国特許出願２０１１－０１５２９１号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
１　ガラス基板
２　バッファー膜
３　半導体層
４　ゲート絶縁膜
５　ゲート電極
５ａ　補助容量配線
６　層間絶縁膜
６ａ、６ｂ　コンタクトホール
７ａ　ソース電極
７ｂ　ドレイン電極
７ｃ　中継電極
８　透明樹脂膜
８ａ、８ｂ　コンタクトホール
９、９ａ　共通電極
１０　電極間絶縁膜
１１　画素電極
１２　補助容量電極
２０　遮光膜
５１、５２　配線層

Claims (7)

  1. 遮光性導電部材と、前記遮光性導電部材よりも上層に配置された薄膜トランジスタと、前記薄膜トランジスタよりも上層に配置された透明電極配線と、前記透明電極配線よりも上層に配置された画素電極とを備える液晶表示パネル用基板であって、
    前記遮光性導電部材は、前記薄膜トランジスタのチャネル領域を覆う遮光体であり、かつ前記透明電極配線に並列に接続された配線であり、
    前記透明電極配線は、絶縁膜を挟んで前記画素電極に対向する部分を有する
    ことを特徴とする液晶表示パネル用基板。
  2. 前記遮光性導電部材の電気伝導率は、前記透明電極配線の電気伝導率よりも高いことを特徴とする請求項１記載の液晶表示パネル用基板。
  3. 前記遮光性導電部材は、タンタル、チタン、タングステン、モリブデン及びアルミニウムからなる群より選択された少なくとも一種の元素を含む金属層又は合金層を含むことを特徴とする請求項１又は２に記載の液晶表示パネル用基板。
  4. 前記透明電極配線は、酸化インジウム錫又は酸化インジウム亜鉛を含むことを特徴とする請求項１～３のいずれかに記載の液晶表示パネル用基板。
  5. 前記遮光性導電部材と前記薄膜トランジスタのゲート電極との間に、膜厚３００ｎｍ以上の絶縁膜を備えることを特徴とする請求項１～４のいずれかに記載の液晶表示パネル用基板。
  6. 請求項１～５のいずれかに記載された液晶表示パネル用基板を備える液晶表示装置であって、前記画素電極と前記透明電極配線とによって液晶に電圧を印加することを特徴とする液晶表示装置。
  7. 請求項１～５のいずれかに記載された液晶表示パネル用基板を備える液晶表示装置であって、バックライトを備えることを特徴とする液晶表示装置。
PCT/JP2012/051028 2011-01-27 2012-01-19 液晶表示パネル用基板及び液晶表示装置 WO2012102158A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/980,663 US20130300968A1 (en) 2011-01-27 2012-01-19 Substrate for liquid crystal display panel and liquid crystal display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011015291 2011-01-27
JP2011-015291 2011-01-27

Publications (1)

Publication Number Publication Date
WO2012102158A1 true WO2012102158A1 (ja) 2012-08-02

Family

ID=46580730

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/051028 WO2012102158A1 (ja) 2011-01-27 2012-01-19 液晶表示パネル用基板及び液晶表示装置

Country Status (2)

Country Link
US (1) US20130300968A1 (ja)
WO (1) WO2012102158A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268045A (zh) * 2012-09-24 2013-08-28 厦门天马微电子有限公司 Tft阵列基板及其制作方法、液晶显示设备
CN103489824A (zh) * 2013-09-05 2014-01-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法与显示装置
GB2519085A (en) * 2013-10-08 2015-04-15 Plastic Logic Ltd Transistor array routing
CN105652542A (zh) * 2016-01-25 2016-06-08 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
JP2017021387A (ja) * 2016-10-31 2017-01-26 株式会社ジャパンディスプレイ 液晶表示装置
US9647001B2 (en) 2013-09-05 2017-05-09 Boe Technology Group Co., Ltd. Array substrate, method for fabricating the same and display device
JP2017161920A (ja) * 2017-04-26 2017-09-14 株式会社ジャパンディスプレイ 表示装置
DE112012006888B4 (de) * 2012-09-07 2021-02-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Verfahren zur Herstellung eines Flüssigkristallanzeige-Panels

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR102067669B1 (ko) * 2012-11-06 2020-01-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103474437B (zh) * 2013-09-22 2015-11-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法与显示装置
CN103700669A (zh) * 2013-12-19 2014-04-02 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102141557B1 (ko) * 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
US9874775B2 (en) * 2014-05-28 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US9934723B2 (en) * 2014-06-25 2018-04-03 Lg Display Co., Ltd. Thin film transistor substrate, display panel including the same, and method of manufacturing the same
KR102367274B1 (ko) * 2014-06-25 2022-02-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시패널과 그 제조방법
CN104460146A (zh) * 2014-11-13 2015-03-25 深圳市华星光电技术有限公司 Boa型液晶面板及其制作方法
CN104867944B (zh) * 2015-05-08 2018-07-10 深圳市华星光电技术有限公司 阵列基板结构及其制作方法
US10684500B2 (en) * 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
KR102397799B1 (ko) * 2015-06-30 2022-05-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시장치
CN105097838B (zh) * 2015-07-16 2018-03-02 武汉华星光电技术有限公司 显示面板及薄膜晶体管阵列基板
CN105118808A (zh) * 2015-08-10 2015-12-02 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN105336745B (zh) * 2015-09-30 2019-01-22 深圳市华星光电技术有限公司 低温多晶硅tft基板
KR20170123384A (ko) * 2016-04-28 2017-11-08 삼성디스플레이 주식회사 표시 장치
DE102016117701B4 (de) * 2016-05-16 2018-05-30 Shanghai Tianma Micro-electronics Co., Ltd. Arraysubstrat, Anzeigefeld und Anzeigevorrichtung
CN105785679A (zh) 2016-05-16 2016-07-20 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN105974699B (zh) * 2016-06-29 2019-05-28 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN106847743B (zh) * 2017-02-07 2019-12-24 武汉华星光电技术有限公司 Tft基板及其制作方法
US10928694B2 (en) * 2017-02-20 2021-02-23 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device
TWI608281B (zh) * 2017-03-27 2017-12-11 友達光電股份有限公司 顯示面板
TWI622834B (zh) * 2017-03-31 2018-05-01 友達光電股份有限公司 畫素陣列基板
CN107799570A (zh) 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
CN107611181A (zh) * 2017-10-26 2018-01-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
KR102457997B1 (ko) * 2017-12-29 2022-10-21 엘지디스플레이 주식회사 전계 발광 표시장치
JP6665888B2 (ja) * 2018-06-22 2020-03-13 セイコーエプソン株式会社 電気光学装置および電子機器
KR20200110573A (ko) * 2019-03-15 2020-09-24 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11119252A (ja) * 1997-10-16 1999-04-30 Hitachi Ltd アクティブマトリクス液晶表示装置
JP2001013522A (ja) * 1999-06-30 2001-01-19 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び電子機器
JP2002057341A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置及び液晶表示装置とこれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11119252A (ja) * 1997-10-16 1999-04-30 Hitachi Ltd アクティブマトリクス液晶表示装置
JP2001013522A (ja) * 1999-06-30 2001-01-19 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び電子機器
JP2002057341A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置及び液晶表示装置とこれらの製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012006888B4 (de) * 2012-09-07 2021-02-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Verfahren zur Herstellung eines Flüssigkristallanzeige-Panels
EP2757412A4 (en) * 2012-09-24 2015-02-25 Xiamen Tianma Micro Electronics Co Ltd SUBSTRATE FOR TFT ARRAY, MANUFACTURING METHOD AND LIQUID CRYSTAL DISPLAY DEVICE
US9343481B2 (en) 2012-09-24 2016-05-17 Xiamen Tianma Micro-Electronics Co., Ltd. TFT array substrate and manufacturing method thereof and liquid crystal display device
CN103268045A (zh) * 2012-09-24 2013-08-28 厦门天马微电子有限公司 Tft阵列基板及其制作方法、液晶显示设备
CN103489824A (zh) * 2013-09-05 2014-01-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法与显示装置
WO2015032149A1 (zh) * 2013-09-05 2015-03-12 京东方科技集团股份有限公司 阵列基板及其制备方法与显示装置
US9647001B2 (en) 2013-09-05 2017-05-09 Boe Technology Group Co., Ltd. Array substrate, method for fabricating the same and display device
GB2519085B (en) * 2013-10-08 2018-09-26 Flexenable Ltd Transistor array routing
GB2519085A (en) * 2013-10-08 2015-04-15 Plastic Logic Ltd Transistor array routing
CN105652542A (zh) * 2016-01-25 2016-06-08 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN105652542B (zh) * 2016-01-25 2019-07-12 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
JP2017021387A (ja) * 2016-10-31 2017-01-26 株式会社ジャパンディスプレイ 液晶表示装置
JP2017161920A (ja) * 2017-04-26 2017-09-14 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20130300968A1 (en) 2013-11-14

Similar Documents

Publication Publication Date Title
WO2012102158A1 (ja) 液晶表示パネル用基板及び液晶表示装置
US9064962B2 (en) Thin film transistor array substrate
KR970000359B1 (ko) 액정표시장치
JP5408914B2 (ja) 液晶表示パネル
JP6405086B2 (ja) 画素ユニット構造、アレー基板及び表示装置
US7880849B2 (en) Display panel with TFT and gate line disposed between sub-electrodes of pixel electrode
WO2011074338A1 (ja) 半導体装置、アクティブマトリクス基板、及び表示装置
WO2010058621A1 (ja) 液晶表示装置
WO2011027705A1 (ja) 半導体装置、アクティブマトリクス基板、及び表示装置
EP2720082A1 (en) Liquid crystal display device having an integrated gate drive circuit and a reduced bezel width
US6559906B1 (en) Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions
WO2013056617A1 (zh) 像素单元、阵列基板、液晶面板及阵列基板的制造方法
US10768496B2 (en) Thin film transistor substrate and display panel
JP3796072B2 (ja) 透過型液晶表示装置
WO2013137081A1 (ja) 表示パネル
US11079644B2 (en) Liquid crystal display device and manufacturing method of the same
JP4703258B2 (ja) 薄膜トランジスタ基板及び液晶表示パネル
JP2019169660A (ja) 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法
US20200124891A1 (en) Active matrix substrate, liquid crystal display panel, and method for manufacturing liquid crystal display panel
US20100177256A1 (en) Thin film transistor substrate and liquid crystal display having the same
TW200407643A (en) Substrate for liquid crystal display and liquid crystal display having the same
WO2016027758A1 (ja) 半導体装置及び液晶表示装置
US9305939B2 (en) Semiconductor device with oxide layer as transparent electrode
US20030169381A1 (en) Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions
JPH05196950A (ja) 液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12739714

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13980663

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12739714

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP