JP2001264816A - 液晶ライトバルブ - Google Patents
液晶ライトバルブInfo
- Publication number
- JP2001264816A JP2001264816A JP2000082420A JP2000082420A JP2001264816A JP 2001264816 A JP2001264816 A JP 2001264816A JP 2000082420 A JP2000082420 A JP 2000082420A JP 2000082420 A JP2000082420 A JP 2000082420A JP 2001264816 A JP2001264816 A JP 2001264816A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- light valve
- crystal light
- storage capacitor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】光リーク電流を低減するとともに、画素の開口
率を低減させることなく蓄積容量を増加できる液晶ライ
トバルブを提供すること。 【解決手段】裏面遮光膜と、薄膜トランジスタと、ゲー
ト電極と、データ線と、ブラックマトリックス層と、画
素電極と、を備える液晶ライトバルブにおいて、前記薄
膜トランジスタの周囲における所定の位置に所定の間隔
をおいて蓄積容量を配設することを特徴とする。
率を低減させることなく蓄積容量を増加できる液晶ライ
トバルブを提供すること。 【解決手段】裏面遮光膜と、薄膜トランジスタと、ゲー
ト電極と、データ線と、ブラックマトリックス層と、画
素電極と、を備える液晶ライトバルブにおいて、前記薄
膜トランジスタの周囲における所定の位置に所定の間隔
をおいて蓄積容量を配設することを特徴とする。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＴＦＴ（薄膜トラ
ンジスタ）駆動によるアクティブマトリクス駆動方式の
液晶ライトバルブに関し、特に、ＴＦＴのチャネル部及
びＬＤＤ部に入射される反射光を低減し、ＴＦＴの光リ
ーク電流を抑制する液晶ライトバルブに関する。
ンジスタ）駆動によるアクティブマトリクス駆動方式の
液晶ライトバルブに関し、特に、ＴＦＴのチャネル部及
びＬＤＤ部に入射される反射光を低減し、ＴＦＴの光リ
ーク電流を抑制する液晶ライトバルブに関する。
【０００２】
【従来の技術】近年、壁掛けＴＶや投射型ＴＶあるいは
ＯＡ機器用ディスプレイとして液晶ライトバルブを用い
た各種液晶表示装置の開発が行われている。液晶ライト
バルブの中でもアクティブ素子である薄膜トランジスタ
を液晶表示装置に組み込んだアクティブマトリックス型
液晶ディスプレイは、走査線数が増加してもコントラス
トや応答速度が低下しない等の利点から高品位のＯＡ機
器用表示装置やハイビジョン用表示装置を実現する上で
有力であり、液晶プロジェクション等の投射型液晶ディ
スプレイにおいては大画面表示が容易に得られる利点を
有している。
ＯＡ機器用ディスプレイとして液晶ライトバルブを用い
た各種液晶表示装置の開発が行われている。液晶ライト
バルブの中でもアクティブ素子である薄膜トランジスタ
を液晶表示装置に組み込んだアクティブマトリックス型
液晶ディスプレイは、走査線数が増加してもコントラス
トや応答速度が低下しない等の利点から高品位のＯＡ機
器用表示装置やハイビジョン用表示装置を実現する上で
有力であり、液晶プロジェクション等の投射型液晶ディ
スプレイにおいては大画面表示が容易に得られる利点を
有している。
【０００３】
【発明が解決しようとする課題】通常、液晶プロジェク
ション用途に使用される液晶ライトバルブは、小さな素
子に強力な光を入射してＴＦＴにより液晶をスイッチン
グすることにより画素毎のＯＮ／ＯＦＦを行って、透過
する光を画像情報に応じて制御し透過した光をレンズな
どの光学素子を介してスクリーンに拡大投影している
が、その際、ＴＦＴの半導体活性層への入射光による影
響はもちろんのこと、レンズ等の光学系からの反射光に
よってもＴＦＴ部のチャネル部や、特にＬＤＤ（Ｌｉｇ
ｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域において光励
起により発生する光リーク電流が問題となっている。
ション用途に使用される液晶ライトバルブは、小さな素
子に強力な光を入射してＴＦＴにより液晶をスイッチン
グすることにより画素毎のＯＮ／ＯＦＦを行って、透過
する光を画像情報に応じて制御し透過した光をレンズな
どの光学素子を介してスクリーンに拡大投影している
が、その際、ＴＦＴの半導体活性層への入射光による影
響はもちろんのこと、レンズ等の光学系からの反射光に
よってもＴＦＴ部のチャネル部や、特にＬＤＤ（Ｌｉｇ
ｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域において光励
起により発生する光リーク電流が問題となっている。
【０００４】この問題はプロジェクタの小型化、高輝度
化が進むとともに液晶ライトバルブへの入射輝度が大き
く増加しており加速度的に問題となってきている。
化が進むとともに液晶ライトバルブへの入射輝度が大き
く増加しており加速度的に問題となってきている。
【０００５】本発明の目的は、光リーク電流を低減する
液晶ライトバルブを提供することである。
液晶ライトバルブを提供することである。
【０００６】
【課題を解決するための手段】かかる光リーク電流の問
題に対して、図１１に示すような液晶ライトバルブに係
る画素構造（参考例１）が本願と同一の出願人に係る先
願として考案されている（特願平１１−２４３４６４
号）。これは、ゲート線１０４とデータ線１０３とをそ
れぞれ直交するようにマトリックス状に配し、ゲート線
１０４とデータ線１０３で区画される領域に画素電極で
あるＩＴＯ１０６等の透明電極を、ゲート線１０４とデ
ータ線１０３との交差する部分にＴＦＴ（ＬＤＤ部１２
１及びチャネル部１２２）を、それぞれ形成したもので
ある。
題に対して、図１１に示すような液晶ライトバルブに係
る画素構造（参考例１）が本願と同一の出願人に係る先
願として考案されている（特願平１１−２４３４６４
号）。これは、ゲート線１０４とデータ線１０３とをそ
れぞれ直交するようにマトリックス状に配し、ゲート線
１０４とデータ線１０３で区画される領域に画素電極で
あるＩＴＯ１０６等の透明電極を、ゲート線１０４とデ
ータ線１０３との交差する部分にＴＦＴ（ＬＤＤ部１２
１及びチャネル部１２２）を、それぞれ形成したもので
ある。
【０００７】データ線１０３には、ＴＦＴのソース領域
に信号供給するためのデータ線−ＴＦＴコンタクト１０
７が形成されており、画素電極であるＩＴＯ１０６とド
レイン電極１２５とは、ＩＴＯ−ＴＦＴコンタクト１０
８で接続されている。また、ＴＦＴのチャネル部１２２
とソース・ドレイン電極１２５との間にはＬＤＤ領域１
２１が形成されている。ガラス基板等の透明絶縁性基板
上に下地絶縁膜を介して形成される裏面遮光膜１１２と
ＴＦＴ上部に設けられたブラックマトリックス１０５を
有する。ＴＦＴ上のデータ線１０３をＴＦＴ裏面遮光膜
１１２と同様の幅にすることによって、ＴＦＴのチャネ
ル部１２２及びＬＤＤ部１２１に入射される光を低減し
ている。
に信号供給するためのデータ線−ＴＦＴコンタクト１０
７が形成されており、画素電極であるＩＴＯ１０６とド
レイン電極１２５とは、ＩＴＯ−ＴＦＴコンタクト１０
８で接続されている。また、ＴＦＴのチャネル部１２２
とソース・ドレイン電極１２５との間にはＬＤＤ領域１
２１が形成されている。ガラス基板等の透明絶縁性基板
上に下地絶縁膜を介して形成される裏面遮光膜１１２と
ＴＦＴ上部に設けられたブラックマトリックス１０５を
有する。ＴＦＴ上のデータ線１０３をＴＦＴ裏面遮光膜
１１２と同様の幅にすることによって、ＴＦＴのチャネ
ル部１２２及びＬＤＤ部１２１に入射される光を低減し
ている。
【０００８】しかしながら、図１１（Ｂ）に示すよう
に、このデータ線１０３と裏面遮光膜１１２の間に光１
２４が入射した場合に反射を繰り返してＴＦＴ部分に光
が照射されてしまう。つまり、金属層であるデータ線１
０３及び裏面遮光膜１１２は反射率が高いため、この隙
間に光１２４が入り込んだ場合には、直接或いは反射を
繰り返してＴＦＴ（ＬＤＤ部１２１）まで光が到達して
しまうという問題がなおある。
に、このデータ線１０３と裏面遮光膜１１２の間に光１
２４が入射した場合に反射を繰り返してＴＦＴ部分に光
が照射されてしまう。つまり、金属層であるデータ線１
０３及び裏面遮光膜１１２は反射率が高いため、この隙
間に光１２４が入り込んだ場合には、直接或いは反射を
繰り返してＴＦＴ（ＬＤＤ部１２１）まで光が到達して
しまうという問題がなおある。
【０００９】また、かかる光リーク電流の問題に対し
て、さらに、図１２に示すような液晶ライトバルブに係
る画素構造（参考例２）が本願と同一の出願人に係る先
願として考案されている（特願２０００−１７０７１
号）。図１３にこのポリシリコン層のパターンを示す。
また、図１２のＦ−Ｆ’の断面図を図１４に示す。図１
３に示すようにＴＦＴのチャネル部１２２及びＬＤＤ部
１２１の両脇に配置されたポリシリコン層１１９によっ
て、図１４に示すようにブラックマトリックス１０５と
裏面遮光膜１１２の間に入射してきた直接光１２３及び
反射光１２４を吸収する構造となっている。このポリシ
リコン層１１９は、図１３に示すようなフローティング
構造となっている。
て、さらに、図１２に示すような液晶ライトバルブに係
る画素構造（参考例２）が本願と同一の出願人に係る先
願として考案されている（特願２０００−１７０７１
号）。図１３にこのポリシリコン層のパターンを示す。
また、図１２のＦ−Ｆ’の断面図を図１４に示す。図１
３に示すようにＴＦＴのチャネル部１２２及びＬＤＤ部
１２１の両脇に配置されたポリシリコン層１１９によっ
て、図１４に示すようにブラックマトリックス１０５と
裏面遮光膜１１２の間に入射してきた直接光１２３及び
反射光１２４を吸収する構造となっている。このポリシ
リコン層１１９は、図１３に示すようなフローティング
構造となっている。
【００１０】しかしながら、フローティング構造のポリ
シリコン層１１９をＴＦＴのチャネル部１２２及びＬＤ
Ｄ部１２１の両脇に配置しているため、蓄積容量及び開
口率を大きくしようとしても、蓄積容量と開口率とのト
レードオフの関係によって、どちらか一方しか大きくす
ることができないという問題がある。つまり、蓄積容量
を大きくすると、開口率が小さくなるからである。この
ポリシリコン層１１９は、フローティング構造であるた
め、電気的には画素の特性に寄与していない。
シリコン層１１９をＴＦＴのチャネル部１２２及びＬＤ
Ｄ部１２１の両脇に配置しているため、蓄積容量及び開
口率を大きくしようとしても、蓄積容量と開口率とのト
レードオフの関係によって、どちらか一方しか大きくす
ることができないという問題がある。つまり、蓄積容量
を大きくすると、開口率が小さくなるからである。この
ポリシリコン層１１９は、フローティング構造であるた
め、電気的には画素の特性に寄与していない。
【００１１】なお、上述の参考例１、２の出願の全記載
内容は、本書に繰込むものとし、必要に応じ記載されて
いるものとみなされる。
内容は、本書に繰込むものとし、必要に応じ記載されて
いるものとみなされる。
【００１２】本発明の第１の視点においては、透明絶縁
性基板上に積層する裏面遮光膜と、前記裏面遮光膜上の
領域内に第１層間膜を介して形成され、ＬＤＤ領域及び
ソース／ドレイン領域を有するＳｉ半導体層からなる薄
膜トランジスタと、前記薄膜トランジスタの上にゲート
絶縁膜を介して形成されるゲート電極と、前記ゲート電
極の上層に第２層間膜を介して積層するとともに、前記
薄膜トランジスタのソース／ドレイン領域と接続するデ
ータ線と、前記データ線の上層に第３層間絶縁膜を介し
て形成されるブラックマトリックス層と、前記ブラック
マトリックス層の上層に第４層間絶縁膜を介して形成さ
れ、前記薄膜トランジスタの他のソース／ドレイン領域
に接続される画素電極と、を備える液晶ライトバルブに
おいて、前記薄膜トランジスタの周囲における所定の位
置に所定の間隔をおいて蓄積容量を配設することを特徴
とする。この基本構成によって画素の開口率を低減させ
ることなく蓄積容量を増加でき、これによって光リーク
電流を有効に低減できる。
性基板上に積層する裏面遮光膜と、前記裏面遮光膜上の
領域内に第１層間膜を介して形成され、ＬＤＤ領域及び
ソース／ドレイン領域を有するＳｉ半導体層からなる薄
膜トランジスタと、前記薄膜トランジスタの上にゲート
絶縁膜を介して形成されるゲート電極と、前記ゲート電
極の上層に第２層間膜を介して積層するとともに、前記
薄膜トランジスタのソース／ドレイン領域と接続するデ
ータ線と、前記データ線の上層に第３層間絶縁膜を介し
て形成されるブラックマトリックス層と、前記ブラック
マトリックス層の上層に第４層間絶縁膜を介して形成さ
れ、前記薄膜トランジスタの他のソース／ドレイン領域
に接続される画素電極と、を備える液晶ライトバルブに
おいて、前記薄膜トランジスタの周囲における所定の位
置に所定の間隔をおいて蓄積容量を配設することを特徴
とする。この基本構成によって画素の開口率を低減させ
ることなく蓄積容量を増加でき、これによって光リーク
電流を有効に低減できる。
【００１３】本発明の第２の視点においては、前記液晶
ライトバルブにおいて、前記蓄積容量は、前記薄膜トラ
ンジスタのうち少なくとも前記ＬＤＤ領域の周囲に所定
の間隔をおいて配設されることが好ましい。
ライトバルブにおいて、前記蓄積容量は、前記薄膜トラ
ンジスタのうち少なくとも前記ＬＤＤ領域の周囲に所定
の間隔をおいて配設されることが好ましい。
【００１４】本発明の第３の視点においては、前記液晶
ライトバルブにおいて、前記蓄積容量は、前記薄膜トラ
ンジスタの周囲全体を所定の間隔をおいて配設されるこ
とが好ましい。
ライトバルブにおいて、前記蓄積容量は、前記薄膜トラ
ンジスタの周囲全体を所定の間隔をおいて配設されるこ
とが好ましい。
【００１５】本発明の第４の視点においては、前記液晶
ライトバルブにおいて、前記蓄積容量は、少なくとも前
記ＬＤＤ領域の周囲又は前記薄膜トランジスタの周囲全
体を取り囲むようにして配設されることが好ましい。
ライトバルブにおいて、前記蓄積容量は、少なくとも前
記ＬＤＤ領域の周囲又は前記薄膜トランジスタの周囲全
体を取り囲むようにして配設されることが好ましい。
【００１６】本発明の第５の視点においては、前記液晶
ライトバルブにおいて、前記蓄積容量は、前記第１層間
膜と前記ゲート絶縁膜の間に形成された前記薄膜トラン
ジスタの電極部分であるＳｉ半導体層であることが好ま
しい。
ライトバルブにおいて、前記蓄積容量は、前記第１層間
膜と前記ゲート絶縁膜の間に形成された前記薄膜トラン
ジスタの電極部分であるＳｉ半導体層であることが好ま
しい。
【００１７】本発明の第６の視点においては、前記液晶
ライトバルブにおいて、前記蓄積容量は、前記ゲート絶
縁膜と第２層間膜の間に形成されるとともに、前記ゲー
ト電極と分離してこの周囲を取り囲むシリサイド層であ
ることが好ましい。
ライトバルブにおいて、前記蓄積容量は、前記ゲート絶
縁膜と第２層間膜の間に形成されるとともに、前記ゲー
ト電極と分離してこの周囲を取り囲むシリサイド層であ
ることが好ましい。
【００１８】本発明の第７の視点においては、前記液晶
ライトバルブにおいて、前記シリサイド層は、ＷＳｉ層
であることが好ましい。
ライトバルブにおいて、前記シリサイド層は、ＷＳｉ層
であることが好ましい。
【００１９】本発明の第８の視点においては、前記液晶
ライトバルブにおいて、前記シリサイド層は、前記ゲー
ト電極を形成する工程と同一工程で形成されることが好
ましい。
ライトバルブにおいて、前記シリサイド層は、前記ゲー
ト電極を形成する工程と同一工程で形成されることが好
ましい。
【００２０】本発明の第９の視点においては、前記液晶
ライトバルブにおいて、前記透明絶縁性基板と前記裏面
遮光膜の間に下地絶縁膜を形成することが好ましい。
ライトバルブにおいて、前記透明絶縁性基板と前記裏面
遮光膜の間に下地絶縁膜を形成することが好ましい。
【００２１】
【発明の実施の形態】透明絶縁性基板上に積層する裏面
遮光膜と、前記裏面遮光膜上の領域内に第１層間膜を介
して形成され、ＬＤＤ領域及びソース／ドレイン領域を
有するＳｉ半導体層からなる薄膜トランジスタと、前記
薄膜トランジスタの上にゲート絶縁膜を介して形成され
るゲート電極と、前記ゲート電極の上層に第２層間膜を
介して積層するとともに、前記薄膜トランジスタのソー
ス／ドレイン領域と接続するデータ線と、前記データ線
の上層に第３層間絶縁膜を介して形成されるブラックマ
トリックス層と、前記ブラックマトリックス層の上層に
第４層間絶縁膜を介して形成され、前記薄膜トランジス
タの他のソース／ドレイン領域に接続される画素電極
と、を備える液晶ライトバルブにおいて、前記薄膜トラ
ンジスタの周囲における所定の位置に所定の間隔をおい
て蓄積容量を配設することにより、蓄積容量は光源から
の直接入射光とレンズに反射した反射光を吸収し、画素
ＴＦＴのチャネル及びＬＤＤ部或いはＬＤＤ部に照射さ
れるのを防止する役割を果たす。
遮光膜と、前記裏面遮光膜上の領域内に第１層間膜を介
して形成され、ＬＤＤ領域及びソース／ドレイン領域を
有するＳｉ半導体層からなる薄膜トランジスタと、前記
薄膜トランジスタの上にゲート絶縁膜を介して形成され
るゲート電極と、前記ゲート電極の上層に第２層間膜を
介して積層するとともに、前記薄膜トランジスタのソー
ス／ドレイン領域と接続するデータ線と、前記データ線
の上層に第３層間絶縁膜を介して形成されるブラックマ
トリックス層と、前記ブラックマトリックス層の上層に
第４層間絶縁膜を介して形成され、前記薄膜トランジス
タの他のソース／ドレイン領域に接続される画素電極
と、を備える液晶ライトバルブにおいて、前記薄膜トラ
ンジスタの周囲における所定の位置に所定の間隔をおい
て蓄積容量を配設することにより、蓄積容量は光源から
の直接入射光とレンズに反射した反射光を吸収し、画素
ＴＦＴのチャネル及びＬＤＤ部或いはＬＤＤ部に照射さ
れるのを防止する役割を果たす。
【００２２】
【実施例】本発明の実施例を図面を用いて説明する。図
１は、本発明の実施例１に係る液晶ライトバルブの構造
を模式的に示した平面図である。図２は、本発明の実施
例１に係る液晶ライトバルブの構造を示した模式図であ
り、（Ａ）は図１におけるＡ−Ａ’間断面図、（Ｂ）は
図１におけるＢ−Ｂ’間断面図である。
１は、本発明の実施例１に係る液晶ライトバルブの構造
を模式的に示した平面図である。図２は、本発明の実施
例１に係る液晶ライトバルブの構造を示した模式図であ
り、（Ａ）は図１におけるＡ−Ａ’間断面図、（Ｂ）は
図１におけるＢ−Ｂ’間断面図である。
【００２３】図３及び図４は、本発明の実施例１に係る
液晶ライトバルブの断面Ａ−Ａ’間におけるデータ線形
成までの製造プロセスの工程図である。まず、ガラス基
板１０上にガラスからの不純物混入を防止するためＳｉ
Ｏ2などで下地絶縁膜１１を形成する（図３（Ａ）参
照）。次に、下地絶縁膜１１上にＴＦＴの裏面遮光膜１
２を形成する（図３（Ｂ）参照）。膜厚は１６０ｎｍ程
度で十分に遮光効果がある。材質は遮光できればどのよ
うなものでも良いが、ポリシリコン形成時にアニールす
るため熱に強いＷＳｉなどで形成することが好ましい。
次に、裏面遮光膜１２の上にＳｉＯ2等で第一層間膜１
３を形成する（図３（Ｃ）参照）。次に、第一層間膜１
３上にポリシリコン層１９を形成する（図３（Ｄ）参
照）。アモルファスシリコン層を成膜した後、レーザー
アニール工程を加え、更に、フォトリソグラフィ工程と
エッチング工程を行い、図５に示すような構造にポリシ
リコン層１９を加工する。
液晶ライトバルブの断面Ａ−Ａ’間におけるデータ線形
成までの製造プロセスの工程図である。まず、ガラス基
板１０上にガラスからの不純物混入を防止するためＳｉ
Ｏ2などで下地絶縁膜１１を形成する（図３（Ａ）参
照）。次に、下地絶縁膜１１上にＴＦＴの裏面遮光膜１
２を形成する（図３（Ｂ）参照）。膜厚は１６０ｎｍ程
度で十分に遮光効果がある。材質は遮光できればどのよ
うなものでも良いが、ポリシリコン形成時にアニールす
るため熱に強いＷＳｉなどで形成することが好ましい。
次に、裏面遮光膜１２の上にＳｉＯ2等で第一層間膜１
３を形成する（図３（Ｃ）参照）。次に、第一層間膜１
３上にポリシリコン層１９を形成する（図３（Ｄ）参
照）。アモルファスシリコン層を成膜した後、レーザー
アニール工程を加え、更に、フォトリソグラフィ工程と
エッチング工程を行い、図５に示すような構造にポリシ
リコン層１９を加工する。
【００２４】図５は、本発明の実施例１に係る液晶ライ
トバルブにおけるポリシリコン層のパターンである。図
５の丸で囲んだ部分に示すようにＴＦＴ１のチャネル部
２２及びＬＤＤ部２１の周辺を蓄積容量のＴＦＴ側の電
極部分であるポリシリコン層１９で取り囲んでいる。
トバルブにおけるポリシリコン層のパターンである。図
５の丸で囲んだ部分に示すようにＴＦＴ１のチャネル部
２２及びＬＤＤ部２１の周辺を蓄積容量のＴＦＴ側の電
極部分であるポリシリコン層１９で取り囲んでいる。
【００２５】図４（Ｅ）を参照すると、このポリシリコ
ン１９をゲート絶縁膜１４で覆って成膜する。さらにゲ
ート電極となるＷＳｉ２０を成膜する（図４（Ｆ）参
照）。ＷＳｉ２０をフォトリソグラフィ工程とエッチン
グ工程で図６の様に加工する。
ン１９をゲート絶縁膜１４で覆って成膜する。さらにゲ
ート電極となるＷＳｉ２０を成膜する（図４（Ｆ）参
照）。ＷＳｉ２０をフォトリソグラフィ工程とエッチン
グ工程で図６の様に加工する。
【００２６】ゲート電極１８以外のＷＳｉはポリシリコ
ン層と対になり蓄積容量を形成する（図２（Ａ）の蓄積
容量２参照）。従って、図６のようにＷＳｉ２０をパタ
ーニングすることにより、ＴＦＴのチャネル部及びＬＤ
Ｄ部の周辺に形成されたポリシリコン層とともに蓄積容
量を形成することになる。
ン層と対になり蓄積容量を形成する（図２（Ａ）の蓄積
容量２参照）。従って、図６のようにＷＳｉ２０をパタ
ーニングすることにより、ＴＦＴのチャネル部及びＬＤ
Ｄ部の周辺に形成されたポリシリコン層とともに蓄積容
量を形成することになる。
【００２７】この後、不純物を注入してソース／ドレイ
ン領域及びＬＤＤ領域２１を形成する（図５参照）。次
に、ＷＳｉ２０の上に第二層間膜１５を形成する（図４
（Ｇ）参照）。次に、ゲート電極及びポリシリコン層と
データ線３（図４（Ｈ）参照）、ゲート線を接続するコ
ンタクトを形成し、データ線及びゲート線となる金属材
料、例えば、アルミニウム等を成膜し、パターニングす
る。この後、第三層間膜、ブラックマトリクスとなる金
属材料、第四層間膜、透明画素電極ＩＴＯを順次形成す
る（図示せず）。
ン領域及びＬＤＤ領域２１を形成する（図５参照）。次
に、ＷＳｉ２０の上に第二層間膜１５を形成する（図４
（Ｇ）参照）。次に、ゲート電極及びポリシリコン層と
データ線３（図４（Ｈ）参照）、ゲート線を接続するコ
ンタクトを形成し、データ線及びゲート線となる金属材
料、例えば、アルミニウム等を成膜し、パターニングす
る。この後、第三層間膜、ブラックマトリクスとなる金
属材料、第四層間膜、透明画素電極ＩＴＯを順次形成す
る（図示せず）。
【００２８】前記のようなプロセスを行うことにより、
図２（Ａ）、（Ｂ）の断面形状となる。図２（Ａ）、
（Ｂ）は、それぞれＴＦＴ１の電極部分、ＬＤＤ部ない
しチャネル部の断面図である。図２（Ａ）、（Ｂ）にお
いて丸で囲んだ部分はポリシリコン層１９とＷＳｉ層２
０とを有する蓄積容量２を形成しており、ＴＦＴ１のチ
ャネル部ないしＬＤＤ部の周辺を蓄積容量２で取り囲む
構成となっている。
図２（Ａ）、（Ｂ）の断面形状となる。図２（Ａ）、
（Ｂ）は、それぞれＴＦＴ１の電極部分、ＬＤＤ部ない
しチャネル部の断面図である。図２（Ａ）、（Ｂ）にお
いて丸で囲んだ部分はポリシリコン層１９とＷＳｉ層２
０とを有する蓄積容量２を形成しており、ＴＦＴ１のチ
ャネル部ないしＬＤＤ部の周辺を蓄積容量２で取り囲む
構成となっている。
【００２９】液晶プロジェクタでは、光源からの直接光
ばかりでなく裏面から反射光など強い光が液晶ライトバ
ルブに照射される。このため、直接あるいは反射を繰り
返してライトバルブの画素ＴＦＴのチャネル部或いはＬ
ＤＤ部に光が照射されてしまう。しかし、本実施例で
は、ＴＦＴのチャネル部２２及びＬＤＤ部２１をポリシ
リコン層１９及びゲート層であるＷＳｉ２０で囲んでい
るため、図２に示すように直接光２３がＴＦＴ１のチャ
ネル部に照射されることはない。また、反射光２４も入
射されにくく、入射された場合でもアルミニウム等の金
属に比べポリシリコン１９は反射率が低いため、この層
で光が吸収される。従って、ＴＦＴ１のチャネル部に到
達する光量を低減できる。
ばかりでなく裏面から反射光など強い光が液晶ライトバ
ルブに照射される。このため、直接あるいは反射を繰り
返してライトバルブの画素ＴＦＴのチャネル部或いはＬ
ＤＤ部に光が照射されてしまう。しかし、本実施例で
は、ＴＦＴのチャネル部２２及びＬＤＤ部２１をポリシ
リコン層１９及びゲート層であるＷＳｉ２０で囲んでい
るため、図２に示すように直接光２３がＴＦＴ１のチャ
ネル部に照射されることはない。また、反射光２４も入
射されにくく、入射された場合でもアルミニウム等の金
属に比べポリシリコン１９は反射率が低いため、この層
で光が吸収される。従って、ＴＦＴ１のチャネル部に到
達する光量を低減できる。
【００３０】前記実施例で述べたように、ＴＦＴチャネ
ル部とＬＤＤ部に入射される光を抑制できる。従って、
画素ＴＦＴの光リーク電流を低減できるため、光リーク
電流に起因するコントラストの低下、フリッカ等の画質
劣化を防止できる。
ル部とＬＤＤ部に入射される光を抑制できる。従って、
画素ＴＦＴの光リーク電流を低減できるため、光リーク
電流に起因するコントラストの低下、フリッカ等の画質
劣化を防止できる。
【００３１】ＴＦＴの周辺を覆っていたブラックマトリ
クス、或いは、フローティングのポリシリコン層、ＷＳ
ｉの部分にポリシリコン層とゲート層のＷＳｉからなる
蓄積容量を形成しているため、画素の開口率を低減させ
ることなく、蓄積容量を増加させることができる。従っ
て、参考例１、２（図１１−１４参照）の構造より、Ｔ
ＦＴの光リーク電流に対する影響を小さくすることがで
きる。また、この蓄積容量は、ＴＦＴの活性層並びにゲ
ート線をパターニングするときに同時に形成できるた
め、工程数の増加を招くことがない。
クス、或いは、フローティングのポリシリコン層、ＷＳ
ｉの部分にポリシリコン層とゲート層のＷＳｉからなる
蓄積容量を形成しているため、画素の開口率を低減させ
ることなく、蓄積容量を増加させることができる。従っ
て、参考例１、２（図１１−１４参照）の構造より、Ｔ
ＦＴの光リーク電流に対する影響を小さくすることがで
きる。また、この蓄積容量は、ＴＦＴの活性層並びにゲ
ート線をパターニングするときに同時に形成できるた
め、工程数の増加を招くことがない。
【００３２】次に、本発明の他の実施例について説明す
る。
る。
【００３３】図７は、本発明の実施例２に係る液晶ライ
トバルブの構造を模式的に示した平面図である。図８
は、本発明の実施例２に係る液晶ライトバルブの構造を
示した模式図であり、（Ａ）は図７におけるＣ−Ｃ’間
断面図、（Ｂ）は図７におけるＤ−Ｄ’間断面図であ
る。
トバルブの構造を模式的に示した平面図である。図８
は、本発明の実施例２に係る液晶ライトバルブの構造を
示した模式図であり、（Ａ）は図７におけるＣ−Ｃ’間
断面図、（Ｂ）は図７におけるＤ−Ｄ’間断面図であ
る。
【００３４】図７は、ＴＦＴ１をデータ線３及びゲート
電極４直下に配置しない場合の液晶ライトバルブのパタ
ーンである。ＬＤＤ部２１ないしチャネル部２２の周辺
を蓄積容量２で取り囲んでいる（図８参照）。
電極４直下に配置しない場合の液晶ライトバルブのパタ
ーンである。ＬＤＤ部２１ないしチャネル部２２の周辺
を蓄積容量２で取り囲んでいる（図８参照）。
【００３５】製造工程は実施例１とほぼ同様である（図
３及び図４参照）。まず、ガラス基板１０上にガラスか
らの不純物混入を防止するためＳｉＯ2などで下地絶縁
膜１１を形成する（図３（Ａ）参照）。次に、下地絶縁
膜１１上にＴＦＴの裏面遮光膜１２を形成する（図３
（Ｂ）参照）。膜厚は１６０ｎｍ程度で十分に遮光効果
がある。材質は遮光できればどのようなものでも良い
が、ポリシリコン形成時にアニールするため熱に強いＷ
Ｓｉなどで形成することが好ましい。次に、裏面遮光膜
の上にＳｉＯ2等で第一層間膜１３を形成する（図３
（Ｃ）参照）。次に、ポリシリコン層１９を形成する
（図３（Ｄ）参照、ただし、形成パターンは異なる）。
アモルファスシリコン層を成膜した後、レーザーアニー
ル工程を加え、更に、フォトリソグラフィ工程とエッチ
ング工程を行い、図９に示すような構造にポリシリコン
層１９を加工する。
３及び図４参照）。まず、ガラス基板１０上にガラスか
らの不純物混入を防止するためＳｉＯ2などで下地絶縁
膜１１を形成する（図３（Ａ）参照）。次に、下地絶縁
膜１１上にＴＦＴの裏面遮光膜１２を形成する（図３
（Ｂ）参照）。膜厚は１６０ｎｍ程度で十分に遮光効果
がある。材質は遮光できればどのようなものでも良い
が、ポリシリコン形成時にアニールするため熱に強いＷ
Ｓｉなどで形成することが好ましい。次に、裏面遮光膜
の上にＳｉＯ2等で第一層間膜１３を形成する（図３
（Ｃ）参照）。次に、ポリシリコン層１９を形成する
（図３（Ｄ）参照、ただし、形成パターンは異なる）。
アモルファスシリコン層を成膜した後、レーザーアニー
ル工程を加え、更に、フォトリソグラフィ工程とエッチ
ング工程を行い、図９に示すような構造にポリシリコン
層１９を加工する。
【００３６】図９において丸で囲んだ部分に示すように
ＴＦＴ１のＬＤＤ部２１の周辺を蓄積容量のＴＦＴ側の
電極部分であるポリシリコン層１９で取り囲んでいる。
このポリシリコン層１９を覆ってゲート絶縁膜１４を成
膜する（図４（Ｅ）参照）。さらにゲート電極となるＷ
Ｓｉ２０を成膜する（図４（Ｅ）参照、ただし、形成パ
ターンは異なる）。ＷＳｉ２０をフォトリソグラフィ工
程とエッチング工程で図１０のように加工する。図１０
のようにＷＳｉ２０をパターニングすることにより、Ｔ
ＦＴのＬＤＤ部２１の周辺をポリシリコン１９とＷＳｉ
２０とを有する蓄積容量２で取り囲むことになる（図８
（Ａ）参照）。
ＴＦＴ１のＬＤＤ部２１の周辺を蓄積容量のＴＦＴ側の
電極部分であるポリシリコン層１９で取り囲んでいる。
このポリシリコン層１９を覆ってゲート絶縁膜１４を成
膜する（図４（Ｅ）参照）。さらにゲート電極となるＷ
Ｓｉ２０を成膜する（図４（Ｅ）参照、ただし、形成パ
ターンは異なる）。ＷＳｉ２０をフォトリソグラフィ工
程とエッチング工程で図１０のように加工する。図１０
のようにＷＳｉ２０をパターニングすることにより、Ｔ
ＦＴのＬＤＤ部２１の周辺をポリシリコン１９とＷＳｉ
２０とを有する蓄積容量２で取り囲むことになる（図８
（Ａ）参照）。
【００３７】この後、不純物を注入してソース／ドレイ
ン領域及びＬＤＤ領域２１を形成した後（図９参照）、
不純物の活性化アニールを行う。次に、ＷＳｉ２０上に
第二層間膜１５を形成する（図４（Ｇ）参照）。次に、
ゲート電極及びポリシリコン層とデータ線３（図４
（Ｈ）参照）、ゲート線を接続するコンタクトを形成
し、データ線及びゲート線となる金属材料、例えば、ア
ルミニウム等を成膜し、パターニングする。この後、第
三層間膜、ブラックマトリクスとなる金属材料、第四層
間膜、透明画素電極ＩＴＯを順次形成する（図示せ
ず）。
ン領域及びＬＤＤ領域２１を形成した後（図９参照）、
不純物の活性化アニールを行う。次に、ＷＳｉ２０上に
第二層間膜１５を形成する（図４（Ｇ）参照）。次に、
ゲート電極及びポリシリコン層とデータ線３（図４
（Ｈ）参照）、ゲート線を接続するコンタクトを形成
し、データ線及びゲート線となる金属材料、例えば、ア
ルミニウム等を成膜し、パターニングする。この後、第
三層間膜、ブラックマトリクスとなる金属材料、第四層
間膜、透明画素電極ＩＴＯを順次形成する（図示せ
ず）。
【００３８】前記のようなプロセスを行うことにより、
図８（Ａ）、（Ｂ）の断面形状となる。図８（Ａ）、
（Ｂ）は、それぞれＴＦＴ１の電極部分、ＬＤＤ部ない
しチャネル部の断面図である。図８（Ａ）、（Ｂ）にお
ける丸で囲んだ部分はポリシリコン層１９とＷＳｉ層２
０で蓄積容量２３を形成している。図８（Ｂ）に示すよ
うにチャネル部２２は周辺を蓄積容量２３で取り囲んで
はいないが、図８（Ａ）ではＴＦＴのＬＤＤ部２１周辺
を蓄積容量２で取り囲む構成となっている。
図８（Ａ）、（Ｂ）の断面形状となる。図８（Ａ）、
（Ｂ）は、それぞれＴＦＴ１の電極部分、ＬＤＤ部ない
しチャネル部の断面図である。図８（Ａ）、（Ｂ）にお
ける丸で囲んだ部分はポリシリコン層１９とＷＳｉ層２
０で蓄積容量２３を形成している。図８（Ｂ）に示すよ
うにチャネル部２２は周辺を蓄積容量２３で取り囲んで
はいないが、図８（Ａ）ではＴＦＴのＬＤＤ部２１周辺
を蓄積容量２で取り囲む構成となっている。
【００３９】本実施例では、図７のようにＴＦＴ１（Ｌ
ＤＤ部及びチャネル部含む）を蓄積容量（ポリシリコン
層１９及びＷＳｉ層２０、図９及び図１０参照）で囲ん
でいるため、図８（Ａ）に示すように直接光２３がＴＦ
ＴのＬＤＤ部２１に照射されることはない。また、ＬＤ
Ｄ部２１には反射光２４も入射されにくく、入射された
場合でもアルミニウム等の金属に比べポリシリコン１９
は反射率が低いため、これらの層で光が吸収される。従
って、ＴＦＴのＬＤＤ部に到達する光量を低減できる。
ＤＤ部及びチャネル部含む）を蓄積容量（ポリシリコン
層１９及びＷＳｉ層２０、図９及び図１０参照）で囲ん
でいるため、図８（Ａ）に示すように直接光２３がＴＦ
ＴのＬＤＤ部２１に照射されることはない。また、ＬＤ
Ｄ部２１には反射光２４も入射されにくく、入射された
場合でもアルミニウム等の金属に比べポリシリコン１９
は反射率が低いため、これらの層で光が吸収される。従
って、ＴＦＴのＬＤＤ部に到達する光量を低減できる。
【００４０】
【発明の効果】本発明によれば、ＴＦＴのチャネル部と
ＬＤＤ部に入射される光を抑制できる。従って、画素Ｔ
ＦＴの光リーク電流を低減できるため、光リーク電流に
起因するコントラストの低下、フリッカ等の画質劣化を
防止できる。
ＬＤＤ部に入射される光を抑制できる。従って、画素Ｔ
ＦＴの光リーク電流を低減できるため、光リーク電流に
起因するコントラストの低下、フリッカ等の画質劣化を
防止できる。
【００４１】画素ＴＦＴのＬＤＤ部が最も光に対する感
度が高い部分であるが、本発明によって、ＬＤＤ部に入
射される光を抑制するだけでもＴＦＴの光リークには効
果がある。このため、ＬＤＤ部に入射される光を抑制す
ることによって、画素ＴＦＴの光リーク電流を低減でき
る。従って、ＴＦＴの光リークに起因する画質低下を防
止できる。
度が高い部分であるが、本発明によって、ＬＤＤ部に入
射される光を抑制するだけでもＴＦＴの光リークには効
果がある。このため、ＬＤＤ部に入射される光を抑制す
ることによって、画素ＴＦＴの光リーク電流を低減でき
る。従って、ＴＦＴの光リークに起因する画質低下を防
止できる。
【００４２】また、本発明によれば、開口率を必要以上
に低減することなく蓄積容量を増加できる。
に低減することなく蓄積容量を増加できる。
【図１】本発明の実施例１に係る液晶ライトバルブの構
造を模式的に示した平面図である。
造を模式的に示した平面図である。
【図２】本発明の実施例１に係る液晶ライトバルブの構
造を示した模式図であり、（Ａ）は図１におけるＡ−
Ａ’間断面図、（Ｂ）は図１におけるＢ−Ｂ’間断面図
である。
造を示した模式図であり、（Ａ）は図１におけるＡ−
Ａ’間断面図、（Ｂ）は図１におけるＢ−Ｂ’間断面図
である。
【図３】本発明の実施例１に係る液晶ライトバルブの断
面Ａ−Ａ’間におけるデータ線形成までの製造プロセス
の工程図である（前半）。
面Ａ−Ａ’間におけるデータ線形成までの製造プロセス
の工程図である（前半）。
【図４】本発明の実施例１に係る液晶ライトバルブの断
面Ａ−Ａ’間におけるデータ線形成までの製造プロセス
の工程図である（後半）。
面Ａ−Ａ’間におけるデータ線形成までの製造プロセス
の工程図である（後半）。
【図５】本発明の実施例１に係る液晶ライトバルブにお
けるポリシリコン層のパターンである。
けるポリシリコン層のパターンである。
【図６】本発明の実施例１に係る液晶ライトバルブにお
けるＷＳｉ層のパターンである。
けるＷＳｉ層のパターンである。
【図７】本発明の実施例２に係る液晶ライトバルブの構
造を模式的に示した平面図である。
造を模式的に示した平面図である。
【図８】本発明の実施例２に係る液晶ライトバルブの構
造を示した模式図であり、（Ａ）は図７におけるＣ−
Ｃ’間断面図、（Ｂ）は図７におけるＤ−Ｄ’間断面図
である。
造を示した模式図であり、（Ａ）は図７におけるＣ−
Ｃ’間断面図、（Ｂ）は図７におけるＤ−Ｄ’間断面図
である。
【図９】本発明の実施例２に係る液晶ライトバルブにお
けるポリシリコン層のパターンである。
けるポリシリコン層のパターンである。
【図１０】本発明の実施例２に係る液晶ライトバルブに
おけるＷＳｉ層のパターンである。
おけるＷＳｉ層のパターンである。
【図１１】参考例１に係る液晶ライトバルブの構造を模
式図であり、（Ａ）は平面図、（Ｂ）はＥ−Ｅ’間の断
面図である。
式図であり、（Ａ）は平面図、（Ｂ）はＥ−Ｅ’間の断
面図である。
【図１２】参考例２に係る液晶ライトバルブの構造を模
式的に示した平面図である。
式的に示した平面図である。
【図１３】参考例２に係る液晶ライトバルブにおけるポ
リシリコン層のパターンである。。
リシリコン層のパターンである。。
【図１４】参考例２に係る液晶ライトバルブの構造を模
式的に示したＥ−Ｅ’間の断面図である。
式的に示したＥ−Ｅ’間の断面図である。
１、１０１ ＴＦＴ ２ 蓄積容量 ３、１０３ データ線 ４、１０４ ゲート線 ５、１０５ ブラックマトリクス ６、１０６ ＩＴＯ ７、１０７ データ線−ＴＦＴコンタクト ８、１０８ ＩＴＯ−ＴＦＴコンタクト ９ ゲート線−ゲート電極コンタクト １０、１１０ ガラス基板 １１、１１１ 下地絶縁膜 １２、１１２ 裏面遮光膜 １３、１１３ 第一層間膜 １４、１１４ ゲート絶縁膜 １５、１１５ 第二層間膜 １６、１１６ 第三層間膜 １７、１１７ 第四層間膜 １８ ゲート電極 １９、１１９ ポリシリコン ２０ ＷＳｉ ２１、１２１ ＬＤＤ部 ２２、１２２ チャネル部 ２３、１２３ 直接光 ２４、１２４ 反射光 １２５ ドレイン電極
フロントページの続き Ｆターム(参考） 2H088 EA17 HA04 HA08 HA09 MA01 MA20 2H092 HA06 JA24 JA34 JA41 JB63 KA04 KA05 KB04 KB25 MA13 MA30 NA01 NA07 NA21 PA09 RA05 5C094 AA10 AA25 BA03 BA43 CA19 EA04 EA05 EA07 EB02 EB05 ED15 5F110 AA06 AA30 BB01 CC02 DD02 DD13 EE05 GG02 GG13 HJ13 HJ23 HL03 HM15 NN02 NN23 NN45 NN48 NN72 PP03 QQ11
Claims (9)
- 【請求項１】透明絶縁性基板上に積層する裏面遮光膜
と、 前記裏面遮光膜上の領域内に第１層間膜を介して形成さ
れ、ＬＤＤ領域及びソース／ドレイン領域を有するＳｉ
半導体層からなる薄膜トランジスタと、 前記薄膜トランジスタの上にゲート絶縁膜を介して形成
されるゲート電極と、 前記ゲート電極の上層に第２層間膜を介して積層すると
ともに、前記薄膜トランジスタのソース／ドレイン領域
と接続するデータ線と、 前記データ線の上層に第３層間絶縁膜を介して形成され
るブラックマトリックス層と、 前記ブラックマトリックス層の上層に第４層間絶縁膜を
介して形成され、前記薄膜トランジスタの他のソース／
ドレイン領域に接続される画素電極と、を備える液晶ラ
イトバルブにおいて、 前記薄膜トランジスタの周囲における所定の位置に所定
の間隔をおいて蓄積容量を配設することを特徴とする液
晶ライトバルブ。 - 【請求項２】前記蓄積容量は、前記薄膜トランジスタの
うち少なくとも前記ＬＤＤ領域の周囲に所定の間隔をお
いて配設されることを特徴とする請求項１記載の液晶ラ
イトバルブ。 - 【請求項３】前記蓄積容量は、前記薄膜トランジスタの
周囲全体を所定の間隔をおいて配設されることを特徴と
する請求項１記載の液晶ライトバルブ。 - 【請求項４】前記蓄積容量は、少なくとも前記ＬＤＤ領
域の周囲又は前記薄膜トランジスタの周囲全体を取り囲
むようにして配設されることを請求項１乃至３のいずれ
か一に記載の液晶ライトバルブ。 - 【請求項５】前記蓄積容量は、前記第１層間膜と前記ゲ
ート絶縁膜の間に形成された前記薄膜トランジスタの電
極部分であるＳｉ半導体層であることを特徴とする請求
項１乃至４のいずれか一に記載の液晶ライトバルブ。 - 【請求項６】前記蓄積容量は、前記ゲート絶縁膜と第２
層間膜の間に形成されるとともに、前記ゲート電極と分
離してこの周囲を取り囲むシリサイド層であることを特
徴とする請求項１乃至５のいずれか一に記載の液晶ライ
トバルブ。 - 【請求項７】前記シリサイド層は、ＷＳｉ層であること
を特徴とする請求項１乃至６のいずれか一に記載の液晶
ライトバルブ。 - 【請求項８】前記シリサイド層は、前記ゲート電極を形
成する工程と同一工程で形成されることを特徴とする請
求項６又は７のいずれか記載の液晶表示装置。 - 【請求項９】前記透明絶縁性基板と前記裏面遮光膜の間
に下地絶縁膜を形成することを特徴とする請求項１乃至
８のいずれか一に記載の液晶ライトバルブ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000082420A JP3358613B2 (ja) | 2000-03-23 | 2000-03-23 | 液晶ライトバルブ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000082420A JP3358613B2 (ja) | 2000-03-23 | 2000-03-23 | 液晶ライトバルブ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001264816A true JP2001264816A (ja) | 2001-09-26 |
| JP3358613B2 JP3358613B2 (ja) | 2002-12-24 |
Family
ID=18599235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000082420A Expired - Fee Related JP3358613B2 (ja) | 2000-03-23 | 2000-03-23 | 液晶ライトバルブ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3358613B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101338107B1 (ko) | 2006-12-14 | 2013-12-06 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| KR101358220B1 (ko) * | 2007-02-20 | 2014-02-06 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| JP2016048706A (ja) * | 2014-08-27 | 2016-04-07 | 三菱電機株式会社 | アレイ基板およびその製造方法 |
| JPWO2018198710A1 (ja) * | 2017-04-27 | 2020-03-05 | ソニー株式会社 | 液晶表示パネルおよび電子機器 |
| JP2020160208A (ja) * | 2019-03-26 | 2020-10-01 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
-
2000
- 2000-03-23 JP JP2000082420A patent/JP3358613B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101338107B1 (ko) | 2006-12-14 | 2013-12-06 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| KR101358220B1 (ko) * | 2007-02-20 | 2014-02-06 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| JP2016048706A (ja) * | 2014-08-27 | 2016-04-07 | 三菱電機株式会社 | アレイ基板およびその製造方法 |
| JPWO2018198710A1 (ja) * | 2017-04-27 | 2020-03-05 | ソニー株式会社 | 液晶表示パネルおよび電子機器 |
| JP7110182B2 (ja) | 2017-04-27 | 2022-08-01 | ソニーグループ株式会社 | 液晶表示パネルおよび電子機器 |
| JP2020160208A (ja) * | 2019-03-26 | 2020-10-01 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3358613B2 (ja) | 2002-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI338334B (en) | Electro-optical device | |
| JP3399432B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| US7123323B2 (en) | Liquid crystal display device with conductive light shielding film and contact holes | |
| JP3503685B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2007148345A (ja) | 液晶表示装置及びその製造方法 | |
| JP2001119027A (ja) | 液晶表示装置用の薄膜トランジスタとその製造方法 | |
| KR100375518B1 (ko) | 액정디스플레이 | |
| JP3838332B2 (ja) | 透過型液晶表示装置及び液晶プロジェクタ装置 | |
| JP2002156652A (ja) | 電気光学装置及びその製造方法 | |
| JP2003035911A (ja) | 液晶表示装置 | |
| JP2013246358A (ja) | 液晶パネル、液晶パネルの製造方法および液晶表示装置 | |
| JP4692699B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2004158518A (ja) | アクティブマトリクス基板および表示装置 | |
| JP3332083B2 (ja) | 液晶表示装置 | |
| JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
| US20050073620A1 (en) | Active matrix substrate and display device having the same | |
| JP4645022B2 (ja) | 薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置 | |
| KR100538598B1 (ko) | 전기 광학 장치, 그 제조 방법, 액정 장치 및 투사형 표시 장치 | |
| JP3358613B2 (ja) | 液晶ライトバルブ | |
| JP2008225514A (ja) | 液晶表示装置及びその製造方法 | |
| JP4977927B2 (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| JP2005275179A (ja) | 反射型液晶装置及び投射型表示装置、並びに電子機器 | |
| JP2001209067A (ja) | 液晶表示装置 | |
| JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 | |
| JP2013246359A (ja) | 液晶パネル、液晶パネルの製造方法および液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020910 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3358613 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071011 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131011 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131011 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131011 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |