JP2013246359A - 液晶パネル、液晶パネルの製造方法および液晶表示装置 - Google Patents
液晶パネル、液晶パネルの製造方法および液晶表示装置 Download PDFInfo
- Publication number
- JP2013246359A JP2013246359A JP2012121094A JP2012121094A JP2013246359A JP 2013246359 A JP2013246359 A JP 2013246359A JP 2012121094 A JP2012121094 A JP 2012121094A JP 2012121094 A JP2012121094 A JP 2012121094A JP 2013246359 A JP2013246359 A JP 2013246359A
- Authority
- JP
- Japan
- Prior art keywords
- light
- liquid crystal
- shielding film
- transistor
- tft substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】簡易に且つ効果的にトランジスタへの光入射を抑制可能な液晶パネル、液晶パネルの製造方法および液晶表示装置を提供する。
【解決手段】本技術に係る液晶表示パネルは、トランジスタが形成されたTFT基板と、
前記TFT基板に対向する対向基板と、前記TFT基板と前記対向基板とに挟持される液晶層と、を備え、前記TFT基板は、当該TFT基板の支持基板上に設けられた配線パターンによって形成される第1遮光膜と、前記トランジスタを構成するゲート電極によって形成される第2遮光膜と、前記トランジスタの上部に形成され、前記第2遮光膜および前記トランジスタの上部を囲い込むように形成された第3遮光膜と、を有する。
【選択図】図13
【解決手段】本技術に係る液晶表示パネルは、トランジスタが形成されたTFT基板と、
前記TFT基板に対向する対向基板と、前記TFT基板と前記対向基板とに挟持される液晶層と、を備え、前記TFT基板は、当該TFT基板の支持基板上に設けられた配線パターンによって形成される第1遮光膜と、前記トランジスタを構成するゲート電極によって形成される第2遮光膜と、前記トランジスタの上部に形成され、前記第2遮光膜および前記トランジスタの上部を囲い込むように形成された第3遮光膜と、を有する。
【選択図】図13
Description
本技術は、液晶パネル、液晶パネルの製造方法および液晶表示装置に関し、特に、液晶パネルに形成されるトランジスタへの光入射を遮蔽する技術に関する。
従来、トランジスタや画素電極が形成された素子基板と、素子基板に対向して配置される対向基板と、これら素子基板と対向基板の間に挟持される液晶とを備えた液晶パネルを用いた液晶表示装置が知られている。
この液晶表示装置において、表示を行わせるには、TFTに接続された各画素電極に映像信号の電位を次回の書き込み時まで保持できるようにする必要がある。一般的には、画素内に保持容量を備えることで映像信号の電位を保持している。
このような液晶表示装置では、トランジスタに強い光が入射すると、光リーク電流が発生する事で保持されていた画素電位が変動しフリッカなどの画質不良が発生する。そのため、トランジスタへの光入射を遮蔽することで、光リーク電流を抑制することが重要である(例えば、特許文献1、2参照)。
特許文献1には、TFT(Thin Film Transistor)素子を構成する要素の上下に亘って位置する垂直な遮光層を、画素開口部全体に亘って設置する技術が開示されている。特許文献2には、トランジスタの両脇において、基板に対して垂直な遮光層を設置する技術が開示されている。これらの技術によれば、垂直な遮光膜を設置することによって、回折により水平方向からトランジスタに回り込む光の入射を遮断することができる。
しかしながら、特許文献1や特許文献2に開示された技術では、垂直な遮光膜の設置のための加工が困難で生産性が低いという問題があった。
この問題について、特許文献1に開示された技術に基づいて具体的に説明する。特許文献1に開示された技術では、TFT素子の周辺に垂直な遮光膜を設置している。ここで、垂直な遮光膜を設置する各工程は以下の通りである。
すなわち、TFT素子を形成後、(1)画素開口部の絶縁膜を、TFT素子の深さに相当する量だけ垂直にエッチングする。(2)エッチング後の絶縁膜の上面および側面壁を覆うように遮光膜を形成し、その後側面壁のみを覆うようにパターニングする。(3)画素開口部およびTFT素子部を含む全面に主にシリコン酸化膜からなる絶縁膜を成膜し、画素開口部に絶縁膜を埋め込む。(4)平坦化処理によって画素開口部およびTFT素子部の高さを合わせるとともに平坦化する。
ここで、(1)の工程では、垂直加工の深さが深いため加工が困難である。また(3)の工程および(4)の工程では、(1)の工程で深く掘り下げられた画素開口部を完全に埋めるとともに平坦化している。しかしながら、掘り下げられた画素開口部の深さを大きく上回る膜厚の絶縁膜を成膜させる必要があり、且つ、成膜後の絶縁膜を平坦化するための加工量も大きくなるため、生産性が低い。
本技術は、上記の問題に鑑みてなされたものであり、簡易に且つ効果的にトランジスタへの光入射を抑制可能な液晶パネル、液晶パネルの製造方法および液晶表示装置を提供することである。
本技術に係る液晶パネルは、トランジスタが形成されたTFT基板と、前記TFT基板に対向する対向基板と、前記TFT基板と前記対向基板とに挟持される液晶層と、を備え、前記TFT基板は、当該TFT基板の支持基板上に設けられた配線パターンによって形成される第1遮光膜と、前記トランジスタを構成するゲート電極によって形成される第2遮光膜と、前記トランジスタの上部に形成され、前記第2遮光膜および前記トランジスタの上部を囲い込むように形成された第3遮光膜と、を有するものである。
また、本技術に係る液晶パネルにおいては、好ましくは、前記第3遮光膜は、前記トランジスタの上部に形成された半導体層、誘電膜層および半導体層の順に積層してなる保持容量の周囲を囲い込むように形成される。
また、本技術に係る液晶パネルにおいては、好ましくは、前記ゲート電極は、遮光性金属材料とシリコン材料の積層構造である。
本技術に係る液晶パネルの製造方法は、トランジスタが形成されたTFT基板と、前記TFT基板に対向する対向基板と、前記TFT基板と前記対向基板とに挟持される液晶層と、を備えた液晶表示パネルの製造方法であって、当該TFT基板の支持基板上に、第1遮光膜を構成する配線パターンを形成する工程と、前記トランジスタを構成する電極であって、第2遮光膜を構成するゲート電極を形成する工程と、前記トランジスタの上部において、前記第2遮光膜および前記トランジスタの上部を囲い込むような第3遮光膜を形成する工程と、を有するものである。
本技術に係る液晶表示装置は、トランジスタが形成されたTFT基板と、前記TFT基板に対向する対向基板と、前記TFT基板と前記対向基板とに挟持される液晶層と、を備え、前記TFT基板は、当該TFT基板の支持基板上に設けられた配線パターンによって形成される第1遮光膜と、前記トランジスタを構成するゲート電極によって形成される第2遮光膜と、前記トランジスタの上部に形成され、前記第2遮光膜および前記トランジスタの上部を囲い込むように形成された第3遮光膜と、を有するものである。
本技術によれば、簡易に且つ効果的にトランジスタへの光入射を抑制することができる。
本技術は、液晶パネルにおいて、配線パターンによって形成される第1遮光膜と、トランジスタを構成するゲート電極によって形成される第2遮光膜と、トランジスタの上部に形成され、第2遮光膜およびトランジスタの上部を囲い込むように形成された第3遮光膜とを備えた構成により、簡易に且つ効果的にトランジスタへの光入射を防止し、光入射による画質劣化を防止するものである。以下、本技術の実施の形態を説明する。
[液晶パネルのTFT基板の構成]
図1(a)は、本技術に係る液晶パネルのTFT基板の構成例を示す平面図である。図1(b)は、図1(a)における、第1遮光層1、半導体層2、接続孔6、保持容量9、第3遮光膜20のみの位置関係を示した平面図である。図2は、図1の平面図におけるA−A’断面図である。図3は、図1の平面図におけるB−B’断面図である。
図1(a)は、本技術に係る液晶パネルのTFT基板の構成例を示す平面図である。図1(b)は、図1(a)における、第1遮光層1、半導体層2、接続孔6、保持容量9、第3遮光膜20のみの位置関係を示した平面図である。図2は、図1の平面図におけるA−A’断面図である。図3は、図1の平面図におけるB−B’断面図である。
本技術に係る液晶パネル100のTFT基板では、支持基板31(以下、「基板31」ともいう。)上に配線パターン1(以下、「第1遮光膜1a」ともいう。)が設けられ、配線パターン1を覆うように層間絶縁膜11(図2および図3のみに図示)が設けられている。層間絶縁膜11上にはチャネルを含む半導体層2、ゲート絶縁膜12(図2および図3のみに図示)、ゲート電極7(以下、「第2遮光膜7a」ともいう。)が、この順に積層してなる薄膜トランジスタ(以下、「TFT」ともいう。)32が形成されている。
基板31上に設けられた配線パターン1は、TFT32の誤動作を防止するための第1遮光膜1aを兼ねており、TFT32を覆う形状にパターン形成されていることとする。この配線パターン1は、タングステンシリサイド(WSi)膜などの遮光性材料膜によって構成され、例えば200nmの膜厚を有するものとする。なお、配線パターン1は、所定幅を有し平面図上の左右方向に延設されていることとする。
また、配線パターン1を覆う層間絶縁膜11は、例えば酸化シリコン膜からなり、基板31上の全面に設けられている。なお、層間絶縁膜11はCMP(Chemical Mechanical Polishing)処理により平坦化されていることが望ましい。平坦化処理により基板31表面の凹凸が軽減され、上層のパターン形成の際の加工性が向上し歩留まりを向上させることができる。
そして、この層間絶縁膜11上に設けられた半導体層2は、非晶質シリコンや多結晶シリコンなどの半導体薄膜からなり、層間絶縁膜11を介して配線パターン1上にパターン形成されている。この半導体層2のうち、上部にゲート電極7が積層された部分が、TFT32におけるチャネル領域4である。また、半導体層2のうち、チャネル領域4を挟んだ両側部分には、それぞれ入力側・出力側に付与された低濃度領域(Lightly Doped Drain、以下、「LDD領域」ともいう。)3、5が形成される。このLDD領域3、5の外側は、キャリア不純物が高濃度で拡散され低抵抗化されたソース/ドレイン領域(以下、「S/D領域」ともいう。)3a、5aである。
半導体層2を覆うゲート絶縁膜12は、熱酸化膜またはCVD(Chemical Vapor Deposition)法によって形成された酸化シリコン膜または窒化シリコン膜等からなる。
また、ゲート電極7は、例えばリン(P)などの不純物を添加したポリシリコン膜とタングステンシリサイド膜の積層膜をパターニングしてなり、ゲート絶縁膜12を介して半導体層2の中央部上を横切る状態で設けられている。そして、このゲート電極7が積層された半導体層2の中央部をチャネル領域4としている。このゲート電極7は、半導体層2におけるチャネル領域4および出力側のLDD領域5を挟んだ両側において、下層の層間絶縁膜11(ゲート絶縁膜12も含む)に形成された2箇所の接続孔6を介して配線パターン1に接続されている。また、ゲート電極7を覆う層間絶縁膜13は、例えば酸化シリコン膜からなり、基板31上の全面に設けられている。
層間絶縁膜13上には、半導体層16、誘電膜層17、半導体層18がこの順に積層してなる保持容量(補助容量)33が形成されている。半導体層16、18は例えばリン(P)などの不純物を添加したポリシリコン膜からなる。一方、誘電膜層17は例えば窒化シリコン膜等酸化シリコン膜よりも高い誘電率の絶縁膜からなる。保持容量33は、保持容量パターン9(図1のみに図示)の形状にパターニングされている。保持容量パターン9の少なくとも一部は、チャネル領域4および出力側のLDD領域5の上方に層間絶縁膜13を介して積層されている。
また、保持容量33の下部電極をなす半導体層16は、層間絶縁膜13に形成された接続孔8を介して半導体層2と接続されており、接続孔8はTFT32の長軸延長線上に少なくともその一部が形成されている。
保持容量33を覆う層間絶縁膜14は、例えば酸化シリコン膜からなり、基板31上の全面に設けられている。この層間絶縁膜14は、図2に示すように、TFT32の周囲に形成された第2遮光膜7aの上部において、TFT32を覆うコの字状の形状で形成されている。
層間絶縁膜14上には、第3遮光膜20が保持容量33を囲い込むような形で形成されている。この第3遮光膜20は、第1遮光膜1a、第2遮光膜7aと組み合わされることで、TFT32上方からTFT32に入射する光を遮断する機能を有する。
第3遮光膜20は、例えばタングステンシリサイド(WSi)、アルミ(Al)、チタン(Ti)、モリブデン(Mo)などの光透過性の低い膜を用いて構成される。この第3遮光膜20の電位は、遮光のみに特化した浮遊電位としても、例えばTFT32の出力側電位を画素に伝える配線を兼ねた電位としてもよい。
なお、図2に示すように、第3遮光膜20は保持容量33を囲い込む形状で形成されている。この第3遮光膜20は、第1遮光膜1a、第2遮光膜7aと組み合わされることにより、光リークに寄与する光励起キャリアが生成され得るチャネル領域4や出力側のLDD領域5に対して、横方向への回折による迷光進入を含む全ての迷光進入を効果的に抑制することができる。
また、図3に示すように、第3遮光膜20は、入力側のLDD領域3と出力側のS/D領域5a側の接続孔8との間を覆うようにパターニングされる。これにより、出力側のLDD領域5への光入射を効果的に遮ることができる。また、第3遮光膜20上には、層間絶縁膜19が形成されている。
以上、図1から図3を用いて説明してきたように、本技術の液晶パネル100の素子基板31には、第1遮光膜1a、第2遮光膜7aおよび第3遮光膜20の3層の遮光膜が形成されている。これら第1遮光膜1a、第2遮光膜7aおよび第3遮光膜20の組み合わせによって、TFT32への光入射を効果的に防止することができる。
第1遮光膜1aは、TFT32の下部に位置し、TFT32を下側から覆う形状にパターン形成される配線パターン1によって構成される。なお、配線パターン1は、タングステンシリサイド膜などの遮光性材料膜である。
第2遮光膜7aは、TFT32を構成するゲート電極7によって構成される。なお、ゲート電極7は、不純物を添加したポリシリコン膜などのシリコン膜と、タングステンシリサイド膜などの遮光性金属膜との積層膜である。
第3遮光膜20は、TFT32の上部に位置し、保持容量33の周囲を囲い込むとともに、層間絶縁膜14の側壁14aを、ゲート電極7の上端と同位置もしくは下部まで回り込むよう形成されている。この第3遮光膜20は、例えばタングステンシリサイド(WSi)、アルミ(Al)、チタン(Ti)、モリブデン(Mo)などの光透過性の低い膜である。
以上に示すような簡易な構成により、本技術の液晶パネル100では、TFT32への光入射を効果的に抑制することができる。
[FDTD法による第1のシミュレーション結果]
次に、本技術の液晶パネル100において、TFT32の上方から光を入射させた場合における半導体層2近辺の光強度分布の第1のシミュレーション結果について説明する。なお、ここでのシミュレーションは、FDTD(Finite Difference Time Domain)によって行われるものとする。
次に、本技術の液晶パネル100において、TFT32の上方から光を入射させた場合における半導体層2近辺の光強度分布の第1のシミュレーション結果について説明する。なお、ここでのシミュレーションは、FDTD(Finite Difference Time Domain)によって行われるものとする。
まず、第1のシミュレーション結果の説明に先立ち、本技術の液晶パネル100の比較対象となる液晶パネルについて説明する。
図4は、図1の平面図におけるA−A’断面の参考例を示す図である。図4に示す参考例に係る液晶パネル100aは、第3遮光膜20aが層間絶縁膜14の側壁14aを回り込まずに水平方向のみに形成される点が、本技術に係る液晶パネル100と異なる。以下、第1のシミュレーション結果について説明する。
図5は、本技術に係る液晶パネルのTFT基板の光強度分布の第1のシミュレーション結果を示す図である。図6は、参考例に係る液晶パネルのTFT基板の光強度分布のシミュレーション結果を示す図である。
図5および図6では、それぞれ図2、図4のA−A’断面においてTFT32の上方から光を入射させた場合の光強度分布を、光源の光エネルギーを1とした場合に各部に到達する光エネルギーの大きさに応じて示している。
図5に示すシミュレーション結果、すなわち本技術に係る液晶パネル100のシミュレーション結果では、半導体層2近辺における光エネルギーは約1.08×10−5から3.00×10−6である。一方、図6に示すシミュレーション結果、すなわち参考例に係る液晶パネル100aのシミュレーション結果では、半導体層2近辺における光エネルギーは約1.39×10−4から3.87×10−5である。このように、本技術に係る液晶パネル100の方が、半導体層2近辺における光エネルギーが約10分の1であることが示されている。具体的には、本技術の液晶パネル100の構造によって、参考例に係る液晶パネル100aの構造に比べて、TFT32への光入射を約96パーセント減少させることが可能であることが計算された。
以上のことから、本技術の液晶パネル100のように、第3遮光膜20aが層間絶縁膜14の側壁14aを回り込む構造によって、TFT32のリーク電流をより効果的に軽減し、高品質な表示画像を得られるライトバルブを提供することができる。
[液晶パネルの製造方法]
図7から図9は、本技術に係る液晶パネルの製造方法の一例を示す図である。ここでは、本技術に係る液晶パネル100において、基板31上の各要素を製造する製造方法について説明する。従来と同様である部分については説明を省略する。
図7から図9は、本技術に係る液晶パネルの製造方法の一例を示す図である。ここでは、本技術に係る液晶パネル100において、基板31上の各要素を製造する製造方法について説明する。従来と同様である部分については説明を省略する。
まず、図7(a)に示すように、基板31上にタングステンシリサイド(WSi)膜などの遮光性材料膜である所定の膜34を形成し、所定の膜34上にリソグラフィ技術によってレジストパターン35を形成する。
次に、図7(b)に示すように、エッチングによってレジストパターン35を所定の膜34に転写し、その後レジストパターン35を除去する。これにより、第1遮光膜1a(配線パターン1)を形成する。また、第1遮光膜1aの上に、例えば酸化シリコン膜からなる層間絶縁膜11を成膜する。
次に、図7(c)に示すように層間絶縁膜11を CMP処理により平坦化する。この平坦化処理により基板31上の凹凸が軽減され、上層のパターンの加工性が向上する。
その後、図7(d)に示すように、層間絶縁膜11上に非晶質シリコンや多結晶シリコンなどの半導体薄膜を成膜し、成膜された半導体薄膜をリソグラフィ技術およびエッチング技術によって所定のパターンの半導体層2に加工する。なお、半導体としての特性を向上させるために、適切な不純物導入処理、熱処理を併せて行う。
その後、図7(e)に示すように、層間絶縁膜11および半導体層2上に、熱酸化膜またはCVD法によって形成される酸化シリコン膜または窒化シリコン膜などからなるゲート酸化膜12を形成する。その後、リソグラフィ技術およびエッチング技術によって接続孔6を形成する。この接続孔6は、配線パターン1とゲート電極7(図7(e)では不図示)とを電気的に接続させるためのものである。
その後、図8(f)に示すように、接続孔6内にゲート電極7となる半導体膜を成膜し、リソグラフィ技術・エッチング技術によって所定のパターンに加工する。ここでいう半導体膜とは、例えばリン(P)などの不純物を添加したポリシリコン膜とタングステンシリサイド膜の積層膜である。このように接続孔6内を半導体層で埋めることにより、ゲート電極7(第2遮光膜7a)を形成する。ゲート電極7のパターン加工後、例えば酸化シリコン膜からなる層間絶縁膜13を形成する。
その後、図8(g)に示すように、層間絶縁膜13上に保持容量33となる半導体層16、誘電膜層17、半導体層18を成膜し、リソグラフィ技術・エッチング技術によって所定のパターンに加工する。半導体層16、18は例えばリン(P)などの不純物を添加したポリシリコン膜からなる。一方、誘電膜層17は例えば窒化シリコン膜等酸化シリコン膜よりも高い誘電率の絶縁膜からなる。その後、保持容量33の上に、例えば酸化シリコン膜からなる層間絶縁膜14を形成する。
その後、図8(h)に示すように、形成された層間絶縁膜14のうち、保持容量33を囲い込む部分上に、リソグラフィ技術によってレジストパターン36を形成する。
その後、図9(i)に示すように、エッチングによってレジストパターン36を層間絶縁膜14に転写し、その後レジストパターン36を除去する。これにより、層間絶縁膜14の側壁部14aを形成する。本エッチングは、第3の遮光膜20のTFT32への囲い込み量の設定に応じて層間絶縁膜13へのレジストパターン転写を行っても良い。
その後、図9(j)に示すように、層間絶縁膜14を覆うように、例えばタングステンシリサイド(WSi)、アルミ(Al)、チタン(Ti)、モリブデン(Mo)などの光透過性の低い膜からなる第3遮光膜20を成膜する。
その後、図9(k)に示すように、第3遮光膜20をリソグラフィ技術・エッチング技術によって所定のパターンに加工する。これにより、層間絶縁膜14の側壁部14aに沿うとともに保持容量33を囲い込む形状の第3遮光膜20が、TFT32の上部に形成される。
なお、図10に示すように、層間絶縁膜14の側壁部14a加工を行わず、層間絶縁膜の成膜により形成される側壁14bを利用して第3遮光膜20を回り込ませる形態にしてもよい。
[FDTD法による第2のシミュレーション結果]
続いて、本技術の液晶パネル100において、TFT32の上方から光を入射させた場合における半導体層2近辺の光強度分布の第2のシミュレーション結果について説明する。なお、ここでのシミュレーションは、FDTDによって行われるものとする。
続いて、本技術の液晶パネル100において、TFT32の上方から光を入射させた場合における半導体層2近辺の光強度分布の第2のシミュレーション結果について説明する。なお、ここでのシミュレーションは、FDTDによって行われるものとする。
また、前述の第1のシミュレーションと異なり、第2のシミュレーションでは、第3遮光膜20と第2遮光膜7aとの間の間隔を変化させている。なお、第2のシミュレーション結果の説明に先立ち、第3遮光膜20と第2遮光膜7aとの間の間隔について説明する。
図11は、本技術に係る第1遮光膜と第2遮光膜との間隔を示す図である。図11に示すように、第3遮光膜20の下端20bと第2遮光膜7aの上端7bとの間の間隔、すなわち基板31に対して垂直方向の間隔をhで示す。また、第3遮光膜20の内側の縁部20cと第2遮光膜7aの外側の縁部7cとの間の間隔、すなわち基板31に対して水平方向の間隔をvで示す。以下、第2のシミュレーション結果について説明する。
図12は、本技術に係る液晶パネルのTFT基板の光強度分布の第2のシミュレーション結果を示す図である。
図12では、横軸に第3の遮光膜20と第2の遮光膜7aの間隔(単位:間隔/光波長%)を、縦軸に光源の光強度を1とした場合のトランジスタ(TFT32)への入射光強度を片対数グラフで示したものである。
図12において、丸印は、水平方向の間隔vを最小限の値にして垂直方向の間隔hを変化させた場合のTFT32への入射光強度を示す。さらに、四角印は、垂直方向の間隔hを最小限にして水平方向の間隔vを変化させた場合のTFT32への入射光強度を示す。また、図12における実線の直線は、丸印を通過する近似直線である。
図12のシミュレーション結果に示すように、TFT32への入射光強度は、第3遮光膜20と第2遮光膜7aの垂直方向の間隔hに強く依存する。すなわち、垂直方向の間隔hが大きいほど、TFT32への入射光強度は指数関数的に増加する。そのため、TFT32への光入射を効果的に抑制するには、第3の遮光膜20と第2の遮光膜7aの垂直方向の間隔hを適切に設計することが重要である。なお、第3遮光膜20は、第2遮光膜7aの上端7bから入射光の波長の1/2波長の長さの位置もしくは第2遮光膜7aの下部まで側壁を回りこむ構造とすることが望ましい。
以上説明してきたように、本技術の第1遮光膜1a、第2遮光膜7aおよび第3遮光膜20を備えた簡易な構成によって、TFT32の光リーク電流をより効果的に軽減し、高品質な表示画像を得られるライトバルブとして好適に用いることができる液晶パネルを提供することができる。
[液晶パネルの構成]
図13は、本技術に係る液晶パネルの構成例を示す図である。
図13は、本技術に係る液晶パネルの構成例を示す図である。
液晶パネル100は、TFT基板101と、TFT基板101に対向して配置された対向基板102と、これらTFT基板101および対向基板102に挟持された液晶である液晶層103とを備える。
TFT基板101は、前述の第1遮光膜1a、第2遮光膜7a、第3遮光膜20、TFT32、基板31を含む。また、TFT基板101上には、TFT基板101の水平方向に沿ってマトリクス状の複数の画素電極としてのITO(Indium-Tin-Oxide)104が形成されている。さらに、TFT基板101上には、各画素電極を駆動するための図示しないドライバや、各画素電極に画像信号を供給するソース線や、配向膜105等が形成されている。
対向基板102は、TFT基板101と一定の間隙を介して貼り合わされ、ITO104に対する対向電極としての図示しないITOや、配向膜等が形成されている。液晶層103には、液晶が封入される。
[液晶表示装置の構成]
図14は、本技術に係る液晶表示装置の構成例を示す図である。図14を用いて本技術に係る液晶表示装置の一例としての液晶プロジェクタ装置110の構成について説明する。
図14は、本技術に係る液晶表示装置の構成例を示す図である。図14を用いて本技術に係る液晶表示装置の一例としての液晶プロジェクタ装置110の構成について説明する。
液晶プロジェクタ装置110は、光源111、マルチレンズアレイ112、PbSアレイ113、フォーカスレンズ114、ミラー115、ダイクロイックミラー116、117、前述の液晶パネル100に相当する液晶パネル118a〜118c、ダイクロイックプリズム119、および投写レンズ120を備える。
光源111は、発光部111aによって発光された光を、リフレクタ111bによってマルチレンズアレイ112に対して出射する。マルチレンズアレイ112は、複数のレンズ素子がアレイ状に設けられた構造であり、光源111から出射された光を集光する。PbSアレイ113は、マルチレンズアレイ112によって集光された光を、所定の偏光方向の光、例えばP偏光波に偏光する。フォーカスレンズ114は、PbSアレイ113によって所定の偏光方向の光に変換された光を集光する。
ダイクロイックミラー116は、フォーカスレンズ114、ミラー115を介して入射してきた光のうちの赤色光Rを透過し、緑色光G、青色光Bを反射する。ダイクロックミラー116によって透過された赤色光Rは、ミラー115を介して液晶パネル118aに導かれる。
ダイクロイックミラー117は、ダイクロイックミラー116によって反射された光のうちの青色光Bを透過し、緑色光Gを反射する。ダイクロイックミラー117によって反射された緑色光Gは、液晶パネル118bに導かれる。一方、ダイクロイックミラー117によって透過された青色光Bは、ミラー115を介して液晶パネル118cに導かれる。
液晶パネル118a〜118cの各々は、入射された各色光を光変調し、光変調された各色光をダイクロイックプリズム119に入射する。ダイクロイックプリズム119は、光変調されて入射してきた各色光を1つの光軸に合成する。合成された各色光は、投写レンズ120を介してスクリーン等に投影される。
以上に示すように、本技術に係る液晶プロジェクタ装置110は、色の3原色である赤、緑、青の3色に対応した3枚の液晶パネル118a〜118cを組み合わせることによって、あらゆる色を表示する3板式と呼ばれる構造のプロジェクタ装置である。
以上、本実施形態では、液晶表示装置として液晶プロジェクタ装置を例に挙げたが、液晶パネルを備えて構成された液晶表示装置であれば、他の装置(テレビジョン装置、デスクトップ型のパーソナルコンピュータのモニタ装置、ノート型パーソナルコンピュータ、液晶表示装置を有するビデオカメラやデジタルスチルカメラなどの撮像装置、PDA、携帯電話機)にも適用することができることは無論のこと、液晶パネルを備えて構成された液晶表示装置を有する種々の電子機器にも広く用いることができる。
なお、本技術は、以下のような構成を取ることができる。
(1)トランジスタが形成されたTFT基板と、前記TFT基板に対向する対向基板と、前記TFT基板と前記対向基板とに挟持される液晶層と、を備え、前記TFT基板は、当該TFT基板の支持基板上に設けられた配線パターンによって形成される第1遮光膜と、前記トランジスタを構成するゲート電極によって形成される第2遮光膜と、前記トランジスタの上部に形成され、前記第2遮光膜および前記トランジスタの上部を囲い込むように形成された第3遮光膜と、を有する液晶パネル。
(2)前記第3遮光膜は、前記トランジスタの上部に形成された半導体層、誘電膜層および半導体層の順に積層してなる保持容量の周囲を囲い込むように形成される前記(1)に記載の液晶パネル。
(3)前記ゲート電極は、遮光性金属材料とシリコン材料の積層構造である前記(1)または(2)に記載の液晶パネル。
(4)トランジスタが形成されたTFT基板と、前記TFT基板に対向する対向基板と、前記TFT基板と前記対向基板とに挟持される液晶層と、を備えた液晶表示パネルの製造方法であって、当該TFT基板の支持基板上に、第1遮光膜を構成する配線パターンを形成する工程と、前記トランジスタを構成する電極であって、第2遮光膜を構成するゲート電極を形成する工程と、前記トランジスタの上部において、前記第2遮光膜および前記トランジスタの上部を囲い込むような第3遮光膜を形成する工程と、を有する液晶パネルの製造方法。
(5)トランジスタが形成されたTFT基板と、前記TFT基板に対向する対向基板と、前記TFT基板と前記対向基板とに挟持される液晶層と、を備え、前記TFT基板は、当該TFT基板の支持基板上に設けられた配線パターンによって形成される第1遮光膜と、前記トランジスタを構成するゲート電極によって形成される第2遮光膜と、前記トランジスタの上部に形成され、前記第2遮光膜および前記トランジスタの上部を囲い込むように形成された第3遮光膜と、を有する液晶表示装置。
(1)トランジスタが形成されたTFT基板と、前記TFT基板に対向する対向基板と、前記TFT基板と前記対向基板とに挟持される液晶層と、を備え、前記TFT基板は、当該TFT基板の支持基板上に設けられた配線パターンによって形成される第1遮光膜と、前記トランジスタを構成するゲート電極によって形成される第2遮光膜と、前記トランジスタの上部に形成され、前記第2遮光膜および前記トランジスタの上部を囲い込むように形成された第3遮光膜と、を有する液晶パネル。
(2)前記第3遮光膜は、前記トランジスタの上部に形成された半導体層、誘電膜層および半導体層の順に積層してなる保持容量の周囲を囲い込むように形成される前記(1)に記載の液晶パネル。
(3)前記ゲート電極は、遮光性金属材料とシリコン材料の積層構造である前記(1)または(2)に記載の液晶パネル。
(4)トランジスタが形成されたTFT基板と、前記TFT基板に対向する対向基板と、前記TFT基板と前記対向基板とに挟持される液晶層と、を備えた液晶表示パネルの製造方法であって、当該TFT基板の支持基板上に、第1遮光膜を構成する配線パターンを形成する工程と、前記トランジスタを構成する電極であって、第2遮光膜を構成するゲート電極を形成する工程と、前記トランジスタの上部において、前記第2遮光膜および前記トランジスタの上部を囲い込むような第3遮光膜を形成する工程と、を有する液晶パネルの製造方法。
(5)トランジスタが形成されたTFT基板と、前記TFT基板に対向する対向基板と、前記TFT基板と前記対向基板とに挟持される液晶層と、を備え、前記TFT基板は、当該TFT基板の支持基板上に設けられた配線パターンによって形成される第1遮光膜と、前記トランジスタを構成するゲート電極によって形成される第2遮光膜と、前記トランジスタの上部に形成され、前記第2遮光膜および前記トランジスタの上部を囲い込むように形成された第3遮光膜と、を有する液晶表示装置。
1 配線パターン
1a 第1遮光膜
7 ゲート電極
7a 第2遮光膜
16 半導体層
17 誘電膜層
18 半導体層
20 第3遮光膜
31 支持基板
32 薄膜トランジスタ(TFT)
33 保持容量
100 液晶パネル
101 TFT基板
110 液晶プロジェクタ装置(液晶表示装置)
1a 第1遮光膜
7 ゲート電極
7a 第2遮光膜
16 半導体層
17 誘電膜層
18 半導体層
20 第3遮光膜
31 支持基板
32 薄膜トランジスタ(TFT)
33 保持容量
100 液晶パネル
101 TFT基板
110 液晶プロジェクタ装置(液晶表示装置)
Claims (5)
- トランジスタが形成されたTFT基板と、
前記TFT基板に対向する対向基板と、
前記TFT基板と前記対向基板とに挟持される液晶層と、を備え、
前記TFT基板は、
当該TFT基板の支持基板上に設けられた配線パターンによって形成される第1遮光膜と、
前記トランジスタを構成するゲート電極によって形成される第2遮光膜と、
前記トランジスタの上部に形成され、前記第2遮光膜および前記トランジスタの上部を囲い込むように形成された第3遮光膜と、
を有する液晶パネル。 - 前記第3遮光膜は、前記トランジスタの上部に形成された半導体層、誘電膜層および半導体層の順に積層してなる保持容量の周囲を囲い込むように形成される請求項1に記載の液晶パネル。
- 前記ゲート電極は、遮光性金属材料とシリコン材料の積層構造である請求項1に記載の液晶パネル。
- トランジスタが形成されたTFT基板と、
前記TFT基板に対向する対向基板と、
前記TFT基板と前記対向基板とに挟持される液晶層と、を備えた液晶表示パネルの製造方法であって、
当該TFT基板の支持基板上に、第1遮光膜を構成する配線パターンを形成する工程と、
前記トランジスタを構成する電極であって、第2遮光膜を構成するゲート電極を形成する工程と、
前記トランジスタの上部において、前記第2遮光膜および前記トランジスタの上部を囲い込むような第3遮光膜を形成する工程と、
を有する液晶パネルの製造方法。 - トランジスタが形成されたTFT基板と、
前記TFT基板に対向する対向基板と、
前記TFT基板と前記対向基板とに挟持される液晶層と、を備え、
前記TFT基板は、
当該TFT基板の支持基板上に設けられた配線パターンによって形成される第1遮光膜と、
前記トランジスタを構成するゲート電極によって形成される第2遮光膜と、
前記トランジスタの上部に形成され、前記第2遮光膜および前記トランジスタの上部を囲い込むように形成された第3遮光膜と、
を有する液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012121094A JP2013246359A (ja) | 2012-05-28 | 2012-05-28 | 液晶パネル、液晶パネルの製造方法および液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012121094A JP2013246359A (ja) | 2012-05-28 | 2012-05-28 | 液晶パネル、液晶パネルの製造方法および液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013246359A true JP2013246359A (ja) | 2013-12-09 |
Family
ID=49846156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012121094A Pending JP2013246359A (ja) | 2012-05-28 | 2012-05-28 | 液晶パネル、液晶パネルの製造方法および液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013246359A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11487171B2 (en) * | 2020-07-28 | 2022-11-01 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
-
2012
- 2012-05-28 JP JP2012121094A patent/JP2013246359A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11487171B2 (en) * | 2020-07-28 | 2022-11-01 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
JP7447724B2 (ja) | 2020-07-28 | 2024-03-12 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3731447B2 (ja) | 電気光学装置及びその製造方法 | |
WO2018074060A1 (ja) | 液晶表示装置および投射型表示装置 | |
WO2000031714A1 (fr) | Dispositif optronique et son procede de production, et materiel optronique | |
JP6891502B2 (ja) | 電気光学装置、電子機器 | |
JP2017072741A (ja) | 電気光学装置、電子機器、電気光学装置の製造方法 | |
JP2018040969A (ja) | 電気光学装置、電子機器 | |
JP2013246358A (ja) | 液晶パネル、液晶パネルの製造方法および液晶表示装置 | |
JP4419119B2 (ja) | 電気光学装置及び投射型表示装置 | |
JP4475238B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP5919890B2 (ja) | 電気光学装置、及び電子機器 | |
JP2013182144A (ja) | 電気光学装置、及び電子機器 | |
JP3969439B2 (ja) | 電気光学装置 | |
JP2013246359A (ja) | 液晶パネル、液晶パネルの製造方法および液晶表示装置 | |
JP2008225514A (ja) | 液晶表示装置及びその製造方法 | |
JP2014142390A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP6048075B2 (ja) | 液晶装置、及び電子機器 | |
JP3358613B2 (ja) | 液晶ライトバルブ | |
JP2005091495A (ja) | 液晶表示素子及びそれを備えた液晶プロジェクタ | |
JP6620803B2 (ja) | 電気光学装置、電気光学装置の製造方法、電子機器 | |
JP2010008635A (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
JP4075691B2 (ja) | 電気光学装置の製造方法並びに基板装置の製造方法 | |
JP2005241910A (ja) | 薄膜トランジスタアレイ基板、それを用いた液晶パネルおよび液晶プロジェクタ | |
JP2015055816A (ja) | 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置、及び電子機器 | |
JP4269659B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 |