JP3838332B2 - 透過型液晶表示装置及び液晶プロジェクタ装置 - Google Patents
透過型液晶表示装置及び液晶プロジェクタ装置 Download PDFInfo
- Publication number
- JP3838332B2 JP3838332B2 JP2001010372A JP2001010372A JP3838332B2 JP 3838332 B2 JP3838332 B2 JP 3838332B2 JP 2001010372 A JP2001010372 A JP 2001010372A JP 2001010372 A JP2001010372 A JP 2001010372A JP 3838332 B2 JP3838332 B2 JP 3838332B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light
- liquid crystal
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明は透過型液晶表示装置及び透過型液晶プロジェクタ装置に係わり、特に基板上に、スイッチ素子を構成する複数の層と、該スイッチ素子に接続される画素電極層と、容量の一方の電極となる容量電極層とを有する透過型液晶表示装置及び液晶プロジェクタ装置に関する。
【０００２】
【従来の技術】
近年、ポリシリコン薄膜トランジスタ(poly-Si TFT)により、安価なガラス基板上に駆動回路を備えた液晶表示装置を形成することが可能となっている。poly-SiTFTはアモルファスシリコン薄膜トランジスタ（a-SiTFT）と比べて高移動度であるために画素薄膜トランジスタ（TFT）の小型化が可能となり、特に小型高精細化が要求されるデータプロジェクタ用液晶ライトバルブに適している。
【０００３】
一般にpoly-SiTFT液晶ライトバルブは、活性層、ゲート絶縁膜、ゲート線、データ線および画素電極等の一般的な直視型液晶パネルと同様な薄膜構成に加えて、投射光の基板裏面からの反射光からTFTを保護するための下部遮光層（下地遮光層）を形成する。また、上部遮光層となる画素分割のブラックマトリクス(BM)はTFT基板、あるいは対向基板のどちらに作成しても良いが、対向基板側に作成した際はTFT基板との目合わせ精度に問題があるため、高精細の点ではTFT基板側に作成した方が有利である。
【０００４】
図１０に従来のブラックマトリクス一体型TFT基板の模式的な構造断面図を示す。図１１にデータ線及びゲート線で区切られた画素領域の平面模式図を示す。
【０００５】
ここで画素の蓄積容量は主として、活性層104と、ゲート線106と同層となる（すなわち同時に成膜及び島状化される）容量電極層111との間で形成される。容量電極層111は、データ線108と同層のパッド部116を介してブラックマトリクス113と接続されており、画素アレイの外部でブラックマトリクスに電位が印加される。画素電極層115は、データ線108と同層のパッド部109を介して活性層104と接続される。
【０００６】
なお、この種の液晶表示装置としては、特開平５−２８９１０８号公報、特開平９−２６６０３号公報、特開平９−１９７４３９号公報、特開平１０−２０６８９３号公報、特許第２９５００６１号に開示がある。
【０００７】
【発明が解決しようとする課題】
図１１に示すように、画素領域内には、蓄積容量部、パッド部およびコンタクトホール等が形成されており、これらは開口率を低減する要因となる。即ち、画素開口率と、蓄積容量を規定する蓄積容量部の大きさとはトレードオフの関係にある。
【０００８】
以上述べたように、液晶ライトバルブには開口率と蓄積容量の両立という問題がある。
【０００９】
【課題を解決するための手段】
本発明の透過型液晶表示装置は、基板上に、スイッチ素子を構成する活性層、ゲート線層、データ線層を含む複数の層と、前記ゲート線層及び前記データ線層の上に少なくともこれらの配線層を覆うように配された導電性を有する第一の遮光層と、前記活性層の下に前記活性層を覆うように配された第二の遮光層と、前記第一の遮光層上に配された、前記スイッチ素子に接続される画素電極層と、該画素電極層、前記第一の遮光層、前記第二の遮光層及び前記複数の層とは異なる層からなり、且つ前記複数の層と前記第一の遮光層との間に設けられた、容量の一方の電極となる容量電極層と、を有し、
前記第一の遮光層は前記容量の他方の電極となり、
前記容量電極層と前記第一の遮光層との間には絶縁層が設けられ、前記第一の遮光層は前記絶縁層と接する導電性のバリア層上に設けられてなる透過型液晶表示装置である。
【００１０】
また本発明の透過型液晶表示装置は、基板上に、スイッチ素子を構成する活性層、ゲート線層、データ線層を含む複数の層と、前記ゲート線層及び前記データ線層の上に少なくともこれらの配線層を覆うように配された導電性を有する第一の遮光層と、前記活性層の下に前記活性層を覆うように配された第二の遮光層と、前記第一の遮光層上に配された、前記スイッチ素子に接続される画素電極層と、該画素電極層、前記第一の遮光層、前記第二の遮光層及び前記複数の層とは異なる層からなり、且つ前記第一の遮光層と前記画素電極層との間に設けられた、容量の一方の電極となる容量電極層と、を有し、
前記第一の遮光層は前記容量の他方の電極となり、
前記第一の遮光層と前記容量電極層との間には絶縁層が設けられ、前記容量電極層は前記絶縁層と接する導電性のバリア層上に設けられてなる透過型液晶表示装置である。
【００１２】
本発明の液晶プロジェクタ装置は、上記本発明の透過型液晶表示装置と、該透過型液晶表示装置に光を照射する光源と、該光源からの光を該透過型液晶表示装置に導く光学系と、該透過型液晶表示装置からの情報光を投射するための光学系と、を備えたものである。
【００１３】
本発明は、透過型液晶表示装置、特に液晶プロジェクタ装置のアクティブマトリクス型液晶ライトバルブにおいて、独立した層としての容量電極層を有することにより、画素開口率と蓄積容量の両立を図るものである。
【００１４】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００１５】
（第１実施例）
本発明の第１の実施例について、図１の構造断面図および図２の平面図を用いて説明する。なお、図１は模式的に本発明による液晶表示装置の全薄膜層を表した図であり、図２の平面図におけるある特定の断面を示す図ではない。
【００１６】
まず、ガラス基板101上に下部遮光層（下地遮光層）102として、WSi2を膜厚180nmとなるように、スパッタ法を用いて成膜し、通常のPR法（フォトレジストプロセス）により島状化した。次に下地絶縁膜103として、SiO2を膜厚500nmとなるようにPECVD法（プラズマCVD法）を用いて成膜した。
【００１７】
次に活性層104となるpoly-Si膜を形成し、PR法で島状化した。ここでpoly-Si膜の形成法としてはレーザアニール法を用いることにした。まず、PECVD法を用いてa-Si膜を、膜厚60nmとなるように成膜した後、400度による30分間の脱水素アニールを行い、エキシマレーザ光を照射した。照射条件としては、ビーム径200×0.4mm2、エネルギー密度450mJ/cm2で、重ね率95%のスキャン照射とした。
【００１８】
次にゲート絶縁膜105として、SiO2を膜厚100nmとなるようにPECVD法を用いて成膜した。次にゲート線106として、WSi2を膜厚150nmとなるようにスパッタ法を用いて成膜し、PR法で島状化した。
【００１９】
ゲート線106を形成後、イオンドーピング法により、活性層104のソース、ドレインおよびLDD領域となる場所に、PおよびBの不純物をドーピングし、500度による4時間の活性化熱処理を行った。次に第1層間絶縁膜107としてSiNを300nmとなるようにPECVD法を用いて成膜した。次に所望の位置にコンタクトホールをドライエッチング法を用いて形成後、データ線108としてAlを膜厚400nmとなるようにスパッタ法を用いて成膜し、PR法により島状化した。ここで、同時にパッド部109も形成した。
【００２０】
次に第2層間絶縁膜110としてSiNを400nmとなるようにPECVD法を用いて成膜した。次にコンタクトホールをドライエッチング法を用いて形成後、容量電極層111としてTiを膜厚80nmとなるようにスパッタ法を用いて成膜し、PR法で島状化した。次に容量絶縁膜112としてSiNを200nmとなるようにPECVD法を用いて成膜した。次に上部遮光層となるブラックマトリクス113としてAlを膜厚500nmとなるようにスパッタ法を用いて成膜し、PR法により島状化した。本実施例では、主たる蓄積容量は容量電極層111とブラックマトリクス113との間に形成される。画素アレイの外部においてブラックマトリクス113には電位が印加される。
【００２１】
次に第3層間絶縁膜114として、SiNを200nmとなるようにPECVD法を用いて成膜した後に有機平坦化膜を膜厚800nmとなるように塗布し、焼成した。次にコンタクトホールをドライエッチング法を用いて形成後、画素電極層115として、ITOを膜厚100nmとなるようにスパッタ法を用いて成膜し、PR法で島状化した。以上の工程により、TFT基板が完成した。
【００２２】
本実施例では、蓄積容量は僅かなコンタクト部を除き、ブラックマトリクス下部に形成される。また、コンタクトホールは3個であり、従来例の4個より減少している。従って、開口率と蓄積容量の両立を果たすことが可能となった。
【００２３】
（第２実施例）
本発明の第２の実施例について、図３の構造断面図および図４の平面図を用いて説明する。第１の実施例と同様に、ガラス基板101上に下部遮光層102から容量電極層111までを形成する。次に容量絶縁膜112としてSiNを80nmとなるようにPECVD法を用いて成膜した。次にバリア層117として、不純物としてPを導入したマイクロクリスタル（微結晶）シリコン薄膜を膜厚100nmとなるようにPECVD法を用いて成膜し、次にブラックマトリクス113としてAlを膜厚400nmとなるようにスパッタ法を用いて成膜した。次にブラックマトリクス113とバリア層117の2層薄膜をまとめてPR法により島状化した。本実施例では、主たる蓄積容量は容量電極層111と、バリア層117を有するブラックマトリクス113との間に形成される。
【００２４】
ここで、ブラックマトリクス113がバリア層117を有することにより、容量電極間のリーク電流が低下する効果が現れる。例えば本実施例における容量間リーク電流は、第1の実施例における容量間リーク電流の1/100となる。これはブラックマトリクス113に用いられる金属 (Al)の容量絶縁膜112中への拡散がバリア層117により抑制されるためである。そのため、本実施例では容量絶縁膜112の膜厚を薄膜化することが可能となり、容量電極の単位面積あたりの容量値が増大する結果、容量電極の面積を減ずることが可能となる。容量電極の面積が減少することにより、更なる開口率の向上、あるいは各導電層間の間隔を広げることが出来るため、歩留まり及び信頼性が向上する。
【００２５】
バリア層としては、マイクロクリスタルシリコン以外にも、多結晶シリコン、TiN、TiSi2などが用いられる。但し、データ線108にAlを用いているため、バリア層117の成膜温度は350度以下とする。従って、バリア層117の成膜法としてはスパッタ法あるいはPECVD法等が用いられる。また多結晶シリコンの場合は、レーザアニール法もしくはRTA法(ラピッド・サーマル・アニール法)等の、比較的下地層に温度上昇をもたらすことのない結晶化法により、非晶質シリコンを結晶化して形成することが可能である。
【００２６】
その後、第１の実施例と同様に画素電極115までを形成し、TFT基板が完成した。本実施例では、蓄積容量は僅かなコンタクト部を除き、ブラックマトリクス下部に形成される。また、コンタクトホールは3個であり、従来例の4個より減少している。また、ブラックマトリクスの下部層にバリア層117を有している。従って、歩留まり及び信頼性が高く、かつ開口率と蓄積容量の両立を果たすことが可能となった。
【００２７】
（第３実施例）
本発明の第３の実施例について、図５の構造断面図および図６の平面図を用いて説明する。第１の実施例と同様に、ガラス基板101上に下部遮光層102からデータ線108およびパッド部109までを形成する。次にブラックマトリクス113としてCrを150nmとなるように、スパッタ法を用いて成膜し、通常のPR法により島状化した。次に容量絶縁膜112としてSiNを80nmとなるようにPECVD法を用いて成膜した。次にバリア層117としてTiNを膜厚50nmとなるようにスパッタ法を用いて形成した。次に通常のPR法及びドライエッチング法によりパッド部109までのコンタクトホールを形成した。次に容量電極111としてAlを膜厚400nmとなるようにスパッタ法を用いて成膜した。次に容量電極111とバリア層117の2層薄膜をまとめてPR法により島状化した。本実施例では、主たる蓄積容量はバリア層117を有する容量電極層111と、ブラックマトリクス113との間に形成される。
【００２８】
その後、第１の実施例と同様に画素電極115までを形成し、TFT基板が完成した。本実施例では、蓄積容量は僅かなコンタクト部を除き、ブラックマトリクス下部に形成される。また、コンタクトホールは3個であり、従来例の4個より減少している。また、容量電極の下部層にバリア層117を有している。従って、歩留まり及び信頼性が高く、かつ開口率と蓄積容量の両立を果たすことが可能となった。
【００２９】
（第４実施例）
本発明の第４実施例について、図７の構造断面図および図８の平面図を用いて説明する。ガラス基板101上に下部遮光層（下地遮光層）102として、Crを膜厚200nmとなるように、スパッタ法を用いて成膜し、通常のPR法により島状化した。次に下地絶縁膜103として、SiO2を膜厚500nmとなるようにPECVD法を用いて成膜した。次に活性層104となるpoly-Si膜を形成し、PR法で島状化した。ここでpoly-Si膜の形成法としてはレーザアニール法を用いることにした。まず、LPCVD法（低圧ＣＶＤ法）を用いてa-Si膜を、膜厚50nmとなるように成膜した後、エキシマレーザ光を照射した。照射条件としては、ビーム径200×0.4mm2、エネルギー密度450mJ/cm2で、重ね率95%のスキャン照射とした。次にゲート絶縁膜105として、SiO2を膜厚100nmとなるようにPECVD法を用いて成膜した。次にゲート線106として、WSi2を膜厚150nmとなるようにスパッタ法を用いて成膜し、PR法で島状化した。
【００３０】
ゲート線形成後、イオンドーピング法により、活性層のソース、ドレインおよびLDD領域となる場所に、PおよびBの不純物をドーピングし、RTA法による活性化熱処理を行った。次に第1層間絶縁膜107としてSiNを300nmとなるようにPECVD法を用いて成膜した。次に所望の位置にコンタクトホールをドライエッチング法を用いて形成後、データ線108としてTi/Al複層膜を膜厚50および400nmとなるようにスパッタ法を用いて成膜し、PR法により島状化した。ここで、同時にパッド部109も形成した。次に第2層間絶縁膜110としてSiNを400nmとなるようにPECVD法を用いて成膜した。次にブラックマトリクス113としてAlを膜厚500nmとなるようにスパッタ法を用いて成膜し、PR法により島状化した。次に第3層間絶縁膜114として、SiNを200nmとなるようにPECVD法を用いて成膜した後に有機平坦化膜を膜厚800nmとなるように塗布し、焼成した。
【００３１】
次にコンタクトホールをドライエッチング法を用いて形成後、容量電極層111としてITOを膜厚50nmとなるようにスパッタ法を用いて成膜し、PR法で島状化した。次に容量絶縁膜112としてSiO2を100nmとなるようにスパッタ法を用いて成膜した。次にコンタクトホールをドライエッチング法を用いて形成後、画素電極層115として、ITOを膜厚100nmとなるようにスパッタ法を用いて成膜し、PR法で島状化した。本実施例では、主たる蓄積容量は容量電極層111と画素電極層115との間に形成される。画素アレイの外部においてブラックマトリクス113には電位が印加される。以上の工程により、TFT基板が完成した。
【００３２】
本実施例では、蓄積容量は透光性を有するITO膜により画素領域全般にわたり形成されている。また、コンタクトホールは3個であり、従来例の4個より減少している。従って、開口率と蓄積容量の両立を果たすことが可能となった。
【００３３】
以下、本発明の液晶表示装置を用いた液晶プロジェクタ装置の一構成例について説明する。この液晶プロジェクタ装置は特開平１１−３３７９００号公報に開示されたものである。
【００３４】
図９は本発明の液晶プロジェクタ装置の一構成例を示す図である。図９において、ランプ201から照射された光は、ＵＶ−ＩＲカットフィルタ202、マルチアレイレンズ203，204、平凸レンズ205を介してダイクロイックミラー206に入射し、赤色光Ｒ及び緑色光Ｇと、青色光Ｂとに分離される。さらに赤色光Ｒ及び緑色光Ｇはダイクロイックミラー207によって赤色光Ｒと緑色光Ｇとに分離される。
【００３５】
分離された青色光Ｂは、ミラー220、コンデンサレンズ221を介して青色用液晶パネル208に導かれる。また分離された赤色光Ｒはコンデンサレンズ209を介して赤色用液晶パネル210に導かれる。また分離された緑色光Ｇはリレーレンズ211、ミラー212、リレーレンズ213、ミラー214、コンデンサレンズ215を介して緑色用液晶パネル216に導かれる。液晶パネル208、210、216は本発明による液晶表示装置が用いられる。すなわち、第１実施例及び第２実施例で形成したＴＦＴ基板と対向基板との間に液晶を封入して液晶パネルとする。
【００３６】
液晶パネル208、210、216で光変調された３色の光はプリズム部材217a、217b、217cからなる略Ｌ字型のプリズム素子によって合成され投射レンズ218によってスクリーン219に投射される。
【００３７】
なお、以上説明した液晶プロジェクタ装置は三板方式であるが、単板方式においても本発明を用いることができる。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、透過型液晶表示装置の開口率と蓄積容量の両立を図ることができる。
【図面の簡単な説明】
【図１】 本発明の液晶表示装置の第１の実施例を示す構造断面図である。
【図２】 本発明の液晶表示装置の第１の実施例を示す平面図である。
【図３】 本発明の液晶表示装置の第２の実施例を示す構造断面図である。
【図４】 本発明の液晶表示装置の第２の実施例を示す平面図である。
【図５】 本発明の液晶表示装置の第３の実施例を示す構造断面図である。
【図６】 本発明の液晶表示装置の第３の実施例を示す平面図である。
【図７】 本発明の液晶表示装置の第４の実施例を示す構造断面図である。
【図８】 本発明の液晶表示装置の第４の実施例を示す平面図である。
【図９】 本発明の液晶プロジェクタ装置の一構成例を示す図である。
【図１０】 従来のブラックマトリクス一体型TFT基板の模式的な構造断面図である。
【図１１】 データ線及びゲート線で区切られた画素領域の平面模式図を示す図である。
【符号の説明】
１０１ ガラス基板
１０２ 遮光層
１０３ 下地絶縁膜
１０４ 活性層
１０５ ゲート絶縁膜
１０６ ゲート線
１０７ 第１層間絶縁膜
１０８ データ線
１０９ パッド部
１１０ 第2層間絶縁膜
１１１ 容量電極層
１１２ 容量絶縁膜
１１３ ブラックマトリクス
１１４ 第3層間絶縁膜
１１５ 画素電極層
１１６ パッド部
１１７ バリア層
Claims (6)
- 基板上に、スイッチ素子を構成する活性層、ゲート線層、データ線層を含む複数の層と、前記ゲート線層及び前記データ線層の上に少なくともこれらの配線層を覆うように配された導電性を有する第一の遮光層と、前記活性層の下に前記活性層を覆うように配された第二の遮光層と、前記第一の遮光層上に配された、前記スイッチ素子に接続される画素電極層と、該画素電極層、前記第一の遮光層、前記第二の遮光層及び前記複数の層とは異なる層からなり、且つ前記複数の層と前記第一の遮光層との間に設けられた、容量の一方の電極となる容量電極層と、を有し、
前記第一の遮光層は前記容量の他方の電極となり、
前記容量電極層と前記第一の遮光層との間には絶縁層が設けられ、前記第一の遮光層は前記絶縁層と接する導電性のバリア層上に設けられてなる透過型液晶表示装置。 - 基板上に、スイッチ素子を構成する活性層、ゲート線層、データ線層を含む複数の層と、前記ゲート線層及び前記データ線層の上に少なくともこれらの配線層を覆うように配された導電性を有する第一の遮光層と、前記活性層の下に前記活性層を覆うように配された第二の遮光層と、前記第一の遮光層上に配された、前記スイッチ素子に接続される画素電極層と、該画素電極層、前記第一の遮光層、前記第二の遮光層及び前記複数の層とは異なる層からなり、且つ前記第一の遮光層と前記画素電極層との間に設けられた、容量の一方の電極となる容量電極層と、を有し、
前記第一の遮光層は前記容量の他方の電極となり、
前記第一の遮光層と前記容量電極層との間には絶縁層が設けられ、前記容量電極層は前記絶縁層と接する導電性のバリア層上に設けられてなる透過型液晶表示装置。 - 前記容量電極層が前記画素電極層と接続されている請求項１又は２に記載の透過型液晶表示装置。
- 前記バリア層が非単結晶半導体薄膜であることを特徴とする請求項１又は２に記載の透過型液晶表示装置。
- 前記非単結晶半導体薄膜が、プラズマＣＶＤ法によって成膜されたマイクロクリスタルシリコンであることを特徴とする請求項４記載の透過型液晶表示装置。
- 請求項１から請求項５のいずれかの請求項に記載の透過型液晶表示装置と、該透過型液晶表示装置に光を照射する光源と、該光源からの光を該透過型液晶表示装置に導く光学系と、該透過型液晶表示装置からの情報光を投射するための光学系と、を備えた液晶プロジェクタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001010372A JP3838332B2 (ja) | 2000-01-24 | 2001-01-18 | 透過型液晶表示装置及び液晶プロジェクタ装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-14996 | 2000-01-24 | ||
| JP2000014996 | 2000-01-24 | ||
| JP2001010372A JP3838332B2 (ja) | 2000-01-24 | 2001-01-18 | 透過型液晶表示装置及び液晶プロジェクタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001281684A JP2001281684A (ja) | 2001-10-10 |
| JP3838332B2 true JP3838332B2 (ja) | 2006-10-25 |
Family
ID=26584053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001010372A Expired - Lifetime JP3838332B2 (ja) | 2000-01-24 | 2001-01-18 | 透過型液晶表示装置及び液晶プロジェクタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3838332B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490061B1 (ko) * | 2002-01-16 | 2005-05-17 | 일진디스플레이(주) | 개구율이 증대된 액정 표시 장치 |
| JP4214741B2 (ja) * | 2002-08-27 | 2009-01-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP3870941B2 (ja) | 2002-10-31 | 2007-01-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2006138960A (ja) | 2004-11-10 | 2006-06-01 | Nec Corp | 液晶表示装置及びその製造方法並びに投射表示装置 |
| TWI467702B (zh) * | 2005-03-28 | 2015-01-01 | Semiconductor Energy Lab | 記憶裝置和其製造方法 |
| JP4349375B2 (ja) | 2005-04-11 | 2009-10-21 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2008020774A (ja) * | 2006-07-14 | 2008-01-31 | Seiko Epson Corp | 電子装置及び表示装置 |
| JP4306737B2 (ja) | 2007-02-08 | 2009-08-05 | セイコーエプソン株式会社 | 電気光学装置用基板及び電気光学装置、並びに電子機器 |
| JP5360673B2 (ja) * | 2007-08-09 | 2013-12-04 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4730407B2 (ja) * | 2008-07-17 | 2011-07-20 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP5233618B2 (ja) * | 2008-12-01 | 2013-07-10 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP5195455B2 (ja) * | 2009-01-23 | 2013-05-08 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに電子機器 |
| KR101746198B1 (ko) | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| JP5754207B2 (ja) * | 2011-03-29 | 2015-07-29 | セイコーエプソン株式会社 | 液晶装置および電子機器 |
| JP5386626B2 (ja) * | 2012-11-06 | 2014-01-15 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP6107919B2 (ja) * | 2015-11-10 | 2017-04-05 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
| CN105977261B (zh) * | 2016-05-27 | 2019-01-04 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2950061B2 (ja) * | 1992-11-13 | 1999-09-20 | 日本電気株式会社 | 液晶表示素子 |
| JPH09127497A (ja) * | 1995-10-31 | 1997-05-16 | Sony Corp | 液晶表示装置およびその製造方法 |
| JP3708637B2 (ja) * | 1996-07-15 | 2005-10-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP3808155B2 (ja) * | 1997-01-17 | 2006-08-09 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置 |
| JP4014710B2 (ja) * | 1997-11-28 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JPH11352521A (ja) * | 1998-04-07 | 1999-12-24 | Hitachi Ltd | 液晶表示装置 |
| JP4137233B2 (ja) * | 1998-05-29 | 2008-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4666710B2 (ja) * | 1999-01-21 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
-
2001
- 2001-01-18 JP JP2001010372A patent/JP3838332B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001281684A (ja) | 2001-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3838332B2 (ja) | 透過型液晶表示装置及び液晶プロジェクタ装置 | |
| JP3399432B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| US7714949B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
| JP2776376B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JP4278834B2 (ja) | 液晶表示装置とその製造方法 | |
| JP3753613B2 (ja) | 電気光学装置及びそれを用いたプロジェクタ | |
| JP5020428B2 (ja) | トップゲート形ポリシリコン薄膜トランジスター製造方法 | |
| JP3503685B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3386017B2 (ja) | 液晶表示装置用の薄膜トランジスタの製造方法 | |
| JP2001356709A (ja) | 電気光学装置及びその製造方法 | |
| JP2004235557A (ja) | 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置 | |
| KR100429369B1 (ko) | 박막트랜지스터로 향하는 광선을 차광막으로 차단하는 투과액정패널, 이 투과액정패널을 구비한 화상표시장치, 및 이 투과액정패널의 제조방법 | |
| JP2002156652A (ja) | 電気光学装置及びその製造方法 | |
| US6806917B2 (en) | Active matrix type liquid crystal display device | |
| JP3931547B2 (ja) | 電気光学装置及びその製造方法 | |
| JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
| JP2005045017A (ja) | アクティブマトリクス基板およびそれを備えた表示装置 | |
| JP2002108244A (ja) | 電気光学装置の製造方法 | |
| JP4645022B2 (ja) | 薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置 | |
| JP3799943B2 (ja) | 電気光学装置およびプロジェクタ | |
| JPH10161151A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JP3807230B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JP4273697B2 (ja) | 液晶表示装置の製造方法 | |
| JP2005241910A (ja) | 薄膜トランジスタアレイ基板、それを用いた液晶パネルおよび液晶プロジェクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060725 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3838332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |