JP4137233B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4137233B2 JP4137233B2 JP15008398A JP15008398A JP4137233B2 JP 4137233 B2 JP4137233 B2 JP 4137233B2 JP 15008398 A JP15008398 A JP 15008398A JP 15008398 A JP15008398 A JP 15008398A JP 4137233 B2 JP4137233 B2 JP 4137233B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- refractive index
- pixel electrode
- substrate
- reflective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明が属する技術分野】
本発明は、例えばパソコン、ワープロ等の電気機器の構成に関し、特に、電気機器に備えられている液晶表示装置（ＬＣＤ）および液晶表示装置における反射層の作製方法に関するものである。また、本発明は液晶表示装置を具備した電気光学装置に適用することが可能である。
【０００２】
なお、本明細書において「半導体装置」とは、半導体を利用することで機能する装置全てを指している。従って、上記液晶表示装置および電気光学装置も半導体装置の範疇に含まれる。ただし、明細書中では、区別しやすいように液晶表示装置や電気光学装置といった言葉を使いわける。
【０００３】
【従来の技術】
一般に反射型の液晶表示装置が知られている。反射型の液晶表示装置は、透過型の液晶表示装置と比較して、バックライトを使用しないため消費電力が少ないといった長所を有している。なお、反射型の液晶表示装置は、モバイルコンピュータやビデオカメラ用の直視型表示ディスプレイとしての需要が高まっている。
【０００４】
図１３は従来の構成の一例を示した画素断面図である。図１３において、基板１０と対向基板１７の間には、基板１０の上面から薄膜トランジスタ等のスイッチング素子１１、層間絶縁膜１２、画素電極１３、配向膜１４、液晶層１５、配向膜１４、対向電極１６の順に形成されている。また、入射光２０は、画素電極１３で反射され、反射光２１が生じる。なお、図１３は模式図であるため、全体が示されていないが、基板の表面には、多数のスイッチング素子および多数の画素電極がマトリクス状に形成されている。
【０００５】
また、図１３に対応した図１４は、従来の液晶パネルの上面図と、表示領域２２の一部を拡大表示した図である。図１４には、基板１０上に、スイッチング素子１１と、画素電極１３等からなる表示領域２２と、Ｘ方向駆動ドライバ回路２３と、Ｙ方向駆動ドライバ回路２４とが設けられている。
【０００６】
反射型の液晶表示装置は、液晶の光学変調作用を利用して、入射光が画素電極で反射して装置外部に出力される状態と、入射光が装置外部に出力されない状態とを選択し、明と暗の表示を行わせ、さらにそれを組み合わせることで、画像表示を行うものである。なお、画素電極は、アルミニウム等の光反射率の高い金属材料からなり、薄膜トランジスタ等のスイッチング素子に電気的に接続している。
【０００７】
このような従来の構成では、図１４に示したように、画素毎に分離されて配置されている画素電極１３の間隙から光が漏れ込むことが起こる。そのため、スイッチング素子１１のオフ抵抗の低下、フォトキャリアの発生等により、画素電極の電荷がリークし、液晶駆動電圧が低下するという、いわゆる光リーク現象の問題があった。
【０００８】
また、反射率の高い金属材料からなる画素電極１３を反射層として用いる構成とした場合、光の反射率に限界（例えばアルミニウム電極で９２％未満）があった。
【０００９】
【発明が解決しようとする課題】
従来の反射層（画素電極）は、隣り合う反射層（画素電極）同士での間隙が大きく光リークが発生していた。
【００１０】
また、光の反射率が十分でなく、液晶表示装置（特に、直視型の反射型液晶パネル）としての明るさに問題があった。特に、従来では、反射層（金属材料からなる画素電極）上に高い屈折率を有する配向膜を形成することで反射率が低下する問題が生じていた。例えば、蒸着アルミニウム膜（反射率９１．６％）上に配向膜（屈折率１．６）を設けた場合、計算値では８７．４％、実際の実験結果では、反射率が８５〜８６％程度にまで低下していた。
【００１１】
加えて、従来では増反射効果を得るために誘電体多層膜を積層すると、プロセス数が増加していた。
【００１２】
そこで、本明細書で開示する発明は、上記問題を解決し、従来と比較して入射光がより効率よく反射するような反射層を備えた新規な液晶表示装置の構成およびその作製方法を提供することを課題とする。
【００１３】
【課題を解決するための手段】
本明細書中で開示する本発明の第１の構成は、
基板上にスイッチング素子と、
前記スイッチング素子と接続された透明性導電膜からなる画素電極と、
前記画素電極の下方に誘電体膜と、
前記誘電体膜の下方に金属材料からなる反射層とを有することを特徴とする液晶表示装置である。
【００１４】
上記構成において、前記画素電極は、高屈折率を有する導電材料で構成され、
前記誘電体膜は、低屈折率誘電体材料で構成されていることを特徴としている。
【００１５】
上記構成において、前記画素電極と、前記誘電体膜と、反射層とで容量を形成することを特徴としている。
【００１６】
また、本発明の第２の構成は、
基板上にスイッチング素子と、
前記スイッチング素子と接続された透明性導電膜からなる画素電極と、
前記画素電極の下方に誘電体多層膜と、
前記誘電体多層膜の下方に金属材料からなる反射層とを有することを特徴とする液晶表示装置である。
【００１７】
上記第２の構成において、前記画素電極と、前記誘電体多層膜と、反射層とで容量を形成することを特徴としている。
【００１８】
上記各構成において、前記反射層の電位は、コモン電位であることを特徴としている。
【００１９】
上記各構成において、前記反射層の反射面積は、前記画素電極の電極面積より大きいことを特徴としている。
【００２０】
上記各構成において、前記液晶表示装置は、一対の基板間に液晶が封入され、一方の基板上にマトリクス状に配置された前記画素電極と、前記画素電極に接続されている薄膜トランジスタと、反射層とを備えた液晶表示装置であることを特徴としている。
【００２１】
また、本発明の第３の構成は、
基板上にスイッチング素子を形成する工程と、
前記スイッチング素子の上方に金属材料からなる反射層を形成する工程と、
前記反射層上に誘電体膜を形成する工程と、
前記誘電体膜上に透明性導電膜からなる画素電極を形成する工程とを有することを特徴とする液晶表示装置の作製方法である。
【００２２】
また、本発明の第４の構成は、
基板上にスイッチング素子を形成する工程と、
前記スイッチング素子の上方に金属材料からなる反射層を形成する工程と、
前記反射層上に誘電体多層膜を形成する工程と、
前記誘電体多層膜上に透明性導電膜からなる画素電極を形成する工程とを有することを特徴とする液晶表示装置の作製方法である。
【００２３】
また、本発明の第５の構成は、
基板上にスイッチング素子を形成する工程と、
前記スイッチング素子を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜上に金属材料からなる反射層を形成する工程と、
前記反射層上に誘電体膜を形成する工程と、
前記誘電体膜上に透明性導電膜からなる画素電極を形成し、前記反射層と前記誘電体膜と前記画素電極とからなる補助容量を形成する工程とを有することを特徴とする液晶表示装置の作製方法である。
【００２４】
【発明の実施の形態】
図１は本願発明の構成の一例を簡略化して示した断面図である。
【００２５】
本発明の液晶表示パネルは、基板１１０と対向基板１１９の間で、基板１１０の上に、スイッチング素子１１１、層間絶縁膜１１２、反射層１１３、誘電体膜１１４、画素電極１１５、配向膜１１６、液晶層１１７、配向膜１１６、対向電極１１８がそれぞれ順次設けられている。
【００２６】
従来の構成において、画素電極１３は、図１３に示すように、入射光を反射する機能と、液晶に電界を印加する機能とを兼ねていた。また、従来の構成では、画素電極の隙間にブラックマスク等の遮光膜または反射膜を形成する工程を追加して、スイッチング素子の光劣化を防止する必要があった。
【００２７】
このような従来の構成に対して、本発明は、従来のように反射層として画素電極を用いず、液晶に電界を印加する機能を有する画素電極１１５を透明性導電膜で構成する。
【００２８】
上記画素電極１１５の材料としては、透明性及び導電性を十分有する材料、例えばＩＴＯ（インディウム錫酸化物）やＳｎＯ2 （酸化スズ）等で構成する。
【００２９】
加えて、入射光を反射する機能を有する反射層１１３は、前記画素電極１１５に電気的に接続させない構成とする。
【００３０】
本発明の反射層１１３の材料としては、反射性を有する金属材料であれば特に限定されず、例えば、アルミニウム、銀、ロジウム、ニッケルまたはそれらを主成分とする合金等の高反射性白色金属材料を用いることができる。また、反射層の膜厚は５ｎｍ以上であれば、反射層として十分機能する。なお、本発明においては、反射層上に誘電体膜や画素電極を形成するため、平坦性を考慮すると反射層の膜厚は５００ｎｍ以下が好ましい。
【００３１】
本発明の第１の特徴は、入射光１２０を反射する反射層１１３がスイッチング素子１１１及び画素電極１１５と電気的に接続されていない点である。従って、本発明の反射層１１３のパターンは、従来（図１４に示す）のような隙間の生じるマトリクス状のパターンとする必要がない。よって、光リークの発生を低減し、且つ広い反射面積を得ることができる。
【００３２】
ただし、図２に示したように、画素電極２００とスイッチング素子（図示しない）とのコンタクト領域には、コンタクトホールの大きさに応じて画素電極と短絡しない程度に開口２０１を形成する。なお、この開口は、従来の隙間と比較して十分小さいものである。
【００３３】
また、光リークを防止することを優先する場合には、図７に示すように、開口の下方に容量電極７０２を設ける構成とするとよい。また、この容量電極７０２と反射層７０４と誘電体膜７０３とで第１の補助容量７０８を形成することができる。容量電極７０２は、反射性または遮光性を有する導電材料で形成し、スイッチング素子への遮光機能を十分果たすことができる。従って、図１の構成と比較して工程数は増えるが、光リークの発生をほぼ完全に抑えることができる。
【００３４】
本発明の第２の特徴は、反射層１１３と画素電極１１５と誘電体膜１１４とで容量を形成する点である。本発明の構成では、反射層と画素電極が誘電体膜（絶縁膜とも言う）で絶縁されている。よって、図５（図１の一部を拡大した図）に一例を示したように、反射層３４１と、画素電極３３８〜３４０と、誘電体膜３４２とで補助容量３４４を形成することができる。なお、画素電極の電位と反射層の電位との電位差を大きくして、大きな容量を得るために、反射層を共通配線に接続し、コモン電位とすることが好ましい。
【００３５】
また、本発明の第３の特徴は、反射層上の誘電体膜として低屈折率を有する材料を用い、且つ画素電極として高屈折率を有する材料を用いて反射率を向上させた点である。ただし、反射率を向上させるために、必要とする反射波長帯の中心波長でλ／４膜となるように誘電体膜及び画素電極の膜厚を調節する必要がある。以下に示したように、低屈折率誘電体膜及び画素電極（高屈折率を有する材料）の膜厚を調節して積層すると、反射光が干渉効果によって強め合い、効率よく反射率を向上させることができる。
【００３６】
本明細書中で、λ／４膜とは、屈折率をｎ、膜厚ｄ、中心波長をλとした時、ｎｄ＝λ／４の関係を満たす膜のことを指している。
【００３７】
例えば、本発明の誘電体膜として低屈折率誘電体膜（ＳｉＯ2 ：屈折率１．４３）を用いる場合、可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となる膜厚範囲は、７０ｎｍ〜１２２ｎｍとなる。
【００３８】
例えば、本発明の画素電極として高屈折率を有する材料（ＩＴＯ：屈折率１．９８）を用いる場合、可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となる膜厚範囲は、５０．５ｎｍ〜８８．４ｎｍとなる。
【００３９】
図１及び図５には、誘電体膜を１層で構成した一例を示した。図１及び図５の構成では、膜厚が調節された低屈折率誘電体膜と高屈折率を有する画素電極とを反射層上に設けたため、反射光が干渉効果によって強め合い、従来の金属材料からなる反射電極と比較して高い反射率が得られる。また、配向膜を積層した構成としても反射損失が少なく、容易に９０％以上の反射率が得られる。なお、上記誘電体膜は、反射層の保護膜としての機能をも果たしている。加えて、上記誘電体膜は絶縁性を有するので、層間絶縁膜としての機能をも果たす。
【００４０】
また、反射率を優先する場合には、図６に一例（誘電体膜を３層積層した例）を示したように、上記反射層上に誘電体多層膜６０３を積層する構成とすることが好ましい。
【００４１】
この誘電体多層膜６０３は、低屈折率誘電体膜と高屈折率誘電体膜を交互に数層〜数十層積層して構成する。なお、上記誘電体多層膜は、反射層の保護膜としての機能をも果たしている。加えて、上記誘電体多層膜は絶縁性を有するので、層間絶縁膜としての機能をも果たす。
【００４２】
上記低屈折率誘電体膜に用いる材料（低屈折率誘電体材料）としてＳｉＯ2 、ＭｇＦ2 、Ｎａ3 ＡｌＦ6 等を用いることができる。なお、それ以外の低屈折率誘電体材料として配向膜、アクリル、ポリイミド（屈折率１．５〜１．６）を用いることもできる。
【００４３】
また、高屈折率誘電体膜に用いる材料としてＴｉＯ2 、ＺｒＯ2 、Ｔａ2 Ｏ5 、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、Ｙ2 Ｏ3 、Ａｌ2 Ｏ3 等を用いることができる。また、それ以外の高屈折率を有する材料としてＩＴＯ（屈折率１．９８）等の透明導電体膜を用いることもできる。
【００４４】
ただし、本発明においては、誘電体多層膜で反射率を向上させるために、必要とする反射波長帯の中心波長でλ／４膜となるように誘電体膜の膜厚を調節する必要がある。
【００４５】
例えば、本発明の誘電体多層膜の１層として低屈折率誘電体膜（ＳｉＯ2 ：屈折率１．４３）を用いる場合、可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となる膜厚範囲は、７０ｎｍ〜１２２ｎｍとなる。
【００４６】
また、本発明の誘電体多層膜の１層として高屈折率誘電体膜（ＴｉＯ2 ：屈折率２．２）を用いる場合、可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となる膜厚範囲は、４５．５ｎｍ〜７９．５ｎｍとなる。
【００４７】
このように低屈折率誘電体膜及び高屈折率誘電体膜の膜厚を調節し、低屈折率誘電体膜と高屈折率誘電体膜を交互に数層積層した誘電体多層膜は、反射光が干渉効果によって強め合い、効率よく反射率を向上させることができ、且つ反射率の高い波長域を得ることができる。
【００４８】
従って、本発明の上記構成とした場合、即ち、反射層上に誘電体多層膜、または膜厚を調節した低屈折率誘電体膜と画素電極（高屈折率を有する導電膜）を積層させた場合、従来問題となっていた配向膜による反射率の低下を抑えることができる。
【００４９】
また、金属膜（蒸着アルミニウム膜）上に形成した誘電体多層膜の層数に関して、各誘電体多層膜をλ／４膜とした場合、誘電体多層膜の層数と最大反射率の関係を表１として示した。本明細書中では、下層を低屈折率誘電体膜とし、上層を高屈折率誘電体膜とした２層を１組と呼ぶ。
【００５０】
【表１】
【００５１】
表１から、誘電体多層膜の層数が多い程、反射率は高くなることが読み取れる。従って、反射率の高さを優先する場合は２組（４層）、好ましくは３組（６層）以上積層することが好ましい。
【００５２】
一方、誘電体多層膜を容量の誘電体として用いる場合は、層数を３層〜５層とし、総膜厚を薄くすることが好ましい。また、誘電体多層膜を成膜後、画素電極とスイッチング素子とを接続するためにコンタクトホールを形成するため、プロセス上、誘電体多層膜の総膜厚を薄くすることが望ましい。従って、製造コスト、歩留まりを優先する場合は、層数を可能な限り少なくすることが好ましい。
【００５３】
例えば、図６に示したように、誘電体多層膜の総膜厚を薄くするため、最上層の低屈折率誘電体多膜上に画素電極（ＩＴＯ：屈折率１．９８）を、λ／４膜となる膜厚５０．５ｎｍ〜８８．４ｎｍで形成する構成とし、層数を少なくすることが好ましい。容量を形成する場合、層数を少なくすると、総膜厚が薄くなるため、大きな容量を得ることができる。
【００５４】
なお、本発明では、誘電体多層膜６０３上に画素電極６０４を設けた構成であるため、多層、例えば８層以上としても液晶のしきい値特性、応答速度等には全く影響がない。
【００５５】
また、本発明において、それぞれの誘電体膜の膜厚や材料を適宜変更して、選択的に反射波長を設定する構成とすることは容易である。
【００５６】
また、上記誘電体多層膜を形成する方法としては、スパッタリング法または真空蒸着法等が挙げられるが、本発明は特に限定されない。なお、本発明においては、層間絶縁膜上または反射層上に設ける誘電体多層膜の膜厚が均一に成膜されることが望ましい。
【００５７】
【実施例】
〔実施例１〕 本実施例では本発明を利用して反射型ＬＣＤの画素マトリクス回路を作製する工程例を図３、４を用いて説明する。なお、本発明は反射層に関する技術であるため、スイッチング素子構造、例えばＴＦＴ構造自体は本実施例に限定されるものではない。
【００５８】
まず、絶縁表面を有する基板３０１を用意する。基板としては、ガラス基板、石英基板、セラミックス基板、半導体基板を用いることができる。本実施例においてはガラス基板を用いた。次に、基板上に下地膜（図示しない）を設ける。下地膜は、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜を１００〜３００ｎｍの膜厚で利用することができる。本実施例では、ＴＥＯＳを原料に用い、酸化珪素膜を２００ｎｍの膜厚に形成する。なお、石英基板のように十分平坦性を有しているなら、下地膜は特に設けなくともよい。
【００５９】
次に、基板または下地膜の上に活性層を形成する。活性層は膜厚が20〜100 nm（好ましくは25〜70nm）の結晶性半導体膜（代表的には結晶性珪素膜）で構成すれば良い。結晶性珪素膜の形成方法は公知の如何なる手段、例えば、レーザー結晶化、熱結晶化等を用いても良いが、本実施例では結晶化の際に結晶化を助長する触媒元素（ニッケル）を添加している。この技術については特開平7-130652号公報、特願平8-335152号等に詳細に記載されている。そして、その結晶性珪素膜を通常のフォトリソ工程でパターニングして膜厚５０ｎｍの活性層３０２〜３０４を得た。なお、本実施例では３つのＴＦＴのみ記載することになるが実際には１００万個以上のＴＦＴが画素マトリクス回路内に形成される。
【００６０】
次に、ゲート絶縁膜３０５として150 nmの厚さの酸化珪素膜を形成した。ゲート絶縁膜３０５としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜またはこれらの積層膜を１００〜３００ｎｍの膜厚で用いることができる。その後、ゲート絶縁膜上に0.2wt%のスカンジウムを含有させたターゲットを用いてアルミニウムを主成分とする膜（図示せず）を成膜し、パターニングによりゲート電極の原型となる島状パターンを形成した。
【００６１】
本実施例では、ここで特開平7-135318号公報に記載された技術を利用した。なお、詳細は同公報を参考にすると良い。
【００６２】
まず、上記島状パターン上にパターニングで使用したレジストマスクを残したまま、３％のシュウ酸水溶液中で陽極酸化を行った。この時、白金電極を陰極として２〜３ｍＶの化成電流を流し、到達電圧は８Ｖとする。こうして、多孔質状の陽極酸化膜３０６〜３０８が形成された。
【００６３】
その後、レジストマスクを除去した後に３％の酒石酸のエチレングリコール溶液をアンモニア水で中和した溶液中で陽極酸化を行った。この時、化成電流は５〜６ｍＶとし、到達電圧は１００Ｖとすれば良い。こうして、緻密な陽極酸化膜３０９〜３１１が形成された。
【００６４】
そして、上記工程によってゲート電極３１２〜３１４が画定した。なお、画素マトリクス回路ではゲート電極の形成と同時に１ライン毎に各ゲート電極を接続するゲート線も形成されている。（図３（Ａ））
【００６５】
次に、陽極酸化膜３０６〜３１１及びゲート電極３１２〜３１４をマスクとしてゲート絶縁膜３０５をエッチングする。エッチングはＣＦ4 ガスを用いたドライエッチング法により行った。これにより３１５〜３１７で示される様な形状のゲート絶縁膜が形成された。
【００６６】
そして、陽極酸化膜３０６〜３０８をエッチングにより除去し、この状態で一導電性を付与する不純物イオンをイオン注入法またはプラズマドーピング法により添加する。この場合、画素マトリクス回路をＮ型ＴＦＴで構成するならばＰ（リン）イオンを、Ｐ型ＴＦＴで構成するならばＢ（ボロン）イオンを添加すれば良い。
【００６７】
なお、上記不純物イオンの添加工程は２度に分けて行う。１度目は８０ｋｅＶ程度の高加速電圧で行い、ゲート絶縁膜３１５〜３１７の端部（突出部）の下に不純物イオンのピークがくる様に調節する。そして、２度目は５ｋｅＶ程度の低加速電圧で行い、ゲート絶縁膜３１５〜３１７の端部（突出部）の下には不純物イオンが添加されない様に調節する。
【００６８】
こうしてＴＦＴのソース領域３１８〜３２０、ドレイン領域３２１〜３２３、低濃度不純物領域（ＬＤＤ領域とも呼ばれる）３２４〜３２６、チャネル形成領域３２７〜３２９が形成された。（図３（Ｂ））
【００６９】
この時、ソース／ドレイン領域は 300〜500 Ω／□のシート抵抗が得られる程度に不純物イオンを添加することが好ましい。また、低濃度不純物領域はＴＦＴの性能に合わせて最適化を行う必要がある。また、不純物イオンの添加工程が終了したら熱処理を行い、不純物イオンの活性化を行った。
【００７０】
次に、第１の層間絶縁膜３３０として酸化珪素膜を 400nmの厚さに形成し、その上にソース電極３３１〜３３３、ドレイン電極３３４〜３３６を形成した。（図３（Ｃ））また、第１の層間絶縁膜としては酸化珪素膜の他に酸化窒化珪素あるいは他の絶縁材料を使用することが可能である。
【００７１】
なお、本明細書では、図３（Ｃ）において、３４３で示される領域内に構成された素子をスイッチング素子（代表的にはＴＦＴ、ＭＩＭ素子でも良い）と呼ぶ。なお、本明細書中では、この後で形成される層間絶縁膜３３７や画素電極をスイッチング素子の構成には含まないものとする。
【００７２】
次に、第２の層間絶縁膜３３７として有機樹脂膜を 0.5〜1 μｍの厚さに形成する。また、第２の層間絶縁膜３３７として、酸化珪素膜、酸化窒化珪素膜、有機性樹脂膜等を用いることも可能である。有機性樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等を用いることができる。本実施例では、アクリル膜を１μｍの厚さに成膜した。（図３（Ｄ））
【００７３】
なお、第２の層間絶縁膜３３７を形成した後、ＣＭＰ研磨等の平坦化処理を施す工程としてもよい。平坦化処理する際は、残存する凹凸部の高さ（山の頂上と谷の底の間の鉛直方向の距離）が後に形成される画素電極の厚さの１０％以内となる条件で行うことが好ましい。平坦化処理をすることで、後に形成する誘電体膜の膜厚を均一なものとすることができる。
【００７４】
そして、第２の層間絶縁膜３３７上に金属材料からなる反射層３４１を形成する。本実施例における反射層３４１は、スパッタリング法により成膜したアルミニウムを主成分とする金属膜（膜厚２００ｎｍ）をパターニングして形成した。なお、図２に反射層のパターンの一例を示したように、スイッチング素子及び後の工程で作製される画素電極と電気的に接続しないよう開口を設ける必要がある。
【００７５】
上記反射層３４１としては、反射性を有する金属材料であれば特に限定されず、例えば、アルミニウム、銀、ロジウム、ニッケル等の高反射性白色金属材料、またはそれらを主成分とする合金材料を用いることが好ましい。
【００７６】
次に、前記反射層３４１を覆って、誘電体膜３４２を成膜する。誘電体膜３４２としては、透光性を有する誘電体（絶縁材料）であれば如何なる材料を用いてもよい。本実施例では、反射率を向上させるために、低屈折率誘電体材料（ＳｉＯ2 ）を用いた。
【００７７】
上記低屈折率誘電体材料としてＳｉＯ2 、ＭｇＦ2 、Ｎａ3 ＡｌＦ6 等を、それ以外の低屈折率誘電体材料として配向膜、アクリル、ポリイミド（屈折率１．５〜１．６）を用いることが望ましい。
【００７８】
なお、可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となるように、上記誘電体膜の膜厚を調節することが好ましい。上記可視光領域でλ／４膜となるような低屈折率誘電体膜（ＳｉＯ2 ）の膜厚の範囲は、７０ｎｍ〜１２２ｎｍである。本実施例では、低屈折率誘電体膜３４２として、ＳｉＯ2 （屈折率１．４３）を膜厚８０ｎｍで形成した。（図４（Ａ））なお、この低屈折率誘電体膜と後に作製される画素電極とで、反射率を向上させる。
【００７９】
次に、後の工程で作製する画素電極とスイッチング素子３４３とを接続するためのコンタクトホールの形成を行う。（図４（Ｂ））
【００８０】
本実施例では、層間絶縁膜３３７と低屈折率誘電体膜３４２を異なる材料によって形成したが、同じ材料（酸化珪素膜、アクリル膜等）を用いた場合、エッチングレートが同じであるため容易にエッチング工程を施すことができ、好ましい。なお、異なる材料を用いた場合に、複数の段階に分けてエッチングを行う工程としてもよい。
【００８１】
その後、膜厚（４０ｎｍ〜１５０ｎｍ）の透明性導電膜を成膜し、パターニングを施して画素電極３３８〜３４０を形成し、スイッチング素子３４３と電気的に接続させた。（図４（Ｃ））
【００８２】
上記画素電極３３８〜３４０は、透明性及び導電性を十分有する材料、例えばＩＴＯ（インディウム錫酸化物）やＳｎＯ2 （酸化スズ）等を用いることができる。
【００８３】
なお、可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となるように、画素電極の膜厚も調節することが好ましい。上記可視光領域でλ／４膜となるような高屈折率の材料膜（ＩＴＯ：屈折率１．９８）の膜厚の範囲は、５０．５ｎｍ〜８８．４ｎｍである。
【００８４】
上記膜厚に調節すると、必要とする反射波長帯の光が干渉効果によって強め合い効率よく反射させることができる。本実施例では、膜厚８０ｎｍの低屈折率誘電体膜３４２と、膜厚６０ｎｍの画素電極（高屈折率を有する材料）で反射率を向上させることができた。こうして、実質的には、金属膜上に低屈折率誘電体膜と高屈折率誘電体膜の組を１組形成した場合と同程度の反射率を得ることができた。
【００８５】
なお、上記各誘電体膜の材料や膜厚に限定されないことは言うまでもなく、それぞれの誘電体膜の膜厚や材料を適宜変更して、選択的に反射波長を設定する構成とすることもできる。また、上記各誘電体膜を形成する工程は、スパッタリング法または真空蒸着法等を用いて形成することが可能である。
【００８６】
また、図５に示すように、上記画素電極３３８〜３４０と反射層３４１は、誘電体膜３４２で絶縁されて電気的に接続していないため、電位差が生じ、補助容量３４４が形成される。なお、図示しないが、反射層３４１を共通配線と接続し、コモン電位とすることで、大きな容量を形成する構成とすることが望ましい。
【００８７】
次に、配向膜を公知の方法、本実施例では、塗布法によって形成した。
【００８８】
以上の様にして、画素マトリクス回路が完成した。実際には画素ＴＦＴを駆動する駆動回路等も同一基板上に同時形成される。この様な基板は通常ＴＦＴ側基板またはアクティブマトリクス基板と呼ばれる。本明細書中ではアクティブマトリクス基板のことを第１の基板と呼ぶことにする。
【００８９】
第１の基板が完成したら、透明性基板に対向電極を形成した対向基板（本明細書中ではこの基板を第２の基板と呼ぶことにする）を貼り合わせ、それらの間に液晶層を挟持する。こうして、反射型ＬＣＤが完成する。
【００９０】
なお、このセル組み工程は公知の方法に従って行えば良い。また、液晶層に二色性色素を分散させたり、対向基板にカラーフィルターを設けたりすることも可能である。その様な液晶層の種類、カラーフィルターの有無等はどの様なモードで液晶を駆動するかによって変化するので実施者が適宜決定すれば良い。
【００９１】
上記作製工程によって得られた反射型ＬＣＤを図１に示す。図１は本実施例の簡略断面図である。
【００９２】
本実施例で作製された液晶表示パネルは、基板１１０と対向基板１１９の間で、基板１１０の上に、スイッチング素子１１１、層間絶縁膜１１２、反射層１１３、低屈折率誘電体膜１１４、画素電極１１５、配向膜１１６、液晶層１１７、配向膜１１６、対向電極１１８がそれぞれ順次設けられている。
【００９３】
なお、図１は、図３及び図４と対応しており、図１中の層間絶縁膜１１２は図３中の第２の層間絶縁膜３３７と対応し、図１中の画素電極１１５は図４中の画素電極３３８〜３４０と対応し、図１中の誘電体膜１１４は、図４中の３４２と対応し、図１中の反射層１１３は、図４中の３４１と対応している。
【００９４】
本実施例の構成、即ち図１及び図５の構成とすると、９３〜９５％程度の反射率を得ることができ、配向膜を積層した構成としても９０％程度の反射率を得ることができた。
【００９５】
また、本実施例では示さなかったが、対向基板と対向電極の間にカラーフィルターを配置した構成としてもよい。
【００９６】
〔実施例２〕 実施例１で示した作製工程では、膜厚を調節した誘電体膜（１層）及び画素電極を形成した例を示した。本実施例では、反射層上に誘電体多層膜（３層）を形成した例を以下に図６を用いて説明する。なお、途中（図３（Ｄ））までは実施例１に示した反射型ＬＣＤの作製工程と同一であるので、ここでは異なる点のみについて説明する。
【００９７】
まず、実施例１の作製工程と同一の方法を用いて、図４（Ａ）の構成を得る。
【００９８】
次に、反射層上に誘電体多層膜６０３を形成する。まず、低屈折率誘電体膜（ＳｉＯ2 ：膜厚７０ｎｍ）上に、高屈折率誘電体膜（ＴｉＯ2 ：膜厚５０ｎｍ）と低屈折率誘電体膜（ＳｉＯ2 ：膜厚７０ｎｍ）を成膜した。可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となるように、それぞれ誘電体膜の膜厚を調節した。
【００９９】
本実施例では、低屈折率誘電体膜として、ＳｉＯ2 （屈折率１．４３、膜厚範囲は、７０ｎｍ〜１２２ｎｍ）、高屈折率誘電体膜としてＴｉＯ2 （屈折率２．２、膜厚範囲は、４５．５ｎｍ〜７９．５ｎｍ）を用いた。
【０１００】
なお、本実施例（ＳｉＯ2 ）以外の低屈折率誘電体材料として、ＭｇＦ2 、Ｎａ3 ＡｌＦ6 、配向膜、アクリル、またはポリイミド（屈折率１．５〜１．６）を用いることもできる。また、本実施例（ＴｉＯ2 ）以外の高屈折率誘電体材料として、ＺｒＯ2 、Ｔａ2 Ｏ5 、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、Ｙ2 Ｏ3 、Ａｌ2 Ｏ3 等を用いることができる。
【０１０１】
なお、上記各誘電体膜の材料や膜厚に限定されないことは言うまでもなく、それぞれの誘電体膜の膜厚や材料を適宜変更して、選択的に反射波長を設定する構成とすることもできる。
【０１０２】
次に、誘電体多層膜６０３および層間絶縁膜をエッチングし、コンタクトホールの形成を行う。本実施例においては、酸溶液である１／１００に希釈したフッ化水素溶液を用いて誘電体多層膜をウェットエッチングした。
【０１０３】
そして、透明性導電膜からなる画素電極６０４を形成した。画素電極６０４は、透明性及び導電性を十分有する材料、例えばＩＴＯ（インディウム錫酸化物）やＳｎＯ2 （酸化スズ）等を用いることができる。本実施例では、画素電極に高屈折率を有しているＩＴＯを用いた。従って、５０．５ｎｍ〜８８．４ｎｍの範囲に画素電極の膜厚を調節すれば、実質的には、低屈折率誘電体膜と高屈折率誘電体膜の組を２組形成した場合と同程度の反射率（計算上では、画素電極上に配向膜があっても９４．７％）を得ることができる。
【０１０４】
その後、実施例１と同様に、配向膜を形成し、第１の基板を作製した。
【０１０５】
なお、本実施例において、画素電極６０４と反射層６０２は、誘電体多層膜６０３で絶縁され、電気的に接続されていないため、電位差が生じて補助容量６０５が形成される。なお、図示しないが、反射層６０２を共通配線と接続し、コモン電位とすることで、より大きな容量を形成する構成とすることが望ましい。
【０１０６】
このような構成とすることで、従来と比較して反射率を更に向上させた。
【０１０７】
〔実施例３〕 実施例１で示した作製工程では、膜厚を調節した誘電体膜（１層）及び画素電極を形成した例を示した。本実施例では、反射層の開口の下方に容量電極を形成した例を以下に図７及び図８を用いて説明する。なお、途中（図３（Ｄ））までは実施例１に示した反射型ＬＣＤの作製工程と同一であるので、ここでは異なる点のみについて説明する。
【０１０８】
まず、実施例１の作製工程と同一の方法を用いて、図３（Ｄ）の構成を得る。
【０１０９】
次に、層間絶縁膜３３７をエッチングし、コンタクトホールを形成する。そして、反射性を有する金属膜をパターニングして容量電極７０２を形成する。
【０１１０】
この容量電極は、少なくとも後の工程で形成される反射層７０４の開口より大きなパターンを形成し、誘電体膜７０３を介して反射層７０４と重なった部分が容量として機能させることが好ましい。ここまでの工程は、従来の工程（反射層を画素電極とする）を用いることができる。
【０１１１】
次に、誘電体膜７０３として膜厚１μｍのアクリル膜を形成した。（図８（Ａ））誘電体膜の材料としては、透光性を有する誘電体（絶縁材料）であれば如何なる材料を用いてもよい。なお、図示しないが、本実施例では、ＣＭＰを用いて誘電体膜に平坦化する処理を施した。
【０１１２】
そして、誘電体膜７０３上に金属材料からなる反射層７０４を形成する。本実施例における反射層７０４は、スパッタリング法により成膜したアルミニウムを主成分とする金属膜（膜厚２００ｎｍ）をパターニングして形成した。なお、図２に反射層のパターンの一例を示したように、スイッチング素子及び後の工程で作製される画素電極と電気的に接続しないよう開口が設けられている。また、開口の下方には、容量電極７０２が設けられている。
【０１１３】
上記反射層７０４としては、反射性を有する金属材料であれば特に限定されず、例えば、アルミニウム、銀、ロジウム、ニッケル等の高反射性白色金属材料、またはそれらを主成分とする合金材料を用いることが好ましい。
【０１１４】
次に、前記反射層７０４を覆って、誘電体膜を成膜する。この誘電体膜としては、透光性を有する誘電体（絶縁材料）であれば如何なる材料を用いてもよいが、本実施例では、反射率を向上させるために、低屈折率誘電体膜７０５（ＳｉＯ2 ）を用い、膜厚は、可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となるように、７０ｎｍ〜１２２ｎｍの範囲内とした。（図８（Ｂ））
【０１１５】
次に、コンタクトホールを形成した。（図８（Ｃ））本実施例の構成において、容量電極をエッチングストッパーとして機能させることができるので、エッチングを比較的容易に行うことができる。好ましくは、誘電体膜７０３と低屈折率誘電体膜７０５を同一材料で構成すると、エッチングレートを同一とすることができるため、エッチング残りの少ない良好なコンタクトホールを容易に形成することができる。
【０１１６】
そして、透明性を有する導電性膜、本実施例ではＩＴＯ膜を５０ｎｍの厚さに成膜し、パターニングにより画素電極７０６〜７０８を形成した。なお、可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となるように、画素電極の膜厚を調節した。なお、上記可視光領域でλ／４膜となるような高屈折率の材料膜（ＩＴＯ）の膜厚の範囲は、５０．５ｎｍ〜８８．４ｎｍの範囲である。こうして図８（Ｄ）に示す状態が得られた。
【０１１７】
なお、従来では、画素電極の隙間にブラックマスク等の遮光膜を形成する必要があったが、本実施例においては、その必要はなく、反射層７０４及び反射層の開口の下方に設けられている容量電極７０２が、確実な遮光機能を果たし、スイッチング素子の光リーク及び光劣化を防ぐ。
【０１１８】
また、図７に示す構成とすることで、反射層７０４と、誘電体膜７０３と、容量電極７０２とで第１の補助容量７０８を形成することができた。また、反射層７０４と、低屈折率誘電体膜７０５と、画素電極７０６とで第２の補助容量７０９を形成することができた。
【０１１９】
また、図示しないが、本実施例では、反射層７０４はコモン電位となるように共通配線と接続した。ただし、反射層７０４は、フロ─ティング状態であっても容量を形成することができる。なお、容量を形成する各部分の材料、膜の厚さ、積層数等を適宜変更することによって、補助容量７０８、７０９を自由に設計することができる。
【０１２０】
このように、画素面積に関わらず補助容量を大きくとれるため、本実施例は、特に、小さな高精細パネルを用いるプロジェクタ装置に有効である。
【０１２１】
なお、本実施例と実施例１または実施例２と組み合わせることは容易である。
【０１２２】
〔実施例４〕 本実施例では、アクティブマトリクス駆動を行うための半導体素子として、実施例１〜３で示したＴＦＴとは異なる構造のＴＦＴを利用する場合の例について説明する。なお、本実施例で説明する構造のＴＦＴは実施例１〜３に対しても容易に適用することができる。
【０１２３】
実施例１〜３では代表的なトップゲート型ＴＦＴであるコプレナー型ＴＦＴを一例として記載したが、ボトムゲート型ＴＦＴであっても構わない。図９に示すのはボトムゲート型ＴＦＴの代表例である逆スタガ型ＴＦＴを用いた例である。
【０１２４】
図９において、８０１はガラス基板、８０２、８０３はゲート電極、８０４はゲート絶縁膜、８０５、８０６は活性層である。活性層８０５、８０６は意図的に不純物を添加しない珪素膜で構成される。
【０１２５】
また、８０７、８０８はソース電極、８０９、８１０はドレイン電極であり、８１１、８１２はチャネルストッパー（またはエッチングストッパー）となる窒化珪素膜である。即ち、活性層８０５、８０６のうち、チャネルストッパー８１１、８１２の下に位置する領域が実質的にチャネル形成領域として機能する。
【０１２６】
以上までが逆スタガ型ＴＦＴの基本構造である。
【０１２７】
本実施例では、この様な逆スタガ型を有機性樹脂膜でなる層間絶縁膜８１３で覆って平坦化し、層間絶縁膜上に本発明の反射層８２２、低屈折誘電体膜８１６を形成し、その上に透明性導電膜からなる画素電極８１４、８１５を形成し、配向膜８１９を成膜する構成とする。
【０１２８】
また、次に本発明の半導体素子として絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）を形成した場合の例について説明する。なお、ＩＧＦＥＴはＭＯＳＦＥＴとも呼ばれ、シリコンウェハー上に形成されたトランジスタを指す。
【０１２９】
図１０において、９０１はガラス基板、９０２、９０３はソース領域、９０４、９０５はドレイン領域である。ソース／ドレイン領域はイオン注入で不純物を添加し、熱拡散させることで形成できる。なお、９０６は素子分離用の酸化物であり、通常のＬＯＣＯＳ技術を用いて形成できる。
【０１３０】
次に、９０７はゲート絶縁膜、９０８、９０９はゲート電極、９１０は第１の層間絶縁膜、９１１、９１２はソース電極、９１３、９１４はドレイン電極である。その上を第２の層間絶縁膜９１５で平坦化し、その平坦面上に本発明の反射層９２２、低屈折率誘電体膜９１８を形成し、画素電極９１６、９１７を形成する。そして、配向膜９２１を成膜する。
【０１３１】
なお、本実施例で示したＩＧＦＥＴ、トップゲート型またはボトムゲート型ＴＦＴ以外にも、薄膜ダイオード、ＭＩＭ素子、バリスタ素子等を用いたアクティブマトリクスディスプレイに対しても本発明は適用できる。
【０１３２】
以上、本実施例に示した様に、本発明はあらゆる構造の半導体素子を用いた反射型ＬＣＤに対して適用可能である。
【０１３３】
〔実施例５〕 実施例１〜４に示した構成を含む第１の基板（素子形成側基板）を用いてＡＭＬＣＤを構成した場合の例について説明する。ここで本実施例のＡＭＬＣＤの外観を図１１に示す。
【０１３４】
図１１（Ａ）において、１００１はアクティブマトリクス基板であり、画素マトリクス回路１００２、ソース側駆動回路１００３、ゲート側駆動回路１００４が形成されている。駆動回路はＮ型ＴＦＴとＰ型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路で構成することが好ましい。また、１００５は対向基板である。
【０１３５】
図１１（Ａ）に示すＡＭＬＣＤはアクティブマトリクス基板１００１と対向基板１００５とが端面を揃えて貼り合わされている。ただし、ある一部だけは対向基板１００５を取り除き、露出したアクティブマトリクス基板に対してＦＰＣ（フレキシブル・プリント・サーキット）１００６を接続してある。このＦＰＣ１００６によって外部信号を回路内部へと伝達する。
【０１３６】
また、ＦＰＣ１００６を取り付ける面を利用してＩＣチップ１００７、１００８が取り付けられている。これらのＩＣチップはビデオ信号の処理回路、タイミングパルス発生回路、γ補正回路、メモリ回路、演算回路など、様々な回路をシリコン基板上に形成して構成される。図１１（Ａ）では２個取り付けられているが、１個でも良いし、さらに複数個であっても良い。
【０１３７】
また、図１１（Ｂ）の様な構成もとりうる。図１１（Ｂ）において図１１（Ａ）と同一の部分は同じ符号を付してある。ここでは図１１（Ａ）でＩＣチップが行っていた信号処理を、同一基板上にＴＦＴでもって形成されたロジック回路９０９によって行う例を示している。この場合、ロジック回路１００９も駆動回路１００３、１００４と同様にＣＭＯＳ回路を基本として構成される。
【０１３８】
また、カラーフィルターを用いてカラー表示を行っても良いし、ＥＣＢ（電界制御複屈折）モード、ＧＨ（ゲストホスト）モードなどで液晶を駆動し、カラーフィルターを用いない構成としても良い。
【０１３９】
［実施例６］ 本発明の構成は、ＡＭＬＣＤ以外にも他の様々な電気光学装置や半導体回路に適用することができる。
【０１４０】
ＡＭＬＣＤ以外の電気光学装置としてはＥＬ（エレクトロルミネッセンス）表示装置やイメージセンサ等を挙げることができる。
【０１４１】
また、半導体回路としては、ＩＣチップで構成されるマイクロプロセッサの様な演算処理回路、携帯機器の入出力信号を扱う高周波モジュール（ＭＭＩＣなど）が挙げられる。
【０１４２】
この様に本発明は絶縁ゲイト型ＴＦＴで構成される回路によって機能する全ての半導体装置に対して適用することが可能である。
【０１４３】
［実施例７］実施例５に示したＡＭＬＣＤは、様々な電子機器のディスプレイとして利用される。なお、本実施例に挙げる電子機器とは、アクティブマトリクス型液晶表示装置を搭載した製品と定義する。
【０１４４】
その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ（ノート型を含む）、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。それらの一例を図１２に示す。
【０１４５】
図１２（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本発明は音声出力部２００２、音声入力部２００３、表示装置２００４等に適用することができる。
【０１４６】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示装置２１０２、音声入力部２１０３、受像部２１０６に適用することができる。
【０１４７】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は受像部２２０３、表示装置２２０５等に適用できる。
【０１４８】
図１２（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１４９】
図１２（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１５０】
図１２（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１５１】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、他にも電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【０１５２】
【発明の効果】
本発明は、反射層として、画素電極及びスイッチング素子と接続されていない反射性を有する材料膜を用いた。従って、本発明の反射層のパターンは、従来（図１４に示す）のような隙間の生じるマトリクス状のパターンとする必要がない。よって、光リークの発生を低減し、且つ広い反射面積を得ることができる。
【０１５３】
また、本発明の反射層上に形成する誘電体膜及び画素電極の材料、膜の厚さ、積層数等を適宜変更することによって、配向膜を積層した状態であっても９０〜１００％未満の反射率を得ることができる。
【０１５４】
特に、本発明の反射型液晶ＬＣＤは、反射層上に、それぞれの膜厚をλ／４膜に調節した誘電体膜（誘電体多層膜）と、透明性導電膜からなる画素電極を備えた構成とすることで、容易に反射率を９０％以上とすることができる。
【０１５５】
また、本発明の誘電体膜（誘電体多層膜）と画素電極は、反射層を保護することができる。
【０１５６】
また、従来と比較して工程数を増やすことなく、誘電体膜による増反射効果が得られると同時に、誘電体膜（誘電体多層膜）を誘電体として、透明性導電膜からなる画素電極と反射層とで容易に補助容量を形成することができる。
【０１５７】
加えて、本発明により、従来にない明るく、視認性の良い表示の液晶パネルを得ることができる。
【図面の簡単な説明】
【図１】 本発明の構成の一例を示す図（断面図）
【図２】 本発明の構成の一例を示す図（上面図）
【図３】 本実施例の作製工程の一例を示す図（実施例１）
【図４】 本実施例の作製工程の一例を示す図（実施例１）
【図５】 本発明の構成の一例を示す図（拡大図）
【図６】 本発明の構成の一例を示す図（実施例２）
【図７】 本発明の構成の一例を示す図（実施例３）
【図８】 本実施例の作製工程の一例を示す図（実施例３）
【図９】 本発明の構成の一例を示す図（実施例４）
【図１０】 本発明の構成の一例を示す図（実施例４）
【図１１】 ＡＭＬＣＤの外観を示す図（実施例５）
【図１２】 電子機器を示す図（実施例７）
【図１３】 従来の構成の一例を示す図（断面図）
【図１４】 従来の構成の一例を示す図（上面図）
【符号の説明】
１１０ 基板
１１１ スイッチング素子
１１２ 層間絶縁膜
１１３ 反射層
１１４ 誘電体膜
１１５ 画素電極
１１６ 配向膜
１１７ 液晶層
１１８ 対向電極
１１９ 対向基板
１２０ 入射光
１２１ 反射光
１２４ 表示領域
１２５ Ｘ方向駆動ドライバ
１２６ Ｙ方向駆動ドライバ
２００ 画素電極
２０１ 開口
２０２ 反射層（反射領域）
【発明が属する技術分野】
本発明は、例えばパソコン、ワープロ等の電気機器の構成に関し、特に、電気機器に備えられている液晶表示装置（ＬＣＤ）および液晶表示装置における反射層の作製方法に関するものである。また、本発明は液晶表示装置を具備した電気光学装置に適用することが可能である。
【０００２】
なお、本明細書において「半導体装置」とは、半導体を利用することで機能する装置全てを指している。従って、上記液晶表示装置および電気光学装置も半導体装置の範疇に含まれる。ただし、明細書中では、区別しやすいように液晶表示装置や電気光学装置といった言葉を使いわける。
【０００３】
【従来の技術】
一般に反射型の液晶表示装置が知られている。反射型の液晶表示装置は、透過型の液晶表示装置と比較して、バックライトを使用しないため消費電力が少ないといった長所を有している。なお、反射型の液晶表示装置は、モバイルコンピュータやビデオカメラ用の直視型表示ディスプレイとしての需要が高まっている。
【０００４】
図１３は従来の構成の一例を示した画素断面図である。図１３において、基板１０と対向基板１７の間には、基板１０の上面から薄膜トランジスタ等のスイッチング素子１１、層間絶縁膜１２、画素電極１３、配向膜１４、液晶層１５、配向膜１４、対向電極１６の順に形成されている。また、入射光２０は、画素電極１３で反射され、反射光２１が生じる。なお、図１３は模式図であるため、全体が示されていないが、基板の表面には、多数のスイッチング素子および多数の画素電極がマトリクス状に形成されている。
【０００５】
また、図１３に対応した図１４は、従来の液晶パネルの上面図と、表示領域２２の一部を拡大表示した図である。図１４には、基板１０上に、スイッチング素子１１と、画素電極１３等からなる表示領域２２と、Ｘ方向駆動ドライバ回路２３と、Ｙ方向駆動ドライバ回路２４とが設けられている。
【０００６】
反射型の液晶表示装置は、液晶の光学変調作用を利用して、入射光が画素電極で反射して装置外部に出力される状態と、入射光が装置外部に出力されない状態とを選択し、明と暗の表示を行わせ、さらにそれを組み合わせることで、画像表示を行うものである。なお、画素電極は、アルミニウム等の光反射率の高い金属材料からなり、薄膜トランジスタ等のスイッチング素子に電気的に接続している。
【０００７】
このような従来の構成では、図１４に示したように、画素毎に分離されて配置されている画素電極１３の間隙から光が漏れ込むことが起こる。そのため、スイッチング素子１１のオフ抵抗の低下、フォトキャリアの発生等により、画素電極の電荷がリークし、液晶駆動電圧が低下するという、いわゆる光リーク現象の問題があった。
【０００８】
また、反射率の高い金属材料からなる画素電極１３を反射層として用いる構成とした場合、光の反射率に限界（例えばアルミニウム電極で９２％未満）があった。
【０００９】
【発明が解決しようとする課題】
従来の反射層（画素電極）は、隣り合う反射層（画素電極）同士での間隙が大きく光リークが発生していた。
【００１０】
また、光の反射率が十分でなく、液晶表示装置（特に、直視型の反射型液晶パネル）としての明るさに問題があった。特に、従来では、反射層（金属材料からなる画素電極）上に高い屈折率を有する配向膜を形成することで反射率が低下する問題が生じていた。例えば、蒸着アルミニウム膜（反射率９１．６％）上に配向膜（屈折率１．６）を設けた場合、計算値では８７．４％、実際の実験結果では、反射率が８５〜８６％程度にまで低下していた。
【００１１】
加えて、従来では増反射効果を得るために誘電体多層膜を積層すると、プロセス数が増加していた。
【００１２】
そこで、本明細書で開示する発明は、上記問題を解決し、従来と比較して入射光がより効率よく反射するような反射層を備えた新規な液晶表示装置の構成およびその作製方法を提供することを課題とする。
【００１３】
【課題を解決するための手段】
本明細書中で開示する本発明の第１の構成は、
基板上にスイッチング素子と、
前記スイッチング素子と接続された透明性導電膜からなる画素電極と、
前記画素電極の下方に誘電体膜と、
前記誘電体膜の下方に金属材料からなる反射層とを有することを特徴とする液晶表示装置である。
【００１４】
上記構成において、前記画素電極は、高屈折率を有する導電材料で構成され、
前記誘電体膜は、低屈折率誘電体材料で構成されていることを特徴としている。
【００１５】
上記構成において、前記画素電極と、前記誘電体膜と、反射層とで容量を形成することを特徴としている。
【００１６】
また、本発明の第２の構成は、
基板上にスイッチング素子と、
前記スイッチング素子と接続された透明性導電膜からなる画素電極と、
前記画素電極の下方に誘電体多層膜と、
前記誘電体多層膜の下方に金属材料からなる反射層とを有することを特徴とする液晶表示装置である。
【００１７】
上記第２の構成において、前記画素電極と、前記誘電体多層膜と、反射層とで容量を形成することを特徴としている。
【００１８】
上記各構成において、前記反射層の電位は、コモン電位であることを特徴としている。
【００１９】
上記各構成において、前記反射層の反射面積は、前記画素電極の電極面積より大きいことを特徴としている。
【００２０】
上記各構成において、前記液晶表示装置は、一対の基板間に液晶が封入され、一方の基板上にマトリクス状に配置された前記画素電極と、前記画素電極に接続されている薄膜トランジスタと、反射層とを備えた液晶表示装置であることを特徴としている。
【００２１】
また、本発明の第３の構成は、
基板上にスイッチング素子を形成する工程と、
前記スイッチング素子の上方に金属材料からなる反射層を形成する工程と、
前記反射層上に誘電体膜を形成する工程と、
前記誘電体膜上に透明性導電膜からなる画素電極を形成する工程とを有することを特徴とする液晶表示装置の作製方法である。
【００２２】
また、本発明の第４の構成は、
基板上にスイッチング素子を形成する工程と、
前記スイッチング素子の上方に金属材料からなる反射層を形成する工程と、
前記反射層上に誘電体多層膜を形成する工程と、
前記誘電体多層膜上に透明性導電膜からなる画素電極を形成する工程とを有することを特徴とする液晶表示装置の作製方法である。
【００２３】
また、本発明の第５の構成は、
基板上にスイッチング素子を形成する工程と、
前記スイッチング素子を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜上に金属材料からなる反射層を形成する工程と、
前記反射層上に誘電体膜を形成する工程と、
前記誘電体膜上に透明性導電膜からなる画素電極を形成し、前記反射層と前記誘電体膜と前記画素電極とからなる補助容量を形成する工程とを有することを特徴とする液晶表示装置の作製方法である。
【００２４】
【発明の実施の形態】
図１は本願発明の構成の一例を簡略化して示した断面図である。
【００２５】
本発明の液晶表示パネルは、基板１１０と対向基板１１９の間で、基板１１０の上に、スイッチング素子１１１、層間絶縁膜１１２、反射層１１３、誘電体膜１１４、画素電極１１５、配向膜１１６、液晶層１１７、配向膜１１６、対向電極１１８がそれぞれ順次設けられている。
【００２６】
従来の構成において、画素電極１３は、図１３に示すように、入射光を反射する機能と、液晶に電界を印加する機能とを兼ねていた。また、従来の構成では、画素電極の隙間にブラックマスク等の遮光膜または反射膜を形成する工程を追加して、スイッチング素子の光劣化を防止する必要があった。
【００２７】
このような従来の構成に対して、本発明は、従来のように反射層として画素電極を用いず、液晶に電界を印加する機能を有する画素電極１１５を透明性導電膜で構成する。
【００２８】
上記画素電極１１５の材料としては、透明性及び導電性を十分有する材料、例えばＩＴＯ（インディウム錫酸化物）やＳｎＯ2 （酸化スズ）等で構成する。
【００２９】
加えて、入射光を反射する機能を有する反射層１１３は、前記画素電極１１５に電気的に接続させない構成とする。
【００３０】
本発明の反射層１１３の材料としては、反射性を有する金属材料であれば特に限定されず、例えば、アルミニウム、銀、ロジウム、ニッケルまたはそれらを主成分とする合金等の高反射性白色金属材料を用いることができる。また、反射層の膜厚は５ｎｍ以上であれば、反射層として十分機能する。なお、本発明においては、反射層上に誘電体膜や画素電極を形成するため、平坦性を考慮すると反射層の膜厚は５００ｎｍ以下が好ましい。
【００３１】
本発明の第１の特徴は、入射光１２０を反射する反射層１１３がスイッチング素子１１１及び画素電極１１５と電気的に接続されていない点である。従って、本発明の反射層１１３のパターンは、従来（図１４に示す）のような隙間の生じるマトリクス状のパターンとする必要がない。よって、光リークの発生を低減し、且つ広い反射面積を得ることができる。
【００３２】
ただし、図２に示したように、画素電極２００とスイッチング素子（図示しない）とのコンタクト領域には、コンタクトホールの大きさに応じて画素電極と短絡しない程度に開口２０１を形成する。なお、この開口は、従来の隙間と比較して十分小さいものである。
【００３３】
また、光リークを防止することを優先する場合には、図７に示すように、開口の下方に容量電極７０２を設ける構成とするとよい。また、この容量電極７０２と反射層７０４と誘電体膜７０３とで第１の補助容量７０８を形成することができる。容量電極７０２は、反射性または遮光性を有する導電材料で形成し、スイッチング素子への遮光機能を十分果たすことができる。従って、図１の構成と比較して工程数は増えるが、光リークの発生をほぼ完全に抑えることができる。
【００３４】
本発明の第２の特徴は、反射層１１３と画素電極１１５と誘電体膜１１４とで容量を形成する点である。本発明の構成では、反射層と画素電極が誘電体膜（絶縁膜とも言う）で絶縁されている。よって、図５（図１の一部を拡大した図）に一例を示したように、反射層３４１と、画素電極３３８〜３４０と、誘電体膜３４２とで補助容量３４４を形成することができる。なお、画素電極の電位と反射層の電位との電位差を大きくして、大きな容量を得るために、反射層を共通配線に接続し、コモン電位とすることが好ましい。
【００３５】
また、本発明の第３の特徴は、反射層上の誘電体膜として低屈折率を有する材料を用い、且つ画素電極として高屈折率を有する材料を用いて反射率を向上させた点である。ただし、反射率を向上させるために、必要とする反射波長帯の中心波長でλ／４膜となるように誘電体膜及び画素電極の膜厚を調節する必要がある。以下に示したように、低屈折率誘電体膜及び画素電極（高屈折率を有する材料）の膜厚を調節して積層すると、反射光が干渉効果によって強め合い、効率よく反射率を向上させることができる。
【００３６】
本明細書中で、λ／４膜とは、屈折率をｎ、膜厚ｄ、中心波長をλとした時、ｎｄ＝λ／４の関係を満たす膜のことを指している。
【００３７】
例えば、本発明の誘電体膜として低屈折率誘電体膜（ＳｉＯ2 ：屈折率１．４３）を用いる場合、可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となる膜厚範囲は、７０ｎｍ〜１２２ｎｍとなる。
【００３８】
例えば、本発明の画素電極として高屈折率を有する材料（ＩＴＯ：屈折率１．９８）を用いる場合、可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となる膜厚範囲は、５０．５ｎｍ〜８８．４ｎｍとなる。
【００３９】
図１及び図５には、誘電体膜を１層で構成した一例を示した。図１及び図５の構成では、膜厚が調節された低屈折率誘電体膜と高屈折率を有する画素電極とを反射層上に設けたため、反射光が干渉効果によって強め合い、従来の金属材料からなる反射電極と比較して高い反射率が得られる。また、配向膜を積層した構成としても反射損失が少なく、容易に９０％以上の反射率が得られる。なお、上記誘電体膜は、反射層の保護膜としての機能をも果たしている。加えて、上記誘電体膜は絶縁性を有するので、層間絶縁膜としての機能をも果たす。
【００４０】
また、反射率を優先する場合には、図６に一例（誘電体膜を３層積層した例）を示したように、上記反射層上に誘電体多層膜６０３を積層する構成とすることが好ましい。
【００４１】
この誘電体多層膜６０３は、低屈折率誘電体膜と高屈折率誘電体膜を交互に数層〜数十層積層して構成する。なお、上記誘電体多層膜は、反射層の保護膜としての機能をも果たしている。加えて、上記誘電体多層膜は絶縁性を有するので、層間絶縁膜としての機能をも果たす。
【００４２】
上記低屈折率誘電体膜に用いる材料（低屈折率誘電体材料）としてＳｉＯ2 、ＭｇＦ2 、Ｎａ3 ＡｌＦ6 等を用いることができる。なお、それ以外の低屈折率誘電体材料として配向膜、アクリル、ポリイミド（屈折率１．５〜１．６）を用いることもできる。
【００４３】
また、高屈折率誘電体膜に用いる材料としてＴｉＯ2 、ＺｒＯ2 、Ｔａ2 Ｏ5 、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、Ｙ2 Ｏ3 、Ａｌ2 Ｏ3 等を用いることができる。また、それ以外の高屈折率を有する材料としてＩＴＯ（屈折率１．９８）等の透明導電体膜を用いることもできる。
【００４４】
ただし、本発明においては、誘電体多層膜で反射率を向上させるために、必要とする反射波長帯の中心波長でλ／４膜となるように誘電体膜の膜厚を調節する必要がある。
【００４５】
例えば、本発明の誘電体多層膜の１層として低屈折率誘電体膜（ＳｉＯ2 ：屈折率１．４３）を用いる場合、可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となる膜厚範囲は、７０ｎｍ〜１２２ｎｍとなる。
【００４６】
また、本発明の誘電体多層膜の１層として高屈折率誘電体膜（ＴｉＯ2 ：屈折率２．２）を用いる場合、可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となる膜厚範囲は、４５．５ｎｍ〜７９．５ｎｍとなる。
【００４７】
このように低屈折率誘電体膜及び高屈折率誘電体膜の膜厚を調節し、低屈折率誘電体膜と高屈折率誘電体膜を交互に数層積層した誘電体多層膜は、反射光が干渉効果によって強め合い、効率よく反射率を向上させることができ、且つ反射率の高い波長域を得ることができる。
【００４８】
従って、本発明の上記構成とした場合、即ち、反射層上に誘電体多層膜、または膜厚を調節した低屈折率誘電体膜と画素電極（高屈折率を有する導電膜）を積層させた場合、従来問題となっていた配向膜による反射率の低下を抑えることができる。
【００４９】
また、金属膜（蒸着アルミニウム膜）上に形成した誘電体多層膜の層数に関して、各誘電体多層膜をλ／４膜とした場合、誘電体多層膜の層数と最大反射率の関係を表１として示した。本明細書中では、下層を低屈折率誘電体膜とし、上層を高屈折率誘電体膜とした２層を１組と呼ぶ。
【００５０】
【表１】
表１から、誘電体多層膜の層数が多い程、反射率は高くなることが読み取れる。従って、反射率の高さを優先する場合は２組（４層）、好ましくは３組（６層）以上積層することが好ましい。
【００５２】
一方、誘電体多層膜を容量の誘電体として用いる場合は、層数を３層〜５層とし、総膜厚を薄くすることが好ましい。また、誘電体多層膜を成膜後、画素電極とスイッチング素子とを接続するためにコンタクトホールを形成するため、プロセス上、誘電体多層膜の総膜厚を薄くすることが望ましい。従って、製造コスト、歩留まりを優先する場合は、層数を可能な限り少なくすることが好ましい。
【００５３】
例えば、図６に示したように、誘電体多層膜の総膜厚を薄くするため、最上層の低屈折率誘電体多膜上に画素電極（ＩＴＯ：屈折率１．９８）を、λ／４膜となる膜厚５０．５ｎｍ〜８８．４ｎｍで形成する構成とし、層数を少なくすることが好ましい。容量を形成する場合、層数を少なくすると、総膜厚が薄くなるため、大きな容量を得ることができる。
【００５４】
なお、本発明では、誘電体多層膜６０３上に画素電極６０４を設けた構成であるため、多層、例えば８層以上としても液晶のしきい値特性、応答速度等には全く影響がない。
【００５５】
また、本発明において、それぞれの誘電体膜の膜厚や材料を適宜変更して、選択的に反射波長を設定する構成とすることは容易である。
【００５６】
また、上記誘電体多層膜を形成する方法としては、スパッタリング法または真空蒸着法等が挙げられるが、本発明は特に限定されない。なお、本発明においては、層間絶縁膜上または反射層上に設ける誘電体多層膜の膜厚が均一に成膜されることが望ましい。
【００５７】
【実施例】
〔実施例１〕 本実施例では本発明を利用して反射型ＬＣＤの画素マトリクス回路を作製する工程例を図３、４を用いて説明する。なお、本発明は反射層に関する技術であるため、スイッチング素子構造、例えばＴＦＴ構造自体は本実施例に限定されるものではない。
【００５８】
まず、絶縁表面を有する基板３０１を用意する。基板としては、ガラス基板、石英基板、セラミックス基板、半導体基板を用いることができる。本実施例においてはガラス基板を用いた。次に、基板上に下地膜（図示しない）を設ける。下地膜は、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜を１００〜３００ｎｍの膜厚で利用することができる。本実施例では、ＴＥＯＳを原料に用い、酸化珪素膜を２００ｎｍの膜厚に形成する。なお、石英基板のように十分平坦性を有しているなら、下地膜は特に設けなくともよい。
【００５９】
次に、基板または下地膜の上に活性層を形成する。活性層は膜厚が20〜100 nm（好ましくは25〜70nm）の結晶性半導体膜（代表的には結晶性珪素膜）で構成すれば良い。結晶性珪素膜の形成方法は公知の如何なる手段、例えば、レーザー結晶化、熱結晶化等を用いても良いが、本実施例では結晶化の際に結晶化を助長する触媒元素（ニッケル）を添加している。この技術については特開平7-130652号公報、特願平8-335152号等に詳細に記載されている。そして、その結晶性珪素膜を通常のフォトリソ工程でパターニングして膜厚５０ｎｍの活性層３０２〜３０４を得た。なお、本実施例では３つのＴＦＴのみ記載することになるが実際には１００万個以上のＴＦＴが画素マトリクス回路内に形成される。
【００６０】
次に、ゲート絶縁膜３０５として150 nmの厚さの酸化珪素膜を形成した。ゲート絶縁膜３０５としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜またはこれらの積層膜を１００〜３００ｎｍの膜厚で用いることができる。その後、ゲート絶縁膜上に0.2wt%のスカンジウムを含有させたターゲットを用いてアルミニウムを主成分とする膜（図示せず）を成膜し、パターニングによりゲート電極の原型となる島状パターンを形成した。
【００６１】
本実施例では、ここで特開平7-135318号公報に記載された技術を利用した。なお、詳細は同公報を参考にすると良い。
【００６２】
まず、上記島状パターン上にパターニングで使用したレジストマスクを残したまま、３％のシュウ酸水溶液中で陽極酸化を行った。この時、白金電極を陰極として２〜３ｍＶの化成電流を流し、到達電圧は８Ｖとする。こうして、多孔質状の陽極酸化膜３０６〜３０８が形成された。
【００６３】
その後、レジストマスクを除去した後に３％の酒石酸のエチレングリコール溶液をアンモニア水で中和した溶液中で陽極酸化を行った。この時、化成電流は５〜６ｍＶとし、到達電圧は１００Ｖとすれば良い。こうして、緻密な陽極酸化膜３０９〜３１１が形成された。
【００６４】
そして、上記工程によってゲート電極３１２〜３１４が画定した。なお、画素マトリクス回路ではゲート電極の形成と同時に１ライン毎に各ゲート電極を接続するゲート線も形成されている。（図３（Ａ））
【００６５】
次に、陽極酸化膜３０６〜３１１及びゲート電極３１２〜３１４をマスクとしてゲート絶縁膜３０５をエッチングする。エッチングはＣＦ4 ガスを用いたドライエッチング法により行った。これにより３１５〜３１７で示される様な形状のゲート絶縁膜が形成された。
【００６６】
そして、陽極酸化膜３０６〜３０８をエッチングにより除去し、この状態で一導電性を付与する不純物イオンをイオン注入法またはプラズマドーピング法により添加する。この場合、画素マトリクス回路をＮ型ＴＦＴで構成するならばＰ（リン）イオンを、Ｐ型ＴＦＴで構成するならばＢ（ボロン）イオンを添加すれば良い。
【００６７】
なお、上記不純物イオンの添加工程は２度に分けて行う。１度目は８０ｋｅＶ程度の高加速電圧で行い、ゲート絶縁膜３１５〜３１７の端部（突出部）の下に不純物イオンのピークがくる様に調節する。そして、２度目は５ｋｅＶ程度の低加速電圧で行い、ゲート絶縁膜３１５〜３１７の端部（突出部）の下には不純物イオンが添加されない様に調節する。
【００６８】
こうしてＴＦＴのソース領域３１８〜３２０、ドレイン領域３２１〜３２３、低濃度不純物領域（ＬＤＤ領域とも呼ばれる）３２４〜３２６、チャネル形成領域３２７〜３２９が形成された。（図３（Ｂ））
【００６９】
この時、ソース／ドレイン領域は 300〜500 Ω／□のシート抵抗が得られる程度に不純物イオンを添加することが好ましい。また、低濃度不純物領域はＴＦＴの性能に合わせて最適化を行う必要がある。また、不純物イオンの添加工程が終了したら熱処理を行い、不純物イオンの活性化を行った。
【００７０】
次に、第１の層間絶縁膜３３０として酸化珪素膜を 400nmの厚さに形成し、その上にソース電極３３１〜３３３、ドレイン電極３３４〜３３６を形成した。（図３（Ｃ））また、第１の層間絶縁膜としては酸化珪素膜の他に酸化窒化珪素あるいは他の絶縁材料を使用することが可能である。
【００７１】
なお、本明細書では、図３（Ｃ）において、３４３で示される領域内に構成された素子をスイッチング素子（代表的にはＴＦＴ、ＭＩＭ素子でも良い）と呼ぶ。なお、本明細書中では、この後で形成される層間絶縁膜３３７や画素電極をスイッチング素子の構成には含まないものとする。
【００７２】
次に、第２の層間絶縁膜３３７として有機樹脂膜を 0.5〜1 μｍの厚さに形成する。また、第２の層間絶縁膜３３７として、酸化珪素膜、酸化窒化珪素膜、有機性樹脂膜等を用いることも可能である。有機性樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等を用いることができる。本実施例では、アクリル膜を１μｍの厚さに成膜した。（図３（Ｄ））
【００７３】
なお、第２の層間絶縁膜３３７を形成した後、ＣＭＰ研磨等の平坦化処理を施す工程としてもよい。平坦化処理する際は、残存する凹凸部の高さ（山の頂上と谷の底の間の鉛直方向の距離）が後に形成される画素電極の厚さの１０％以内となる条件で行うことが好ましい。平坦化処理をすることで、後に形成する誘電体膜の膜厚を均一なものとすることができる。
【００７４】
そして、第２の層間絶縁膜３３７上に金属材料からなる反射層３４１を形成する。本実施例における反射層３４１は、スパッタリング法により成膜したアルミニウムを主成分とする金属膜（膜厚２００ｎｍ）をパターニングして形成した。なお、図２に反射層のパターンの一例を示したように、スイッチング素子及び後の工程で作製される画素電極と電気的に接続しないよう開口を設ける必要がある。
【００７５】
上記反射層３４１としては、反射性を有する金属材料であれば特に限定されず、例えば、アルミニウム、銀、ロジウム、ニッケル等の高反射性白色金属材料、またはそれらを主成分とする合金材料を用いることが好ましい。
【００７６】
次に、前記反射層３４１を覆って、誘電体膜３４２を成膜する。誘電体膜３４２としては、透光性を有する誘電体（絶縁材料）であれば如何なる材料を用いてもよい。本実施例では、反射率を向上させるために、低屈折率誘電体材料（ＳｉＯ2 ）を用いた。
【００７７】
上記低屈折率誘電体材料としてＳｉＯ2 、ＭｇＦ2 、Ｎａ3 ＡｌＦ6 等を、それ以外の低屈折率誘電体材料として配向膜、アクリル、ポリイミド（屈折率１．５〜１．６）を用いることが望ましい。
【００７８】
なお、可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となるように、上記誘電体膜の膜厚を調節することが好ましい。上記可視光領域でλ／４膜となるような低屈折率誘電体膜（ＳｉＯ2 ）の膜厚の範囲は、７０ｎｍ〜１２２ｎｍである。本実施例では、低屈折率誘電体膜３４２として、ＳｉＯ2 （屈折率１．４３）を膜厚８０ｎｍで形成した。（図４（Ａ））なお、この低屈折率誘電体膜と後に作製される画素電極とで、反射率を向上させる。
【００７９】
次に、後の工程で作製する画素電極とスイッチング素子３４３とを接続するためのコンタクトホールの形成を行う。（図４（Ｂ））
【００８０】
本実施例では、層間絶縁膜３３７と低屈折率誘電体膜３４２を異なる材料によって形成したが、同じ材料（酸化珪素膜、アクリル膜等）を用いた場合、エッチングレートが同じであるため容易にエッチング工程を施すことができ、好ましい。なお、異なる材料を用いた場合に、複数の段階に分けてエッチングを行う工程としてもよい。
【００８１】
その後、膜厚（４０ｎｍ〜１５０ｎｍ）の透明性導電膜を成膜し、パターニングを施して画素電極３３８〜３４０を形成し、スイッチング素子３４３と電気的に接続させた。（図４（Ｃ））
【００８２】
上記画素電極３３８〜３４０は、透明性及び導電性を十分有する材料、例えばＩＴＯ（インディウム錫酸化物）やＳｎＯ2 （酸化スズ）等を用いることができる。
【００８３】
なお、可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となるように、画素電極の膜厚も調節することが好ましい。上記可視光領域でλ／４膜となるような高屈折率の材料膜（ＩＴＯ：屈折率１．９８）の膜厚の範囲は、５０．５ｎｍ〜８８．４ｎｍである。
【００８４】
上記膜厚に調節すると、必要とする反射波長帯の光が干渉効果によって強め合い効率よく反射させることができる。本実施例では、膜厚８０ｎｍの低屈折率誘電体膜３４２と、膜厚６０ｎｍの画素電極（高屈折率を有する材料）で反射率を向上させることができた。こうして、実質的には、金属膜上に低屈折率誘電体膜と高屈折率誘電体膜の組を１組形成した場合と同程度の反射率を得ることができた。
【００８５】
なお、上記各誘電体膜の材料や膜厚に限定されないことは言うまでもなく、それぞれの誘電体膜の膜厚や材料を適宜変更して、選択的に反射波長を設定する構成とすることもできる。また、上記各誘電体膜を形成する工程は、スパッタリング法または真空蒸着法等を用いて形成することが可能である。
【００８６】
また、図５に示すように、上記画素電極３３８〜３４０と反射層３４１は、誘電体膜３４２で絶縁されて電気的に接続していないため、電位差が生じ、補助容量３４４が形成される。なお、図示しないが、反射層３４１を共通配線と接続し、コモン電位とすることで、大きな容量を形成する構成とすることが望ましい。
【００８７】
次に、配向膜を公知の方法、本実施例では、塗布法によって形成した。
【００８８】
以上の様にして、画素マトリクス回路が完成した。実際には画素ＴＦＴを駆動する駆動回路等も同一基板上に同時形成される。この様な基板は通常ＴＦＴ側基板またはアクティブマトリクス基板と呼ばれる。本明細書中ではアクティブマトリクス基板のことを第１の基板と呼ぶことにする。
【００８９】
第１の基板が完成したら、透明性基板に対向電極を形成した対向基板（本明細書中ではこの基板を第２の基板と呼ぶことにする）を貼り合わせ、それらの間に液晶層を挟持する。こうして、反射型ＬＣＤが完成する。
【００９０】
なお、このセル組み工程は公知の方法に従って行えば良い。また、液晶層に二色性色素を分散させたり、対向基板にカラーフィルターを設けたりすることも可能である。その様な液晶層の種類、カラーフィルターの有無等はどの様なモードで液晶を駆動するかによって変化するので実施者が適宜決定すれば良い。
【００９１】
上記作製工程によって得られた反射型ＬＣＤを図１に示す。図１は本実施例の簡略断面図である。
【００９２】
本実施例で作製された液晶表示パネルは、基板１１０と対向基板１１９の間で、基板１１０の上に、スイッチング素子１１１、層間絶縁膜１１２、反射層１１３、低屈折率誘電体膜１１４、画素電極１１５、配向膜１１６、液晶層１１７、配向膜１１６、対向電極１１８がそれぞれ順次設けられている。
【００９３】
なお、図１は、図３及び図４と対応しており、図１中の層間絶縁膜１１２は図３中の第２の層間絶縁膜３３７と対応し、図１中の画素電極１１５は図４中の画素電極３３８〜３４０と対応し、図１中の誘電体膜１１４は、図４中の３４２と対応し、図１中の反射層１１３は、図４中の３４１と対応している。
【００９４】
本実施例の構成、即ち図１及び図５の構成とすると、９３〜９５％程度の反射率を得ることができ、配向膜を積層した構成としても９０％程度の反射率を得ることができた。
【００９５】
また、本実施例では示さなかったが、対向基板と対向電極の間にカラーフィルターを配置した構成としてもよい。
【００９６】
〔実施例２〕 実施例１で示した作製工程では、膜厚を調節した誘電体膜（１層）及び画素電極を形成した例を示した。本実施例では、反射層上に誘電体多層膜（３層）を形成した例を以下に図６を用いて説明する。なお、途中（図３（Ｄ））までは実施例１に示した反射型ＬＣＤの作製工程と同一であるので、ここでは異なる点のみについて説明する。
【００９７】
まず、実施例１の作製工程と同一の方法を用いて、図４（Ａ）の構成を得る。
【００９８】
次に、反射層上に誘電体多層膜６０３を形成する。まず、低屈折率誘電体膜（ＳｉＯ2 ：膜厚７０ｎｍ）上に、高屈折率誘電体膜（ＴｉＯ2 ：膜厚５０ｎｍ）と低屈折率誘電体膜（ＳｉＯ2 ：膜厚７０ｎｍ）を成膜した。可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となるように、それぞれ誘電体膜の膜厚を調節した。
【００９９】
本実施例では、低屈折率誘電体膜として、ＳｉＯ2 （屈折率１．４３、膜厚範囲は、７０ｎｍ〜１２２ｎｍ）、高屈折率誘電体膜としてＴｉＯ2 （屈折率２．２、膜厚範囲は、４５．５ｎｍ〜７９．５ｎｍ）を用いた。
【０１００】
なお、本実施例（ＳｉＯ2 ）以外の低屈折率誘電体材料として、ＭｇＦ2 、Ｎａ3 ＡｌＦ6 、配向膜、アクリル、またはポリイミド（屈折率１．５〜１．６）を用いることもできる。また、本実施例（ＴｉＯ2 ）以外の高屈折率誘電体材料として、ＺｒＯ2 、Ｔａ2 Ｏ5 、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、Ｙ2 Ｏ3 、Ａｌ2 Ｏ3 等を用いることができる。
【０１０１】
なお、上記各誘電体膜の材料や膜厚に限定されないことは言うまでもなく、それぞれの誘電体膜の膜厚や材料を適宜変更して、選択的に反射波長を設定する構成とすることもできる。
【０１０２】
次に、誘電体多層膜６０３および層間絶縁膜をエッチングし、コンタクトホールの形成を行う。本実施例においては、酸溶液である１／１００に希釈したフッ化水素溶液を用いて誘電体多層膜をウェットエッチングした。
【０１０３】
そして、透明性導電膜からなる画素電極６０４を形成した。画素電極６０４は、透明性及び導電性を十分有する材料、例えばＩＴＯ（インディウム錫酸化物）やＳｎＯ2 （酸化スズ）等を用いることができる。本実施例では、画素電極に高屈折率を有しているＩＴＯを用いた。従って、５０．５ｎｍ〜８８．４ｎｍの範囲に画素電極の膜厚を調節すれば、実質的には、低屈折率誘電体膜と高屈折率誘電体膜の組を２組形成した場合と同程度の反射率（計算上では、画素電極上に配向膜があっても９４．７％）を得ることができる。
【０１０４】
その後、実施例１と同様に、配向膜を形成し、第１の基板を作製した。
【０１０５】
なお、本実施例において、画素電極６０４と反射層６０２は、誘電体多層膜６０３で絶縁され、電気的に接続されていないため、電位差が生じて補助容量６０５が形成される。なお、図示しないが、反射層６０２を共通配線と接続し、コモン電位とすることで、より大きな容量を形成する構成とすることが望ましい。
【０１０６】
このような構成とすることで、従来と比較して反射率を更に向上させた。
【０１０７】
〔実施例３〕 実施例１で示した作製工程では、膜厚を調節した誘電体膜（１層）及び画素電極を形成した例を示した。本実施例では、反射層の開口の下方に容量電極を形成した例を以下に図７及び図８を用いて説明する。なお、途中（図３（Ｄ））までは実施例１に示した反射型ＬＣＤの作製工程と同一であるので、ここでは異なる点のみについて説明する。
【０１０８】
まず、実施例１の作製工程と同一の方法を用いて、図３（Ｄ）の構成を得る。
【０１０９】
次に、層間絶縁膜３３７をエッチングし、コンタクトホールを形成する。そして、反射性を有する金属膜をパターニングして容量電極７０２を形成する。
【０１１０】
この容量電極は、少なくとも後の工程で形成される反射層７０４の開口より大きなパターンを形成し、誘電体膜７０３を介して反射層７０４と重なった部分が容量として機能させることが好ましい。ここまでの工程は、従来の工程（反射層を画素電極とする）を用いることができる。
【０１１１】
次に、誘電体膜７０３として膜厚１μｍのアクリル膜を形成した。（図８（Ａ））誘電体膜の材料としては、透光性を有する誘電体（絶縁材料）であれば如何なる材料を用いてもよい。なお、図示しないが、本実施例では、ＣＭＰを用いて誘電体膜に平坦化する処理を施した。
【０１１２】
そして、誘電体膜７０３上に金属材料からなる反射層７０４を形成する。本実施例における反射層７０４は、スパッタリング法により成膜したアルミニウムを主成分とする金属膜（膜厚２００ｎｍ）をパターニングして形成した。なお、図２に反射層のパターンの一例を示したように、スイッチング素子及び後の工程で作製される画素電極と電気的に接続しないよう開口が設けられている。また、開口の下方には、容量電極７０２が設けられている。
【０１１３】
上記反射層７０４としては、反射性を有する金属材料であれば特に限定されず、例えば、アルミニウム、銀、ロジウム、ニッケル等の高反射性白色金属材料、またはそれらを主成分とする合金材料を用いることが好ましい。
【０１１４】
次に、前記反射層７０４を覆って、誘電体膜を成膜する。この誘電体膜としては、透光性を有する誘電体（絶縁材料）であれば如何なる材料を用いてもよいが、本実施例では、反射率を向上させるために、低屈折率誘電体膜７０５（ＳｉＯ2 ）を用い、膜厚は、可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となるように、７０ｎｍ〜１２２ｎｍの範囲内とした。（図８（Ｂ））
【０１１５】
次に、コンタクトホールを形成した。（図８（Ｃ））本実施例の構成において、容量電極をエッチングストッパーとして機能させることができるので、エッチングを比較的容易に行うことができる。好ましくは、誘電体膜７０３と低屈折率誘電体膜７０５を同一材料で構成すると、エッチングレートを同一とすることができるため、エッチング残りの少ない良好なコンタクトホールを容易に形成することができる。
【０１１６】
そして、透明性を有する導電性膜、本実施例ではＩＴＯ膜を５０ｎｍの厚さに成膜し、パターニングにより画素電極７０６〜７０８を形成した。なお、可視光領域（４００ｎｍ＜λ＜７００ｎｍ）でλ／４膜となるように、画素電極の膜厚を調節した。なお、上記可視光領域でλ／４膜となるような高屈折率の材料膜（ＩＴＯ）の膜厚の範囲は、５０．５ｎｍ〜８８．４ｎｍの範囲である。こうして図８（Ｄ）に示す状態が得られた。
【０１１７】
なお、従来では、画素電極の隙間にブラックマスク等の遮光膜を形成する必要があったが、本実施例においては、その必要はなく、反射層７０４及び反射層の開口の下方に設けられている容量電極７０２が、確実な遮光機能を果たし、スイッチング素子の光リーク及び光劣化を防ぐ。
【０１１８】
また、図７に示す構成とすることで、反射層７０４と、誘電体膜７０３と、容量電極７０２とで第１の補助容量７０８を形成することができた。また、反射層７０４と、低屈折率誘電体膜７０５と、画素電極７０６とで第２の補助容量７０９を形成することができた。
【０１１９】
また、図示しないが、本実施例では、反射層７０４はコモン電位となるように共通配線と接続した。ただし、反射層７０４は、フロ─ティング状態であっても容量を形成することができる。なお、容量を形成する各部分の材料、膜の厚さ、積層数等を適宜変更することによって、補助容量７０８、７０９を自由に設計することができる。
【０１２０】
このように、画素面積に関わらず補助容量を大きくとれるため、本実施例は、特に、小さな高精細パネルを用いるプロジェクタ装置に有効である。
【０１２１】
なお、本実施例と実施例１または実施例２と組み合わせることは容易である。
【０１２２】
〔実施例４〕 本実施例では、アクティブマトリクス駆動を行うための半導体素子として、実施例１〜３で示したＴＦＴとは異なる構造のＴＦＴを利用する場合の例について説明する。なお、本実施例で説明する構造のＴＦＴは実施例１〜３に対しても容易に適用することができる。
【０１２３】
実施例１〜３では代表的なトップゲート型ＴＦＴであるコプレナー型ＴＦＴを一例として記載したが、ボトムゲート型ＴＦＴであっても構わない。図９に示すのはボトムゲート型ＴＦＴの代表例である逆スタガ型ＴＦＴを用いた例である。
【０１２４】
図９において、８０１はガラス基板、８０２、８０３はゲート電極、８０４はゲート絶縁膜、８０５、８０６は活性層である。活性層８０５、８０６は意図的に不純物を添加しない珪素膜で構成される。
【０１２５】
また、８０７、８０８はソース電極、８０９、８１０はドレイン電極であり、８１１、８１２はチャネルストッパー（またはエッチングストッパー）となる窒化珪素膜である。即ち、活性層８０５、８０６のうち、チャネルストッパー８１１、８１２の下に位置する領域が実質的にチャネル形成領域として機能する。
【０１２６】
以上までが逆スタガ型ＴＦＴの基本構造である。
【０１２７】
本実施例では、この様な逆スタガ型を有機性樹脂膜でなる層間絶縁膜８１３で覆って平坦化し、層間絶縁膜上に本発明の反射層８２２、低屈折誘電体膜８１６を形成し、その上に透明性導電膜からなる画素電極８１４、８１５を形成し、配向膜８１９を成膜する構成とする。
【０１２８】
また、次に本発明の半導体素子として絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）を形成した場合の例について説明する。なお、ＩＧＦＥＴはＭＯＳＦＥＴとも呼ばれ、シリコンウェハー上に形成されたトランジスタを指す。
【０１２９】
図１０において、９０１はガラス基板、９０２、９０３はソース領域、９０４、９０５はドレイン領域である。ソース／ドレイン領域はイオン注入で不純物を添加し、熱拡散させることで形成できる。なお、９０６は素子分離用の酸化物であり、通常のＬＯＣＯＳ技術を用いて形成できる。
【０１３０】
次に、９０７はゲート絶縁膜、９０８、９０９はゲート電極、９１０は第１の層間絶縁膜、９１１、９１２はソース電極、９１３、９１４はドレイン電極である。その上を第２の層間絶縁膜９１５で平坦化し、その平坦面上に本発明の反射層９２２、低屈折率誘電体膜９１８を形成し、画素電極９１６、９１７を形成する。そして、配向膜９２１を成膜する。
【０１３１】
なお、本実施例で示したＩＧＦＥＴ、トップゲート型またはボトムゲート型ＴＦＴ以外にも、薄膜ダイオード、ＭＩＭ素子、バリスタ素子等を用いたアクティブマトリクスディスプレイに対しても本発明は適用できる。
【０１３２】
以上、本実施例に示した様に、本発明はあらゆる構造の半導体素子を用いた反射型ＬＣＤに対して適用可能である。
【０１３３】
〔実施例５〕 実施例１〜４に示した構成を含む第１の基板（素子形成側基板）を用いてＡＭＬＣＤを構成した場合の例について説明する。ここで本実施例のＡＭＬＣＤの外観を図１１に示す。
【０１３４】
図１１（Ａ）において、１００１はアクティブマトリクス基板であり、画素マトリクス回路１００２、ソース側駆動回路１００３、ゲート側駆動回路１００４が形成されている。駆動回路はＮ型ＴＦＴとＰ型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路で構成することが好ましい。また、１００５は対向基板である。
【０１３５】
図１１（Ａ）に示すＡＭＬＣＤはアクティブマトリクス基板１００１と対向基板１００５とが端面を揃えて貼り合わされている。ただし、ある一部だけは対向基板１００５を取り除き、露出したアクティブマトリクス基板に対してＦＰＣ（フレキシブル・プリント・サーキット）１００６を接続してある。このＦＰＣ１００６によって外部信号を回路内部へと伝達する。
【０１３６】
また、ＦＰＣ１００６を取り付ける面を利用してＩＣチップ１００７、１００８が取り付けられている。これらのＩＣチップはビデオ信号の処理回路、タイミングパルス発生回路、γ補正回路、メモリ回路、演算回路など、様々な回路をシリコン基板上に形成して構成される。図１１（Ａ）では２個取り付けられているが、１個でも良いし、さらに複数個であっても良い。
【０１３７】
また、図１１（Ｂ）の様な構成もとりうる。図１１（Ｂ）において図１１（Ａ）と同一の部分は同じ符号を付してある。ここでは図１１（Ａ）でＩＣチップが行っていた信号処理を、同一基板上にＴＦＴでもって形成されたロジック回路９０９によって行う例を示している。この場合、ロジック回路１００９も駆動回路１００３、１００４と同様にＣＭＯＳ回路を基本として構成される。
【０１３８】
また、カラーフィルターを用いてカラー表示を行っても良いし、ＥＣＢ（電界制御複屈折）モード、ＧＨ（ゲストホスト）モードなどで液晶を駆動し、カラーフィルターを用いない構成としても良い。
【０１３９】
［実施例６］ 本発明の構成は、ＡＭＬＣＤ以外にも他の様々な電気光学装置や半導体回路に適用することができる。
【０１４０】
ＡＭＬＣＤ以外の電気光学装置としてはＥＬ（エレクトロルミネッセンス）表示装置やイメージセンサ等を挙げることができる。
【０１４１】
また、半導体回路としては、ＩＣチップで構成されるマイクロプロセッサの様な演算処理回路、携帯機器の入出力信号を扱う高周波モジュール（ＭＭＩＣなど）が挙げられる。
【０１４２】
この様に本発明は絶縁ゲイト型ＴＦＴで構成される回路によって機能する全ての半導体装置に対して適用することが可能である。
【０１４３】
［実施例７］実施例５に示したＡＭＬＣＤは、様々な電子機器のディスプレイとして利用される。なお、本実施例に挙げる電子機器とは、アクティブマトリクス型液晶表示装置を搭載した製品と定義する。
【０１４４】
その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ（ノート型を含む）、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。それらの一例を図１２に示す。
【０１４５】
図１２（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本発明は音声出力部２００２、音声入力部２００３、表示装置２００４等に適用することができる。
【０１４６】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示装置２１０２、音声入力部２１０３、受像部２１０６に適用することができる。
【０１４７】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は受像部２２０３、表示装置２２０５等に適用できる。
【０１４８】
図１２（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１４９】
図１２（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１５０】
図１２（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１５１】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、他にも電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【０１５２】
【発明の効果】
本発明は、反射層として、画素電極及びスイッチング素子と接続されていない反射性を有する材料膜を用いた。従って、本発明の反射層のパターンは、従来（図１４に示す）のような隙間の生じるマトリクス状のパターンとする必要がない。よって、光リークの発生を低減し、且つ広い反射面積を得ることができる。
【０１５３】
また、本発明の反射層上に形成する誘電体膜及び画素電極の材料、膜の厚さ、積層数等を適宜変更することによって、配向膜を積層した状態であっても９０〜１００％未満の反射率を得ることができる。
【０１５４】
特に、本発明の反射型液晶ＬＣＤは、反射層上に、それぞれの膜厚をλ／４膜に調節した誘電体膜（誘電体多層膜）と、透明性導電膜からなる画素電極を備えた構成とすることで、容易に反射率を９０％以上とすることができる。
【０１５５】
また、本発明の誘電体膜（誘電体多層膜）と画素電極は、反射層を保護することができる。
【０１５６】
また、従来と比較して工程数を増やすことなく、誘電体膜による増反射効果が得られると同時に、誘電体膜（誘電体多層膜）を誘電体として、透明性導電膜からなる画素電極と反射層とで容易に補助容量を形成することができる。
【０１５７】
加えて、本発明により、従来にない明るく、視認性の良い表示の液晶パネルを得ることができる。
【図面の簡単な説明】
【図１】 本発明の構成の一例を示す図（断面図）
【図２】 本発明の構成の一例を示す図（上面図）
【図３】 本実施例の作製工程の一例を示す図（実施例１）
【図４】 本実施例の作製工程の一例を示す図（実施例１）
【図５】 本発明の構成の一例を示す図（拡大図）
【図６】 本発明の構成の一例を示す図（実施例２）
【図７】 本発明の構成の一例を示す図（実施例３）
【図８】 本実施例の作製工程の一例を示す図（実施例３）
【図９】 本発明の構成の一例を示す図（実施例４）
【図１０】 本発明の構成の一例を示す図（実施例４）
【図１１】 ＡＭＬＣＤの外観を示す図（実施例５）
【図１２】 電子機器を示す図（実施例７）
【図１３】 従来の構成の一例を示す図（断面図）
【図１４】 従来の構成の一例を示す図（上面図）
【符号の説明】
１１０ 基板
１１１ スイッチング素子
１１２ 層間絶縁膜
１１３ 反射層
１１４ 誘電体膜
１１５ 画素電極
１１６ 配向膜
１１７ 液晶層
１１８ 対向電極
１１９ 対向基板
１２０ 入射光
１２１ 反射光
１２４ 表示領域
１２５ Ｘ方向駆動ドライバ
１２６ Ｙ方向駆動ドライバ
２００ 画素電極
２０１ 開口
２０２ 反射層（反射領域）
Claims (12)
- 基板上にスイッチング素子と、
前記スイッチング素子と電気的に接続された透明性導電膜からなる画素電極と、
前記画素電極に接し、かつ、前記画素電極の下方に誘電体多層膜と、
前記誘電体多層膜に接し、かつ、前記誘電体多層膜の下方に金属材料からなる反射層と、を有し、
前記誘電体多層膜は、低屈折率誘電体膜と高屈折率誘電体膜を交互に積層して構成され、
前記低屈折率誘電体膜と前記高屈折率誘電体膜のそれぞれの屈折率ｎ、膜厚ｄは、可視光の波長帯の中心波長をλとすると、ｎｄ＝λ／４を満たすことを特徴とする半導体装置。 - 基板上にスイッチング素子と、
前記スイッチング素子と電気的に接続された透明性導電膜からなる画素電極と、
前記画素電極に接し、かつ、前記画素電極の下方に誘電体多層膜と、
前記誘電体多層膜に接し、かつ、前記誘電体多層膜の下方に金属材料からなる反射層と、を有し、
前記誘電体多層膜は、低屈折率誘電体膜と高屈折率誘電体膜を交互に積層して構成され、
前記低屈折率誘電体膜の膜厚は７０ｎｍ〜１２２ｎｍであり、前記高屈折率誘電体膜の膜厚は４５．５ｎｍ〜７９．５ｎｍであり、前記低屈折率誘電体膜としてＳｉＯ２が用いられ、前記高屈折率誘電体膜としてＴｉＯ２が用いられることを特徴とする半導体装置。 - 請求項１において、
前記低屈折率誘電体膜として、ＳｉＯ２、ＭｇＦ２、Ｎａ３ＡｌＦ６、アクリル、ポリイミドから選ばれた材料が用いられ、
前記高屈折率誘電体膜として、ＴｉＯ２、ＺｒＯ２、Ｔａ２Ｏ５、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、Ｙ２Ｏ３、Ａｌ２Ｏ３から選ばれた材料が用いられていることを特徴とする半導体装置。 - 請求項１または請求項２において、前記画素電極と、前記誘電体多層膜と、前記反射層とで容量を形成することを特徴とする半導体装置。
- 請求項１乃至請求項４のいずれか一において、前記画素電極は前記誘電体多層膜の最上層の前記低屈折率誘電体膜に接しており、前記画素電極の膜厚は５０．５ｎｍ〜８８．４ｎｍであり、前記画素電極としてインディウム錫酸化物が用いられることを特徴とする半導体装置。
- 請求項１乃至請求項５のいずれか一において、前記反射層の電位は、コモン電位であることを特徴とする半導体装置。
- 請求項１乃至請求項６のいずれか一において、前記反射層の反射面積は、前記画素電極の電極面積より大きいことを特徴とする半導体装置。
- 請求項１乃至請求項７のいずれか一において、第２の基板と、前記基板と前記第２の基板の間に封入された液晶を有し、前記画素電極は前記基板上にマトリクス状に配置されていることを特徴とする半導体装置。
- 請求項１乃至請求項８のいずれか一において、前記反射層の材料として、アルミニウム、銀、ロジウム、ニッケル、またはそれらを主成分とする合金を用いることを特徴とする半導体装置。
- 請求項１乃至請求項９のいずれか一において、前記スイッチング素子として、薄膜トランジスタ、薄膜ダイオード、ＭＩＭ素子、またはバリスタ素子を用いることを特徴とする半導体装置。
- 請求項１乃至請求項１０のいずれか一において、前記基板として、ガラス基板、石英基板、セラミックス基板、または半導体基板を用いることを特徴とする半導体装置。
- 請求項１乃至請求項１１のいずれか一において、前記反射層は、前記画素電極及び前記スイッチング素子と電気的に接続されていないことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15008398A JP4137233B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体装置 |
| US09/311,070 US6839108B1 (en) | 1998-05-16 | 1999-05-13 | Liquid crystal display device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15008398A JP4137233B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11337974A JPH11337974A (ja) | 1999-12-10 |
| JP4137233B2 true JP4137233B2 (ja) | 2008-08-20 |
Family
ID=15489151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15008398A Expired - Fee Related JP4137233B2 (ja) | 1998-05-16 | 1998-05-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4137233B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3838332B2 (ja) * | 2000-01-24 | 2006-10-25 | 日本電気株式会社 | 透過型液晶表示装置及び液晶プロジェクタ装置 |
| JP3384398B2 (ja) | 2000-05-25 | 2003-03-10 | セイコーエプソン株式会社 | 液晶装置、その製造方法および電子機器 |
| JP3384397B2 (ja) | 2000-05-25 | 2003-03-10 | セイコーエプソン株式会社 | 液晶装置、その製造方法および電子機器 |
| US20040164299A1 (en) * | 2003-02-24 | 2004-08-26 | Gem Line Technology Co., Ltd. | Reflective type thin film transistor display device and methods for fabricating the same |
| JP2006350148A (ja) * | 2005-06-20 | 2006-12-28 | Victor Co Of Japan Ltd | 液晶表示装置及びその製造方法 |
| CN101589331B (zh) * | 2007-01-24 | 2011-06-22 | 夏普株式会社 | 液晶显示装置 |
| WO2011129037A1 (ja) * | 2010-04-16 | 2011-10-20 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法、表示装置 |
| WO2011155470A1 (ja) * | 2010-06-07 | 2011-12-15 | 株式会社アルバック | 液晶表示装置及び液晶表示装置の製造方法、並びに液晶表示装置用電極基板 |
| JP6041796B2 (ja) * | 2012-12-14 | 2016-12-14 | 富士フイルム株式会社 | 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置、イメージセンサ及びｘ線センサ |
| JP6260326B2 (ja) * | 2014-02-14 | 2018-01-17 | 凸版印刷株式会社 | 薄膜トランジスタ装置及びその製造方法 |
| US11428982B2 (en) | 2018-07-04 | 2022-08-30 | Sony Corporation | Electrode structure, method for manufacturing electrode structure, liquid crystal display element, method for driving liquid crystal display element, and electronic equipment |
| CN112397879B (zh) * | 2019-08-12 | 2023-05-30 | 群创光电股份有限公司 | 天线装置 |
-
1998
- 1998-05-29 JP JP15008398A patent/JP4137233B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11337974A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6839108B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2000002872A (ja) | 液晶表示装置およびその作製方法 | |
| US6384886B2 (en) | Electrooptical display device using an active matrix display in which a light reflection film having a flat surface over the pixel electrode and the textured body, and the pixel electrode having a flat surface | |
| JP3617458B2 (ja) | 表示装置用基板、液晶装置及び電子機器 | |
| US7259813B2 (en) | Liquid crystal display apparatus having insulated reflective layer and manufacturing method thereof | |
| US20220376209A1 (en) | Display substrate and preparation method therefor, and display apparatus | |
| US8537296B2 (en) | Display device wherein a thickness of a first insulating layer is greater than a thickness of a first conductor and wherein the first insulating layer completely covers lateral side surfaces of the first conductor | |
| JP2009122569A (ja) | 液晶装置および電子機器 | |
| JP2003255332A (ja) | 液晶表示装置 | |
| JP2003255374A (ja) | 液晶表示装置 | |
| WO2004090708A1 (en) | Display device with display panel | |
| JP4021053B2 (ja) | 半導体装置 | |
| JP4137233B2 (ja) | 半導体装置 | |
| JPH1195687A (ja) | 表示装置 | |
| US7148940B2 (en) | Reflective liquid crystal display for dual display | |
| JP2004004572A (ja) | 液晶表示装置およびその製造方法 | |
| US20040141127A1 (en) | Liquid crystal display | |
| JP6903425B2 (ja) | 液晶表示装置 | |
| KR100719333B1 (ko) | 반사-투과형 박막트랜지스터 액정 표시 장치 및 그 제조방법 | |
| JP2010204338A (ja) | 電気光学装置および電子機器 | |
| JP2004233959A (ja) | 液晶表示装置 | |
| KR20030062592A (ko) | 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| JP2001305996A (ja) | 表示装置用基板及びその製造方法、並びに液晶装置及び電子機器 | |
| KR100219477B1 (ko) | 반사형 박막 트랜지스터-액정 표시 소자 및 그 제조방법 | |
| JP2000155323A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050421 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |