JP6041796B2 - 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置、イメージセンサ及びｘ線センサ - Google Patents

酸化物半導体素子、酸化物半導体素子の製造方法、表示装置、イメージセンサ及びｘ線センサ Download PDF

Info

Publication number
JP6041796B2
JP6041796B2 JP2013258569A JP2013258569A JP6041796B2 JP 6041796 B2 JP6041796 B2 JP 6041796B2 JP 2013258569 A JP2013258569 A JP 2013258569A JP 2013258569 A JP2013258569 A JP 2013258569A JP 6041796 B2 JP6041796 B2 JP 6041796B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
tft
insulating protective
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013258569A
Other languages
English (en)
Other versions
JP2014135484A (ja
Inventor
文彦 望月
文彦 望月
田中　淳
淳 田中
鈴木　真之
真之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2013258569A priority Critical patent/JP6041796B2/ja
Publication of JP2014135484A publication Critical patent/JP2014135484A/ja
Application granted granted Critical
Publication of JP6041796B2 publication Critical patent/JP6041796B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)

Description

本発明は、酸化物半導体素子、酸化物半導体素子の製造方法、表示装置、イメージセンサ及びＸ線センサに関する。
近年、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体薄膜を酸化物半導体層（チャネル層）に用いた酸化物半導体素子、特に薄膜トランジスタ（Thin Film Transistor : TFT)の研究開発が盛んである。酸化物半導体薄膜は低温成膜が可能であり、且つアモルファスシリコンよりも高移動度を示し、更に可視光に透明であることから、プラスチック板やフィルム等の基板上にフレキシブルなＴＦＴを形成することが可能である。
しかしながら、実用化に向けてＬＣＤ（Liquid Crystal Display)や有機ＥＬディスプレイ等の駆動回路に上記ＴＦＴを使用する場合には、ＴＦＴ駆動時の動作不安定性（ΔVth：閾値シフト）や光照射時の動作不安定性が問題となる。
ＴＦＴ駆動時の動作不安定性については、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物が水分や酸素、汚染等に対して耐性が低いため、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物を主体とした酸化物半導体層が大気中に露出していると当該酸化物が経年劣化してしまうことに起因する。
また、光照射時の動作不安定性については、以下の事に起因する。すなわち、ＬＣＤのバックライトや有機ＥＬの青色発光層はλ＝４５０ｎｍ程度の発光ピークを持ち、発光スペクトルの裾が４２０ｎｍまで続いている。そして、これらの光が照射されるＩｎ−Ｇａ−Ｚｎ−Ｏ系等、Ｉｎ，Ｚｎ，Ｇａ及びＳｎから選ばれる少なくとも１種を含む酸化物半導体層が、一般的に、可視光短波長領域の光（波長４００ｎｍ以上４５０ｎｍ以下の光）に対して弱いことに起因する。
そこで、特許文献１には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物を主体とした酸化物半導体層の露出面上に、ＳｉＯｘ層、ＳｉＮｐ層、ＳｉＯｍＮｎ層からなる三層構造の保護層を形成して、酸化物半導体層を水分等から保護することが開示されている。なお、上記ｘ、ｍ、ｎは、酸素不定比量であり、Ｐは窒素不定比量である。
また、特許文献２には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物を主体とした酸化物半導体層を保護する保護層上に、波長５００ｎｍ以下の領域に大きな吸収又は反射を持つ樹脂材料や金属材料で構成された遮光膜を設けたＴＦＴが開示されている。
特開２００９−１４１００２号公報 国際公開第２００９／０７５２８１号
しかしながら、特許文献１のＴＦＴでは、保護層を単に三層構造としているだけで、光照射時の動作不安定性については改善されていない。
また、特許文献２のＴＦＴでは、遮光膜として光を吸収する樹脂材料を用いると、遮光膜に熱が発生してＴＦＴの動作に影響を与えてしまう。また、遮光膜として光を反射する金属材料を用いると、ソース・ドレイン電極等の電極と導通しないこと等を考慮しなければならない。
本発明は上記事情に鑑みてなされたものであり、光照射時の動作安定性を確保すると共に、光照射による熱の発生を抑制する絶縁保護層を有した酸化物半導体素子及び酸化物半導体素子の製造方法を提供することを目的とする。
本発明の上記課題は下記の手段によって解決された。
＜１＞Ｉｎ，Ｚｎ，Ｇａ及びＳｎからなる群から選ばれる少なくとも１種を含む酸化物半導体層と、酸化物半導体層を介して導通可能な一対の電極と、酸化物半導体層に積層された３層以上の積層構造を有し、酸化物半導体層と隣接する１層目は酸化物半導体層よりも絶対屈折率が低く、酸化物半導体層側からの積層順で２層目は１層目よりも絶対屈折率が高く、且つ、２層目以降のそれぞれの層はその前の層との絶対屈折率の高低関係が交互に異なり、１層目以降の各層の厚みをｄ（ｋ）（ｎｍ）とし（ｋ：酸化物半導体層側からの積層の順番）、各層の絶対屈折率をｎ（ｋ）としたとき、４００（ｎｍ）／４ｎ（ｋ）≦ｄ（ｋ）（ｎｍ）≦４５０（ｎｍ）／４ｎ（ｋ）を満たす絶縁保護層と、を有する酸化物半導体素子。
＜２＞絶縁保護層の積層構造の層数は、４以上の偶数である、＜１＞に記載の酸化物半導体素子。
＜３＞絶縁保護層の積層構造の層数は、８以下である、＜１＞又は＜２＞に記載の酸化物半導体素子。
＜４＞絶縁保護層の積層構造の奇数番目の各層は、互いに同じ材料で構成され、絶縁保護層の積層構造の偶数番目の各層も、互いに同じ材料で構成されている、＜１＞〜＜３＞の何れか１つに記載の酸化物半導体素子。
＜５＞絶縁保護層の各層のうち少なくとも２層の厚みｄ（ｋ）は、波長４００ｎｍ以上４５０ｎｍ以下の波長λのうち互いに異なる波長に基づいてｄ（ｋ）＝λ／４ｎ（ｋ）で表される厚みに設定されている、＜１＞〜＜４＞の何れか１つに記載の酸化物半導体素子。
＜６＞絶縁保護層は、Ｈｆ，Ｔｉ，Ｎｂ，Ｚｒ，及びＹからなる群から選ばれる何れか１つの酸化物層と、ＳｉＯｘ層（ｘは酸素不定比量）と、を有する、＜１＞〜＜５＞の何れか１つに記載の酸化物半導体素子。
＜７＞絶縁保護層は、酸化物半導体層側から順に、ＳｉＯｘ層（ｘは酸素不定比量）と、Ｎｂ２Ｏｙ層（ｙは酸素不定比量）とが交互に積層された積層構造を有する、＜１＞〜＜６＞の何れか１つに記載の酸化物半導体素子。
＜８＞＜１＞〜＜７＞の何れか１つに記載の酸化物半導体素子の製造方法であって、絶縁保護層の形成時又は形成後に、３００℃以下で熱処理する工程を含む、酸化物半導体素子の製造方法。
＜９＞絶縁保護層の各層は、スパッタリング法で形成する、＜８＞に記載の酸化物半導体素子の製造方法。
＜１０＞酸化物半導体層の絶縁保護層が配置されている側とは反対側にゲート絶縁層を介して配置されたゲート電極を有する薄膜トランジスタである、＜１＞〜＜７＞の何れか１つに記載の酸化物半導体素子。
＜１１＞＜１０＞に記載の酸化物半導体素子を備えた表示装置。
＜１２＞＜１０＞に記載の酸化物半導体素子を備えたイメージセンサ。
＜１３＞＜１０＞に記載の酸化物半導体素子を備えたＸ線センサ。
本発明によれば、絶縁保護層により、光照射時の動作安定性が確保されると共に、光照射による熱の発生が抑制される。
本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。 本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。 本発明の電気光学装置の一実施形態の液晶表示装置における、その一部分の概略断面図である。 図３に示す液晶表示装置の電気配線の概略構成図を示す。 本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機ＥＬ表示装置における、その一部分の概略断面図である。 図５に示す有機ＥＬ表示装置の電気配線の概略構成図を示す。 実施例１のＴＦＴについて、絶縁保護層（３層構造）の光反射率のシミュレーション結果である。 実施例２のＴＦＴについて、絶縁保護層（４層構造）の光反射率のシミュレーション結果である。 実施例３のＴＦＴについて、絶縁保護層（６層構造）の光反射率のシミュレーション結果である。 実施例４のＴＦＴについて、絶縁保護層（８層構造）の光反射率のシミュレーション結果である。 実施例５のＴＦＴについて、絶縁保護層（４層構造：波長４００ｎｍで厚み設計）の光反射率のシミュレーション結果である。 実施例６のＴＦＴについて、絶縁保護層（４層構造：波長４５０ｎｍで厚み設計）の光反射率のシミュレーション結果である。 実施例７のＴＦＴについて、絶縁保護層（４層構造：波長４５０ｎｍと波長４００ｎｍの組み合わせで厚み設計）の光反射率のシミュレーション結果である。 実施例８のＴＦＴについて、絶縁保護層（４層構造：Ｎｂ２Ｏｙ層をＳｉＮｐ層に変更）の光反射率のシミュレーション結果である。 比較例１のＴＦＴについて、絶縁保護層（３層構造：厚み設計無）の光反射率のシミュレーション結果である。 比較例２のＴＦＴについて、絶縁保護層（２層構造：厚み設定有）の光反射率のシミュレーション結果である。 波長を横軸、ΔＶｔｈを縦軸として、実施例１〜３及び比較例１、２の波長毎のΔＶｔｈの算出結果をプロットしたグラフ図である。 実施例９のＴＦＴについて、絶縁保護層（１０層構造）の光反射率のシミュレーション結果である。 実施例１０のＴＦＴについて、絶縁保護層（１１層構造）の光反射率のシミュレーション結果である。
以下、添付の図面を参照しながら、本発明の実施形態に係る酸化物半導体素子及び酸化物半導体素子の製造方法について具体的に説明する。なお、図中、同一又は対応する機能を有する部材（構成要素）には同じ符号を付して適宜説明を省略する。また、以下で説明する場合に用いる「上」及び「下」という用語は、便宜的に用いるものであって、方向に拘束されるべきでない。
１．酸化物半導体素子：薄膜トランジスタの概略構成
本発明の実施形態に係る酸化物半導体素子は、薄膜トランジスタ：ＴＦＴやフォトダイオード等である。以下では、酸化物半導体素子としてＴＦＴを一例に挙げて説明する。
ＴＦＴは、少なくとも、ゲート電極、ゲート絶縁層、酸化物半導体層、ソース電極及びドレイン電極を有し、ゲート電極に電圧を印加して、酸化物半導体層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。
ＴＦＴの素子構造としては、ゲート電極の位置に基づいた、いわゆる逆スタガ構造（ボトムゲート型とも呼ばれる）及びスタガ構造（トップゲート型とも呼ばれる）があるが、本実施形態では、逆スタガ構造が用いられる。
また、酸化物半導体層とソース電極及びドレイン電極（適宜、「ソース・ドレイン電極」という。）との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型のいずれの態様であってもよい。
なお、トップゲート型とは、ＴＦＴが形成されている基板を最下層としたときに、ゲート絶縁層の上側にゲート電極が配置され、ゲート絶縁層の下側に酸化物半導体層が形成された形態であり、ボトムゲート型とは、ゲート絶縁層の下側にゲート電極が配置され、ゲート絶縁層の上側に酸化物半導体層が形成された形態である。また、ボトムコンタクト型とは、ＴＦＴが形成されている基板を最下層としたときに、ソース・ドレイン電極が酸化物半導体層よりも先に形成されて酸化物半導体層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、酸化物半導体層がソース・ドレイン電極よりも先に形成されて酸化物半導体層の上面がソース・ドレイン電極に接触する形態である。
図１は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。
図１に示すＴＦＴ１０は、基板１２の一方の主面上に形成されたゲート電極１４と、このゲート電極１４を覆うゲート絶縁層１６と、このゲート絶縁層１６のゲート電極１４が配置されている側とは反対側に配置された酸化物半導体層１８と、を有している。さらに、ＴＦＴ１０は、酸化物半導体層１８のゲート絶縁層１６が配置されている側と反対側に互いに離間して配置されたソース電極２０及びドレイン電極２２と、これらソース・ドレイン電極２０，２２との間から露出する酸化物半導体層１８の表面上に積層された絶縁保護層２４とを有している。
そして、本例では絶縁保護層２４が、酸化物半導体層１８側から、１層目２４（１）、２層目２４（２）、・・・ｋ層目２４（ｋ）（ｋ：３以上の整数）まで有する、すなわち、３層以上の積層構造とされている。
図２は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。
図２に示すＴＦＴ３０は、基板１２の一方の主面上にゲート電極１４と、ゲート絶縁層１６と、が順に積層されている。このゲート絶縁層１６の表面上には、ソース電極２０及びドレイン電極２２が互いに離間して設置され、これらの上には酸化物半導体層１８が積層されている。さらに、ＴＦＴ３０は、酸化物半導体層１８の露出面上に積層され、３層以上の積層構造とされた絶縁保護層２４を有している。
なお、本実施形態に係るＴＦＴは、上記以外にも、様々な構成をとることが可能であり、例えば基板１２上に絶縁層を設けたり、酸化物半導体層１８を複数層にしたり、酸化物半導体層１８とソース・ドレイン電極２０，２２との間にコンタクト層を設けたりする構成であってもよい。
以下、ＴＦＴ１０及びＴＦＴ３０の各構成要素について詳述する。
＜ＴＦＴの詳細構成＞
−基板−
基板１２の形状、構造、大きさ等については、膜を成膜可能な主面があることを前提として特に制限はなく、目的に応じて適宜選択することが出来る。基板１２の構造は単層構造であってもよいし、積層構造であってもよい。
基板１２の材質としては特に限定はなく、例えばガラス、ＹＳＺ（イットリウム安定化ジルコニウム）等の無機基板、樹脂基板や、その複合材料等を用いることが出来る。中でも軽量である点、可撓性を有する点から樹脂基板やその複合材料が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂基板、酸化珪素粒子との複合プラスチック材料、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子等との複合プラスチック材料、カーボン繊維、カーボンナノチューブとの複合プラスチック材料、ガラスフェレーク、ガラスファイバー、ガラスビーズとの複合プラスチック材料、粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料、薄いガラスと上記単独有機材料との間に少なくとも１回の接合界面を有する積層プラスチック材料、無機層と有機層を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料、ステンレス基板或いはステンレスと異種金属を積層した金属多層基板、アルミニウム基板或いは表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることが出来る。また、樹脂基板は、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えることが好ましい。ここで、アンダーコート層を樹脂基板の片面に形成した場合には、内部残留応力にて樹脂基板に反りが生じるため、両面にコートするかもしくは、低応力に制御した膜質、または積層にて圧縮/引張応力にて制御した方が好ましい。また、アンダーコート層は、バリア性を高めるため、後述するゲート絶縁層１６などに用いられる材料が好ましい。
−ゲート電極−
ゲート電極１４は、基板１２の一方の主面上に形成されている。
ゲート電極１４を構成する導電膜は、高い導電性を有するものを用いることが好ましく、例えばＡｌ,Ｍｏ,Ｃｒ,Ｔａ,Ｔｉ,Ａｕ,Ａｕ等の金属膜や、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を用いることができる。
−ゲート絶縁層−
ゲート絶縁層１６は、ゲート電極１４を覆うように、基板１２とは反対側のゲート電極１４の表面上と、基板１２の露出面上に積層されている。
ゲート絶縁層１６を構成する絶縁膜は、高い絶縁性を有するものが好ましく、例えばＳｉＯｘ,ＳｉＮｐ,ＳｉＯＮ,Ａｌ２Ｏ３,Ｙ２Ｏ３,Ｔａ２Ｏ５,ＨｆＯ２等の絶縁膜、又はこれらの化合物を少なくとも二つ以上含む絶縁膜としてもよい。
−酸化物半導体層−
酸化物半導体層１８は、ゲート電極１４とは反対側のゲート絶縁層１６の表面上に積層されている。
酸化物半導体層１８は、Ｉｎ，Ｚｎ，Ｇａ及びＳｎから選ばれる少なくとも１種を含む酸化物半導体を主体としていればよく、その他に不純物等を含有していても良い。ここで、「主体」とは、酸化物半導体層１８を構成する構成成分のうち、最も多く含有されている成分を表す。
酸化物半導体は、非晶質又は結晶質のいずれであってもよいが、好ましくは、非晶質酸化物半導体が用いられる。半導体膜を酸化物半導体により構成すれば、非晶質シリコンの半導体膜に比べて電荷の移動度がはるかに高く、低電圧で駆動させることができる。また、酸化物半導体を用いれば、通常、シリコンよりも光透過性が高い半導体膜を形成することができる。また、酸化物半導体、特に非晶質酸化物半導体は、低温（例えば室温）で均一に成膜が可能であるため、プラスチックのような可撓性のある樹脂基板を用いるときに特に有利となる。
酸化物半導体の構成材料としては、Ｉｎ，Ｚｎ，Ｇａ及びＳｎから選ばれる少なくとも１種を含んでいれば、特に限定されることはないが、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも１種を含む酸化物（例えばＩｎ−Ｏ系）が好ましい。特に、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも２種を含む酸化物（例えばＩｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｇａ−Ｚｎ−Ｏ系）が好ましく、Ｉｎ、Ｇａ及びＺｎを全て含む酸化物がより好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体としては、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表される酸化物半導体が好ましく、特に、ＩｎＧａＺｎＯ４がより好ましい。この組成の酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。ただし、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の組成比は、厳密にＩｎ：Ｇａ：Ｚｎ＝１：１：１となる必要はない。
酸化物半導体層１８の層構造は、２層以上から構成されていても良く、酸化物半導体層１８が低抵抗層と高抵抗層より形成され、低抵抗層がゲート絶縁層１６と接し、高抵抗層がソース電極２０及びドレイン電極２２の少なくとも一方と電気的に接していることが好ましい。
酸化物半導体層１８の厚みは、特に限定されないが、キャリア移動の確保及びコストの抑制という両者の観点から、３０ｎｍ以上６０ｎｍ以下であることがより好ましい。
−ソース・ドレイン電極−
ソース・ドレイン電極２０，２２は、ゲート絶縁層１６とは反対側の酸化物半導体層１８の表面上に互いに間隔をあけて形成されており、ゲート電極１４の印加電圧によって酸化物半導体層１８と導通可能になっている。
ソース・ドレイン電極２０,２２を構成する導電膜は、高い導電性を有するものを用い、例えばＡｌ,Ｍｏ,Ｃｒ,Ｔａ,Ｔｉ,Ａｕ,Ａｕ等の金属膜、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を用いて形成することが出来る。ソース・ドレイン電極２０,２２としてはこれらの導電膜を単層構造又は２層以上の積層構造として用いることができる。
−絶縁保護層−
ＴＦＴ１０及びＴＦＴ３０の絶縁保護層２４は、ソース・ドレイン電極２０，２２との間から露出する酸化物半導体層１８上に積層され、酸化物半導体層１８を水や酸素等から絶縁保護している。
絶縁保護層２４において、酸化物半導体層１８と隣接する１層目２４（１）は、酸化物半導体層１８よりも絶対屈折率が低い。また、酸化物半導体層１８側からの積層順で、２層目２４（２）以降の各層２４（２）、・・・２４（ｋ）はその前の層との絶対屈折率の高低関係が交互に異なっている。具体的に、酸化物半導体層１８の絶対屈折率（ＩｎＧａＺｎＯ４の場合、波長４００ｎｍ以上４５０ｎｍ以下の範囲で約２．１１〜２．１０の絶対屈折率）を「高」として、一層目２４（１）から順に、「低」、「高」、「低」、「高」・・・・となっている。絶対屈折率の高低関係の順が逆であると、絶縁保護層２４の外側（基板１２とは反対側）から酸化物半導体層１８側に入射する光の反射率が著しく低くなるからである。
尚、絶縁保護層の１層目２４（１）からｋ層目２４（ｋ）の各層における絶対屈折率は、酸化物半導体層１８側からの積層順で、２S（Sは自然数）番目の層の絶対屈折率をｎ（２S)とし、これに隣接する層の絶対屈折率をそれぞれｎ（２S-1）、ｎ（２S+1)とすると、次の関係式で表される。
ｎ（２S-1)＜ｎ（２S）＞ｎ（２S+1）
また、絶縁保護層２４において、各層２４（１）、２４（２）、・・・２４（ｋ）の厚みは、その厚みをｄ（ｋ）とし（ｋ：酸化物半導体層１８側からの積層の順番）、波長４００ｎｍ以上４５０ｎｍ以下の任意の波長をλとし、各層の絶対屈折率をｎ（ｋ）としたとき、ｄ（ｋ）＝λ／４ｎ（ｋ）で表される厚みとなるように設定され、４００（ｎｍ）／４ｎ（ｋ）≦ｄ（ｋ）（ｎｍ）≦４５０（ｎｍ）／４ｎ（ｋ）を満たしている。
例えば、絶縁保護層２４における各層の厚みを設定する際の波長光λを４３０ｎｍとした場合、各層の厚みｄ（ｋ）は４３０（ｎｍ）／４ｎ（ｋ）で表される厚みとなることを目標とするが、必ずしもｄ（ｋ）＝４３０（ｎｍ）／４ｎ（ｋ）を満たす必要はなく、ｄ（ｋ）＝λ／４ｎ（ｋ）（４００ｎｍ≦λ≦４５０ｎｍ）、すなわち、４００（ｎｍ）／４ｎ（ｋ）≦ｄ（ｋ）（ｎｍ）≦４５０（ｎｍ）／４ｎ（ｋ）を満たす厚さであればよい。
これにより、本実施形態に係るＴＦＴ１０，３０では、保護層２４の外側（基板１２とは反対側）から酸化物半導体層１８側に向かって波長４００ｎｍ以上４５０ｎｍ以下の光が入射しても、絶縁保護層２４の各層２４（１）、２４（２）、・・・２４（ｋ）の界面で反射されるので、酸化物半導体層１８に当たる光量が抑制される。したがって、酸化物半導体層１８がＩｎ，Ｚｎ，Ｇａ及びＳｎから選ばれる少なくとも１種を含んでいて波長４００ｎｍ以上４５０ｎｍ以下の光に弱くても（ＴＦＴの動作不安定を起こすものであっても）、酸化物半導体層１８に当たる光量が抑制されるため、ＴＦＴ１０，３０の光照射時の動作安定性を確保することができる。
また、絶縁保護層２４は、光を反射するので、光を吸収する場合に比べて、光照射による熱の発生を抑制することができる。
上記各層の２４（１）、２４（２）、・・・２４（ｋ）の厚みｄ（ｋ）は、それぞれ、波長４００ｎｍ以上４５０ｎｍ以下の波長のうち互いに同じ波長に基づいて設定されてもよいが、異なる波長に基づいて設定されていることが好ましい。複数の波長を有した光を反射するようになり、酸化物半導体層１８に当たる光量がより抑制されるからである。
なお、厚みｄ（ｋ）が互いに異なる波長を用いて表される場合は、各層２４（１）、２４（２）、・・・２４（ｋ）のうち少なくとも２層の厚みｄ（ｋ）が、波長４００ｎｍ以上４５０ｎｍ以下の波長のうち互いに異なる波長を用いて表されていればよい。例えば、奇数番目の各層の厚みが波長４００ｎｍで表され、偶数番目の各層の厚みが波長４５０ｎｍで表されていればよい。
なお、積層構造の層数は、３以上とされている。３未満だと、例え各層２４（１）、２４（２）、・・・２４（ｋ）の厚みがｄ（ｋ）＝λ／４ｎ（ｋ）で表されても光反射率が５０％を下回り、光照射時の動作安定性を確保することが難しいからである。
また、積層構造の層数は、４以上の偶数であることが好ましい。４以上の偶数だと、ＴＦＴ１０，３０が後述する液晶表示装置等に用いられたときに、絶縁保護層２４の上に積層される層間絶縁層に用いられる材料（ＳｉＯｘがよく用いられる）と、後述する絶縁保護層２４の最終層目２４（ｋ）（ｋ＝絶縁保護層２４の層数）に用いられる材料とが相違し易く、最終層目２４（ｋ）の界面における反射を確保することができる。
さらに、例えば絶縁保護層２４の各層２４（１）、２４（２）、・・・２４（ｋ）の互いに隣接する層間の絶対屈折率の差が１以上の場合（材料の組み合わせでは例えばＳｉＯｘとＮ２Ｏｙの組み合わせ）、積層構造の層数は、８以下であることが好ましい。８以下だと光反射率が１００％近くまで高くでき（８以上だと飽和）、且つ、製造コストを抑えることができるからである。
各層２４（１）、２４（２）、・・・２４（ｋ）のうち奇数番目の各層は、互いに同じ材料で構成されても異なる材料で構成されてもよいが、製造コストを抑制するという観点から、互いに同じ材料で構成されていることが好ましい。同様に、各層２４（１）、２４（２）、・・・２４（ｋ）のうち偶数番目の各層は、互いに同じ材料で構成されても異なる材料で構成されてもよいが、製造コストを抑制するという観点から、互いに同じ材料で構成されていることが好ましい。
絶縁保護層２４の材料としては、酸化物や窒化物等の絶縁材料を用いることができる。酸化物としては、Ｈｆ，Ｔｉ，Ｎｂ，Ｚｒ，Ｓｉ，及びＹから選ばれる何れか１つの酸化物が挙げられる。具体的には、Ｙ２Ｏ３,Ｔａ２Ｏ５,ＨｆＯ２等である。窒化物としては、ＳｉＮｐ,ＳｉＯＮ等が挙げられる。
各層２４（１）、２４（２）、・・・２４（ｋ）のうち絶対屈折率が低い層に用いる材料としては、例えば、絶対屈折率が波長４００ｎｍ以上４５０ｎｍ以下の範囲で約１．４７〜１．４６のＳｉＯｘ（ｘは酸素不定比量で２付近）等を用いることができる。なお、以降ＳｉＯｘを主体とした層をＳｉＯｘ層と略す。ここで、「主体」とは、層中のＳｉＯｘの量が９０質量％を超えていることを意味する。
各層２４（１）、２４（２）、・・・２４（ｋ）のうち絶対屈折率が高い層に用いる材料としては、例えば、Ｈｆ，Ｔｉ，Ｎｂ，Ｚｒ，及びＹから選ばれる１つの酸化物材料を用いることができる。具体的に、波長４００ｎｍ以上４５０ｎｍ以下の範囲で絶対屈折率が約２．５０〜２．４０のＮｂ２Ｏｙ（ｙは酸素不定比量で５付近）を用いることができる。他にも、波長４００ｎｍ以上４５０ｎｍ以下の範囲で絶対屈折率が約２．１６〜２．１１のＨｆＯｅ（ｅは酸素不定比量で２付近）や、波長４００ｎｍ以上４５０ｎｍ以下の範囲で絶対屈折率が約２．２６〜２．２３のＴｉＯｆ（ｆは酸素不定比量で２付近）を用いることもできる。なお、以降Ｎｂ２Ｏｙを主体とした層をＮｂ２Ｏｙ層と略す。ここで、主体とは、層中のＮｂ２Ｏｙの量が９０質量％を超えていることを意味する。
絶縁保護層２４は、各層２４（１）、２４（２）、・・・２４（ｋ）のうち奇数番目が同じ材料で構成され、また偶数番目が同じ材料で構成する観点と、屈折率の高低が明確（高低の差が大きい）となるという観点から、酸化物半導体層１８側から順に、ＳｉＯｘ層と、Ｎｂ２Ｏｙ層とが交互に積層された積層構造であることが好ましい。
２．酸化物半導体素子の製造方法：ＴＦＴの製造方法
次に、本実施形態に係る酸化物半導体素子の製造方法としてＴＦＴ１０の製造方法を一例に挙げて説明する。
−ゲート電極形成工程−
まず、ゲート電極形成工程を行う。このゲート電極形成工程では、基板１２を用意する。そして、用意した基板１２上に導電膜を成膜する。この成膜方法としては、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ（Chemical Vapor Deposition）、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮した方法が用いられる。
成膜後は、導電膜を、フォトリソグラフィー及びエッチング法又はリフトオフ法等により所定の形状にパターンニングすることにより、導電膜からゲート電極１４を形成する。この際、ゲート電極１４及びゲート配線を同時にパターンニングすることが好ましい。
−ゲート絶縁層形成工程、酸化物半導体層形成工程及び絶縁保護層形成工程−
次に、ゲート絶縁層形成工程、酸化物半導体層形成工程及び絶縁保護層形成工程を行う。これらの形成工程は、ゲート絶縁層形成工程、酸化物半導体層形成工程及び絶縁保護層形成工程と順番に行ってもよいが、同時に行ってもよく、また以下のように成膜だけ順番通りにし、パターニングは逆の順番にしてもよい。
これらの形成工程では、まず、ゲート電極１４上及び基板１２上に、絶縁膜、酸化物半導体膜、及び積層構造の絶縁膜を順次成膜する。
これらの成膜方法としては、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮した方法が用いられる。これらの中でも、膜厚の制御がし易いという観点から、真空蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤ又はプラズマＣＶＤ法等の気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）がより好ましい。さらに、量産性の観点から、スパッタリング法がさらに好ましい。例えば、ＲＦマグネトロンスパッタリング成膜法により、真空度及び酸素流量を制御して成膜することができる。
なお、絶縁膜、酸化物半導体膜、及び積層構造の絶縁膜の成膜方法は、これらを連続的に成膜できる点で、同じであることが好ましい。
次に、積層構造の絶縁膜を、フォトリソグラフィー及びエッチング法又はリフトオフ法等により所定の形状にパターンニングする。これにより、積層構造の絶縁膜から、絶縁保護層２４を形成する。
次に、酸化物半導体膜を、フォトリソグラフィー及びエッチング法又はリフトオフ法等により所定の形状にパターンニングする。これにより、酸化物半導体膜から酸化物半導体層１８を形成する。
次に、絶縁膜を、フォトリソグラフィー及びエッチング法又はリフトオフ法等により所定の形状にパターンニングする。これにより、絶縁膜からゲート絶縁層１６を形成する。
−ソース・ドレイン電極形成工程−
次に、導電膜を、フォトリソグラフィー及びエッチング法又はリフトオフ法等により所定の形状にパターンニングして、導電膜からソース・ドレイン電極２０，２２を形成する。
以上の工程を経ることにより、図１に示すＴＦＴ１０を作製することができる。
なお、上記酸化物半導体膜の成膜後の何れかの工程では、熱処理工程を行ってもよい。本実施形態では、絶縁保護層２４が光を反射することから、酸化物半導体膜（又は酸化物半導体層１８）の酸素制御を考慮せずに、例えば、絶縁保護層２４の形成時又は形成後、３００℃以下の低温で熱処理することができる。これにより、フレキシブルな基板１２の選択幅が広がる。
３．変形例
なお、本発明を特定の実施形態について詳細に説明したが、本発明はかかる実施形態に限定されるものではなく、本発明の範囲内にて他の種々の実施形態が可能であることは当業者にとって明らかである。
例えば、実施形態では、絶縁保護層２４において、各層２４（１）、２４（２）、・・・２４（ｋ）の厚みｄ（ｋ）は、波長４００ｎｍ以上４５０ｎｍ以下の任意の波長をλとし、各層の絶対屈折率をｎ（ｋ）としたとき、ｄ（ｋ）＝λ／４ｎ（ｋ）で表される場合を説明した。しかしながら、絶縁保護層２４には、上記各層の他に、波長４００〜４５０ｎｍ以外の他の波長で反射する他の層を追加することもできる。
４．応用
以上で説明した本実施形態に係るＴＦＴ１０，３０の用途には特に限定はないが、例えば電気光学装置(例えば液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、無機ＥＬ表示装置等の表示装置、等)における駆動素子、特に大面積デバイスに用いる場合に好適である。
さらに本実施形態のＴＦＴ１０，３０は、樹脂基板を用いた低温プロセスで作製可能なデバイスに特に好適であり(例えばフレキシブルディスプレイ等)、Ｘ線センサなどの各種センサ、ＭＥＭＳ(Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）等、種々の電子デバイスにおける駆動素子(駆動回路)として、好適に用いられるものである。
５．電気光学装置及びセンサ
本実施形態の電気光学装置又はセンサは、本実施形態に係るＴＦＴ１０を備えて構成される。
電気光学装置の例としては、表示装置（例えば液晶表示装置、有機ＥＬ表示装置、無機ＥＬ表示装置、等）がある。
センサの例としては、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等のイメージセンサや、Ｘ線センサ等が好適である。
以下、本実施形態に係るＴＦＴ１０を備えた電気光学装置又はセンサの代表例として、液晶表示装置、有機ＥＬ表示装置、Ｘ線センサについて説明する。
６．液晶表示装置
図３に、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図を示し、図４にその電気配線の概略構成図を示す。
図３に示すように、本実施形態の液晶表示装置１００は、図１に示したボトムゲート構造でトップコンタクト型のＴＦＴ１０と、ＴＦＴ１０のパッシベーション層１０２で保護された酸化物半導体層１８上に画素下部電極１０４およびその対向上部電極１０６で挟まれた液晶層１０８と、各画素に対応させて異なる色を発色させるためのＲＧＢカラーフィルタ１１０とを備え、ＴＦＴ１０の基板１２側およびＲＧＢカラーフィルタ１１０上にそれぞれ偏光板１１２ａ、１１２ｂを備えた構成である。
また、図４に示すように、本実施形態の液晶表示装置１００は、互いに平行な複数のゲート配線１１２と、該ゲート配線１１２と交差する、互いに平行なデータ配線１１４とを備えている。ここでゲート配線１１２とデータ配線１１４は電気的に絶縁されている。ゲート配線１１２とデータ配線１１４との交差部付近に、ＴＦＴ１０が備えられている。
ＴＦＴ１０のゲート電極１４は、ゲート配線１１２に接続されており、ＴＦＴ１０のソース電極２０はデータ配線１１４に接続されている。また、ＴＦＴ１０のドレイン電極２２はゲート絶縁層１６に設けられたコンタクトホール１１６を介して（コンタクトホール１１６に導電体が埋め込まれて）画素下部電極１０４に接続されている。この画素下部電極１０４は、接地された対向上部電極１０６とともにキャパシタ１１８を構成している。
このような液晶表示装置１００は、波長４００ｎｍ以上４５０ｎｍ以下の光を含むバックライトがＴＦＴ１０の保護層２４の外側（基板１２とは反対側）から酸化物半導体層１８側に向かって照射される。
本実施形態のＴＦＴ１０では、酸化物半導体層１８側に向かうバックライトが絶縁保護層２４で反射されるので、酸化物半導体層１８に当たる光量が抑制される。したがって、酸化物半導体層１８がＩｎ，Ｚｎ，Ｇａ及びＳｎから選ばれる少なくとも１種を含んでいて波長４００ｎｍ以上４５０ｎｍ以下の光に弱くても、酸化物半導体層１８に当たる光量が抑制されるため、ＴＦＴ１０の光照射時の動作安定性を確保することができる。このため、液晶表示装置１００の信頼性が増す。
７．有機ＥＬ表示装置
図５に、本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機ＥＬ表示装置について、その一部分の概略断面図を示し、図６に電気配線の概略構成図を示す。
有機ＥＬ表示装置の駆動方式には、単純マトリックス方式とアクティブマトリックス方式の２種類がある。単純マトリックス方式は低コストで作製できるメリットがあるが、走査線を１本ずつ選択して画素を発光させることから、走査線数と走査線あたりの発光時間は反比例する。そのため高精細化、大画面化が困難となっている。アクティブマトリックス方式は画素ごとにトランジスタやキャパシタを形成するため製造コストが高くなるが、単純マトリックス方式のように走査線数を増やせないという問題はないため高精細化、大画面化に適している。
本実施形態のアクティブマトリックス方式の有機ＥＬ表示装置２００は、図１に示したボトムゲート構造のＴＦＴ１０が、基板１２上に設けられている。この基板１２は例えば可撓性支持体であって、ＰＥＮなどのプラスチックフィルムであり、絶縁性とするために表面に基板絶縁層２０２を有する。その上にパターニングされたカラーフィルタ層２０４が設置される。駆動ＴＦＴ部にゲート電極１４を有し、さらにゲート絶縁層１６がゲート電極１４上に設けられる。ゲート絶縁層１６の一部には電気的接続のためにコネクションホールが開けられる。駆動ＴＦＴ部に酸化物半導体層１８が設けられ、その上にソース電極２０及びドレイン電極２２が設けられる。ドレイン電極２２と有機ＥＬ素子の画素電極（陽極）２０６とは、連続した一体であって、同一材料・同一工程で形成される。スイッチングＴＦＴのドレイン電極２２と駆動ＴＦＴは、コネクション電極２０８によってコネクションホールで電気的に接続される。さらに、画素電極部の有機ＥＬ素子が形成される部分を除いて、全体が絶縁膜２１０で覆われる。画素電極部の上に、発光層を含む有機層２１２および陰極２１４が設けられ有機ＥＬ素子部が形成される。
また、図６に示すように、本実施形態の有機ＥＬ表示装置２００は、互いに平行な複数のゲート配線２２０と、該ゲート配線２２０と交差する、互いに平行なデータ配線２２２および駆動配線２２４とを備えている。ここで、ゲート配線２２０とデータ配線２２２、駆動配線２２４とは電気的に絶縁されている。スイッチング用ＴＦＴ１０ｂのゲート電極１４は、ゲート配線２２０に接続されており、スイッチング用ＴＦＴ１０ｂのソース電極２０はデータ配線２２２に接続されている。また、スイッチング用ＴＦＴ１０ｂのドレイン電極２２は駆動用ＴＦＴ１０ａのゲート電極１４に接続されるとともに、キャパシタ２２６を用いることで駆動用ＴＦＴ１０ａをオン状態に保つ。駆動用ＴＦＴ１０ａのソース電極２０は駆動配線２２４に接続され、ドレイン電極２２は有機層２１２に接続される。
このような有機ＥＬ表示装置２００は、発光層からの光が基板１２側から放出されるボトムエミッション型とされており、４００ｎｍ以上４５０ｎｍ以下の波長光を含む光がＴＦＴ１０の絶縁保護層２４の外側（基板１２とは反対側）の発光層から酸化物半導体層１８側に向かって照射される。
本実施形態のＴＦＴ１０では、酸化物半導体層１８側に向かう光が絶縁保護層２４で反射されるので、酸化物半導体層１８に当たる光量が抑制される。したがって、酸化物半導体層１８がＩｎ，Ｚｎ，Ｇａ及びＳｎから選ばれる少なくとも１種を含んでいて波長４００ｎｍ以上４５０ｎｍ以下の光に弱くても、酸化物半導体層１８に当たる光量が抑制されるため、ＴＦＴ１０の光照射時の動作安定性を確保することができる。このため、有機ＥＬ表示装置２００の信頼性が増す。
８．Ｘ線センサ
図示しない本実施形態のＸ線センサは、Ｘ線を蛍光体層で光に変換した後に電荷に変換する間接変換型のＸ線センサであり、この蛍光体層から発生される光が波長４００ｎｍ以上４５０ｎｍ以下の波長光を含んでいる。そして、Ｘ線センサには、この光が酸化物半導体層１８に当たらないように、本実施形態のＴＦＴ１０が備えられている。
本実施形態のＴＦＴ１０では、酸化物半導体層１８側に向かう光が絶縁保護層２４で反射されるので、酸化物半導体層１８に当たる光量が抑制される。したがって、酸化物半導体層１８がＩｎ，Ｚｎ，Ｇａ及びＳｎから選ばれる少なくとも１種を含んでいて波長４００ｎｍ以上４５０ｎｍ以下の光に弱くても、酸化物半導体層１８に当たる光量が抑制されるため、ＴＦＴ１０の光照射時の動作安定性を確保することができる。このため、Ｘ線センサの信頼性が増す。
以下に実施例を説明するが、本発明はこれら実施例により何ら限定されるものではない。
（実施例１）
実施例１では、図１に示すＴＦＴ１０と同型のＴＦＴを作製した。
具体的に、実施例１のＴＦＴの作製では、まずＬＣＤ用ガラス（無アルカリガラス）基板を用意し、これを洗浄（超音波洗浄：アルカリ洗浄液、リンス、乾燥→オゾン処理）した。次に成膜温度を室温（２０℃）とし成膜雰囲気をアルゴンガスとしたＤＣスパッタにて、ゲート電極用の導電膜としてＭｏを約５０ｎｍ成膜した。成膜後は、導電膜をパターニングしてゲート電極を形成した。このパターニングは、ポジフォトレジストをスピンコートで塗布、プリベーク（９０℃：ホットプレート/１min）、露光（約100ｍＪ/ｃｍ２）、現像、ポストベーク（１２０℃：ホットプレート/２min）、エッチング（市販エッチング液：燐酸+硝酸+酢酸）、洗浄、乾燥の順で行った。
次に、ゲート絶縁層用の絶縁膜としてＳｉＯｘ、酸化物半導体層用の酸化物半導体膜として非晶質のＩｎＧａＺｎＯ４、絶縁保護層用の絶縁膜としてＳｉＯｘ、Ｎｂ２Ｏｙ、ＳｉＯｘを順次成膜した。
ゲート絶縁層用の絶縁膜の成膜は、成膜温度を室温とし成膜雰囲気をＡｒとＯ２の混合ガスとしたＲＦスパッタにより行い、膜の厚みを約１００ｎｍとした。
酸化物半導体層用の酸化物半導体膜の成膜は、成膜温度を室温とし成膜雰囲気をＡｒとＯ２の混合ガスとしたＤＣスパッタにより行い、膜の厚みを約５０ｎｍとした。
絶縁保護層用の絶縁膜の成膜は、成膜温度を室温とし成膜雰囲気をＡｒとＯ２の混合ガスとしたＲＦスパッタにより行った。なお、ＳｉＯｘ、Ｎｂ２Ｏｙ、ＳｉＯｘ各膜の厚みは、上述したｄ（ｋ）＝λ／４ｎ（ｋ）に従って、それぞれ、７３．４０ｎｍ、４４．１０ｎｍ、７３．４０ｎｍとした。なお、これらの厚みを設定する際の各膜の屈折率は、それぞれ、１．４６、２．４４、１．４６とした。また、これらの厚みを設定する際の波長λは、４３０ｎｍとした。また、ｘは２付近、ｙは５付近である。
次に、フォトリソグラフィーでレジストパターニングを行い、そして絶縁保護層用の絶縁膜をＣＨＦ３とＡｒの混合ガス雰囲気のドライエッチングにてパターニングした。そして、Ｏ２プラズマにてレジストを除去した。これにより、絶縁膜から３層構造の絶縁保護層（ＳｉＯｘ層（厚み：７３．４０ｎｍ）、Ｎｂ２Ｏｙ層（厚み：４４．１０ｎｍ）、ＳｉＯｘ層（厚み：７３．４０ｎｍ））を形成した。なお、酸化物半導体層の絶対屈折率（２．１０）を「高」として、絶縁保護層の各層のその前の層との絶対屈折率の高低関係は、一層目から順に、「低」、「高」、「低」となっている。なお、一層目は、酸化物半導体層の絶対屈折率と比較している。
次に、フォトリソグラフィーでレジストパターニングを行い、そして酸化物半導体層用の酸化物半導体膜をＩＴＯエッチャント（関東化学（株）ITOエッチャント（型式：ITO-07N））使用のウエットエッチングにてパターニングした。そして、Ｏ２プラズマにてレジストを除去した。これにより、酸化物半導体膜から酸化物半導体層を形成した。
次に、フォトリソグラフィーでレジストパターニングを行い、そしてゲート絶縁層用の絶縁膜をＣＨＦ３ガス雰囲気のドライエッチングにてパターニングした。そして、Ｏ２プラズマにてレジストを除去した。これにより、絶縁膜からゲート絶縁層を形成した。
次に、ＤＣスパッタにて、ソース・ドレイン電極用の導電膜として、Ｍｏを約１００ｎｍ成膜した。成膜後は、この導電膜をパターニングしてソース・ドレイン電極を形成した。
次いで、パッシベーション層として厚み２００ｎｍのＳｉＮｐ層（絶対屈折率：２．１１）を成膜した。なお、ＳｉＮｐ層の成膜は、成膜温度を室温とし成膜雰囲気をＡｒとＮ２の混合ガスとしたＲＦスパッタにより行った。
最後に、２５０℃の大気雰囲気で全体をクリーンオーブンにて６０分熱処理した。
以上の工程を経て、実施例１に係るＴＦＴを作製した。
（実施例２）
実施例２では、図１に示すＴＦＴ１０と同型のＴＦＴを作製した。
実施例２のＴＦＴは、酸化物半導体層側から順に、ＳｉＯｘ層（厚み：７３．４０ｎｍ）、Ｎｂ２Ｏｙ層（厚み：４４．１０ｎｍ）、ＳｉＯｘ層（厚み：７３．４０ｎｍ）、Ｎｂ２Ｏｙ層（厚み：４４．１０ｎｍ）の４層構造の絶縁保護層を形成した後、パッシベーション層として厚み２００ｎｍのＳｉＯｘ層（厚み：２００ｎｍ）を成膜する以外は、実施例１と同一の方法で作製した。なお、酸化物半導体層の絶対屈折率（２．１０）を「高」として、絶縁保護層の各層のその前の層との絶対屈折率の高低関係は、一層目から順に、「低」、「高」、「低」、「高」となっている。
（実施例３）
実施例３では、図１に示すＴＦＴ１０と同型のＴＦＴを作製した。
実施例３のＴＦＴは、酸化物半導体層側から順に、ＳｉＯｘ層（厚み：７３．４０ｎｍ）、Ｎｂ２Ｏｙ層（厚み：４４．１０ｎｍ）、ＳｉＯｘ層（厚み：７３．４０ｎｍ）、Ｎｂ２Ｏｙ層（厚み：４４．１０ｎｍ）、ＳｉＯｘ層（厚み：７３．４０ｎｍ）、Ｎｂ２Ｏｙ層（厚み：４４．１０ｎｍ）の６層構造の絶縁保護層を形成する以外は、実施例２と同一の方法で作製した。なお、酸化物半導体層の絶対屈折率（２．１０）を「高」として、絶縁保護層の各層のその前の層との絶対屈折率の高低関係は、一層目から順に、「低」、「高」、「低」、「高」、「低」、「高」となっている。
（実施例４）
実施例４では、図１に示すＴＦＴ１０と同型のＴＦＴを作製した。
実施例４のＴＦＴは、酸化物半導体層側から順に、ＳｉＯｘ層（厚み：７３．４０ｎｍ）、Ｎｂ２Ｏｙ層（厚み：４４．１０ｎｍ）、ＳｉＯｘ層（厚み：７３．４０ｎｍ）、Ｎｂ２Ｏｙ層（厚み：４４．１０ｎｍ）、ＳｉＯｘ層（厚み：７３．４０ｎｍ）、Ｎｂ２Ｏｙ層（厚み：４４．１０ｎｍ）、ＳｉＯｘ層（厚み：７３．４０ｎｍ）、Ｎｂ２Ｏｙ層（厚み：４４．１０ｎｍ）の８層構造の絶縁保護層を形成する以外は、実施例２と同一の方法で作製した。なお、酸化物半導体層の絶対屈折率（２．１０）を「高」として、絶縁保護層の各層のその前の層との絶対屈折率の高低関係は、一層目から順に、「低」、「高」、「低」、「高」、「低」、「高」、「低」、「高」となっている。
（実施例５）
実施例５では、図１に示すＴＦＴ１０と同型のＴＦＴを作製した。
実施例５のＴＦＴは、４層構造の絶縁保護層とした実施例２のＴＦＴと同様に作製したが、保護層各層の厚みを設定する際の波長λを４００ｎｍとした。これにより、保護層各層の厚みは、ＳｉＯｘ層（厚み：６８．１７ｎｍ）、Ｎｂ２Ｏｙ層（厚み：３９．９８ｎｍ）、ＳｉＯｘ層（厚み：６８．１７ｎｍ）、Ｎｂ２Ｏｙ層（厚み：３９．９８ｎｍ）に変更した。なお、酸化物半導体層の絶対屈折率（２．１０）を「高」として、絶縁保護層の各層のその前の層との絶対屈折率の高低関係は、一層目から順に、「低」、「高」、「低」、「高」となっている。
（実施例６）
実施例６では、図１に示すＴＦＴ１０と同型のＴＦＴを作製した。
実施例６のＴＦＴは、４層構造の絶縁保護層とした実施例２のＴＦＴと同様に作製したが、保護層各層の厚みを設定する際の波長λを４５０ｎｍとした。これにより、保護層各層の厚みは、ＳｉＯｘ層（厚み：７６．９０ｎｍ）、Ｎｂ２Ｏｙ層（厚み：４６．９７ｎｍ）、ＳｉＯｘ層（厚み：７６．９０ｎｍ）、Ｎｂ２Ｏｙ層（厚み：４６．９７ｎｍ）に変更した。なお、酸化物半導体層の絶対屈折率（２．１０）を「高」として、絶縁保護層の各層のその前の層との絶対屈折率の高低関係は、一層目から順に、「低」、「高」、「低」、「高」となっている。
（実施例７）
実施例７では、図１に示すＴＦＴ１０と同型のＴＦＴを作製した。
実施例７のＴＦＴは、４層構造の絶縁保護層とした実施例２のＴＦＴと同様に作製したが、保護層各層のうち最初の１，２層目の厚みを設定する際の波長λを４００ｎｍとした。また、保護層各層のうち３，４層目の厚みを設定する際の波長λを４５０ｎｍとした。これにより、保護層各層の厚みは、ＳｉＯｘ層（厚み：６８．１７ｎｍ）、Ｎｂ２Ｏｙ層（厚み：３９．９８ｎｍ）、ＳｉＯｘ層（厚み：７６．９０ｎｍ）、Ｎｂ２Ｏｙ層（厚み：４６．９７ｎｍ）に変更した。なお、酸化物半導体層の絶対屈折率（２．１０）を「高」として、絶縁保護層の各層のその前の層との絶対屈折率の高低関係は、一層目から順に、「低」、「高」、「低」、「高」となっている。
（実施例８）
実施例８では、図１に示すＴＦＴ１０と同型のＴＦＴを作製した。
実施例８のＴＦＴは、酸化物半導体層側から順に、ＳｉＯｘ層（厚み：７３．４０ｎｍ）、ＳｉＮｐ層（厚み：５０．７７ｎｍ）、ＳｉＯｘ層（厚み：７３．４０ｎｍ）、ＳｉＮｐ層（厚み：５０．７７ｎｍ）の４層構造の絶縁保護層を形成する以外は、実施例２と同一の方法で作製した。なお、ＳｉＮｐ層の成膜は、成膜温度を室温とし成膜雰囲気をＡｒとＮ２の混合ガスとしたＲＦスパッタにより行った。また、ＳｉＮｐ層の厚みを設定する際の絶対屈折率は、２．１１とした。また、酸化物半導体層の絶対屈折率（２．１０）を「高」として、絶縁保護層の各層のその前の層との絶対屈折率の高低関係は、一層目から順に、「低」、「高」、「低」、「高」となっている。
（比較例１）
比較例１では、図１に示すＴＦＴ１０と同型のＴＦＴを作製した。
比較例１のＴＦＴは、酸化物半導体層側から順に、ＳｉＯｘ層（厚み：５０ｎｍ）、ＳｉＮｐ1層（厚み：５０ｎｍ）、ＳｉＮｐ２層（厚み：３００ｎｍ）の３層構造の絶縁保護層を形成する以外は、実施例２と同一の方法で作製した。ここで、Ｐ１、Ｐ２は窒素不定比量であり、Ｐ１≠Ｐ２で、互いに１付近である。さらに、ＳｉＮｐ１層の成膜は、成膜温度を室温とし成膜雰囲気をＡｒとＮ２の混合ガスとしたＲＦスパッタにより行った。さらに、ＳｉＮｐ２層の成膜は、成膜温度を２５０℃とし原料ガスをＳｉＨ４とＮＨ３としたプラズマＣＶＤにより行った。
（比較例２）
比較例２では、図１に示すＴＦＴ１０と同型のＴＦＴを作製した。
比較例２のＴＦＴは、酸化物半導体層側から順に、ＳｉＯｘ層（厚み：７３．４０ｎｍ）、Ｎｂ２Ｏｙ層（厚み：４４．１０ｎｍ）の２層構造の絶縁保護層を形成する以外は、実施例２と同一の方法で作製した。なお、酸化物半導体層の絶対屈折率（２．１０）を「高」として、絶縁保護層の各層のその前の層との絶対屈折率の高低関係は、一層目から順に、「低」、「高」となっている。
（評価）
作製した実施例１〜８及び比較例１〜２のＴＦＴについて、絶縁保護層の光反射率を求めた。この光反射率を求める方法は、光学薄膜シミュレーションソフト（TF calc）を採用した。
図７は、実施例１のＴＦＴについて、絶縁保護層（３層構造）の光反射率のシミュレーション結果である。図８は、実施例２のＴＦＴについて、絶縁保護層（４層構造）の光反射率のシミュレーション結果である。図９は、実施例３のＴＦＴについて、絶縁保護層（６層構造）の光反射率のシミュレーション結果である。図１０は、実施例４のＴＦＴについて、絶縁保護層（８層構造）の光反射率のシミュレーション結果である。図１１は、実施例５のＴＦＴについて、絶縁保護層（４層構造：波長４００ｎｍで厚み設定）の光反射率のシミュレーション結果である。図１２は、実施例６のＴＦＴについて、絶縁保護層（４層構造：波長４５０ｎｍで厚み設定）の光反射率のシミュレーション結果である。図１３は、実施例７のＴＦＴについて、絶縁保護層（４層構造：波長４５０ｎｍと波長４００ｎｍの組み合わせで厚み設定）の光反射率のシミュレーション結果である。図１４は、実施例８のＴＦＴについて、絶縁保護層（４層構造：Ｎｂ２Ｏｙ層をＳｉＮｐ層に変更）の光反射率のシミュレーション結果である。
図１５は、比較例１のＴＦＴについて、絶縁保護層（３層構造：厚み設定無）の光反射率のシミュレーション結果である。図１６は、比較例２のＴＦＴについて、絶縁保護層（２層構造：厚み設定有）の光反射率のシミュレーション結果である。
図７〜図１６に示すシミュレーション結果から、比較例１〜２のＴＦＴは、絶縁保護層の光反射率が、波長４００ｎｍ以上４５０ｎｍ以下の光に対して、５０％未満であることが分かった。
これに対し、実施例１〜実施例８のＴＦＴは、絶縁保護層の光反射率が波長４００ｎｍ以上４５０ｎｍ以下の光に対して、５０％以上であることが分かった。
また、図７〜図１０に示すように、３層、４層、６層、８層と絶縁保護層の層数が増えるにつれて、波長４００ｎｍ以上４５０ｎｍ以下の光反射率が高くなることが分かった。特に、８層では、ほぼ光反射率が１００％に近くなっているので、それ以上層数を多くしても、光反射率を上げられないことが分かった（光反射率の飽和）。したがって、光反射率の飽和という観点と、製造コストを安くする観点から、８層以下であることが好ましいことが分かった。
また、絶縁保護層のＳｉＯｘ層の代わりにＳｉＮＰ層を用いたり、絶縁保護層の厚みを設定する際に用いる波長を４００〜４５０ｎｍの間で変えたりしても、絶縁保護層の光反射率が波長４００ｎｍ以上４５０ｎｍ以下の光に対して、５０％以上であることが分かった。
さらに、図８と図１３から、実施例７のＴＦＴの方が、実施例２のＴＦＴより、若干だが、波長４００ｎｍ以上４５０ｎｍ以下の光反射率が高くなることが分かった。これは、単に波長４３０ｎｍだけで絶縁保護層の厚みを設定するより、波長４００ｎｍと波長４５０ｎｍ等複数の波長で絶縁保護層の厚みを設定する方が、光反射率が高くなることを意味する。
次に、実施例１〜３及び比較例１、２に係るＴＦＴの光照射時の動作安定性（ΔＶｔｈ）について評価を行った。なお、ＴＦＴの素子サイズは、それぞれチャネル長１８０μｍ、チャネル幅１ｍｍである。
各ＴＦＴはダーク環境下に１時間大気中に放置して、ＴＦＴ保管環境下での室内光の影響を排除した。そして、各ＴＦＴに対して、ゲート電極、ソース・ドレイン電極間には電圧印加しない状態で保護層側から光照射（キセノンランプを分光にて１０μＷ／ｃｍ２）した。照射時間は１０分後のタイミングでゲート電極、ソース・ドレイン電極間に電圧を印加し、Ｖｇ−Ｉｄ特性を測定した（この時、光照射は継続、測定波長は４００ｎｍ〜５００ｎｍの間で２０ｎｍ毎）。これにより、予め光照射していない時のＶｇ-Ｉｄ特性からＶｔｈを算出したものから、波長毎のΔＶｔｈを算出した。
なお、測定毎に光照射時の影響を排除するために、１計測（例：５００ｎｍ）終了する毎に、光照射していない時のＶｇ-Ｉｄ特性を再現するまで、ダーク環境下で放置した。また、Ｖｇ−Ｉｄ特性の測定には、半導体パラメータ・アナライザ（アジレントテクノロジー社製）を用いた。
波長毎のΔＶｔｈの算出結果を表１及び図１７に示す。
表１及び図１７に示す結果から、比較例１及び２のＴＦＴでは、波長４００ｎｍ〜４５０ｎｍの光照射に対して、｜ΔＶｔｈ｜が１Ｖを上回り、ＴＦＴが動作不安定であることが分かる。特に、波長４００ｎｍ〜４２０ｎｍの光照射に対しては、｜ΔＶｔｈ｜が飛躍的に大きくなり（悪くなり）、ＴＦＴが一層動作不安定であることが分かる。
これに対し、実施例１〜３のＴＦＴでは、波長４００ｎｍ〜４５０ｎｍのどの波長の光照射であっても、｜ΔＶｔｈ｜が１Ｖを下回り、ＴＦＴの動作安定性が確保されていることが分かる。特に、波長４００ｎｍ〜４２０ｎｍの光照射に対しても、｜ΔＶｔｈ｜が飛躍的に大きくなることもなく、ＴＦＴの動作安定性がより確保されていることが分かる。
（実施例９）
実施例９では、図１に示すＴＦＴ１０と同型のＴＦＴを作製した。
実施例９のＴＦＴは、酸化物半導体層側から順に、ＳｉＯｘ層（厚み：７３．４０ｎｍ）とＮｂ２Ｏｙ層（厚み：４４．１０ｎｍ）が交互に積層された１０層構造の絶縁保護層を形成する以外は、実施例２と同一の方法で作製した。なお、酸化物半導体層の絶対屈折率（２．１０）を「高」として、絶縁保護層の各層のその前の層との絶対屈折率の高低関係は、一層目から順に、「低」、「高」が交互になっている。
（実施例１０）
実施例１０では、図１に示すＴＦＴ１０と同型のＴＦＴを作製した。
実施例１０のＴＦＴは、酸化物半導体層側から順に、ＳｉＯｘ層（厚み：７３．４０ｎｍ）とＮｂ２Ｏｙ層（厚み：４４．１０ｎｍ）が交互に積層された１１層構造の絶縁保護層を形成する以外は、実施例１と同一の方法で作製した。なお、酸化物半導体層の絶対屈折率（２．１０）を「高」として、絶縁保護層の各層のその前の層との絶対屈折率の高低関係は、一層目から順に、「低」、「高」が交互になっている。
図１８、図１９は、それぞれ実施例９、１０のＴＦＴについて、絶縁保護層の光反射率のシミュレーション結果である。図１８、図１９に示すシミュレーション結果から、実施例９、１０のＴＦＴは、絶縁保護層が、波長４００ｎｍ以上４５０ｎｍ以下の光に対して高い光反射率を示すことが分かった。
１０，３０ ＴＦＴ（酸化物半導体素子）
１４ ゲート電極
１６ ゲート絶縁層
１８ 酸化物半導体層
２０，２２ ソース・ドレイン電極（一対の電極）
２４ 絶縁保護層
１００ 液晶表示装置（表示装置）
２００ 有機ＥＬ表示装置（表示装置）

Claims (11)

  1. Ｉｎ，Ｚｎ，Ｇａ及びＳｎからなる群から選ばれる少なくとも１種を含む酸化物半導体層と、
    前記酸化物半導体層を介して導通可能な一対の電極と、
    前記酸化物半導体層に積層された４層以上の積層構造を有し、前記酸化物半導体層と隣接する１層目は前記酸化物半導体層よりも絶対屈折率が低く、前記酸化物半導体層側からの積層順で２層目は１層目よりも絶対屈折率が高く、且つ、２層目以降のそれぞれの層はその前の層との絶対屈折率の高低関係が交互に異なり、１層目以降の各層の厚みをｄ（ｋ）ｎｍとし（ｋ：前記酸化物半導体層側からの積層の順番）、各層の絶対屈折率をｎ（ｋ）としたとき、４００（ｎｍ）／４ｎ（ｋ）≦ｄ（ｋ）（ｎｍ）≦４５０（ｎｍ）／４ｎ（ｋ）を満たす絶縁保護層と、
    を有し、前記絶縁保護層は、前記酸化物半導体層側から順に、ＳｉＯ ｘ 層（ｘは酸素不定比量）と、Ｎｂ ２ Ｏ ｙ 層（ｙは酸素不定比量）とが交互に積層された積層構造を有する酸化物半導体素子。
  2. 前記絶縁保護層の積層構造の層数は、４以上の偶数である、
    請求項１に記載の酸化物半導体素子。
  3. 前記絶縁保護層の積層構造の層数は、８以下である、
    請求項１又は請求項２に記載の酸化物半導体素子。
  4. 前記絶縁保護層の積層構造の奇数番目の各層は、互いに同じ材料で構成され、前記絶縁保護層の積層構造の偶数番目の各層も、互いに同じ材料で構成されている、
    請求項１〜請求項３の何れか１項に記載の酸化物半導体素子。
  5. 前記絶縁保護層の各層のうち少なくとも２層の厚みｄ（ｋ）は、波長４００ｎｍ以上４５０ｎｍ以下の波長λのうち互いに異なる波長に基づいて、ｄ（ｋ）＝λ／４ｎ（ｋ）で表される厚みに設定されている、
    請求項１〜請求項４の何れか１項に記載の酸化物半導体素子。
  6. 請求項１〜請求項５の何れか１項に記載の酸化物半導体素子の製造方法であって、
    前記絶縁保護層の形成時又は形成後に、３００℃以下で熱処理する工程を含む、
    酸化物半導体素子の製造方法。
  7. 前記絶縁保護層の各層は、スパッタリング法で形成する、
    請求項６に記載の酸化物半導体素子の製造方法。
  8. 前記酸化物半導体層の前記絶縁保護層が配置されている側とは反対側にゲート絶縁層を介して配置されたゲート電極を有する薄膜トランジスタである、
    請求項１〜請求項５の何れか１項に記載の酸化物半導体素子。
  9. 請求項８に記載の酸化物半導体素子を備えた表示装置。
  10. 請求項８に記載の酸化物半導体素子を備えたイメージセンサ。
  11. 請求項８に記載の酸化物半導体素子を備えたＸ線センサ。
JP2013258569A 2012-12-14 2013-12-13 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置、イメージセンサ及びｘ線センサ Active JP6041796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013258569A JP6041796B2 (ja) 2012-12-14 2013-12-13 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置、イメージセンサ及びｘ線センサ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012273995 2012-12-14
JP2012273995 2012-12-14
JP2013258569A JP6041796B2 (ja) 2012-12-14 2013-12-13 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置、イメージセンサ及びｘ線センサ

Publications (2)

Publication Number Publication Date
JP2014135484A JP2014135484A (ja) 2014-07-24
JP6041796B2 true JP6041796B2 (ja) 2016-12-14

Family

ID=50934471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013258569A Active JP6041796B2 (ja) 2012-12-14 2013-12-13 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置、イメージセンサ及びｘ線センサ

Country Status (3)

Country Link
JP (1) JP6041796B2 (ja)
KR (1) KR20150074189A (ja)
WO (1) WO2014092192A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4137233B2 (ja) * 1998-05-29 2008-08-20 株式会社半導体エネルギー研究所 半導体装置
US8384077B2 (en) * 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
DE112008003898T5 (de) * 2008-06-19 2011-05-12 Hamamatsu Photonics K.K., Hamamatsu Optische Modulationseinrichtung vom Reflexions-Typ
WO2012063436A1 (ja) * 2010-11-10 2012-05-18 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ

Also Published As

Publication number Publication date
JP2014135484A (ja) 2014-07-24
KR20150074189A (ko) 2015-07-01
WO2014092192A1 (ja) 2014-06-19

Similar Documents

Publication Publication Date Title
TWI702524B (zh) 具有觸控感測器的顯示裝置
JP5540517B2 (ja) 画像表示装置
US8648361B2 (en) Organic light emitting diode display
JP5497417B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR102127248B1 (ko) 유기 ｅｌ 표시 장치 및 전자 기기
KR20180025022A (ko) 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
JP5964591B2 (ja) 有機発光表示装置とその製造方法
JP5615744B2 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
TW201306136A (zh) 場效電晶體的製造方法及場效電晶體、顯示裝置、影像感測器及ｘ射線感測器
JP2011243745A (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP5647860B2 (ja) 薄膜トランジスタおよびその製造方法
JP4637831B2 (ja) 有機エレクトロルミネッセンス素子及びその製造方法並びに表示装置
JP2007317606A (ja) 有機ｅｌ表示装置およびその製造方法
JP6121149B2 (ja) 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ
WO2016027547A1 (ja) 表示装置および電子機器
KR20150061076A (ko) 어레이기판 및 이의 제조방법
JP2010198754A (ja) 有機ｅｌ装置および有機ｅｌ装置の製造方法、ならびに電子機器
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
KR102534082B1 (ko) 표시 기판, 표시장치 및 터치패널
JP5676326B2 (ja) 電界効果型トランジスタ
JP6041796B2 (ja) 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置、イメージセンサ及びｘ線センサ
JP5169896B2 (ja) 薄膜トランジスタ及び画像表示装置
JP2014175342A (ja) 薄膜トランジスタおよび画像表示装置
WO2014103323A1 (ja) 薄膜電界効果型トランジスタ
JP5117553B2 (ja) 表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161108

R150 Certificate of patent or registration of utility model

Ref document number: 6041796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250