JP4977927B2 - 薄膜トランジスタ及びそれを用いた液晶表示装置 - Google Patents

薄膜トランジスタ及びそれを用いた液晶表示装置 Download PDF

Info

Publication number
JP4977927B2
JP4977927B2 JP2000322497A JP2000322497A JP4977927B2 JP 4977927 B2 JP4977927 B2 JP 4977927B2 JP 2000322497 A JP2000322497 A JP 2000322497A JP 2000322497 A JP2000322497 A JP 2000322497A JP 4977927 B2 JP4977927 B2 JP 4977927B2
Authority
JP
Japan
Prior art keywords
region
concentration impurity
semiconductor region
low
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000322497A
Other languages
English (en)
Other versions
JP2002134753A (ja
Inventor
賢二 世良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000322497A priority Critical patent/JP4977927B2/ja
Publication of JP2002134753A publication Critical patent/JP2002134753A/ja
Application granted granted Critical
Publication of JP4977927B2 publication Critical patent/JP4977927B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、LDD構造TFT及びそれを用いた液晶表示装置に関する。
【0002】
【従来の技術】
近年、壁掛けTVや投射型TVあるいはOA機器用ディスプレイとして液晶パネルを用いた各種液晶表示装置の開発が行われている。液晶パネルの中でもアクティブ素子である薄膜トランジスタを液晶表示装置に組み込んだアクティブマトリックス型液晶ディスプレイは、走査線数が増加してもコントラストや応答速度が低下しない等の利点から、高品位のOA機器用表示装置やハイビジョン用表示装置を実現する上で有力であり、液晶プロジェクション等の投射型液晶ディスプレイにおいては大画面表示が容易に得られる利点を有している。
【0003】
通常液晶プロジェクション用途に使用されるライトバルブ用アクティブマトリックス型液晶表示装置は、小さな素子に強力な光を入射し、TFTにより液晶をスイッチングすることにより画素毎のON/OFFを行って、透過する光を画像情報に応じて制御し、透過した光をレンズなどの光学素子を介してスクリーンに拡大投影している。
【0004】
【発明が解決しようとする課題】
しかしながら、液晶表示装置に強力な光を入射させる際、TFTの半導体活性層への入射光による影響はもちろんのこと、レンズ等の光学系からの反射光によってもTFT部のチャネル領域及びLDD領域において光励起により発生する光リーク電流が問題となっている。この問題はプロジェクタの小型化、高輝度化が進むとともにライトバルブへの入射輝度が大きく増加しており加速度的に問題となってきている。従来、このようなライトバルブ用アクティブマトリックス型液晶表示装置では、画素スイッチトランジスタとしてLDD構造TFTをもちいている。
【0005】
光リーク電流の原因は、チャネル領域及びLDD領域に光が入射したときに生成するキャリアが、ドレインもしくはソースに到達してリーク電流となる。このため単純にLDD領域の面積を縮小しても光リーク電流は低減できるが、この場合、LDD領域による電界緩和能力が低下し、電界エミッションによるリーク電流が増大する、或いは、ドレイン耐圧が低下するといった問題が発生する。このため、LDD領域を縮小するには限界がある。
【0006】
本発明の目的は、光が入射しても光リーク電流を最小限に抑えることのできる薄膜トランジスタ及びそれを用いた液晶表示装置を提供することにある。
【0007】
【課題を解決するための手段】
次に、本発明の薄膜トランジスタは、透明基板と、前記透明基板の上方に設けられた半導体領域と、前記半導体領域にチャネル長方向に互いに対向する形に設けられたソース層及びドレイン層と、前記ソース層及び前記ドレイン層の内側に互いに対向する形に設けられ前記ソース層及び前記ドレイン層よりも不純物濃度が低く、同じ導電型の低濃度不純物領域と、前記半導体領域を覆うゲート絶縁膜と、前記ゲート絶縁膜の上に設けられ前記低濃度不純物領域に挟まれた前記半導体領域のチャネル領域を覆うゲート電極とを有する薄膜トランジスタであって、前記低濃度不純物領域に、前記低濃度不純物領域よりも不純物濃度が高く、同じ導電型の高濃度不純物領域が含まれ、前記高濃度不純物領域は、前記低濃度不純物領域にあって、前記低濃度不純物領域をチャネル長方向に複数の低濃度不純物領域に分断する形状に設けられる、或いは、前記低濃度不純物領域の中にドット状に複数設けられ、前記ゲート電極は、前記低濃度不純物領域と一部重なって設けられる、というものである。
【0008】
次に、本発明の液晶表示装置は、透明基板と、前記透明基板の表面に設けられた下部遮光膜と、前記下部遮光膜の上に下地絶縁膜を介して設けられた半導体領域と、前記半導体領域にチャネル長方向に互いに対向する形に設けられたソース層及びドレイン層と、前記ソース層及び前記ドレイン層の内側に互いに対向する形に設けられ前記ソース層及び前記ドレイン層よりも不純物濃度が低く、同じ導電型の低濃度不純物領域と、前記半導体領域を覆うゲート絶縁膜と、前記ゲート絶縁膜の上に設けられ前記低濃度不純物領域に挟まれた半導体領域を覆うゲート電極とを有する薄膜トランジスタを含み、前記半導体領域の上方にあって前記ソース層と接続するデータ線と、前記半導体領域の上方にあって前記低濃度不純物領域に挟まれた前記半導体領域のチャネル領域を少なくとも覆う上部遮光膜と、前記半導体領域の上方にあって前記ドレイン層と接続する画素電極とを有する液晶表示装置であって、前記薄膜トランジスタにおいて、前記低濃度不純物領域は、前記低濃度不純物領域よりも不純物濃度が高く、同じ導電型の高濃度不純物領域を含むことを特徴とし、前記データ線は、前記低濃度不純物領域及び前記チャネル領域を少なくともチャネル長方向及びチャネル幅方向に覆う、というものである。
【0009】
【発明の実施の形態】
本発明は、LDD構造TFTを上述した構造とすることにより、チャネル及びLDD領域で光により発生したキャリアをソースあるいはドレインに到達するまえにLDD領域中に設けた高濃度不純物領域で捕獲し、実質上光リークを低減できる特徴を有する。
【0010】
次に、本発明の第1の実施形態について図1を参照して説明する。本実施形態は、LDD構造TFTの構造に関するものであり、図1(a)は、LDD構造TFTの平面図であり、図1(b)は、図1(a)の切断線A−A’における断面図である。下から順に構成要素を説明していく。
【0011】
まず、ガラス基板1の上にガラス基板1をカバーする下地絶縁膜2を形成する。これはガラス基板1からの不純物の拡散を防ぐためである。この上に薄膜トランジスタのチャネル領域となる薄膜半導体層3を形成する。薄膜半導体層3は、下地絶縁膜2の上にCVD等の方法でアモルファスシリコン膜(以下、a−Si膜と記載する)を成膜したのちに、熱処理あるいはレーザ結晶化等の方法を用いてa−Si膜を成膜良質の多結晶シリコン膜とし、この後、多結晶シリコン膜をパターニングして薄膜トランジスタの島状領域とすることにより形成される。
【0012】
続いて、薄膜半導体層3にソース・ドレイン領域4及びLDD領域5を形成してチャネル領域6を画定するが、図1に示すように、LDD領域5内にソース・ドレイン領域4と同じ高濃度不純物領域7を形成する。ここでは最もシンプルな方法により、LDD領域5を2分するように高濃度不純物領域7を設けた。この後、ゲート絶縁膜8、ゲート電極9、第1層間絶縁膜10を順次形成し、ゲート絶縁膜8及び第1層間絶縁膜10を貫通するコンタクトホール11を形成した後、アルミニウムからなるデータ線12及びドレイン電極13を形成する。
【0013】
以上のようにして形成された薄膜トランジスタのLDD領域5及びチャネル領域6に光を照射すると、LDD領域5及びチャネル領域6に光によるキャリアが生成され、これがリーク電流となり薄膜トランジスタのスイッチ特性を悪化させる。この現象は、特に、薄膜トランジスタが画素のスイッチトランジスタとして用いられる場合に問題となる。
【0014】
そこで、画素のスイッチトランジスタを構成する薄膜トランジスタの、特に、LDD領域、チャネル領域への照射光を極力低減する必要がある。強力な照射光下で使用される液晶ライトバルブ用TFT基板等ではTFTの上下を遮光し、直接光の照射は遮光される方法が採られているが、遮光パターン側面からの多重反射により侵入する光でTFTに生じるリーク電流が問題となり、遮光対策だけでなく、光が侵入してきたときの薄膜トランジスタのリーク電流の低減自体が重要となる。
【0015】
ここでは、薄膜トランジスタのLDD領域内に光で生成したキャリアを捕獲する構造を形成する。この構造は、ソース・ドレイン領域を形成するために用いる不純物ドーピングをリソグラフィ技術を用いてLDD領域内にも形成することにより得られる。
【0016】
光により生成するキャリアは、チャネル領域およびLDD領域で発生し、電界によりドレイン領域に流れ込んでリーク電流となるが、チャネル領域及びLDD領域中に形成された高濃度不純物領域より、チャネル領域で生成したキャリアは、LDD領域中の高濃度不純物領域により捕獲され、結合するため、トランジスタのリーク電流としては寄与しない。従って、高濃度不純物領域よりソース、或いは、ドレイン側に位置するLDD領域中に発生したキャリアのみがリーク電流となる。また、通常の動作においてはLDD領域中の高濃度不純物領域はフローティングとなるためオン特性に影響は与えない。
【0017】
次に、本発明の第2の実施形態について図2を参照して説明する。図2(a)は、LDD構造TFTの平面図であり、図2(b)は、図2(a)の切断線A−A’における断面図である。
【0018】
この実施形態においては、LDD領域5中の高濃度不純物領域27は複数のドット状に形成される。高濃度不純物領域27は、LDD領域5の厚さ方向全体に渡って形成されていても良いが、図2(b)に示すように、LDD領域5の厚さ方向の一部に形成されていても、光がTFTに侵入した際の光リーク電流を低減させることができる。
【0019】
次に、本発明の第3の実施形態について図3を参照して説明する。図3(a)は、LDD構造TFTの平面図であり、図3(b)は、図3(a)の切断線A−A’における断面図である。
【0020】
この実施形態においては、第1の実施形態の高濃度不純物領域7が形成されたLDD領域5に、ゲート電極29がオーバーラップして形成される。この構造により、ゲート電極29による遮光効果が大きくなり、高濃度不純物領域7の光リーク電流低減効果と併せて、光リーク電流をさらに低減することができる。また、第2の実施形態の構造に本実施形態のゲート電極構造を適用できることは言うまでもない。
【0021】
次に、本発明の第4の実施形態について図4を参照して説明する。図3(a)は、第1の実施形態のLDD構造TFTをスイッチトランジスタとして用いた液晶表示装置の1画素分の平面図であり、図4(b)は、図4(a)の切断線B−B’における断面図である。
【0022】
まず、図4(a)に示すように、ガラス基板1の上に遮光膜22が形成され、遮光膜22は、ゲート電極9(ゲート配線を含む)の下方に下地絶縁膜3及びゲート絶縁膜8を挟んで敷かれる形となる。薄膜半導体層3は、遮光膜22とゲート電極9との間にあって、その一部がゲート電極9と交差している。薄膜半導体層3の上は下から順にゲート絶縁膜8及び第1層間絶縁膜10が覆い、ゲート絶縁膜8及び第1層間絶縁膜10を貫通してソース・ドレイン領域4に達するコンタクトホール11が設けられる。コンタクトホール11にはアルミニウムからなるデータ線12及びドレイン電極13が形成され、データ線12及びドレイン電極13を第2層間絶縁膜20が覆う。この第2層間絶縁膜20の上に、所定の電位にバイアスされ、図において、太い破線で示されるブラックマトリクス14を形成してTFTの上方からの光を遮光する。図に示す1画素には、他に、画素電極、補助容量等が形成されるが、この図においては省略している。
【0023】
本実施形態では、薄膜トランジスタの上下に遮光層を有する液晶表示装置において、薄膜トランジスタが、LDD領域中、即ち、ソース・ドレイン領域及びチャネル領域を分断するLDD領域中に高濃度不純物領域を有することを特徴とする。光リーク電流の原因はチャネル領域及びLDD領域に光が入射したときに生成するキャリアがドレインもしくはソースに到達してリーク電流となる。このため、LDD領域の中間に高濃度不純物領域を設け、光の侵入により生成したキャリアがこの部分で再結合し、ドレインあるいはソースに達しないようにすることにより実質上光リーク電流の低減が実現できる。この実施形態においては、LDD長の総和が等しい従来の薄膜トランジスタと比較して、約1/2に光リーク電流を低減することができた。
【0024】
また、本実施形態においては、ゲート電極9とブラックマトリクス14との間にさらに遮光性のデータ線12を挟むことにより、TFTの活性領域への上方からの光の侵入に対する遮光効果を一層強化することができる。
【0025】
また、本実施形態の液晶表示装置では、第1の実施形態の構造の薄膜トランジスタを用いたが、これに代えて、第2、第3の実施形態の構造の薄膜トランジスタを適用できることは言うまでもない。
【0026】
【発明の効果】
以上に説明したように、本発明によれば、LDD領域を有するLDD構造TFTのLDD領域に、LDD領域と同じ導電型で不純物濃度の高い高濃度不純物領域を形成することにより、光の侵入によりチャネル領域又はLDD領域で生成したキャリアが高濃度不純物領域で再結合し、キャリアがドレインあるいはソースに達しないようにすることにより実質上光リーク電流の低減が実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態としての薄膜トランジスタの平面図及び断面図である。
【図2】本発明の第2の実施形態としての薄膜トランジスタの平面図及び断面図である。
【図3】本発明の第3の実施形態としての薄膜トランジスタの平面図及び断面図である。
【図4】本発明の第4の実施形態としての液晶表示装置の平面図及び断面図である。
【符号の説明】
1 ガラス基板
2 下地絶縁膜
3 薄膜半導体層
4 ソース・ドレイン領域
5 LDD領域
6 チャネル領域
7、27 高濃度不純物領域
8 ゲート絶縁膜
9、29 ゲート電極
10 第1層間絶縁膜
11 コンタクトホール
12 データ線
13 ドレイン電極
14 ブラックマトリクス
20 第2層間絶縁膜
22 遮光膜

Claims (6)

  1. 透明基板と、前記透明基板の上方に設けられた半導体領域と、前記半導体領域にチャネル長方向に互いに対向する形に設けられたソース層及びドレイン層と、前記ソース層及び前記ドレイン層の内側に互いに対向する形に設けられ前記ソース層及び前記ドレイン層よりも不純物濃度が低く、同じ導電型の低濃度不純物領域と、前記半導体領域を覆うゲート絶縁膜と、前記ゲート絶縁膜の上に設けられ前記低濃度不純物領域に挟まれた前記半導体領域のチャネル領域を覆うゲート電極とを有する薄膜トランジスタであって、
    前記低濃度不純物領域はチャネル長方向に複数の領域を有し、前記複数の領域の間に前記低濃度不純物領域よりも不純物濃度が高く、同じ導電型の高濃度不純物領域が設けられることを特徴とする薄膜トランジスタ。
  2. 透明基板と、前記透明基板の上方に設けられた半導体領域と、前記半導体領域にチャネル長方向に互いに対向する形に設けられたソース層及びドレイン層と、前記ソース層及び前記ドレイン層の内側に互いに対向する形に設けられ前記ソース層及び前記ドレイン層よりも不純物濃度が低く、同じ導電型の低濃度不純物領域と、前記半導体領域を覆うゲート絶縁膜と、前記ゲート絶縁膜の上に設けられ前記低濃度不純物領域に挟まれた前記半導体領域のチャネル領域を覆うゲート電極とを有する薄膜トランジスタであって、前記低濃度不純物領域に、前記低濃度不純物領域よりも不純物濃度が高く、同じ導電型の高濃度不純物領域が含まれ、
    前記高濃度不純物領域は、前記低濃度不純物領域の中にドット状に複数設けられることを特徴とする薄膜トランジスタ。
  3. 前記ゲート電極は、前記低濃度不純物領域と一部重なって設けられる請求項1又は2記載の薄膜トランジスタ。
  4. 透明基板と、前記透明基板の表面に設けられた下部遮光膜と、前記下部遮光膜の上に下地絶縁膜を介して設けられた半導体領域と、前記半導体領域にチャネル長方向に互いに対向する形に設けられたソース層及びドレイン層と、前記ソース層及び前記ドレイン層の内側に互いに対向する形に設けられ前記ソース層及び前記ドレイン層よりも不純物濃度が低く、同じ導電型の低濃度不純物領域と、前記半導体領域を覆うゲート絶縁膜と、前記ゲート絶縁膜の上に設けられ前記低濃度不純物領域に挟まれた半導体領域を覆うゲート電極とを有する薄膜トランジスタを含み、前記半導体領域の上方にあって前記ソース層と接続するデータ線と、前記半導体領域の上方にあって前記低濃度不純物領域に挟まれた前記半導体領域のチャネル領域を少なくとも覆う上部遮光膜と、前記半導体領域の上方にあって前記ドレイン層と接続する画素電極とを有する液晶表示装置であって、
    前記薄膜トランジスタにおいて、前記低濃度不純物領域はチャネル長方向に複数の領域を有し、前記複数の領域の間に前記低濃度不純物領域よりも不純物濃度が高く、同じ導電型の高濃度不純物領域が設けられることを特徴とする液晶表示装置。
  5. 透明基板と、前記透明基板の表面に設けられた下部遮光膜と、前記下部遮光膜の上に下地絶縁膜を介して設けられた半導体領域と、前記半導体領域にチャネル長方向に互いに対向する形に設けられたソース層及びドレイン層と、前記ソース層及び前記ドレイン層の内側に互いに対向する形に設けられ前記ソース層及び前記ドレイン層よりも不純物濃度が低く、同じ導電型の低濃度不純物領域と、前記半導体領域を覆うゲート絶縁膜と、前記ゲート絶縁膜の上に設けられ前記低濃度不純物領域に挟まれた半導体領域を覆うゲート電極とを有する薄膜トランジスタを含み、前記半導体領域の上方にあって前記ソース層と接続するデータ線と、前記半導体領域の上方にあって前記低濃度不純物領域に挟まれた前記半導体領域のチャネル領域を少なくとも覆う上部遮光膜と、前記半導体領域の上方にあって前記ドレイン層と接続する画素電極とを有する液晶表示装置であって、前記薄膜トランジスタにおいて、前記低濃度不純物領域は、前記低濃度不純物領域よりも不純物濃度が高く、同じ導電型の高濃度不純物領域を含み、
    前記高濃度不純物領域は、前記低濃度不純物領域の中にドット状に複数設けられることを特徴とする液晶表示装置。
  6. 前記データ線は、前記低濃度不純物領域及び前記チャネル領域を少なくともチャネル長方向及びチャネル幅方向に覆う請求項4又は5記載の液晶表示装置。
JP2000322497A 2000-10-23 2000-10-23 薄膜トランジスタ及びそれを用いた液晶表示装置 Expired - Fee Related JP4977927B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000322497A JP4977927B2 (ja) 2000-10-23 2000-10-23 薄膜トランジスタ及びそれを用いた液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000322497A JP4977927B2 (ja) 2000-10-23 2000-10-23 薄膜トランジスタ及びそれを用いた液晶表示装置

Publications (2)

Publication Number Publication Date
JP2002134753A JP2002134753A (ja) 2002-05-10
JP4977927B2 true JP4977927B2 (ja) 2012-07-18

Family

ID=18800372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000322497A Expired - Fee Related JP4977927B2 (ja) 2000-10-23 2000-10-23 薄膜トランジスタ及びそれを用いた液晶表示装置

Country Status (1)

Country Link
JP (1) JP4977927B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847835B (zh) * 2017-04-01 2019-12-27 厦门天马微电子有限公司 一种显示面板、显示面板的制备方法、以及显示装置
CN111029348A (zh) * 2020-01-02 2020-04-17 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851207A (ja) * 1994-08-05 1996-02-20 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH0955508A (ja) * 1995-08-10 1997-02-25 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
JP3581447B2 (ja) * 1995-08-22 2004-10-27 三菱電機株式会社 高耐圧半導体装置
JP4641581B2 (ja) * 1998-11-10 2011-03-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Also Published As

Publication number Publication date
JP2002134753A (ja) 2002-05-10

Similar Documents

Publication Publication Date Title
JP4179393B2 (ja) 表示装置及びその製造方法
US9559125B2 (en) Array substrate, display device, and method for manufacturing the array substrate
JP4844133B2 (ja) 半導体装置
US8247245B2 (en) Pixel structure and method for fabricating the same
US7123323B2 (en) Liquid crystal display device with conductive light shielding film and contact holes
JP3605823B2 (ja) 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置
TW200424974A (en) Liquid crystal display device
KR100375518B1 (ko) 액정디스플레이
KR100266434B1 (ko) 액티브매트릭스액정패널및그것을사용하는프로젝션시스템
JP3127619B2 (ja) アクティブマトリクス基板
JP2012069842A (ja) 表示装置
JP4692699B2 (ja) アクティブマトリクス型液晶表示装置
JP4645022B2 (ja) 薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置
JP2005045017A (ja) アクティブマトリクス基板およびそれを備えた表示装置
US20060132667A1 (en) Thin-film transistor array substrate and liquid crystal display device
KR100306801B1 (ko) 박막트랜지스터및그의제조방법
TW200307842A (en) Electro-optic device and electronic machine
JP4977927B2 (ja) 薄膜トランジスタ及びそれを用いた液晶表示装置
JP3358613B2 (ja) 液晶ライトバルブ
JP3419374B2 (ja) 液晶表示装置
JP2004271903A (ja) 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置
JP2010010161A (ja) 表示装置およびその製造方法
JP2003177389A (ja) 液晶表示装置及びその製造方法
JP3186023B2 (ja) 直視型薄膜トランジスタ液晶表示装置
JP3689505B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050314

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070911

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080612

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111110

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4977927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees