KR100538598B1 - 전기 광학 장치, 그 제조 방법, 액정 장치 및 투사형 표시 장치 - Google Patents

전기 광학 장치, 그 제조 방법, 액정 장치 및 투사형 표시 장치 Download PDF

Info

Publication number
KR100538598B1
KR100538598B1 KR10-2002-0079191A KR20020079191A KR100538598B1 KR 100538598 B1 KR100538598 B1 KR 100538598B1 KR 20020079191 A KR20020079191 A KR 20020079191A KR 100538598 B1 KR100538598 B1 KR 100538598B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
single crystal
light
liquid crystal
Prior art date
Application number
KR10-2002-0079191A
Other languages
English (en)
Other versions
KR20030048363A (ko
Inventor
가타야마시게노리
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20030048363A publication Critical patent/KR20030048363A/ko
Application granted granted Critical
Publication of KR100538598B1 publication Critical patent/KR100538598B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

SOI 구조의 MIS 트랜지스터에 있어서, 기생 바이폴러 현상 등의 기판 부유 효과를 확실히 억제할 수 있어, 전기적 특성이 우수한 전기광학 장치를 제공한다.
본 발명의 전기광학 장치(액정 라이트 밸브)는, 제 1 열팽창 계수를 가지는 석영 기판(기판 본체(10A))과, 석영 기판 상에 형성된 절연체층(하지 절연막(12))과, 절연체층 상에 형성된 제 2 열팽창 계수를 가지는 단결정 실리콘층(반도체층(1a))을 갖는 복합 기판을 한쪽의 기판으로 한 것이다. 그리고, 절연체층 상에 단결정 실리콘층을 채널 영역(1a')으로 한 TFT(30)가 형성되어, 채널 영역(1a')을 이루는 단결정 실리콘층 내에 적어도 하나의 선결함(D)이 존재하고 있다.

Description

전기 광학 장치, 그 제조 방법, 액정 장치 및 투사형 표시 장치{ELECTROOPTICAL DEVICE, METHOD FOR MANUFACTURING THE SAME, LIQUID CRYSTAL DEVICE AND PROJECTION DISPLAY DEVICE}
본 발명은, 전기 광학 장치, 액정 장치 및 투사형 표시 장치에 관한 것이며, 특히 기판 부유 효과를 충분히 억제할 수 있고, 예컨대 투사형 표시 장치에 이용하여 바람직한 액정 장치 등으로 대표되는 전기 광학 장치의 구성에 관한 것이다.
절연체층 상에 단결정 실리콘층으로 이루어지는 반도체층을 형성하여, 그 반도체층에 트랜지스터 소자 등의 반도체 디바이스를 형성하는 SOI(Silicon on Insulator) 기술은, 소자의 고속화나 저소비 전력화, 고집적화 등의 이점을 갖고 있고, 예컨대, 액정 장치 등의 전기 광학 장치에 적용하는 것이 가능하다.
그런데, 일반적인 벌크 반도체 디바이스에서는, 하지 기판을 통하여 MIS(Metal-Insulator-Silicon) 트랜지스터의 채널 영역을 소정의 전위로 고정할 수 있기 때문에, 채널 영역의 전위 변화에 의해서 일어나는 기생 바이폴러 현상 등에 의해서 소자의 내압 등의 전기적 특성을 열화시키는 일이 없다. 이것에 대해서, SOI 구조의 MIS 트랜지스터에서는, 채널 하부가 하지 절연막에 의해 완전히 분리되어 있기 때문에, 채널 영역을 상기한 바와 같이 소정의 전위로 고정할 수 없고, 채널 영역이 전기적으로 뜬 상태로 된다. (예컨대, 비특허 문헌 1을 참조.)
이 때, 드레인 영역 근방의 전계에서 가속된 캐리어와 결정 격자와의 충돌에 의한 임팩트 이온화 현상에 의해서 잉여 캐리어가 발생하고, 이 잉여 캐리어가 채널의 하부에 축적된다. 이렇게 하여, 채널 하부에 잉여 캐리어가 축적되어 채널 전위가 상승하면, 소스-채널-드레인의 NPN(N 채널형의 경우) 구조가 가끔 위의 바이폴러 소자로서 동작하기 때문에, 이상 전류에 의해 소자의 소스-드레인 사이 내압이 열화하는 등, 전기적인 특성이 악화한다고 하는 문제가 있다. 이들 채널부가 전기적으로 뜬 상태인 것에 기인하는 일련의 현상을 기판 부유 효과라고 부른다.
그래서, 종래부터, 채널 영역과 소정의 경로로 전기적으로 접속된 바디 콘택트(body contact) 영역을 마련하고, 채널 영역에 축적된 잉여 캐리어를 이 바디 콘택트 영역으로부터 뽑아서 기판 부유 효과를 억제하는 기술이 채용되고 있다.
이러한 종류의 바디 콘택트 영역을 갖는 SOI 구조의 MIS 트랜지스터를 포함하는 반도체 장치는, 예컨대 특허 문헌 1에 개시되어 있다.
(비특허문헌1) SOI의 과학
UCS 반도체 기반 기술 연구회편「SOI의 과학」REALIZE INC.
(특허문헌 1)일본 특허 공개 평성 제 9-246562 호 공보
그러나, 액정 장치 등으로 대표되는 전기 광학 장치의 화소 영역에서 사용되는 MIS 트랜지스터에 바디 콘택트 영역을 마련하면, 각 MIS 트랜지스터의 점유 면적이 커지기 때문에 화소의 집적도를 올리는 것이 어렵게 되어, 특히 투과형 액정 장치의 경우, 개구율이 작게 되어 버린다고 하는 문제가 있었다. 또한, 화소 영역 이외의 주변 구동 회로에 있어서도, 바디 콘택트 영역을 마련하면 집적화가 어렵게 되어, 장치의 주연부(액자 부분)가 커져, 소형화를 도모할 수 없다고 하는 문제가 있었다.
또한, 투사형 표시 장치 등의 전자 기기에 이용되는 전기 광학 장치에 있어서는, 광원으로부터의 강한 광이 화소 트랜지스터의 채널 영역이나 LDD(Lightly Doped Drain) 영역에 입사하면, 광 여기(勵起)로 캐리어가 발생하여 화소 축적 용량으로부터 전하가 누설하는 결과, 깜빡거림 등의 표시얼룩의 원인으로 되어 버린다.
본 발명은, 상기의 과제를 해결하기 위해서 이루어진 것으로서, SOI 구조의 MIS 트랜지스터를 갖춘 전기 광학 장치에 있어서, 기생 바이폴러 현상 등의 기판 부유 효과를 확실히 억제할 수 있어, 전기적 특성이 우수한 액정 장치 등의 전기 광학 장치의 제공을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 전기 광학 장치는, 제 1 열팽창 계수를 가지는 지지 기판과, 해당 지지 기판 상에 형성된 절연체층과, 해당 절연체층 상에 형성된 상기 제 1 열팽창 계수와 다른 제 2 열팽창 계수를 가지는 단결정 반도체층을 갖는 복합 기판을 갖춘 전기 광학 장치에 있어서, 상기 절연체층 상에 상기 단결정 반도체층을 채널 영역으로 한 박막 트랜지스터가 형성되고, 상기 채널 영역을 이루는 상기 단결정 반도체층내에 적어도 하나의 선결함이 존재하고 있는 것을 특징으로 한다.
본 발명자는, 제 1 열팽창 계수를 가지는 지지 기판과 절연체층을 통해서 접합된 제 2 열팽창계수를 가지는 단결정 반도체층을 갖는 복합 기판, 소위 SOI 기판을 구비한 전기 광학 장치에 있어서, 다른 열팽창 계수를 갖는 지지 기판과 단결정 반도체층을 접합했을 때에 왜곡이 발생하고, 단결정 반도체층에 다수의 선결함(전위, dislocation 라고도 말한다)이 발생하는 것에 착목했다. 일반적으로, 선결함은 트랜지스터의 p-n 접합의 누설 전류를 증대시켜, 소수 캐리어 수명을 열화시킨다고 하는 점에서 전기적 특성에 악영향을 부여하는 것으로 알려져 있다. 그러나, 본 발명자는, SOI 구조의 MIS 트랜지스터에 있어서 임팩트 이온화에 의해서 발생하는 채널 영역의 잉여 캐리어에 대하여는, 이러한 종류의 선결함이 잉여 캐리어의 재결합 중심으로서 동작하고, 잉여 캐리어를 포착하여 소실시킬 수 있는 것을 보아, 본 발명의 구성에 도달하였다.
즉, 본 발명의 전기 광학 장치에 의하면, 절연체층 상에 단결정 반도체층을 채널 영역으로 한 박막 트랜지스터(Thin Film Transistor, 이하, TFT라 약기한다)가 형성되어 있고, TFT의 채널 영역을 이루는 단결정 반도체층 내에 적어도 하나의 선결함이 존재하고 있기 때문에, 선결함이 잉여 캐리어의 재결합 중심으로서 동작함으로써 잉여 캐리어의 축적이 방지되고, 바디 콘택트를 만드는 일없이, 기판 부유 효과를 억제할 수 있다. 그 결과, 높은 개구율을 유지한 뒤에 전기적 특성이 우수한 전기 광학 장치를 실현할 수 있다. 또한, LDD 구조를 가지는 TFT에 있어서는, 게이트 전극에서 차광할 수 없는 LDD 영역에 광이 입사하여 광 여기로 캐리어가 발생하는 일이 있더라도, 선결함으로 이루어지는 재결합 중심에 의해 누설 전류가 흐르는 것을 방지할 수 있다.
상기 지지 기판이나 단결정 반도체층의 구체예로서는, 예컨대, 지지 기판으로서 유리 기판이나 석영 기판을 이용할 수 있다. 또한, 단결정 반도체층으로서 단결정 실리콘층을 이용할 수 있다.
통상, 유리의 선팽창 계수는 3×10-6∼10×10-6/K 정도, 석영의 선팽창 계수는 5.5×10-7/K 정도, 실리콘의 선팽창 계수는 2.6×10-6/K 정도이기 때문에, 유리 기판이나 석영 기판과 단결정 실리콘층을 접합한 복합 기판으로 한 경우, 단결정 실리콘의 (111)면을 따라 격자 형상의 선결함(Line Defect)을 도입할 수 있다. 특히 석영 기판과 단결정 실리콘층의 조합(SOQ(Silicon on Quartz) 기판)에 있어서는, 선팽창 계수의 차이가 커지기 때문에, 다수의 격자 형상의 선결함이 확실히 도입되어, 본 발명에 바람직한 것으로 할 수 있다.
또한, 본 발명의 전기 광학 장치에 있어서, 복수의 화소로 이루어지는 표시부와 이 표시부를 구동하기 위한 주변 구동 회로부를 갖고, 상기 TFT를 상기 표시부와 상기 주변 구동 회로부 양쪽에 이용하는 것이 바람직하다.
상술한 바와 같이, 본 발명의 TFT에 의하면, 바디 콘택트 영역을 마련할 필요가 없어지기 때문에, 개구율이 높은 표시부가 얻어짐과 동시에, 주변 구동 회로부의 점유 면적을 작게 할 수 있어, 장치의 협케이싱화, 소형화를 도모할 수 있다.
본 발명의 다른 전기 광학 장치는, 제 1 열팽창 계수를 가지는 지지 기판과, 당해 지지 기판 상에 형성된 절연체층과, 당해 절연층 상에 형성된 상기 제 1 열팽창 계수와 다른 제 2 열팽창 계수를 가지는 단결정 반도체층을 갖는 복합 기판을 구비한 전기 광학 장치에 있어서, 상기 절연체층 상에 상기 단결정 반도체층을 채널 영역으로 한 박막 트랜지스터가 형성되고, 상기 채널 영역을 이루는 상기 단결정 반도체층 내에 적어도 하나의 결정 결함이 존재하고 있는 것을 특징으로 한다.
위에서는, SOI 기판에 있어서 통상 발생하기 쉬운 선결함을 예로 들어 설명했지만, 잉여 캐리어의 재결합 중심으로서 일하고, 잉여 캐리어를 포착하여 소실시키는 작용을 가지는 것은「선결함」으로 한정되는 것이 아니라, 예컨대 빈 구멍, 자기 격자간 원자 등의 내인성 점결함, 치환 불순물 원자, 격자간 불순물 원자, 다이 본드 등의 외인성 점결함 등의「점결함」, 적층 결함, 입계 등의「면결함」, 석출물, 보이드 등의「본체 결함」등, 다른 결정 결함도 마찬가지의 작용을 갖고 있다. 따라서, 이러한 종류의 결정 결함을 TFT의 채널 영역을 이루는 단결정 반도체층 내에 도입함으로써 잉여 캐리어의 축적이 방지되고, 바디 콘택트를 만드는 일없이, 기판 부유 효과를 억제할 수 있다.
본 발명의 액정 장치는, 상기 본 발명의 전기 광학 장치에 있어서의 상기 복합 기판을 제 1 기판으로 하고, 당해 제 1 기판과 제 2 기판 사이에 액정층이 유지되어 있는 액정 장치에 있어서, 상기 제 1 기판에는, 매트릭스 형상으로 배치되어 상기 액정층에 전압을 인가하는 화소 전극과, 당해 화소 전극에 전기적으로 접속되고, 상기 단결정 반도체층으로 이루어지는 채널 영역을 갖는 TFT와, 당해 TFT보다도 상기 액정층 측에 배치된 차광막과, 상기 TFT보다도 상기 액정층 측에 배치되어 상기 TFT와 전기적으로 접속되고, 차광성을 갖고, 상기 차광막과 교차하는 데이터선이 구비된 것을 특징으로 한다.
상기 본 발명의 액정 장치에 있어서는, 상기 본 발명의 전기 광학 장치에 있어서의 상기 복합 기판을 제 1 기판으로 하고 있기 때문에, 기판 부유 효과를 억제할 수 있어, 높은 개구율을 유지한 뒤에 전기적 특성이 우수한 액정 장치를 실현할 수 있다. 또한, 데이터선이 차광성을 갖고, TFT보다도 액정층측에서 데이터선과 차광막이 교차하고 있기 때문에, TFT를 구성하는 채널 영역은 데이터선과 차광막에 의하여 2중으로 차광되게 된다.
따라서, 본 발명의 액정 장치에 의하면, 데이터선 및 차광막이 배치된 측을 입사광(예컨대, 프로젝터 용도의 경우의 투사광 등)이 입사하는 측을 향해서 배치함으로써, TFT의 채널 영역을 2중으로 입사광으로부터 차광할 수 있다. 이 때, 데이터선 및 차광막에 의해서 얻어지는 차광성은, 예컨대, 막두께와의 관계로 광을 약간 투과해 버리는 (예컨대 0.1% 정도의 투과율을 가짐) 데이터선과, 마찬가지로 막두께와의 관계로 광을 약간 투과해 버리는 (예컨대 0.1% 정도의 투과율을 가짐) 차광막을 이용했다고 해도, 둘다에 의해서 2중으로 차광됨으로써, 상당히 높은 차광성(예컨대, 0.00001∼0.000001% 정도의 투과율)이 얻어진다.
더구나, 본 발명의 액정 장치에 있어서는, 데이터선이 차광성을 갖는 것이기 때문에, 기판면에 수직인 광뿐만이 아니라, 데이터선을 따르는 방향으로 경사진 경사광도, TFT의 채널 영역에 침입하는 것은 곤란해진다. 또한, 본 발명의 액정 장치에 있어서는, 차광막의 본선 부분을 따르는 방향(즉 데이터선에 교차하는 방향)으로 경사진 경사광도, 차광막의 존재에 의해, TFT의 채널 영역에 침입하는 것은 곤란하다. 강한 광원으로부터의 강력한 입사광은, 기판면에 수직인 광이 주가 되며, 이러한 경사광은 예컨대 액정 장치내의 내면 반사나 다중 반사를 수반하는 비교적 저강도의 광이기 때문에, 기판면에 대하여 기울어진 광을 차광하기 위해서는, 기판면에 수직인 광을 차광할 정도의 차광 성능은 필요로 하지 않는다. 따라서, 기판면에 대하여 비스듬하게 진입하는 광은, 데이터선 및 차광막에 의해서 (한겹이더라도) 상당히 유효하게 차광된다. 그 결과, 강한 광원을 이용한 경우에도, TFT의 채널 영역에 입사광이 입사하는 것에 기인하는 광 누설 전류에 의해서, 트랜지스터 특성의 열화가 발생하는 것을 효과적으로 막을 수 있다.
또한, 본 발명의 액정 장치에 있어서는, 차광층 및 데이터선에 의해서, 화상 표시 영역에서 발광이 발생하여, 콘트라스트비가 저하하는 것을 방지할 수도 있다.
따라서, 차광층 및 데이터선에 의해서, 각 화소의 개구 영역을 규정하는 것도 가능해지고, 예컨대, 블랙 스트라이프(BS)로 불리는 차광막이나 블랙 매트릭스(BM)로 불리는 차광막 등의 대향 기판에 마련되는 일반적인 차광막을 생략하는 것도 가능해진다. 추가로, 본 발명의 액정 장치에 있어서의 차광층 및 데이터선은, 상기 대향 기판에 마련되는 일반적인 차광막과 비교하여, TFT에 비교적 근접하게 마련되기 때문에, 불필요하게 차광 영역을 넓히는 것을 피하는 수 있어, 각 화소의 개구 영역을 불필요하게 좁히는 것은 없다.
이와 같이, 본 발명의 액정 장치에 의하면, 차광막의 막두께 증가를 억제하면서, 높은 내광성에 의해 TFT의 광 누설에 의한 특성 열화가 저감되어, 더구나 콘트라스트비가 높은 고품질의 화상 표시가 가능하고, 또한 개구율의 저감을 억제하면서, 내구성이 우수한 액정 장치를 실현할 수 있다.
또한, 상기의 액정 장치에 있어서, 상기 차광막은, 광 흡수층과 차광층을 갖고, 상기 TFT에 면하는 쪽에 광 흡수층이 적층되어 있는 것이 바람직하다.
이 구성에 의하면, 차광막이 광 흡수층과 차광층을 갖고, TFT에 면하는 쪽에 광 흡수층이 적층되어 있기 때문에, 제 2 기판측에서 TFT의 도움없이 차광층에 도달하는 광(즉, 액정 장치의 이면 반사광이나, 복수의 액정 장치를 라이트 밸브로서 구성한 복판식의 프로젝터에 있어서 다른 액정 장치로부터 출사된 합성 광학계를 뚫고 나오는 광 등의 복귀광)을, 광 흡수층에 의해서 흡수할 수 있다. 따라서, 차광막의 외면측(TFT에 면하는 쪽과 반대측)으로부터 입사하는 입사광을 차광함과 동시에, 차광막의 내면측(TFT에 면하는 쪽)에서 발생하는 내면 반사광을 저감할 수 있다. 이 결과, TFT의 채널 영역에 도달하는 광을 더욱더 저감할 수 있다.
또한, 상기의 액정 장치에 있어서는, 상기 차광막의 상기 TFT에 면하는 쪽에는, 상기 화소 전극과 상기 TFT를 전기적으로 접속하는 중계 도전막이 유전체층을 거쳐서 형성되고, 상기 차광막 및 상기 중계 도전막은, 용량 전극으로서 기능하여 유지 용량을 구성하는 것이 바람직하다.
이러한 액정 장치에서는, 차광막은, 차광 기능 뿐만 아니라, 유지 용량의 용량 전극으로서도 기능하기 때문에, 전체로서 차광막의 막두께 증가를 억제하면서, 또한 차광막 및 축적 용량을 별도로 만들어 넣은 경우와 비교하여, 기판상의 적층 구조 및 제조 공정이 복잡화하는 것을 효과적으로 막을 수 있다.
본 발명의 투사형 표시 장치는, 광원과, 상기 광원으로부터의 광을 변조하는 상기 본 발명의 액정 장치로 이루어지는 광 변조 수단과, 상기 광 변조 수단에 의해 변조된 광을 투사하는 투사 수단을 구비한 것을 특징으로 한다.
본 발명의 투사형 표시 장치는, 상기 본 발명의 액정 장치로 이루어지는 광 변조 수단을 구비하고 있기 때문에, 고휘도의 광원을 이용한 경우라도 광 누설 전류 등에 의한 전기적 특성의 열화가 억제되고, 표시 품질이 우수한 투사형 표시 장치를 실현할 수 있다.
이하, 본 발명의 일실시예를 도 1∼도 8을 참조하여 설명한다.
본 실시예에서는, 본 발명의 전기 광학 장치의 일례로서, 투사형 표시 장치의 광 변조 수단으로서 이용하는 액정 라이트 밸브(액정 장치)의 예를 들어 설명한다. 본 실시예의 액정 라이트 밸브는 액티브 매트릭스 방식의 액정 패널이고, 소자 기판측에 SOQ 기판을 사용하고 있다.
도 1은 본 발명의 전기 광학 장치의 일례인 액정 라이트 밸브의 개략구성도이고, 도 2는 도 1의 H-H'선에 따르는 단면도이고, 도 3은 액정 라이트 밸브를 구성하는 매트릭스 형상으로 형성된 복수의 화소의 등가 회로도이고, 도 4는 복수의 화소군의 평면도이고, 도 5는 도 4의 A-A'선에 따르는 단면도이고, 도 6은 TFT의 부분만을 취하여 나타내는 단면도이고, 도 7은 액정 라이트 밸브를 제작하기 위한 접합 기판을 나타내는 평면도이다. 또, 각 도면에 있어서는, 각 층이나 각부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
(액정 라이트 밸브의 전체 구성)
본 실시예의 액정 라이트 밸브(1)의 구성은, 도 1 및 도 2에 도시하는 바와 같이, TFT 어레이 기판(10)상에, 밀봉재(52)가 대향 기판(20)의 둘레를 따르도록 마련되어 있고, 그 내측에 병행되어 액자로서의 차광막(53)(주변 구획)이 마련되어 있다. 밀봉재(52)의 외측의 영역에는, 데이터선 구동 회로(201) 및 외부 회로 접속 단자(202)가 TFT 어레이 기판(10)의 1변을 따라 마련되어 있고, 주사선 구동 회로(104)가 이 1변에 인접하는 2변을 따라 마련되어 있다.
또한, TFT 어레이 기판(10)의 남는 1변에는, 화상 표시 영역의 양측에 마련된 주사선 구동 회로(104) 사이를 접속하기 위한 복수의 배선(105)이 마련되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 1개소에는, TFT 어레이 기판(10)과 대향 기판(20) 사이에 전기적 도통을 만들기 위한 상하 도통재(106)가 마련되어 있다. 그리고, 도 2에 도시하는 바와 같이, 도 1에 나타낸 밀봉재(52)와 거의 같은 윤곽을 가지는 대향 기판(20)이 밀봉재(52)에 의해 TFT 어레이 기판(10)에 고착되어 있고, TFT 어레이 기판(10)과 대향 기판(20) 사이에 TN 액정(50)이 봉입되어 있다. 또한, 도 1에 나타내는 밀봉재(52)에 마련된 개구부는 액정 주입구(52a)이며, 봉지재(25)에 의해서 봉지되어 있다.
(TFT 어레이 기판의 구성)
도 3에 있어서, 본 실시예에 있어서의 액정 라이트 밸브(1)의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에는 각기, 화소 전극(9)과 당해 화소 전극(9)을 스위칭 제어하기 위한 TFT(30)가 형성되어 있고, 화상 신호가 공급되는 데이터선(6a)이 TFT(30)의 소스 영역에 전기적으로 접속되어 있다.
데이터선(6a)에 기입하는 화상 신호(S1, S2,…, Sn)는, 이 순서대로 선순차적으로 공급하더라도 상관없고, 서로 인접하는 복수의 데이터선(6a)끼리에 대하여, 그룹마다 공급하도록 하여도 좋다.
또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로 주사선(3a)에 펄스적으로 주사 신호(G1, G2,…, Gm)를 순서대로 선순차적으로 인가하도록 구성되어 있다. 화소 전극(9)은, TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 함으로써, 데이터선(6a)으로부터 공급되는 화상 신호(S1, S2,…, Sn)를 소정의 타이밍으로 기입한다. 화소 전극(9)을 거쳐서 액정에 기입된 소정 레벨의 화상 신호(S1, S2,…, Sn)는, 대향 기판(20)에 형성된 공통 전극(후술함) 사이에서 일정 기간 유지된다. 여기서, 유지된 화상 신호가 누설하는 것을 막기 위해서, 화소 전극(9)과 공통 전극 사이에 형성되는 액정 용량과 병렬로 축적 용량(70)이 마련되어 있다.
도 4에 도시하는 바와 같이, TFT 어레이 기판(10)상에, 직사각형 형상의 복수의 화소 전극(9)(점선부(9A)에 의해 윤곽이 나타내여지고 있다)이 매트릭스 형상으로 마련되어 있고, 화소 전극(9)의 종횡의 경계를 각각 따라 데이터선(6a) 및 주사선(3a)이 마련되어 있다. 또한, TFT(30)을 구성하는 반도체층(1a) 중, 도 4의 우측 상의 사선 영역으로 나타낸 채널 영역(1a')에 대향하도록 주사선(3a)이 배치되어 있고, 주사선(3a)은 그대로 TFT(30)의 게이트 전극으로서 기능한다. 또, TFT(30)의 상세한 구조에 관해서는 후술한다.
도 4 및 도 5에 도시하는 바와 같이, 본 실시예에서는, 축적 용량(70)은, TFT(30)의 고농도 드레인 영역(1e)과 화소 전극(9)이 전기적으로 접속된 화소 전위측 용량 전극으로서의 중계 도전막(71a)과, 고정 전위측 용량 전극으로서의 용량선(300)의 일부가, 유전체막(75)을 거쳐서 대향 배치되는 것에 의해 형성되어 있다.
또한, 축적 용량(70)은, 차광막으로서의 기능도 갖고 있다. 중계 도전막(71a)은, 도전성의 폴리 실리콘막 등으로 이루어지고, 용량선(300)을 구성하는 제 2 막(73)과 비교하여 광 흡수성이 높고, 제 2 막(73)과 TFT(30) 사이에 배치된 광 흡수층으로서의 기능을 가진다. 또한, 중계 도전막(71a)은, 화소 전극(9)과 TFT(30)와의 도통을 중계하는 기능을 갖는다.
또한, 용량선(300)은, 제 1 막(72)과 제 2 막(73)이 적층 형성된 다층막으로 이루어지고, 그 자체가 차광막으로서 기능하는 것이다. 제 1 막(72)은, 제 2 막(73)과 TFT(30) 사이에 배치된 광 흡수층으로서의 기능을 갖고, 예컨대, 막두께 50nm∼150nm 정도의 도전성의 폴리 실리콘막이나 비정질 실리콘막, 단결정 실리콘막 등으로 구성된다. 또한, 제 2 막(73)은, TFT(30)의 상측에 있어서 입사광으로부터 TFT(30)를 차광하는 차광층으로서의 기능을 가지고, 예컨대, 막두께 150nm 정도의 Ti, Cr, W, Ta, Mo, Pb 등의 고융점 금속중 적어도 하나를 포함한다, 금속 단체, 합금, 금속 실리사이트, 폴리 실리사이드나, 이들을 적층한 것, 또는, Al 등의 고융점 금속이 아닌 금속 등으로 이루어진다. 또, 제 2 막(73)은 도전성을 가질 필요는 없지만, 도전성을 갖는 재료에 의해서 형성하면, 용량선(300)을 더욱더 저 저항화할 수 있다.
또한, 중계 도전막(71a)과 용량선(300) 사이에는, 도 5에 도시하는 바와 같이, 유전체막(75)이 배치되어 있다. 유전체막(75)은, 예컨대, 막두께 5∼200nm 정도의 비교적 얇은 산화 실리콘막이나, 질화 실리콘막, 질화 산화막, 또는 그들의 적층막으로 구성된다. 또, 유전체막(75)은, 축적 용량(70)을 증대시키는 관점에서, 막의 신뢰성이 충분히 얻어지는데 있어서 얇을수록 좋다.
또한, 용량선(300)은, 평면적으로 보아, 주사선(3a)을 따라 스트라이프 형상으로 연장하는 본선 부분을 포함하고, 이 본선 부분으로부터 TFT(30)에 겹치는 개소가, 도 4중 상하로 돌출하고 있다. 그리고, 도 4중, 세로 방향으로 각기 연장하는 데이터선(6a)과 가로 방향으로 각기 연장하는 용량선(300)이 교차하는 영역에, TFT 어레이 기판(10)상에 있어서의 TFT(30)가 배치되어 있다. 즉, TFT(30)은, 대향 기판(20)측에서 보아, 데이터선(6a)과 용량선(300)에 의해 2중으로 덮어져 있다. 그리고, 서로 교차하는 데이터선(6a)과 용량선(300)에 의해, 평면적으로 보아 격자 형상의 차광층이 구성되어 있고, 각 화소의 개구 영역을 규정하고 있다.
또한, TFT 어레이 기판(10)상에 있어서의 TFT(30)의 하측에는, 상술한 제 2 막(73)과 마찬가지의 재질 등으로 이루어지는 하측 차광막(11a)이 격자 형상으로 마련되어 있다.
하측 차광막(11a)은, 용량선(300) 및 데이터선(6a)의 폭보다도 좁게 형성되고, 용량선(300) 및 데이터선(6a)보다도 1회 작게 형성되어 있다. 그리고, TFT(30)의 채널 영역(1a)은, 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)과의 접합부를 포함하여, 하측 차광막(11a)의 교차 영역내에 위치한다. 또, 하측 차광막(11a)의 내면에는, 광 흡수층을 마련하여도 좋다.
또한, 용량선(300)은, 화소 전극(9)이 배치된 화상 표시 영역에서 그 주위에 연장되어 마련되어, 정전위원과 전기적으로 접속되어, 고정 전위로 된다. 또한, 하측 차광막(11a)에 관해서도, 그 전위 변동이 TFT(30)에 대하여 악영향을 미치게 하는 것을 피하기 위해서, 용량선(300)과 같이, 화상 표시 영역에서 그 주위에 연장하여 마련하여 정전위원에 접속하면 좋다.
도 4 및 도 5에 도시하는 바와 같이, 데이터선(6a)은 콘택트 홀(81)을 거쳐서 중계 접속용의 중계 도전막(71b)에 접속되어 있고, 중계 도전막(71b)은 콘택트 홀(82)을 거쳐서 예컨대 폴리 실리콘막으로 이루어지는 반도체층(1a) 중 고농도 소스 영역(1d)에 전기적으로 접속되어 있다. 또한, 화소 전극(9)은, 중계 도전막(71a)을 중계함으로써, 콘택트 홀(83) 및 콘택트 홀(8)을 거쳐서 반도체층(1a) 중의 고농도 드레인 영역(1e)과 전기적으로 접속되어 있다. 또, 중계 도전막(71b)은, 중계 도전막(71a)과 동일막으로부터 동시 형성된다.
또한, 주사선(3a) 상에는, 고농도 소스 영역(1d)으로 통하는 콘택트 홀(82) 및 고농도 드레인 영역(1e)으로 통하는 콘택트 홀(83)이 각각 개방된 제 1 층간 절연막(41)이 형성되어 있다. 제 1 층간 절연막(41)상에는 중계 도전막(71a, 71b) 및 용량선(300)이 형성되어 있고, 이들 위에는, 중계 도전막(71a 및 71b)으로 각기 통하는 콘택트 홀(81) 및 콘택트 홀(8)이 각각 개방된 제 2 층간 절연막(42)이 형성되어 있다. 또한, 제 2 층간 절연막(42) 상에는, 데이터선(6a)이 형성되어 있고, 이들 위에는, 중계 도전막(71a)으로 통하는 콘택트 홀(8)이 형성된 제 3 층간 절연막(43)이 형성되어 있다. 화소 전극(9)은, 이와 같이 구성된 제 3 층간 절연막(43)의 상면에 마련되어 있다.
도 4 및 도 5에 도시하는 바와 같이, 본 실시예의 액정 라이트 밸브(1)는, 투명한 석영 기판을 기판 본체(10A)로 하는 TFT 어레이 기판(10)과, 이것에 대향 배치되는 투명한 대향 기판(20)을 구비하고 있다. TFT 어레이 기판(10)에는 인듐 주석 산화물(Indium Tin Oxide, 이하, ITO로 약기한다) 등의 투명 도전막으로 이루어지는 화소 전극(9)이 마련되어 있고, 그 상측에는 연마 처리 등의 소정의 배향 처리가 실시된 배향막(16)이 마련되어 있다. 배향막(16)은, 예컨대, 폴리이미드막 등의 유기막으로 이루어진다. 또한, TFT 어레이 기판(10)의 기판 본체(10A)의 액정층(50)과 반대측에는, 편광자(17)가 마련되어 있다.
다른쪽, 대향 기판(20)에는, 기판 본체(20A) 상의 전면에 걸쳐 공통 전극(21)이 마련되고, 공통 전극(21)의 하측에는, 연마 처리 등의 소정의 배향 처리가 실시된 배향막(22)이 마련되어 있다. 공통 전극(21)도 화소 전극(9)과 마찬가지로, 예컨대 ITO 막 등의 투명 도전성막으로 이루어진다. 또한 배향막(22)은, 폴리이미드막 등의 유기막으로 이루어진다. 또한, 대향 기판(20)의 기판 본체(20A)의 액정층(50)과 반대측에는, 편광자(24)가 형성되어 있다.
이와 같이 구성되어, 화소 전극(9)과 공통 전극(21)이 대면하도록 배치된 TFT 어레이 기판(10)과 대향 기판(20) 사이에는, 밀봉재(52)에 의해 둘러싸인 공간에 액정이 봉입되어, 액정층(50)이 형성된다. 액정층(50)은, 화소 전극(9)으로부터의 전계가 인가되어 있지 않은 상태에서, 배향막(16, 22)에 의해 소정의 배향 상태를 취한다. 또한, 액정층(50)은, 예컨대 일종 또는 수종류의 네마틱 액정을 혼합한 액정으로 이루어진다. 또한, TFT(30) 밑에는 하지 절연막(12)이 마련되어 있다. 하지 절연막(12)은, 하측 차광막(11a)에서 TFT(30)를 절연하는 기능외에, TFT 어레이 기판(10)의 전면에 형성함으로써, TFT 어레이 기판(10)의 표면의 연마시에 있어서의 거칠음이나, 세정후에 남는 오염 등으로 TFT(30)의 특성 변화를 방지하는 기능을 갖는다.
(TFT의 구성)
도 5에 도시하는 바와 같이, TFT(30)은 LDD 구조를 갖고 있고, 주사선(3a), 당해 주사선(3a)에서의 전계에 의해 채널이 형성되는 반도체층(1a)의 채널 영역(1a'), 주사선(3a)과 반도체층(1a)을 절연하는 게이트 절연막을 포함하는 절연 박막(2), 반도체층(1a)의 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c), 반도체층(1a)의 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 구비하고 있다.
본 실시예의 경우, 반도체층(1a)은, 하지 절연막(12)에 접하는 면이(100)면으로 된 단결정 실리콘층으로 구성되어 있다. 그리고 도 6에 도시하는 바와 같이, 반도체층(1a)에는, 채널 영역(1a'), 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c), 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)에 걸쳐 단결정 실리콘의 (111) 결정면을 따라 연장하는 복수의 선결함 (D)이 도입되어 있다. 인접하는 선결함(D) 사이의 피치는 랜덤하다. 또, 도 6에서는 다수의 선결함(D)이 도입되어 있지만, 채널 영역(1a')에 랜덤한 피치의 적어도 1개의 선결함이 존재하면 좋다.
본 실시예에 있어서의 TFT 어레이 기판(10)에는, 석영 기판과 단결정 실리콘 기판이 절연층을 거쳐서 접합될 수 있었던 SOQ 기판(복합 기판)이 이용되고 있다. 접합시에는, 예컨대, 단결정 실리콘 기판상에 실리콘 산화막을 형성한 뒤에 석영 기판과 접합하더라도 좋고, 석영 기판과 단결정 실리콘 기판의 양쪽에 실리콘 산화막을 형성한 뒤에 실리콘 산화막끼리를 접촉시켜 접합하도록 하여도 좋다. 어떻게 하던 간에, 석영의 선팽창 계수가 5.5×10-7/K 정도, 실리콘의 선팽창 계수가 2.6×10-6/K 정도로 크게 다르기 때문에, 도 7에 도시하는 바와 같이, 가공전(단결정 실리콘층의 패터닝전)의 SOQ 기판(40)의 상태에서는, 단결정 실리콘층 상에 랜덤한 피치를 갖는 격자 형상의 선결함(D)(Line Defect)을 도입할 수 있다.
예컨대 TFT 어레이 기판(10) 중, 최소 사이즈의 P 채널 트랜지스터의 게이트 길이가 2㎛, 게이트 폭이 5㎛였다고 하고, 최소 사이즈의 N 채널 트랜지스터의 게이트 길이가 4㎛, 게이트 폭이 5㎛ 였다고 하면, TFT 어레이 기판(10)상의 최소 사이즈의 트랜지스터는, 게이트 길이가 2㎛, 게이트 폭이 5㎛인 트랜지스터로 된다. 이 경우, 피치가 이들 채널 폭, 채널 길이 중 어느 하나 큰 쪽의 치수 미만으로 된다, 즉 피치가 5㎛ 미만으로 되도록 선결함(D)을 도입하면, 확률적으로 TFT 어레이 기판(10)상의 모든 TFT의 채널 영역에 적어도 1개의 선결함이 도입되게 된다.
(SOQ 기판의 구성)
여기서, 본 실시예에 이용할 수 있는 차광층을 구비한 SOQ 기판의 3개의 구체적인 구성예에 대하여 설명한다.
(제 1 구성예)
도 8 및 도 9는 제 1 구성예에 있어서의 SOQ 기판의 작성 방법을 도시하는 도면이다.
이 SOQ 기판의 제조 프로세스를 상세히 설명한다. 우선, 도 8(a)에 도시하는 바와 같이, 투명한 석영 기판으로 이루어지는 지지 기판(91)에 차광층(94)을 형성한다. 다음에, 도 8(b)에 도시하는 바와 같이, 차광층(94)의 위에 포토 레지스트 패턴(113)을 형성한다. 다음에, 도 8(c)에 도시하는 바와 같이, 포토 레지스트 패턴(113)을 마스크로서 차광층(94)의 에칭을 실행하여, 트랜지스터 형성 영역 이외의 차광층(94)을 드라이 에칭하여 제거하고, 에칭 후의 포토 레지스트 패턴(113)을 박리한다. 다음에, 도 8(d)에 도시하는 바와 같이, 차광층(94)과 그 위에 형성되는 단결정 실리콘층 사이의 절연을 확보하기 위해서, 절연층(95)을 퇴적한다. 이 절연층(95)에는 실리콘 산화막을 이용했다. 이 실리콘 산화막은, 예컨대 스퍼터링법, 또는 TEOS(테트라에티올실리게이트)를 이용한 플라즈마 CVD 법에 의해 형성할 수 있다.
절연층(95)은, 차광층(94)의 피복 단차를 연마에 의해서 평탄화하더라도 차광층(94)상에 단결정 실리콘층(92)과의 충분한 절연성을 확보할 수 있는 막두께로 한다. 구체적으로는 절연층(95)은, 차광층(94)의 막두께에 대하여 500∼1000nm 정도 대부분 퇴적하는 것이 좋다. 본 구성예에 있어서는 차광층(94)의 막두께 400nm에 대하여, 실리콘 산화막을 TEOS의 플라즈마 CVD에 의해 1000nm 퇴적시켰다. 이렇게 해서 얻어진 차광층 부착 지지 기판은, 기판 표면이 차광층(94)의 유무에 따라 요철로 되어 있기 때문에, 이대로 단결정 실리콘 기판과 접착을 실행하면 요철의 단차 부분에 보이드(공간)가 형성되어, 접합했을 때에 접합 강도의 불균일이 발생해 버린다.
이 때문에, 도 9(e)에 도시하는 바와 같이, 차광층(94)을 형성한 지지 기판의 표면을 글로벌하게 연마하여 평탄화한다. 연마에 의한 평탄화의 방법으로서는, CMP(화학적 기계 연마)법을 이용했다. CMP에서는, 차광층(94)상에서의 절연층(95)의 연마량을 차광층(94)의 막두께보다도 200∼700nm 정도 조금 많게 설정하는 것이 좋다. 이 조건으로 CMP 처리를 행하는 것에 의해 차광층 패턴 단부의 단차를 3nm 이하까지 작게 할 수 있기 때문에, 단결정 실리콘 기판 접합시에도 기판 전면에 균일한 접합 강도가 얻어진다. 다음에 도 9(f)에 도시하는 바와 같이, 차광층을 형성한 지지 기판과 단결정 실리콘 기판(120)의 접합을 실행한다.
접합에 이용하는 단결정 실리콘 기판(120)은, 두께 300㎛이며, 그 표면을 미리 0.05∼0.8㎛ 정도 산화하여 산화막층(93)을 형성해 둔다. 이것은 접합 후에 형성되는 단결정 실리콘층(92)과 산화막층(93)의 계면을 열산화로 형성하여, 전기 특성이 좋은 계면을 확보하기 위함이다. 접합 공정은, 예컨대 300℃로 2 시간의 열 처리에 의해서 2장의 기판을 직접 접합하는 방법이 채용될수 있다. 접합 강도를 보다더 높이기 위해서는, 또한 열 처리 온도를 올려 450℃ 정도로 할 필요가 있지만, 석영 기판과 단결정 실리콘 기판의 열팽창 계수에는 큰 차이가 있기 때문에, 이대로 가열하면 단결정 실리콘층에 크랙 등의 결함이 발생하여, 기판 품질이 열화해 버린다.
이러한 크랙 등의 결함 발생을 억제하기 위해서는, 한번 300℃에서 접합을 위한 열처리를 행한 단결정 실리콘 기판을 습식 에칭 또는 CMP에 의해서 100∼150㎛ 정도까지 얇게 한 후에, 또한 고온의 열처리를 행하는 것이 바람직하다. 본 실시예에 있어서는 80℃의 KOH 수용액을 이용하여, 단결정 실리콘 기판의 두께가 150㎛으로 되도록 에칭을 행했다. 이 다음, 접합 기판을 450℃에서 다시 열처리하여, 접합 강도를 높이고 있다. 또한 도 9(g)에 도시하는 바와 같이, 이 접합 기판을 연마하여, 단결정 실리콘층(92)의 두께를 3∼5㎛으로 하였다.
이렇게 하여 박막화한 접합 기판은, 최후에 PACE(Plasma Assisted Chemical Etching)법에 의해서 단결정 실리콘층(92)의 막두께를 0.05∼0.8㎛ 정도까지 에칭하여 마무리한다. 이 PACE 처리에 의해서 단결정 실리콘층(92)은, 예컨대 막두께 100nm에 대하여 그 균일성은 10% 이내의 것이 얻어졌다. 이상의 공정에 의해, 차광층을 갖는 SOQ 기판을 제작할 수 있다.
(제 2 구성예)
도 10 및 도 11은 SOQ 기판의 제 2 구성예를 나타내는 도면이다. 도 8 및 도 9와 동일한 부호가 부여되어 있는 개소는, 동일한 공정으로 형성되는 층, 또는 부재를 나타낸다. 이 구성예에 있어서는, 도 9(e)에 나타내는 패터닝된 차광층 접합 지지 기판 표면을 평탄화하는 공정까지는, 전술의 제 1 구성예와 완전히 동일하다. 도 10(a)은, 접합에 이용하는 단결정 실리콘 기판이다. 이 단결정 실리콘 기판(120)은, 두께 600㎛이며, 그 표면을 미리 0.05∼0.8㎛ 정도 산화하여, 산화막층(93)을 형성한 것이다. 다음에 도 10(b)에 도시하는 바와 같이, 단결정 실리콘 기판(120)에 수소 이온(114)을 주입한다. 예컨대 본 구성예에 있어서는, 수소 이온(H+)을 가속 전압 100keV, 도우즈량 10×1016cm-2으로 주입했다. 이 처리에 의해서 단결정 실리콘 기판(120)중에 수소 이온의 고농도층(115)이 형성된다. 다음에 도 10(c)에 도시하는 바와 같이, 이온 주입한 단결정 실리콘 기판(120)을 차광층(94)과 절연층(95)을 형성한 지지 기판(91)에 접합한다. 접합 공정은, 예컨대 300℃에서 2 시간의 열처리에 의해서 2장의 기판을 직접 접합하는 방법이 채용될 수 있다.
또한 도 11(d)에 있어서는, 접합된 단결정 실리콘 기판(120)의 접합면측의 산화막(93)(이것이 SOQ 기판 완성시에는 매입 산화막으로 된다)과 단결정 실리콘층(92)을 지지 기판상에 남긴 상태로, 단결정 실리콘 기판(120)을 지지 기판으로부터 박리하기 위한 열처리를 행한다. 이 기판의 박리 현상은, 단결정 실리콘 기판 중에 도입된 수소 이온에 의해서, 단결정 실리콘 기판의 표면 근방의 어느 층으로 실리콘의 결합이 분단되기 때문에발생하는 것이다. 본 구성예에 있어서는, 접합한 2장의 기판을 매분 20℃의 승온 속도로 600℃까지 가열했다. 이 열처리에 의해서, 접합한 단결정 실리콘 기판(120)이 지지 기판과 분리되어, 지지 기판 표면에는 약 400nm의 실리콘 산화막(93)과 그 위에 약 200nm의 단결정 실리콘층(92)이 형성된다.
도 11(e)은 분리 후의 SOQ 기판을 나타내는 단면도이다. 이 SOQ 기판 표면은, 단결정 실리콘층의 표면에 수 nm 정도의 요철이 남아 있기 때문에, 이것을 평탄화해야 한다. 이 때문에, 본 구성예에 있어서는 CMP 법을 이용하여 기판 표면을 미량(연마량 10nm 미만)으로 연마하는 터치 폴리싱을 이용하였다. 이 평탄화의 방법으로서는 그 외에도 수소 분위기중에서 열 처리를 하는 수소 어닐닝법을 이용하는 것도 가능하다. 이상으로부터 제작된 SOQ 기판은, 양호한 단결정 실리콘막 두께의 균일성을 갖고, 게다가 제작하는 장치에 대하여 광 누설을 억제하는 차광층을 갖은 구조를 갖는 것이다.
(제 3 구성예)
도 12 및 도 13은 SOQ 기판의 제 3 구성예를 나타내는 도면이다. 도 8∼도 11과 동일의 부호가 부여되어 있는 개소는, 마찬가지의 공정으로 형성되는 층, 또는 부재를 나타낸다. 이 구성예에 있어서는, 도 9(e)에 나타내는 패터닝된 차광층 접합 지지 기판 표면을 평탄화하는 공정까지는, 전술제 1 구성예와 완전히 동일하다.
도 12(a)는, 접합용의 단결정 실리콘층을 형성하기 위한 실리콘 기판이다. 실리콘 기판(116)은, 두께 600㎛이며, HF/에탄올액 속에서 양극 산화되는 것에 의해 그 표면을 다공질층(117)으로 할 수 있다. 이 처리에 의해서 표면을 12㎛ 정도 다공질화한 단결정 실리콘 기판(116)에 수소 분위기속에서 1050℃의 열처리를 행함으로써, 다공질층(117)의 표면을 평활화한다. 이것은 이 다음에 실리콘 기판(116)상에 형성하는 단결정 실리콘층의 결함 밀도를 저감하여, 그 품질을 향상시키는 것이다.
다음에 도 12(b)에 도시하는 바와 같이, 다공질 실리콘층(117)의 표면을 평활화한 실리콘 기판(116)에 에피텍셜 성장에 의해 단결정 실리콘층(92)을 형성한다. 에피텍셜 성장에 의한 단결정 실리콘층(92)의 퇴적막 두께는, 본 구성예에 있어서는 500nm으로 했지만, 단결정 실리콘층의 막두께는 제작하고자 하는 장치에 따라 임의로 선택할 수 있다. 또한 도 12(c)와 마찬가지로 단결정 실리콘층(92)의 표면을 50∼400nm 정도 산화하여, 산화막층(93)을 형성하고, 이것을 접합 후의 SOQ 기판의 매립 산화막으로 한다.
다음에 도 13(d)에 도시하는 바와 같이, 단결정 실리콘층(92) 및 산화막층(93)을 형성한 기판을, 차광층(94)과 절연층(95)이 형성된 지지 기판(91)에 접합한다. 접합 공정은, 예컨대 300℃에서 2 시간의 열처리에 의해서 2장의 기판을 직접 접합하는 방법이 채용될 수 있다. 다음에 도 13(e)에 도시하는 바와 같이, 접합면측의 표면 산화막(93), 단결정 실리콘층(92), 및 다공질화한 실리콘층(117)을 남겨 실리콘 기판을 연삭한다. 이어서 도 13(f)에 도시하는 바와 같이, 다공질 실리콘층(117)을 에칭에 의해 제거하여, 지지 기판상에 단결정 실리콘층(92)을 얻는다. 이 다공질 실리콘층(117)의 에칭은, HF/H2O2 조성의 에칭액을 이용하면, 단결정 실리콘층(92)에 대하여 다공질 실리콘층(117)이 높은 에칭 선택성을 나타내기 때문에, 상당히 양호한 단결정 실리콘의 막두께 균일성을 유지하면서, 다공질 실리콘만을 완전히 제거할 수 있다.
이와 같이 다공질 실리콘층(117)을 제거한 SOQ 기판은, 단결정 실리콘층(92)의 표면에 수 nm 정도의 요철이 남아 있기 때문에, 이것을 평탄화해야 한다. 이를 위한 본 구성예에 있어서는 수소 분위기중에서 열처리를 행하는 수소 어닐링법을 이용하였다. 또한 이 평탄화의 방법으로서는 CMP 법을 이용하여 SOQ 기판의 단결정 실리콘층(92)의 표면을 미량(연마량 10nm 미만)으로 연마하는 터치 폴리싱을 이용하는 것도 가능할 수 있다. 이상으로부터 제작된 SOQ 기판은, 양호한 단결정 실리콘 막두께의 균일성을 갖고, 게다가 제작하는 장치에 대하여 광 누설을 억제하는 차광층을 갖은 구조를 갖는 것이다.
본 실시예에 의하면, TFT 어레이 기판(10)상에 단결정 실리콘층을 반도체층(1a)으로 한 TFT(30)가 마련되어 있기 때문에, 이동도가 높고, 전류 구동 능력이 높은 TFT 어레이 기판을 제공할 수 있다. 그 반면, 단결정 실리콘층을 이용한 경우, 임팩트 이온화에 의해서 잉여 캐리어가 발생하여, 기판 부유 효과에 의해 전기적 특성이 열화한다고 하는 문제를 일반적으로 갖고 있다. 그런데, 본 실시예의 경우, TFT(30)의 채널 영역(1a') 안에 적어도 하나의 선결함(D)이 존재하고 있기 때문에, 선결함(D)이 잉여 캐리어의 재결합 중심으로 하여 일하는 것에 의해 잉여 캐리어의 축적이 방지되어, 종래 구조와 같은 바디 콘택트 영역을 마련하는 일없이, 기판 부유 효과를 억제할 수 있다. 그 결과, 높은 개구율을 유지한 뒤에 전기적 특성이 우수한 액정 라이트 밸브를 실현할 수 있다.
또한, TFT(30)은 LDD 구조를 채용하고 있지만, 가령 LDD 영역에 광이 입사하여 광 여기로 캐리어가 발생하는 일이 있더라도, 선결함(D)으로 이루어지는 재결합 중심에 의해 누설 전류가 흐르는 것을 방지할 수 있다. 또한, 본 실시예의 TFT(30)에서는 바디 콘택트 영역을 마련할 필요가 없어지기 때문에, 개구율이 높은 화소 표시 영역이 얻어지고, 또한, 주변 구동 회로부의 점유 면적을 작게 할 수 있어, 장치의 협케이싱화, 소형화를 도모할 수 있다.
또한, 데이터선(6a)이 차광성을 갖고, TFT(30)보다도 액정층측에서 데이터선(6a)과 차광막을 이루는 용량선(300)이 교차하고 있기 때문에, TFT(30)를 구성하는 채널 영역(1a')은 데이터선(6a)과 용량선(300)에 의해 2중으로 차광되기 때문에, 상당히 높은 차광성이 얻어진다. 특히 데이터선(6a)와 용량선(300)에 의해 각 화소의 개구 영역을 규정하고 있기 때문에, 대향 기판(20)측에 마련되는 일반적인 차광막을 생략하는 것도 가능해진다. 따라서, 본 실시예의 액정 라이트 밸브(1)에 의하면, 콘트라스트비가 높은 고품질의 화상 표시가 가능하고, 또한 개구율의 저감을 억제하면서, 내구성이 우수하는 것으로 할 수 있다.
(투사형 액정 장치)
도 14는 상기 실시예의 액정 라이트 밸브를 3개 이용하였다, 소위 3판식의 투사형 액정 표시 장치(액정 프로젝터)의 일례를 나타내는 개략 구성도이다. 도면 중, 부호(1100)는 광원, 1108은 다이클로익 미러, 1106은 반사 미러, 1122, 1123, 1124는 릴레이 렌즈, 100R, 100G, 100B는 액정 라이트 밸브, 1112는 클로즈 다이클로익 프리즘, 1114는 투사 렌즈계를 나타낸다.
광원(1100)은, 메탈 할라이드 등의 램프(1102)와 램프(1102)의 광을 반사하는 반사기(1101)로 구성되어 있다. 청색광·녹색광 반사의 다이클로익 미러(1108)는, 광원(1100)으로부터의 백색광 중 적색광을 투과시키고, 또한, 청색광과 녹색광을 반사한다. 투과한 적색광은 반사 미러(1106)로 반사되어, 적색광 용 액정 라이트 밸브(100R)에 입사된다.
한편, 다이클로익 미러(1108)로 반사된 색광 중, 녹색광은, 녹색광 반사의 다이클로익 미러(1108)에 의해서 반사되어, 녹색용 액정 라이트 밸브(100G)에 입사된다. 한편, 청색광은, 제 2 다이클로익 미러(1108)도 투과한다. 청색광에 대하여는, 광로 길이가 녹색광, 적색광과 다른 것을 보상하기 위해서, 입사 렌즈(1122), 릴레이 렌즈(1123), 출사 렌즈(1124)를 포함하는 릴레이 렌즈계로 이루어지는 도광 수단(1121)이 마련되어, 이것을 거쳐서 청색광이 청색광용 액정 라이트 밸브(100B)에 입사된다.
각 라이트 밸브(100R, 100G, 100B)에 의해 변조된 3개의 색광은 클로즈 다이클로익 프리즘(1112)에 입사된다. 이 프리즘은, 4개의 직각 프리즘이 접합되어, 그 내면에 적색광을 반사하는 유전체 다층막과 청색광을 반사하는 유전체 다층막이 십자 형상으로 형성된 것이다. 이들 유전체 다층막에 의해서 3개의 색광이 합성되어, 컬러 화상을 나타내는 광이 형성된다. 합성된 광은, 투사 광학계인 투사 렌즈계(1114)에 의해서 스크린(1120) 상에 투사되어, 화상이 확대되어 표시된다.
상기 구성의 투사형 액정 표시 장치에 있어서는, 상기 실시예의 액정 라이트 밸브를 이용함으로써, 고휘도의 광원을 이용한 경우라도 광 누설 전류 등에 의한 전기적 특성의 열화가 억제되고, 표시 품질이 우수한 투사형 액정 표시 장치를 실현할 수 있다.
또, 본 발명의 기술 범위는 상기 실시예에 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위에서 여러 가지 변경을 가하는 것이 가능하다. 예컨대, 상기 실시예에 나타낸 액정 라이트 밸브를 구성하는 TFT 어레이 기판의 구성, TFT 자체의 구성 등에 관한 구체적인 기재는 단지 일례이고, 적절한 변경이 가능하다. 또한, 상술한 설명에 있어서는, 전기 광학 장치를, 액정 라이트 밸브로서 설명했지만, 본 발명은 이것에 한하는 것이 아니라, 전기 영동 장치, 전기 발광(EL), 디지털 마이크로미러 장치(DMD),또는, 플라즈마 발광이나 전자 방출에 의한 형광 등을 이용한 여러 가지 전기 광학 소자를 이용한 전기 광학 장치, 및 당해 전기 광학 장치를 구비한 전자 기기에 대하여도 적용 가능하다는 것은 말할 필요도 없다.
또한, 상기 실시예에서는 선결함의 예를 들었지만, 선결함에 한하지 않고, 그 밖의 결정 결함을 도입한 경우에도 같은 효과를 기대할 수 있다.
이상, 상세히 설명한 바와 같이, 본 발명에 의하면, TFT의 채널 영역내에 적어도 하나의 선결함 또는 그 밖의 결정 결함이 존재하고 있기 때문에, 이들의 결함이 잉여 캐리어의 재결합 중심으로 하여 일하는 것에 의해 잉여 캐리어의 축적이 방지되어, 종래 구조와 같은 바디 콘택트 영역을 마련하는 일없이, 기판 부유 효과를 억제할 수 있다. 그 결과, 높은 개구율을 유지한 뒤에 협케이싱화, 소형화가 도모되고, 전기적 특성이 우수한 액정 장치 등의 전기 광학 장치를 실현할 수 있다.
도 1은 본 발명의 일실시예의 전기 광학 장치인 액정 라이트 밸브의 개략 구성을 나타내는 평면도,
도 2는 동 액정 라이트 밸브의 단면 구조를 도시하는 도면이며, 도 1의 H-H'선에 따르는 단면도,
도 3은 동 액정 라이트 밸브를 구성하는 매트릭스 형상으로 형성된 복수의 화소의 등가 회로도,
도 4는 동 복수의 화소군의 평면도,
도 5는 도 4의 A-A'선에 따르는 단면도,
도 6은 도 5중의 TFT의 부분만을 취하여 나타내는 단면도,
도 7은 동 액정 라이트 밸브를 제작하기 위한 접합 기판을 나타내는 평면도,
도 8은 동 액정 라이트 밸브에 이용하는 제 1 구성예의 SOQ 기판의 제조 공정을 도시하는 도면,
도 9는 동 제조 공정의 계속을 도시하는 도면,
도 10은 동 액정 라이트 밸브에 이용하는 제 2 구성예의 SOQ 기판의 제조 공정을 도시하는 도면,
도 11은 동 제조 공정의 계속을 도시하는 도면,
도 12는 동 액정 라이트 밸브에 이용하는 제 3 구성예의 SOQ 기판의 제조 공정을 도시하는 도면,
도 13은 동 제조 공정의 계속을 도시하는 도면,
도 14는 본 발명의 일실시 형태의 투사형 표시 장치를 나타내는 개략 구성도.
도면의 주요 부분에 대한 부호의 설명
1 : 액정 라이트 밸브(전기 광학 장치)
1a : 반도체층 1a' : 채널 영역
10 : TFT 어레이 기판 20 : 대향 기판
30 : TFT(박막 트랜지스터) 40 : SOQ 기판(복합 기판)
91 : 지지 기판 92 ; 단결정 실리콘층
94 : 차광층 95 : 절연층
104 : 주사선 구동 회로(주변 구동 회로부)
120 : 단결정 실리콘 기판
201 : 데이터선 구동 회로(주변 구동 회로부)
D : 선결함

Claims (11)

  1. 제 1 열팽창 계수를 갖는 지지 기판과, 해당 지지 기판 상에 형성된 절연체층과, 해당 절연체층 상에 형성된, 상기 제 1 열팽창 계수와 다른 제 2 열팽창 계수를 갖는 단결정 반도체층을 갖는 복합 기판을 구비한 전기 광학 장치로서,
    상기 절연체층 상에 상기 단결정 반도체층을 채널 영역으로 하고, 상기 단결정 반도체층의 상기 채널 영역의 양측에 저농도 영역을 사이에 두고 고농도 영역을 구비함으로써 LDD 구조를 갖는 박막 트랜지스터가 형성되고, 상이한 열팽창 계수를 갖는 상기 지지 기판과 상기 단결정 반도체층을 접합시킬 때에 생기는 왜곡에 근거해 형성된 복수의 선결함이 상기 단결정 반도체층 내의 상기 채널 영역, 상기 저농도 영역 및 상기 고농도 영역에 걸치도록 존재하고 있는 것을 특징으로 하는 전기 광학 장치.
  2. 제 1 항에 있어서,
    상기 지지 기판이 유리 기판인 것을 특징으로 하는 전기 광학 장치.
  3. 제 1 항에 있어서,
    상기 지지 기판이 석영 기판인 것을 특징으로 하는 전기 광학 장치.
  4. 제 1 항에 있어서,
    상기 단결정 반도체층이 단결정 실리콘층인 것을 특징으로 하는 전기 광학 장치.
  5. 제 1 항에 있어서,
    복수의 화소로 이루어지는 표시부와 해당 표시부를 구동하기 위한 주변 구동 회로부를 갖고, 상기 박막 트랜지스터가 상기 표시부와 상기 주변 구동 회로부의 양쪽에 이용된 것을 특징으로 하는 전기 광학 장치.
  6. 삭제
  7. 청구항 1 내지 5 중 어느 한 항에 기재된 전기 광학 장치에 있어서의 상기 복합 기판을 제 1 기판으로 하고, 해당 제 1 기판과 제 2 기판 사이에 액정층이 유지되어 이루어지는 액정 장치에 있어서,
    상기 제 1 기판에는, 매트릭스 형상으로 배치되어 상기 액정층에 전압을 인가하는 화소 전극과, 해당 화소 전극에 전기적으로 접속되어, 상기 단결정 반도체층으로 이루어지는 채널 영역을 갖는 박막 트랜지스터와, 해당 박막 트랜지스터보다도 상기 액정층 측에 배치된 차광막과, 상기 박막 트랜지스터보다도 상기 액정층쪽에 배치되어 상기 박막 트랜지스터와 전기적으로 접속되고, 차광성을 가지며, 상기 차광막과 교차하는 데이터선이 구비된 것을 특징으로 하는 액정 장치.
  8. 제 7 항에 있어서,
    상기 차광막은, 광흡수층과 차광층을 갖고, 상기 박막 트랜지스터에 면하는 쪽에 광흡수층이 적층되어 있는 것을 특징으로 하는 액정 장치.
  9. 제 7 항에 있어서,
    상기 차광막의 상기 박막 트랜지스터에 면하는 쪽에는, 상기 화소 전극과 상기 박막 트랜지스터를 전기적으로 접속하는 중계 도전막이 유전체층을 거쳐서 형성되고, 상기 차광막 및 상기 중계 도전막은, 용량 전극으로서 기능하여 유지 용량을 구성하는 것을 특징으로 하는 액정 장치.
  10. 광원과, 상기 광원으로부터의 광을 변조하는 청구항 7에 기재된 액정 장치로 이루어지는 광변조 수단과, 상기 광변조 수단에 의해 변조된 광을 투사하는 투사 수단을 구비한 것을 특징으로 하는 투사형 표시 장치.
  11. 제 1 열팽창 계수를 갖는 지지 기판과, 해당 지지 기판상에 형성된 절연체층과, 해당 절연체층 상에 형성된, 상기 제 1 열팽창 계수와 상이한 제 2 열팽창 계수를 갖는 단결정 반도체층을 갖는 복합 기판을 구비하며, 상기 절연체층상에 상기 단결정 반도체층을 채널 영역으로 한 박막 트랜지스터를 형성하는 전기 광학 장치의 제조 방법으로서,
    상기 절연체층상에 상기 단결정 반도체층을 제 1 온도에 의한 열처리를 실시하면서 접합시키는 공정과,
    상기 단결정 반도체층을 얇게 하는 공정과,
    상기 제 1 온도보다 높은 제 2 온도에 의해 열처리하는 공정
    을 구비하되,
    상기 채널 영역을 이루는 상기 단결정 반도체층 내에 적어도 하나의 선결함을 형성하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
KR10-2002-0079191A 2001-12-12 2002-12-12 전기 광학 장치, 그 제조 방법, 액정 장치 및 투사형 표시 장치 KR100538598B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001379181 2001-12-12
JPJP-P-2001-00379181 2001-12-12
JP2002303219A JP2003243668A (ja) 2001-12-12 2002-10-17 電気光学装置、液晶装置ならびに投射型表示装置
JPJP-P-2002-00303219 2002-10-17

Publications (2)

Publication Number Publication Date
KR20030048363A KR20030048363A (ko) 2003-06-19
KR100538598B1 true KR100538598B1 (ko) 2005-12-22

Family

ID=26625025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0079191A KR100538598B1 (ko) 2001-12-12 2002-12-12 전기 광학 장치, 그 제조 방법, 액정 장치 및 투사형 표시 장치

Country Status (5)

Country Link
US (1) US7245330B2 (ko)
JP (1) JP2003243668A (ko)
KR (1) KR100538598B1 (ko)
CN (1) CN1230906C (ko)
TW (1) TW579601B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005227355A (ja) * 2004-02-10 2005-08-25 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器
KR100761072B1 (ko) * 2004-05-28 2007-09-21 삼성에스디아이 주식회사 평판표시장치와 그 제조방법
JP4407384B2 (ja) * 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
KR100705888B1 (ko) 2005-08-26 2007-04-09 제일모직주식회사 비감광성 흑색층용 조성물과 그 조성물로부터 형성된흑색층을 포함하는 플라즈마 디스플레이 패널 및 그제조방법
JP2007109868A (ja) * 2005-10-13 2007-04-26 Sanyo Electric Co Ltd 薄膜トランジスタ及び有機エレクトロルミネッセンス表示装置
TWI641897B (zh) 2006-05-16 2018-11-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5141363B2 (ja) 2008-05-03 2013-02-13 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
CN102825889A (zh) * 2012-08-10 2012-12-19 京东方科技集团股份有限公司 显示基板及具有该显示基板的显示装置
US20200212227A1 (en) * 2016-08-17 2020-07-02 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof, array substrate, display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139434A (ja) * 1995-11-15 1997-05-27 Hitachi Ltd 半導体装置及びその製造方法
JPH10189959A (ja) * 1996-12-27 1998-07-21 Hitachi Ltd 半導体装置
JPH1174538A (ja) * 1997-06-19 1999-03-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR20010050642A (ko) * 1999-09-27 2001-06-15 야스카와 히데아키 전기 광학 장치 및 전자기기

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH041728A (ja) 1990-04-19 1992-01-07 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
JP3028061B2 (ja) 1996-03-14 2000-04-04 日本電気株式会社 Ｓｏｉ構造の半導体装置及び半導体ゲートアレイ
US6232142B1 (en) 1997-12-09 2001-05-15 Seiko Epson Corporation Semiconductor device and method for making the same, electro-optical device using the same and method for making the electro-optical device, and electronic apparatus using the electro-optical device
JP3042493B2 (ja) 1998-05-13 2000-05-15 日本電気株式会社 液晶表示装置およびその駆動方法
US6479837B1 (en) * 1998-07-06 2002-11-12 Matsushita Electric Industrial Co., Ltd. Thin film transistor and liquid crystal display unit
KR100317623B1 (ko) * 1999-04-16 2001-12-22 구본준, 론 위라하디락사 실리콘 박막을 결정화하는 방법과 이를 이용하여 제조되는 박막트랜지스터 및 그 제조방법
KR100327087B1 (ko) * 1999-06-28 2002-03-13 구본준, 론 위라하디락사 레이저 어닐링 방법
JP4826685B2 (ja) 1999-09-27 2011-11-30 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100660814B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 박막트랜지스터의 반도체층 형성방법
JP3454252B2 (ja) 2000-03-17 2003-10-06 セイコーエプソン株式会社 電気光学装置
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139434A (ja) * 1995-11-15 1997-05-27 Hitachi Ltd 半導体装置及びその製造方法
JPH10189959A (ja) * 1996-12-27 1998-07-21 Hitachi Ltd 半導体装置
JPH1174538A (ja) * 1997-06-19 1999-03-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR20010050642A (ko) * 1999-09-27 2001-06-15 야스카와 히데아키 전기 광학 장치 및 전자기기

Also Published As

Publication number Publication date
CN1427483A (zh) 2003-07-02
TW200304701A (en) 2003-10-01
KR20030048363A (ko) 2003-06-19
TW579601B (en) 2004-03-11
US20030137613A1 (en) 2003-07-24
CN1230906C (zh) 2005-12-07
JP2003243668A (ja) 2003-08-29
US7245330B2 (en) 2007-07-17

Similar Documents

Publication Publication Date Title
US6704068B2 (en) LCD having a particular light-shield and connection
KR100550810B1 (ko) 구동회로일체형의 액티브매트릭스구조를 갖는 액정패널을 구비한 액정디스플레이 장치 및 전자장치
KR100490496B1 (ko) 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기
US8130333B2 (en) Electric optical device and electronic device
KR100449795B1 (ko) 기판 장치의 제조 방법
JP3661669B2 (ja) アクティブマトリクス基板、電気光学装置、電子機器
KR100449772B1 (ko) 전기광학장치, 전기광학장치의 제조 방법 및 전자기기
KR20030017428A (ko) 반도체 기판의 제조 방법, 반도체 기판, 전기 광학 장치및 전자 기기
KR100538598B1 (ko) 전기 광학 장치, 그 제조 방법, 액정 장치 및 투사형 표시 장치
US6852653B2 (en) Method of manufacturing semiconductor substrate, semiconductor substrate, electro-optical apparatus and electronic equipment
US7764325B2 (en) Electro-optical device, method of producing the same, and electronic apparatus
JP2000275680A (ja) 反射型液晶表示装置及びそれを用いた表示パネル
JP3757658B2 (ja) 電気光学装置の製造方法、電気光学装置及び電子機器
JP2001257355A (ja) 電気光学基板、電気光学装置及び電子機器
JP3358613B2 (ja) 液晶ライトバルブ
JP2005166911A (ja) 半導体装置の製造方法、半導体装置、電気光学装置の製造方法、電気光学装置および電子機器
JP4265144B2 (ja) 電気光学装置用基板およびその製造方法、電気光学装置、電子機器
JP2005275179A (ja) 反射型液晶装置及び投射型表示装置、並びに電子機器
JP2003243669A (ja) 電気光学装置、液晶装置ならびに投射型表示装置
JP4214702B2 (ja) 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器
JP2008124104A (ja) 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器
JP2003158270A (ja) 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器
JP2003207806A (ja) 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器
JP2005150356A (ja) 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 15