JP2008122648A - 電気光学装置、電気光学装置の製造方法、及び電子機器 - Google Patents

電気光学装置、電気光学装置の製造方法、及び電子機器 Download PDF

Info

Publication number
JP2008122648A
JP2008122648A JP2006306254A JP2006306254A JP2008122648A JP 2008122648 A JP2008122648 A JP 2008122648A JP 2006306254 A JP2006306254 A JP 2006306254A JP 2006306254 A JP2006306254 A JP 2006306254A JP 2008122648 A JP2008122648 A JP 2008122648A
Authority
JP
Japan
Prior art keywords
light
electro
liquid crystal
film
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006306254A
Other languages
English (en)
Other versions
JP5003108B2 (ja
JP2008122648A5 (ja
Inventor
Tsuguyo Okayama
貢世 岡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006306254A priority Critical patent/JP5003108B2/ja
Publication of JP2008122648A publication Critical patent/JP2008122648A/ja
Publication of JP2008122648A5 publication Critical patent/JP2008122648A5/ja
Application granted granted Critical
Publication of JP5003108B2 publication Critical patent/JP5003108B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】高い光利用効率を実現するとともに、光リークに起因する不具合が防止された、
電気光学装置、電気光学装置の製造方法、及び電子機器を提供する。
【解決手段】一対の基板10,20間に電気光学層50が挟持され、複数の画素領域を備
えてなる電気光学装置である。一対の基板10,20の、光入射側基板10における光入
射面の反対側に溝状に設けられ、入射光を画素領域内に反射させるプリズム部45を有し
、プリズム部45を構成する溝44内に、少なくともスイッチング素子30の半導体層1
aが設けられている。
【選択図】図4

Description

本発明は、電気光学装置、電気光学装置の製造方法、及び電子機器に関するものである
プロジェクタのライトバルブとして用いられる液晶装置などの電気光学装置では、TF
T(Thin Film Transistor:薄膜トランジスタ)アクティブマトリクス駆動方式と呼ば
れる駆動方式が採用されている。TFTアクティブマトリクス駆動方式の液晶装置は、基
板上にマトリクス状に配置された複数の画素領域が設けられており、各画素領域に対応し
た画素電極にはTFT素子(スイッチング素子)が電気的に接続された構成になっている
。このTFT素子は液晶装置の画素間領域に設けられており、同じく画素間領域に設けら
れた信号線と走査線と介して電気信号が供給される構成になっている。
画素領域から射出される光の光量はできるだけ多く、明るい光であることが望まれてお
り、したがって高い光利用効率を実現することが求められている。例えば特許文献1に開
示された技術では、対向基板側にプリズム素子を形成し、該プリズム素子によって画素領
域に光を集光させることで、光利用効率を高めている。
特開2006−215427号公報
ライトバルブとして利用される液晶装置は、光源からの強い光がTFT素子の半導体層
の例えばチャネル領域に入射すると、光励起によりキャリアが発生し電荷がリークするこ
とで、フリッカーなどの表示ムラが生じ、表示品質が低下するおそれがある。しかしなが
ら、上記特許文献1に開示された技術では、上記光励起に起因する不具合を十分に防止す
ることが難しかった。
本発明はこのような事情に鑑みてなされたものであって、高い光利用効率を実現すると
ともに、光リークに起因する不具合が防止された、電気光学装置、電気光学装置の製造方
法、及び電子機器を提供することを目的としている。
本発明の電気光学装置は、一対の基板間に電気光学物質により構成される電気光学層が
挟持され、複数の画素領域を備えてなる電気光学装置であって、前記一対の基板の、光入
射側基板における光入射面の反対側に溝状に設けられ、入射光を前記画素領域内に反射さ
せるプリズム部を有し、前記プリズム部を構成する前記溝内に、少なくともスイッチング
素子の半導体層が設けられていることを特徴とする。
本発明の電気光学装置によれば、光入射面の反対面に設けられた溝内に少なくともスイ
ッチング素子の半導体層が設けられているので、半導体層に入射光が入り込むことがなく
、これによって光励起に起因するリーク電流の発生や、フリッカーを防止することができ
る。また、入射光を反射させるプリズム部を備えているので、画素領域の外側に入射する
光を画素領域内に集光させることとなり、光の利用効率を向上させることができる。した
がって、高い光利用効率を実現するとともに、光リークに起因する不具合が防止された、
高信頼性のものとなる。なお、上述した発明において電気光学物質とは、電気的なエネル
ギーによって光学特性が変化する物質の意味であり、例えば、印加電圧に応じて透過率が
変化する液晶が該当する。
また、上記電気光学装置の製造方法においては、前記プリズム部は、平面視した状態に
て前記各画素領域を区画する位置に重なるように形成されるのが好ましい。
この構成によれば、プリズム部によって反射された光を各画素領域内に集光させること
ができるので、光利用効率がより向上したものとなる。
また、上記電気光学装置においては、前記半導体層に接続された配線層を備え、該配線
層は平面視した状態で前記半導体層の少なくとも一部を覆うのが好ましい。
この構成によれば、例えば反射光等の外光が光出射面側から入り込んだ場合でも、前記
配線層が半導体層の少なくとも一部を覆った状態となり、この配線層が遮光膜として機能
するようになる。よって、反射光等の外光が半導体層に入り込むことが抑制され、反射光
等による光リークが防止されたものとなる。
本発明の電気光学装置の製造方法は、一対の基板間に電気光学物質により構成される電
気光学層が挟持され、複数の画素領域を備えてなる電気光学装置の製造方法であって、基
板の一方の面側に溝を形成する工程と、前記溝の内壁面に反射膜を設けるとともに、他方
の面側から入射した光を前記画素領域に反射させるプリズム部を形成する工程と、前記プ
リズム部を構成する前記溝内に、少なくともスイッチング素子の半導体層を設け、光入射
側基板を形成する工程と、前記電気光学層が挟持された状態に、前記光入射側基板と対向
基板とを貼り合わせる工程と、を備えることを特徴とする。
本発明の電気光学装置の製造方法によれば、光入射側基板における光入射面の反対側に
形成した溝内に少なくともスイッチング素子の半導体層が設けられるので、光出射側基板
中に入射した光が半導体層中に入り込むことが防止され、これによって光励起に起因する
リーク電流の発生や、フリッカーを防止することができる。また、プリズム部を形成して
いるので、画素領域の外側に入射する光が画素領域内に集光させることができ、光の利用
効率が向上する。したがって、高い光利用効率を実現するとともに、光リークに起因する
不具合が防止された、信頼性の高いものを提供することができる。また、上記構成によっ
て、スイッチング素子が遮光されるため、対向基板側の遮光層を不要でき、対向基板を安
価なものとすることができ、これによって液晶装置の低コスト化が図られる。
また、上記電気光学装置の製造方法においては、前記各画素領域を区画するように前記
溝を形成するのが好ましい。
この構成によれば、プリズム部によって反射された光を各画素領域内に効率的に集光さ
せることができ、光利用効率をより向上させたものを提供することができる。
本発明の電子機器は、上記の電気光学装置を備えたことを特徴とする。
本発明の電子機器によれば、高い光利用効率を実現するとともに、光リークに起因する
不具合が防止された電気光学装置を備えているので、電子機器自体も表示品位が高く信頼
性の高いものとなる。
(第1実施形態)
以下、本発明の一実施形態について図面を参照して説明する。なお、以下に説明する実
施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではない。また
、以下の説明に用いる各図面では、各層や各部材を図面上で認識可能な程度の大きさとす
るため、各層や各部材ごとに縮尺を適宜変更している。
(電気光学装置)
まず、本発明の電気光学装置の一実施形態として、薄膜トランジスタ(Thin Film Tran
sistor, 以下、TFTと略記する)を画素スイッチング素子として用いたTFTアクティ
ブマトリクス方式の液晶装置を例に挙げて説明する。この液晶装置は、投射型表示装置の
光変調手段(液晶ライトバルブ)として用いられるものである。
(液晶装置)
図1は、本実施形態に係る液晶装置の構成を示す図である。図1(a)は、同液晶装置
の平面構成図、図1(b)は図1(a)のH−H’線に沿う断面構成図である。
図1(a)及び図1(b)に示すように、本実施形態の液晶装置100は、TFTアレ
イ基板(アクティブマトリクス基板)10と、対向基板20とが平面視略矩形枠状のシー
ル材25を介して貼り合わされ、このシール材25に囲まれた領域内に液晶層50が封入
された構成になっている。液晶層50としては、例えば正の誘電率異方性を有する液晶材
料が用いられている。シール材25の一部(図中下辺側)に液晶注入口35が形成されて
おり、当該液晶注入口35を塞ぐように封止材34が形成されている。シール材25内周
側に沿って平面視矩形枠状の周辺見切り33が形成され、この周辺見切りの内側の領域が
画素表示領域11となっている。
画素表示領域11内には、画素領域12がマトリクス状に設けられている。当該画素領
域12は、画素表示領域11の最小表示単位となる1画素を構成している。シール材25
の外側の領域には、データ線駆動回路101及び外部回路実装端子102がTFTアレイ
基板10の1辺(図示下辺)に沿って形成されており、この1辺に隣接する2辺に沿って
それぞれ走査線駆動回路104が形成されて周辺回路を構成している。
TFTアレイ基板10の残る1辺(図示上辺)には、画素表示領域11の両側の走査線
駆動回路104間を接続する複数の配線105が設けられている。また、対向基板20の
各角部においては、TFTアレイ基板10と対向基板20との間の電気的導通をとるため
の基板間導通材106が配設されている。本実施形態の液晶装置100は、透過型の液晶
装置として構成され、TFTアレイ基板10側に配置された光源(図示略)からの光を変
調し、対向基板20側から画像光として射出するようになっている。
図1(b)に示すように、TFTアレイ基板10の内面側(液晶層側)には、複数の画
素電極9が配列形成されており、これら画素電極9を覆うように配向膜16が形成されて
いる。なお、TFTアレイ基板10は、例えば石英(光屈折率1.46)やガラス(光屈
折率1.5)などの光透過可能な材料からなる矩形の基板である。対向基板20の内面側
には、周辺見切り33が形成され、その上に平面ベタ状の共通電極21が形成されている
。そして、共通電極21を覆うように配向膜22が形成されている。更に、TFTアレイ
基板10の外面側(液晶層とは反対側)には、偏光子17が貼り付けられている。
図2は、上記の液晶装置100の等価回路図である。
同図に示すように、液晶装置の画素表示領域11には、複数の画素領域12がマトリク
ス状に配置されており、これら画素領域12には、それぞれ画素電極9が配置されている
。また、その画素電極9の側方にはTFT30が形成されている。TFT30は、該画素
電極9への通電制御を行うスイッチング素子である。このTFT30のソース側にはデー
タ線6が接続されている。各データ線6には、例えばデータ線駆動素子から画像信号S1
、S2、…、Snが供給されるようになっている。
TFT30のゲート側には走査線3aが接続されている。走査線3には、例えば走査線
駆動素子から所定のタイミングでパルス的に走査信号G1、G2、…、Gmが供給される
ようになっている。また、TFT30のドレイン側には画素電極9が接続されている。
走査線3から供給された走査信号G1、G2、…、Gmにより、スイッチング素子であ
るTFT30が一定期間だけオンにされると、データ線6から供給された画像信号S1、
S2、…、Snが、画素電極9を介して画素領域12に所定のタイミングで書き込まれる
ようになっている。
画素領域12に書き込まれた所定レベルの画像信号S1、S2、…、Snは、画素電極
9と後述する共通電極との間に形成される液晶容量で一定期間保持される。なお、保持さ
れた画像信号S1、S2、…、Snがリークするのを防止するため、画素電極9と容量線
300との間に蓄積容量70が形成され、液晶容量と並列に配置されている。このように
、液晶に電圧信号が印加されると、印加された電圧レベルにより液晶分子の配向状態が変
化する。これにより、液晶に入射した光源光が変調されて、画像光が生成されるようにな
っている。
次に、本実施形態における液晶装置のうち、TFTアレイ基板側の画素部における構成
について、図3、図4、図5を参照して説明する。図3は、データ線、走査線、画素電極
などが形成されたTFTアレイ基板10の平面図である。図4は、図3におけるA−A´
矢視による断面に沿った液晶装置の構成を示す図である。図5は、TFTアレイ基板に設
けられたプリズム部の構成を示す図であり、図6は、プリズム部の作用を説明する図であ
る。なお、図5.6においては、図示を簡略化するため、TFT30の図示を省略してい
る。
図3に示すように、TFTアレイ基板10の画素領域12には、複数の画素電極9が設
けられている。画素電極9は矩形状からなり、例えばITO(Indium Tin Oxide)などの
透明な導電材料によって形成されている。また、画素領域12は、データ線6a及び走査
線3aで区画され、この領域を透過する光が各画素をなすようになっている。
また、容量線300は、平面的に見て、走査線3aに沿ってストライプ状に延びる本線
部分を含み、この本線部分からTFT30に重なる個所が、図3中上下に突出している。
そして、図3中、縦方向に夫々延びるデータ線6aと横方向に夫々延びる容量線300と
が交差する領域に、TFTアレイ基板10上におけるTFT30が配置されている。すな
わち、TFT30は、対向基板20側から見て、データ線6aと容量線300とにより二
重に覆われたものとなっている。この構成により、例えば対向基板20の外部から反射光
等の外光が入り込んだ場合でも、前記データ線6a及び容量線300が半導体層1aを覆
った状態となり、データ線6a及び容量線300が遮光膜として機能するようになる。よ
って、反射光等の外光の半導体層1aへの入り込みによるリークを防止することができる

プリズム部45を構成する溝44の幅は、容量線300およびデータ線6aの幅よりも
大きく形成され、容量線300およびデータ線6aよりも一回り大きく形成されている。
図4に示すように、TFTアレイ基板10は、基板本体10Aと、基板本体10Aの液
晶層50側の表面に形成された画素電極9と該画素電極9を駆動するTFT(スイッチン
グ素子)30及び配向膜16とを備えている。なお、本実施形態に係る液晶装置100で
は、TFTアレイ基板10が光入射側基板となる。
基板本体10Aは、例えばガラスなどの透光性材料によって構成されている。また、基
板本体10Aのうち液晶層50側の面、すなわち光入射面の反対面には、溝状に設けられ
、詳細は後述するように入射光を前記画素領域12内に反射させるプリズム部45が形成
されている。なお、基板本体10Aとしては、上述したガラスに限らず、石英やホウ珪酸
ガラス、ソーダライムガラス(青板ガラス)、クラウンガラス(白板ガラス)など、他の
透光性材料を用いてもよい。
プリズム部45は、溝44の内壁面44aに光反射性を有するAu、Ag、Al等の金
属膜(反射膜)46が形成されている(図3参照)。また、プリズム部45は、基板本体
10Aのうち平面視した状態で前記画素領域12を区画する位置に重なるように形成され
、したがって前記溝44は前記各画素領域12を区画するように形成されている。
前記プリズム部45を構成する溝44は、図5に示すように断面がほぼ二等辺三角形状
となっている。具体的には、プリズム部45は、アスペクト比が15以上かつ250以下
となるように構成されているのが好ましく、例えば三角形状の底辺の長さW1が0.8マ
イクロメートル、光軸方向への長さHが12マイクロメートルの、アスペクト比15とな
っている。なお、プリズム部45の形状は、上記に限定されず、例えば三角形状の底辺の
長さW1を0.8マイクロメートル、光軸方向への長さHを200マイクロメートル、ア
スペクト比250であってもよい。このように、アスペクト比が15以上250以下のプ
リズム部45を用いると、光線角度が小さくなるように入射光を偏光することが可能とな
る。これにより、高いコントラストで、かつ入射光を効率的に使用することが可能となる

プリズム部45は、基板本体10Aの内部に入射する光を上記画素領域12に反射させ
、光利用効率を向上させる集光手段として機能する。
次に、図6を参照してプリズム部45の作用について説明する。上記構成を備えた液晶
装置100において、光源からの光が入射すると、TFTアレイ基板10は、以下のよう
にして光を画素領域12に向けて導く作用を奏する。なお、図5において、光線は屈折率
差のある界面で反射または屈折するが、説明を簡略化するために屈折率差が微小な界面で
は光線を直進させて光路を示している。
まず、プリズム部45を経由することなくプリズム部45の開口、すなわち画素領域1
2へ直接入射する光線L1について説明する。空気中を進行してきた光線L1は、TFT
アレイ基板10を構成する基板本体10Aへ入射面(図示上面)から入射する。そして、
光線L1は、基板本体10Aを透過して開口(画素領域12)に入射し、画素領域12か
ら画素電極9、液晶層50及び対向基板20を透過して射出される。この光線L1の射出
角度θO1が、投射光学系118を構成する投影レンズの開口率で定まる最大角度θ
りも小さくなるように設定されており、これによって後述するプロジェクタにおいて、光
線L1が投射光学系118を介してスクリーンへ投射されるようになる。なお、光線L1
は、光路を大きく変換されることなく液晶装置から射出されるので、ほぼ平行光として投
射光学系118に入射してスクリーンへ投射される。
次に、プリズム部45を経由して、画素領域12に入射する光線L2について説明する
。基板本体10Aに入射した光線L2は、基板本体10A中を進行してプリズム部45に
入射する。ここで、プリズム部45は、基板本体10Aに形成された溝44の内壁面44
aに、Alからなる反射膜46が設けられている。よって、光線L2はプリズム部45の
表面で反射され、プリズム部45の開口、すなわち画素領域12に向けて偏向される。そ
して、画素領域12へ入射した光線L2は、上述と同様に、画素電極9、液晶層50及び
対向基板20を透過して射出される。この光線L2の射出角度θo2が、前記角度θ
りも小さくなるように設定されており、これによって光線L2は投射光学系18を介して
スクリーン111へ投射されるようになる。この光線L2についても、光線L2の射出角
度はその入射角度と比較して著しく異なることはなく、ほぼ平行光として投射光学系11
8に入射するので、そのほとんどがスクリーン111へ投射されるようになっている。
図4に戻り、プリズム部45を構成する溝44内には、前記画素電極9を駆動するTF
T30が設けられている。TFT30は、溝44内に設けられた酸化シリコンからなる下
地絶縁層13上に設けられている。前記画素領域12を区画する走査線3aも前記溝44
内に設けられている。そして、TFT30を構成する半導体層1aのうち、図3中の右上
がりの斜線領域で示したチャネル領域1a’に対向するように前記走査線3aが配置され
ており、走査線3aはそのままTFT30のゲート電極として機能する。
本実施形態ではTFT30はLDD構造を有しており、走査線3a、当該走査線3aか
らの電界によりチャネルが形成される半導体層1aのチャネル領域1a’、走査線3aと
半導体層1aとを絶縁するゲート絶縁膜2、半導体層1aの低濃度ソース領域1bおよび
低濃度ドレイン領域1c、半導体層1aの高濃度ソース領域1dならびに高濃度ドレイン
領域1eを備えている。
本実施の形態では、蓄積容量70は、TFT30の高濃度ドレイン領域1eと画素電極
9とに電気的に接続された画素電位側容量電極としての中継導電膜71aと、固定電位側
容量電極としての容量線300の一部とが、誘電体膜75を介して対向配置されることに
より形成されている。中継導電膜71aは、導電性のポリシリコン膜などからなり、画素
電極9とTFT30との導通を中継する機能を果たす。
また、容量線300は多層膜からなり、それ自体が遮光膜として機能するものである。
容量線300は、例えば、膜厚50nm〜150nm程度の導電性のポリシリコン膜や非
晶質シリコン膜、単結晶シリコン膜等から構成される。容量線300の上層膜は、TFT
30の上側において入射光からTFT30を遮光する遮光層としての機能を有する、例え
ば膜厚150nm程度のTi、Cr、W、Ta、Mo、Pb等の高融点金属のうちの少な
くとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイドや、これらを積層
したもの、あるいは、Al等の高融点金属でない金属などから構成されるのが好ましい。
また、中継導電膜71aと容量線300との間には、誘電体膜75が配置されている。
誘電体膜75は、例えば、膜厚5〜200nm程度の比較的薄い酸化シリコン膜や、窒化
シリコン膜、窒化酸化膜、あるいはそれらの積層膜から構成される。なお、誘電体膜75
は、蓄積容量70を増大させる観点から、膜の信頼性が十分に得られる限りにおいて薄い
程良い。
また、容量線300は、画素電極9が配置された画像表示領域からその周囲に延設され
、定電位源と電気的に接続されて、固定電位とされる。さらに、下側遮光膜11aについ
ても、その電位変動がTFT30に対して悪影響を及ぼすことを避けるために、容量線3
00と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
データ線6aはコンタクトホール81を介して中継接続用の中継導電膜71bに接続さ
れており、中継導電膜71bはコンタクトホール82を介して例えばポリシリコン膜から
なる半導体層1aのうち高濃度ソース領域1dに電気的に接続されている。また、画素電
極9は、中継導電膜71aを中継することにより、コンタクトホール83およびコンタク
トホール8を介して半導体層1aのうちの高濃度ドレイン領域1eと電気的に接続されて
いる。なお、中継導電膜71bは、中継導電膜71aと同一膜から同時形成される。
また、走査線3a上には、高濃度ソース領域1dへ通じるコンタクトホール82および
高濃度ドレイン領域1eへ通じるコンタクトホール83が各々開孔された第1層間絶縁膜
41が形成されている。第1層間絶縁膜41上には中継導電膜71a、71bならびに容
量線300が形成されており、これらの上には、中継導電膜71aおよび71bへ夫々通
じるコンタクトホール81およびコンタクトホール8が各々開孔された第2層間絶縁膜4
2が形成されている。
本実施形態に係る液晶装置では、TFT30が形成された下地絶縁層13から上記第2
層間絶縁膜42までの積層構造が溝44内に設けられており、前記基板本体10Aの上面
と、前記第2層間絶縁膜42との上面は一致している。
そして、第2層間絶縁膜42上にはデータ線6aが形成されており、これらの上には、
中継導電膜71aへ通じるコンタクトホール8が形成された第3層間絶縁膜43が形成さ
れている。画素電極9は、このように構成された第3層間絶縁膜43の上面に設けられて
いる。そして、画素電極9を覆って、ラビング処理等の所定の配向処理が施された配向膜
16が設けられている。配向膜16は、例えば、ポリイミド膜などの有機膜からなる。ま
た、TFTアレイ基板10の基板本体10Aの液晶層50と反対側には、偏光子17が形
成されている。
そして、TFTアレイ基板10に対向基板20が対向配置されている。対向基板20に
は、基板本体20A上の全面にわたって共通電極21が設けられ、共通電極21の下側に
は、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。共通電極
21も画素電極9と同様、例えばITO膜などの透明導電性膜からなる。また配向膜22
は、ポリイミド膜などの有機膜からなる。また、対向基板20の基板本体20Aの液晶層
50と反対側には、偏光子24が形成されている。
また、対向配置されたTFTアレイ基板10と対向基板20との間には、シール材25
により囲まれた空間に液晶が封入され、液晶層50が形成される。液晶層50は、画素電
極9からの電界が印加されていない状態で、配向膜16、22により所定の配向状態をと
る。また、液晶層50は、例えば一種または数種類のネマティック液晶を混合した液晶か
らなる。液晶層50の液晶モードとしては、TN(Twisted Nematic)モードのほか、V
AN(Vertical Aligned Nematic)モード、STN(Super Twisted Nematic)モード、
ECB(Electrically Controlled Birefringence)モード、OCB(Optical Compensat
ed Bend)モード等を採用することができる。
本実施形態に係る液晶装置100によれば、TFTアレイ基板10における光入射面の
反対面(液晶層50側)に設けられた溝44内にTFT30を構成する半導体層1aが設
けられているので、半導体層1aに光源からの光が入り込むことがなく、光励起に起因す
るリーク電流の発生や、フリッカーを防止することができる。また、プリズム部45を備
えたことで、画素領域12の外側に入射する光を画素領域12に反射させ、集光すること
ができ、光の利用効率が向上する。したがって、高い光利用効率を実現するとともに、光
リークに起因する不具合が防止された、信頼性の高い液晶装置となる。
(電気光学装置の製造方法)
次に、本発明の電気光学装置の製造方法の一実施形態として、上記液晶装置100を製
造する工程について図7,8を参照して説明する。図7,8は、図3のA−A´線矢視に
よる側断面図に対応するもので、すなわち図4に対応する断面工程図である。
なお、上記液晶装置100は、プリズム部45が形成されたTFTアレイ基板10を形
成する工程に特徴を有しており、TFTアレイ基板10及び対向基板20との貼り合わせ
工程等については従来の液晶装置の製造工程と同様である。したがって、以下の説明では
、TFTアレイ基板10を形成する工程について詳細に説明し、それ以外の工程の説明に
ついては、その説明を簡略化するものとする。
まず、ガラスなどの透光性材料からなる基板本体10Aを用意し、該基板本体10Aに
おける一方面に平面視略格子状の溝44を形成する。この溝44は上記プリズム部45を
構成するためのものであり、内部にTFT30が設けられる。具体的には、図7(a)に
示すように、マスクMを介したドライエッチング処理により開口部内に露出している基板
本体10Aを部分的に除去し、断面形状が略二等辺三角形状(図5,6参照)をなし、液
晶装置100における各画素領域12を区画する溝44を形成する。
上記ドライエッチング処理では、例えばICP−RIE(Inductive Coupled Plasma-R
eactive Ion Etching:誘導結合プラズマ−反応性イオンエッチング)法などのドライエ
ッチング法を用いてマスクMの形状を基板本体10Aに転写することで溝44を形成する
。このとき使用するエッチャントガスとしては、ガラスを化学的にエッチングするC
(オクタフルオロシクロブテン)やCHF(トリフルオルメタン)などのフッ化物系
ガスが挙げられる。
次に、図7(b)に示すように、溝44の内壁面44aに金属薄膜としてAlを成膜す
ることで反射膜46を設ける。反射膜46を形成する方法としては、スパッタ法や蒸着法
が用いられる。なお、前記反射膜46は溝44の内壁面44aにのみ、すなわち画素領域
12を除いて形成するのが好ましい。そこで、反射膜成膜時に画素領域12をマスク等で
保護したり、画素領域12に成膜された反射膜46のみをエッチングなどにより除去すれ
ばよい。このように溝44の内壁面44aに反射膜46を設けることで、基板内に入射し
た光を反射させ、画素領域12内に集光させるプリズム部45が形成される。
次に、図7(c)に示すように、酸化シリコンからなる下地絶縁層13を形成する。そ
して、前記下地絶縁層13上に非晶質シリコンからなる半導体膜を例えばプラズマCVD
法等により成膜し、該半導体膜をパターニングすることで半導体層1aを形成する。
次に、図7(d)に示すように、約850〜1300℃の温度、好ましくは約1000
℃の温度で所定時間熱酸化することにより、熱酸化シリコン膜を形成し、TFT30のゲ
ート絶縁膜2と共に容量形成用のゲート絶縁膜2を形成する。なお、前記ゲート絶縁膜2
は、プラズマCVD法、スパッタ法等により形成してもよい。
次に、図8(a)に示すように、レジストマスクを用いたフォトリソグラフィ工程、エ
ッチング工程等により、図3に示した所定パターン状の走査線3aを形成する。そして、
半導体層1aにLDD領域を形成するために、従来公知の方法と同様にイオンドープを行
い、半導体層1a中に、チャネル領域1a’、低濃度ソース領域1b、低濃度ドレイン領
域1c、高濃度ソース領域1d、及び高濃度ドレイン領域1eを形成する。
次に、図8(b)に示すように、TFT30、及び走査線3aを覆うように、例えば、
常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSGな
どのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第1層間絶縁膜4
1を形成し、CMP(化学的機械的研磨)により上面を平坦化する。
次に、図8(c)に示すように、中継接続用の中継導電膜71a,bに対するコンタク
トホール81、83を、反応性エッチング、反応性イオンビームエッチング等のドライエ
ッチングにより或いはウエットエッチングにより形成する。そして、第1層間絶縁膜41
の上に、スパッタ処理等により金属膜を堆積し、フォトリソグラフィ工程、エッチング工
程等により中継導電膜71a,71bを形成する。そして、中継導電膜71a,71bを
覆うようにして、前記第1層間絶縁膜41上に例えば、膜厚5〜200nm程度の比較的
薄い酸化シリコン膜や、窒化シリコン膜、窒化酸化膜、あるいはそれらの積層膜からなる
誘電体膜75を形成し、上面を平坦化する。
続いて、図8(d)に示すように、前記誘電体膜75を介して中継導電膜71a上に対
向配置されるように、膜厚50nm〜150nm程度の導電性のポリシリコン膜や非晶質
シリコン膜、単結晶シリコン膜等からなる容量線300を形成し、これにより蓄積容量7
0が形成される。そして、前記蓄積容量70を覆って第2層間絶縁膜42を形成した後、
該第2層間絶縁膜42に前記中継導電膜71aを臨ませるコンタクトホール81を形成し
、該コンタクトホール81内に埋設するようにして、データ線6aを所定のパターン(図
3参照)に形成する。なお、上記データ線6a及び容量線300は平面視した状態でTF
T30の少なくとも一部を覆うようにして形成される。これにより、対向基板20側から
反射光等の外光が入り込んだ場合でも、データ線6a及び容量線300が遮光膜として機
能することで、反射光等の外光によるリークやフリッカーの発生を抑制することができる
そして、データ線6aを覆って、第3層間絶縁膜43を形成する。第3層間絶縁膜43
の上面をCMPによって平坦化した後、該第3層間絶縁膜43及び前記第2層間絶縁膜4
2に前記中継導電膜71aを臨ませるコンタクトホール8を形成し、200℃程度のスパ
ッタ処理等により、ITO等の透明導電性膜を前記コンタクトホール8に埋設するととも
に、更にフォトリソグラフィ工程、エッチング工程等によって画素電極9を形成する。そ
して、画素電極9上にポリイミド膜などの有機膜からなり、所定方向にラビング処理され
た配向膜16を形成する。
以上の工程により、TFTアレイ基板10が形成される。
次に、基板本体20A上の全面にわたって共通電極21及び配向膜22が設けられてな
る対向基板20を用意し、シール材25により囲まれた領域に液晶層50を保持した状態
で、従来の公知方法と同様にして、前記対向基板20とTFTアレイ基板10とを貼り合
せる。以上の工程により、液晶装置100を製造することができる。
本実施形態に係る液晶装置100の製造方法によれば、高い光利用効率を実現するとと
もに、光リークに起因する不具合が防止された、信頼性の高いものを提供することができ
る。また、TFTアレイ基板10側に設けられたTFT30が遮光されることで、対向基
板20側の遮光層が不要となり、対向基板を安価なものとすることで液晶装置全体の低コ
スト化を図ることができる。
(電子機器)
次に、本発明の電子機器の一実施形態として、上記液晶装置100をプロジェクタの液
晶ライトバルブに採用した例について図面を参照して説明する。
図9は、プロジェクタの概略構成図である。プロジェクタ110は、観察者側に設けら
れたスクリーン111に光を照射し、このスクリーン111で反射した光を観察する、い
わゆる投影型のプロジェクタである。そして、プロジェクタ110は、光源112と、ダ
イクロイックミラー113、114と、液晶ライトバルブ115〜117と、投射光学系
118と、クロスダイクロイックプリズム119と、リレー系120とを備えている。
光源112は、赤色光、緑色光及び青色光を含む光を供給する超高圧水銀ランプで構成
されている。ダイクロイックミラー113は、光源112からの赤色光を透過させると共
に緑色光及び青色光を反射する構成となっている。また、ダイクロイックミラー114は
、ダイクロイックミラー113で反射された緑色光及び青色光のうち青色光を透過させる
と共に緑色光を反射する構成となっている。このように、ダイクロイックミラー113、
114は、光源112から出射した光を赤色光と緑色光と青色光とに分離する色分離光学
系を構成する。
ここで、ダイクロイックミラー113と光源112との間には、インテグレータ121
及び偏光変換素子122が光源112から順に配置されている。インテグレータ121は
、光源112から照射された光の照度分布を均一化する構成となっている。また、偏光変
換素子122は、光源112からの光を例えばs偏光のような特定の振動方向を有する偏
光にする構成となっている。
液晶ライトバルブ115は、ダイクロイックミラー113を透過して反射ミラー123
で反射した赤色光を画像信号に応じて変調する透過型の液晶装置(電気光学装置)である
。液晶ライトバルブ115は、λ/2位相差板115a、第1偏光板115b、液晶パネ
ル115c及び第2偏光板115dを備えている。ここで、液晶ライトバルブ115に入
射する赤色光は、ダイクロイックミラー113を透過しても光の偏光は変化しないことか
ら、s偏光のままである。
λ/2位相差板115aは、液晶ライトバルブ115に入射したs偏光をp偏光に変換
する光学素子である。また、第1偏光板115bは、s偏光を遮断してp偏光を透過させ
る偏光板である。そして、液晶パネル115cは、p偏光を画像信号に応じた変調によっ
てs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、
第2偏光板115dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって
、液晶ライトバルブ115は、画像信号に応じて赤色光を変調し、変調した赤色光をクロ
スダイクロイックプリズム119に向けて射出する構成となっている。
なお、λ/2位相差板115a及び第1偏光板115bは、偏光を変換させない透光性
のガラス板115eに接した状態で配置されており、λ/2位相差板115a及び第1偏
光板115bが発熱によって歪むのを回避することができる。
液晶ライトバルブ116は、ダイクロイックミラー113で反射した後にダイクロイッ
クミラー114で反射した緑色光を画像信号に応じて変調する透過型の液晶装置である。
そして、液晶ライトバルブ116は、液晶ライトバルブ115と同様に、第1偏光板11
6b、液晶パネル116c及び第2偏光板116dを備えている。液晶ライトバルブ11
6に入射する緑色光は、ダイクロイックミラー113、114で反射されて入射するs偏
光である。第1偏光板116bは、p偏光を遮断してs偏光を透過させる偏光板である。
また、液晶パネル116cは、s偏光を画像信号に応じた変調によってp偏光(中間調で
あれば円偏光又は楕円偏光)に変換する構成となっている。そして、第2偏光板116d
は、s偏光を遮断してp偏光を透過させる偏光板である。したがって、液晶ライトバルブ
116は、画像信号に応じて緑色光を変調し、変調した緑色光をクロスダイクロイックプ
リズム119に向けて射出する構成となっている。
液晶ライトバルブ117は、ダイクロイックミラー113で反射し、ダイクロイックミ
ラー114を透過した後でリレー系120を経た青色光を画像信号に応じて変調する透過
型の液晶装置である。そして、液晶ライトバルブ117は、液晶ライトバルブ115、1
16と同様に、λ/2位相差板117a、第1偏光板117b、液晶パネル117c及び
第2偏光板117dを備えている。ここで、液晶ライトバルブ117に入射する青色光は
、ダイクロイックミラー113で反射してダイクロイックミラー114を透過した後にリ
レー系120の後述する2つの反射ミラー125a、125bで反射することから、s偏
光となっている。
λ/2位相差板117aは、液晶ライトバルブ117に入射したs偏光をp偏光に変換
する光学素子である。また、第1偏光板117bは、s偏光を遮断してp偏光を透過させ
る偏光板である。そして、液晶パネル117cは、p偏光を画像信号に応じた変調によっ
てs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、
第2偏光板117dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって
、液晶ライトバルブ117は、画像信号に応じて青色光を変調し、変調した青色光をクロ
スダイクロイックプリズム119に向けて射出する構成となっている。
なお、λ/2位相差板117a及び第1偏光板117bは、ガラス板117eに接した
状態で配置されている。
リレー系120は、リレーレンズ124a、124bと反射ミラー125a、125b
とを備えている。リレーレンズ124a、124bは、青色光の光路が長いことによる光
損失を防止するために設けられている。ここで、リレーレンズ124aは、ダイクロイッ
クミラー114と反射ミラー125aとの間に配置されている。また、リレーレンズ12
4bは、反射ミラー125a、125bの間に配置されている。反射ミラー125aは、
ダイクロイックミラー114を透過してリレーレンズ124aから出射した青色光をリレ
ーレンズ124bに向けて反射するように配置されている。また、反射ミラー125bは
、リレーレンズ124bから出射した青色光を液晶ライトバルブ117に向けて反射する
ように配置されている。
クロスダイクロイックプリズム119は、2つのダイクロイック膜119a、119b
をX字型に直交配置した色合成光学系である。ダイクロイック膜119aは青色光を反射
して緑色光を透過する膜であり、ダイクロイック膜119bは赤色光を反射して緑色光を
透過する膜である。したがって、クロスダイクロイックプリズム119は、液晶ライトバ
ルブ115〜117のそれぞれで変調された赤色光と緑色光と青色光とを合成し、投射光
学系118に向けて射出するように構成されている。
なお、液晶ライトバルブ115、117からクロスダイクロイックプリズム119に入
射する光はs偏光であり、液晶ライトバルブ116からクロスダイクロイックプリズム1
19に入射する光はp偏光である。このようにクロスダイクロイックプリズム119に入
射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム119に
おいて各液晶ライトバルブ115〜117から入射する光を有効に合成できる。ここで、
一般に、ダイクロイック膜119a、119bはs偏光の反射特性に優れている。このた
め、ダイクロイック膜119a、119bで反射される赤色光及び青色光をs偏光とし、
ダイクロイック膜119a、119bを透過する緑色光をp偏光としている。投射光学系
118は、投影レンズ(図示略)を有しており、クロスダイクロイックプリズム119で
合成された光をスクリーン111に投射するように構成されている。
本実施形態に係るプロジェクタ110によれば、光変調手段として前述した液晶装置1
00を有しているため、高い光利用効率を実現するとともに、光リークに起因する不具合
を防止することができ、プロジェクタ110自体も表示品位が高く信頼性の高いものとな
る。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、
本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成
部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において
設計要求等に基づき種々変更可能である。例えば、上記実施形態では、プリズム部45を
構成する溝44の内部に、TFT30全体が埋め込まれた構成となっているが、前記TF
T30を構成する半導体層1aのみを埋め込み、該半導体層1aに接続される配線等は溝
の外側に配置するようにしてもよい。
液晶装置の概略構成を示し、(a)は平面図、(b)は断面図である。 液晶装置の等価回路を示す図である。 TFTアレイ基板の平面図である。 図3のA−A´線矢視による液晶装置の断面図である。 TFTアレイ基板に設けられたプリズム部の構成図である。 プリズム部の作用を説明するための図である。 TFTアレイ基板を形成する工程説明図である。 図6に続く、TFTアレイ基板を形成する工程説明図である。 電子機器の一実施形態としてのプロジェクタの構成を示す図である。
符号の説明
1a…半導体層、6a…データ線(配線層)、10…TFTアレイ基板(光入射側基板)
、12…画素領域、20…対向基板、30…TFT(スイッチング素子)、44…溝、4
4a…内壁面、45…プリズム部、50…液晶層(電気光学層)、100…液晶装置(電
気光学装置)、110…プロジェクタ(電子機器)

Claims (6)

  1. 一対の基板間に電気光学物質により構成される電気光学層が挟持され、複数の画素領域
    を備えてなる電気光学装置であって、
    前記一対の基板の、光入射側基板における光入射面の反対側に溝状に設けられ、入射光
    を前記画素領域内に反射させるプリズム部を有し、
    前記プリズム部を構成する前記溝内に、少なくともスイッチング素子の半導体層が設け
    られていることを特徴とする電気光学装置。
  2. 前記プリズム部は、平面視した状態にて前記各画素領域を区画する位置に重なるように
    形成されることを特徴とする請求項1に記載の電気光学装置。
  3. 前記半導体層に接続された配線層を備え、該配線層は平面視した状態で前記半導体層の
    少なくとも一部を覆うことを特徴とする請求項1又は2に記載の電気光学装置。
  4. 一対の基板間に電気光学物質により構成される電気光学層が挟持され、複数の画素領域
    を備えてなる電気光学装置の製造方法であって、
    基板の一方の面側に溝を形成する工程と、
    前記溝の内壁面に反射膜を設けるとともに、他方の面側から入射した光を前記画素領域
    に反射させるプリズム部を形成する工程と、
    前記プリズム部を構成する前記溝内に、少なくともスイッチング素子の半導体層を設け
    、光入射側基板を形成する工程と、
    前記電気光学層が挟持された状態に、前記光入射側基板と対向基板とを貼り合わせる工
    程と、を備えることを特徴とする電気光学装置の製造方法。
  5. 前記各画素領域を区画するように前記溝を形成することを特徴とする請求項4に記載の
    電気光学装置の製造方法。
  6. 請求項1〜3のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器
JP2006306254A 2006-11-13 2006-11-13 電気光学装置、電気光学装置の製造方法、及び電子機器 Expired - Fee Related JP5003108B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006306254A JP5003108B2 (ja) 2006-11-13 2006-11-13 電気光学装置、電気光学装置の製造方法、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006306254A JP5003108B2 (ja) 2006-11-13 2006-11-13 電気光学装置、電気光学装置の製造方法、及び電子機器

Publications (3)

Publication Number Publication Date
JP2008122648A true JP2008122648A (ja) 2008-05-29
JP2008122648A5 JP2008122648A5 (ja) 2009-10-22
JP5003108B2 JP5003108B2 (ja) 2012-08-15

Family

ID=39507460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006306254A Expired - Fee Related JP5003108B2 (ja) 2006-11-13 2006-11-13 電気光学装置、電気光学装置の製造方法、及び電子機器

Country Status (1)

Country Link
JP (1) JP5003108B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012203203A (ja) * 2011-03-25 2012-10-22 Seiko Epson Corp 液晶装置及びプロジェクター
KR101796692B1 (ko) * 2010-12-03 2017-12-01 엘지디스플레이 주식회사 액정표시장치
WO2018184403A1 (en) 2017-04-06 2018-10-11 Boe Technology Group Co., Ltd. Thin-film transistor, manufacturing method thereof, array substrate and display device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01167729A (ja) * 1987-12-23 1989-07-03 Hitachi Ltd 液晶表示パネル
JPH05100222A (ja) * 1991-10-08 1993-04-23 Sharp Corp 液晶表示装置
JP2000164875A (ja) * 1998-11-26 2000-06-16 Nec Corp 液晶表示装置用薄膜トランジスタ基板およびその製造方法
WO2001081994A1 (fr) * 2000-04-21 2001-11-01 Seiko Epson Corporation Dispositif electro-optique, affichage par projection et procede de fabrication dudit dispositif electro-optique
JP2002139743A (ja) * 2000-11-06 2002-05-17 Yotaro Hatamura 液晶表示装置
JP2002244154A (ja) * 2001-02-14 2002-08-28 Seiko Epson Corp 電気光学装置及び電子機器
JP2003098546A (ja) * 2001-09-21 2003-04-03 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2006215427A (ja) * 2005-02-07 2006-08-17 Seiko Epson Corp 空間光変調装置及び画像表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01167729A (ja) * 1987-12-23 1989-07-03 Hitachi Ltd 液晶表示パネル
JPH05100222A (ja) * 1991-10-08 1993-04-23 Sharp Corp 液晶表示装置
JP2000164875A (ja) * 1998-11-26 2000-06-16 Nec Corp 液晶表示装置用薄膜トランジスタ基板およびその製造方法
WO2001081994A1 (fr) * 2000-04-21 2001-11-01 Seiko Epson Corporation Dispositif electro-optique, affichage par projection et procede de fabrication dudit dispositif electro-optique
JP2002139743A (ja) * 2000-11-06 2002-05-17 Yotaro Hatamura 液晶表示装置
JP2002244154A (ja) * 2001-02-14 2002-08-28 Seiko Epson Corp 電気光学装置及び電子機器
JP2003098546A (ja) * 2001-09-21 2003-04-03 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2006215427A (ja) * 2005-02-07 2006-08-17 Seiko Epson Corp 空間光変調装置及び画像表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101796692B1 (ko) * 2010-12-03 2017-12-01 엘지디스플레이 주식회사 액정표시장치
JP2012203203A (ja) * 2011-03-25 2012-10-22 Seiko Epson Corp 液晶装置及びプロジェクター
WO2018184403A1 (en) 2017-04-06 2018-10-11 Boe Technology Group Co., Ltd. Thin-film transistor, manufacturing method thereof, array substrate and display device
CN108695394A (zh) * 2017-04-06 2018-10-23 京东方科技集团股份有限公司 薄膜晶体管、其制备方法、阵列基板及显示装置
EP3507834A4 (en) * 2017-04-06 2019-11-06 Boe Technology Group Co. Ltd. THIN-LAYER TRANSISTOR, MANUFACTURING METHOD, ARRAY SUBSTRATE AND DISPLAY DEVICE

Also Published As

Publication number Publication date
JP5003108B2 (ja) 2012-08-15

Similar Documents

Publication Publication Date Title
JP5845679B2 (ja) 電気光学装置、電気光学装置の製造方法および投射型表示装置
US9812470B2 (en) Electro-optical apparatus and electronic apparatus
JP6044358B2 (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP5737037B2 (ja) 電気光学装置および投射型表示装置
JP2013073181A (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
US10634942B2 (en) Electro-optical device and electronic device having base member, lens member and first and second insulators
JP2017134307A (ja) レンズアレイ基板、電気光学装置、電子機器、マイクロレンズ基板の製造方法、および電気光学装置の製造方法
JP6171308B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP5003108B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2014102268A (ja) マイクロレンズアレイ基板、電気光学装置、および電子機器
JP2003167246A (ja) 液晶装置用基板およびその製造方法、液晶装置、投射型表示装置
JP4552947B2 (ja) 集光基板、電気光学装置、電気光学装置用基板、プロジェクタ、及び電子機器
JP5810589B2 (ja) 電気光学装置、投射型表示装置、および電子機器
JP2014149335A (ja) 電気光学装置用基板、電気光学装置、および電子機器
US10656455B2 (en) Electro-optical device, transmissive liquid crystal display device, and electronic device
JP2012255960A (ja) 電気光学装置の製造方法
US20120249897A1 (en) Electrooptic device, projection display device, and electronic device
JP5029209B2 (ja) 電気光学装置及び投射型表示装置
JP4867685B2 (ja) 電気光学装置、及び電子機器
JP2014153384A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2013025070A (ja) 電気光学装置、電気光学装置の製造方法、および投射型表示装置
JP2022096107A (ja) 液晶装置、及び電子機器
JP2003167255A (ja) 液晶装置、液晶装置用基板の製造方法、及び電子機器
JP2003005183A (ja) 液晶装置および液晶装置の製造方法、投射型液晶装置並びに電子機器
JP5332841B2 (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees