JP2002139743A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002139743A JP2002139743A JP2000336966A JP2000336966A JP2002139743A JP 2002139743 A JP2002139743 A JP 2002139743A JP 2000336966 A JP2000336966 A JP 2000336966A JP 2000336966 A JP2000336966 A JP 2000336966A JP 2002139743 A JP2002139743 A JP 2002139743A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid crystal
- switching element
- active matrix
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 従来のアクティブマトリクス基板では配線の
接続部分やクロス部分では絶縁膜にピンホールが生じや
すく、ライン欠陥の発生等歩留まりの低下をきたしてい
た。 【解決手段】 スイッチング素子、信号線、走査線及び
画素電極を有するアクティブマトリクス基板において、
絶縁性基板の内部にスイッチング素子を埋め込み、基板
表面を平坦化した液晶表示装置。
接続部分やクロス部分では絶縁膜にピンホールが生じや
すく、ライン欠陥の発生等歩留まりの低下をきたしてい
た。 【解決手段】 スイッチング素子、信号線、走査線及び
画素電極を有するアクティブマトリクス基板において、
絶縁性基板の内部にスイッチング素子を埋め込み、基板
表面を平坦化した液晶表示装置。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
し、さらに詳しくはパーソナルコンピュータ、ワークス
テーション、プロジェクタ等のディスプレイの応用分野
に用いられる液晶表示装置に関する。
し、さらに詳しくはパーソナルコンピュータ、ワークス
テーション、プロジェクタ等のディスプレイの応用分野
に用いられる液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は、薄型、軽量、低消費電
力の特長を生かして、ノートブック型パーソナルコンピ
ュータ、携帯情報端末、ワークステーションや、小型高
精細の特長を生かしたプロジェクタ等の各種商品に広く
応用されている。
力の特長を生かして、ノートブック型パーソナルコンピ
ュータ、携帯情報端末、ワークステーションや、小型高
精細の特長を生かしたプロジェクタ等の各種商品に広く
応用されている。
【０００３】特に、薄膜トランジスタ（以下、ＴＦＴと
称す）などの能動素子をスイッチング素子として用い、
画素をマトリクス状に配置したアクティブマトリクス型
の液晶表示装置が、高い表示品位が求められる商品に使
われている。
称す）などの能動素子をスイッチング素子として用い、
画素をマトリクス状に配置したアクティブマトリクス型
の液晶表示装置が、高い表示品位が求められる商品に使
われている。
【０００４】従来のアクティブマトリクス型液晶表示装
置は、透光性基板上にアクティブマトリクス素子を形成
したアクティブマトリクス基板と、透光性基板上に対向
電極を形成した対向基板と、両基板間に液晶層を挟み込
んだ構成となっている。
置は、透光性基板上にアクティブマトリクス素子を形成
したアクティブマトリクス基板と、透光性基板上に対向
電極を形成した対向基板と、両基板間に液晶層を挟み込
んだ構成となっている。
【０００５】アクティブマトリクス基板は図５に示すよ
うに、液晶層に電圧印加するための複数の画素電極５１
と画素電極５１を駆動するためのスイッチング手段であ
るＴＦＴ５２がマトリクス状に形成され、ＴＦＴ５２が
画素電極５１に接続されている。
うに、液晶層に電圧印加するための複数の画素電極５１
と画素電極５１を駆動するためのスイッチング手段であ
るＴＦＴ５２がマトリクス状に形成され、ＴＦＴ５２が
画素電極５１に接続されている。
【０００６】上記ＴＦＴ５２におけるゲート電極には走
査線５３が、またソース電極には信号線５４がそれぞれ
接続されている。上記走査線５３と信号線５４はマトリ
クス状に配列された画素電極５１の周囲を通り、互いに
直交するように配置されている。上記走査線５３を介し
てゲート信号を制御することによりＴＦＴ５２のＯＮ／
ＯＦＦ制御が行われ、ＴＦＴ５２のＯＮ時に上記信号線
５４にデータ信号（表示信号）が入力されるとＴＦＴ５
２を介してデータ信号が画素電極５１に入力される。
査線５３が、またソース電極には信号線５４がそれぞれ
接続されている。上記走査線５３と信号線５４はマトリ
クス状に配列された画素電極５１の周囲を通り、互いに
直交するように配置されている。上記走査線５３を介し
てゲート信号を制御することによりＴＦＴ５２のＯＮ／
ＯＦＦ制御が行われ、ＴＦＴ５２のＯＮ時に上記信号線
５４にデータ信号（表示信号）が入力されるとＴＦＴ５
２を介してデータ信号が画素電極５１に入力される。
【０００７】前記ＴＦＴ５２の具体的構造は図６に示す
ように、透明な絶縁性基板６１上にゲート電極６２が形
成され、これを覆うようにゲート絶縁膜６３が形成され
ている。ゲート電極６２の上にゲート絶縁膜６３を介し
て半導体薄膜６４が形成されている。
ように、透明な絶縁性基板６１上にゲート電極６２が形
成され、これを覆うようにゲート絶縁膜６３が形成され
ている。ゲート電極６２の上にゲート絶縁膜６３を介し
て半導体薄膜６４が形成されている。
【０００８】この半導体薄膜６４の中央上部にチャネル
保護膜６５が形成されている。このチャネル保護膜６５
と半導体薄膜６４のソース部側にｎ+シリコン層からな
るソース電極６６ａが、ドレイン部側にも同じくｎ+シ
リコン層からなるドレイン電極６６ｂが形成されてい
る。
保護膜６５が形成されている。このチャネル保護膜６５
と半導体薄膜６４のソース部側にｎ+シリコン層からな
るソース電極６６ａが、ドレイン部側にも同じくｎ+シ
リコン層からなるドレイン電極６６ｂが形成されてい
る。
【０００９】上記ソース電極６６ａに対してソース配線
となる金属層６７ａが接続されており、上記ドレイン電
極６６ｂに対してドレイン配線となる金属層６７ｂが接
続されている。このＴＦＴ５２の表面は層間絶縁膜６８
によって覆われており、さらに、その上に画素電極５１
となる透明導電膜が形成されている。
となる金属層６７ａが接続されており、上記ドレイン電
極６６ｂに対してドレイン配線となる金属層６７ｂが接
続されている。このＴＦＴ５２の表面は層間絶縁膜６８
によって覆われており、さらに、その上に画素電極５１
となる透明導電膜が形成されている。
【００１０】画素電極５１は、コンタクトホール６９を
介して、ＴＦＴのドレイン配線となる金属層６７ｂと接
続されている。また、図示しないが、画素電極５１上に
は、液晶を配向させるための配向膜が表示領域全域にほ
ぼ一様に形成されている。
介して、ＴＦＴのドレイン配線となる金属層６７ｂと接
続されている。また、図示しないが、画素電極５１上に
は、液晶を配向させるための配向膜が表示領域全域にほ
ぼ一様に形成されている。
【００１１】上記層間絶縁膜６８としては、従来、ＣＶ
Ｄ法などで形成したＳｉＮｘなどの無機薄膜が用いら
れ、半導体薄膜６４としては、ＣＶＤ法などで形成した
水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）が用いら
れている。
Ｄ法などで形成したＳｉＮｘなどの無機薄膜が用いら
れ、半導体薄膜６４としては、ＣＶＤ法などで形成した
水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）が用いら
れている。
【００１２】また、上記と異なる構造として、上記信号
線を対向基板側に形成した液晶表示装置が提案されてい
る（特開平７−１２８６８７号公報など）。この構造
は、共通の基板上で走査線と信号線が交差することなく
各々別基板上に形成したのでライン欠陥の発生率が低下
し歩留まりが向上できる。
線を対向基板側に形成した液晶表示装置が提案されてい
る（特開平７−１２８６８７号公報など）。この構造
は、共通の基板上で走査線と信号線が交差することなく
各々別基板上に形成したのでライン欠陥の発生率が低下
し歩留まりが向上できる。
【００１３】図７を用いて、本構造を説明する。一方の
基板７０上において、マトリクス状に設けられたアモル
ファスシリコン半導体などの３端子のスイッチング素子
７１に、前記スイッチング素子７１の各列ごとの一端子
に走査線７２が接続され、前記スイッチング素子の各列
ごとの別の端子に基準信号線７３が接続され、該スイッ
チング素子７１各々の更に別の端子に画素電極７４が接
続されている。
基板７０上において、マトリクス状に設けられたアモル
ファスシリコン半導体などの３端子のスイッチング素子
７１に、前記スイッチング素子７１の各列ごとの一端子
に走査線７２が接続され、前記スイッチング素子の各列
ごとの別の端子に基準信号線７３が接続され、該スイッ
チング素子７１各々の更に別の端子に画素電極７４が接
続されている。
【００１４】一方の基板７０に対向する対向基板７５上
には、上記走査線７２に直交する方向に、信号線７６が
複数配置される。またここでは、信号線７６が、画素電
極７４に対向する部分において、対向電極を兼ねてい
る。
には、上記走査線７２に直交する方向に、信号線７６が
複数配置される。またここでは、信号線７６が、画素電
極７４に対向する部分において、対向電極を兼ねてい
る。
【００１５】また、歩留りを改善する他の方法として、
絶縁膜の溝部分に配線や画素電極を埋め込む構造が提案
されている（特開２０００−２１８８５号公報）。この
構造では、スイッチング素子の上に絶縁膜を形成し、画
素電極を配置する部分に溝を形成した上に金属膜を形成
する。
絶縁膜の溝部分に配線や画素電極を埋め込む構造が提案
されている（特開２０００−２１８８５号公報）。この
構造では、スイッチング素子の上に絶縁膜を形成し、画
素電極を配置する部分に溝を形成した上に金属膜を形成
する。
【００１６】その後、ＣＭＰ技術による表面平坦化を行
い画素電極を形成している。
い画素電極を形成している。
【００１７】
【発明が解決しようとする課題】しかしながら、図５及
び図６の構造では上記走査線５３と信号線５４が透明な
絶縁性基板６１上で、マトリクス状に配列された画素電
極５１の周囲を通り、各々の配線が互いに直交するよう
に配置され、上記走査線５３と信号線５４との多数の交
差部では、上記走査線５３上にその段差形状を反映し
て、信号線５４が積層されている。
び図６の構造では上記走査線５３と信号線５４が透明な
絶縁性基板６１上で、マトリクス状に配列された画素電
極５１の周囲を通り、各々の配線が互いに直交するよう
に配置され、上記走査線５３と信号線５４との多数の交
差部では、上記走査線５３上にその段差形状を反映し
て、信号線５４が積層されている。
【００１８】したがって、このような交差部では、層間
絶縁膜６８にクラックが入りやすく、上層の信号線５４
が製造中に断線しやすいため、信頼性低下や歩留まり低
下の要因となっている。また、層間絶縁膜６８にピンホ
ールがあると、上層の信号線５４と下層の走査線５３が
短絡して歩留まりを低下させる。
絶縁膜６８にクラックが入りやすく、上層の信号線５４
が製造中に断線しやすいため、信頼性低下や歩留まり低
下の要因となっている。また、層間絶縁膜６８にピンホ
ールがあると、上層の信号線５４と下層の走査線５３が
短絡して歩留まりを低下させる。
【００１９】また、この問題を解決するために、上記信
号線を対向基板側に形成した液晶表示装置が特開平７−
１２８６８７号公報などに提案されている。この構造
は、共通の基板上で走査線と信号線が交差することなく
各々別基板上に形成したのでライン欠陥の発生率が低下
し歩留まりが向上できる。
号線を対向基板側に形成した液晶表示装置が特開平７−
１２８６８７号公報などに提案されている。この構造
は、共通の基板上で走査線と信号線が交差することなく
各々別基板上に形成したのでライン欠陥の発生率が低下
し歩留まりが向上できる。
【００２０】しかしながら、この構造ではスイッチング
素子の端子に基準信号線や画素電極が重ね合せて接続さ
れているので、接続部分で段差が形成されるため、製造
工程中の成膜不良やエッチング不良で断線が発生しやす
くなるため、表示不良や歩留まり低下が生じ易い。
素子の端子に基準信号線や画素電極が重ね合せて接続さ
れているので、接続部分で段差が形成されるため、製造
工程中の成膜不良やエッチング不良で断線が発生しやす
くなるため、表示不良や歩留まり低下が生じ易い。
【００２１】また、この問題を解決する別の手法とし
て、スイッチング素子の上に絶縁膜を形成し、画素電極
を配置する部分に溝及びスルーホールを形成した上に金
属膜を形成する。その後、ＣＭＰによる表面平坦化を行
い画素電極を形成する事で膜の重ね合せによる段差を無
くす方法が提案されている。
て、スイッチング素子の上に絶縁膜を形成し、画素電極
を配置する部分に溝及びスルーホールを形成した上に金
属膜を形成する。その後、ＣＭＰによる表面平坦化を行
い画素電極を形成する事で膜の重ね合せによる段差を無
くす方法が提案されている。
【００２２】しかしながら、この方法を用いるとプロセ
スが複雑になり、工程数が増加するため、コストアップ
となる。
スが複雑になり、工程数が増加するため、コストアップ
となる。
【００２３】本発明は、上記従来の問題を改善するもの
であり、配線接続部分の段差による断線を防止し歩留ま
りを向上させコストダウンを図ると共に、信頼性が高く
表示品位の良好な液晶表示装置を提供するものである。
であり、配線接続部分の段差による断線を防止し歩留ま
りを向上させコストダウンを図ると共に、信頼性が高く
表示品位の良好な液晶表示装置を提供するものである。
【００２４】
【課題を解決するための手段】本発明の液晶表示装置
は、上記目的を達成するためのものであり、本発明の請
求項1記載の液晶表示装置は、絶縁性基板と、該絶縁性
基板にマトリクス状に設けられたスイッチング素子と、
該スイッチング素子の第1端子に接続された走査線と、
該スイッチング素子の第２端子に接続された信号線と、
該スイッチング素子の第３端子に接続された画素電極と
を有するアクティブマトリクス基板と、該アクティブマ
トリクス基板に対向する対向基板の間に液晶を挟持して
構成される液晶表示装置において、該アクティブマトリ
クス基板の該絶縁性基板の内部にスイッチング素子が形
成された構造を有することを特徴としている。
は、上記目的を達成するためのものであり、本発明の請
求項1記載の液晶表示装置は、絶縁性基板と、該絶縁性
基板にマトリクス状に設けられたスイッチング素子と、
該スイッチング素子の第1端子に接続された走査線と、
該スイッチング素子の第２端子に接続された信号線と、
該スイッチング素子の第３端子に接続された画素電極と
を有するアクティブマトリクス基板と、該アクティブマ
トリクス基板に対向する対向基板の間に液晶を挟持して
構成される液晶表示装置において、該アクティブマトリ
クス基板の該絶縁性基板の内部にスイッチング素子が形
成された構造を有することを特徴としている。
【００２５】上記構成によれば、スイッチング素子が基
板内部に形成されているので、信号線と走査線が交差し
ない構造を採れるので、線間リークが発生しないため、
歩留まり及び信頼性が向上する。また画素表面が平坦と
なるので、良好な表示品位が得られる。
板内部に形成されているので、信号線と走査線が交差し
ない構造を採れるので、線間リークが発生しないため、
歩留まり及び信頼性が向上する。また画素表面が平坦と
なるので、良好な表示品位が得られる。
【００２６】本発明の請求項２記載の液晶表示装置は、
絶縁性基板と、該絶縁性基板にマトリクス状に設けられ
たスイッチング素子と、該スイッチング素子の第１端子
に接続された走査線と、該スイッチング素子の第２端子
に接続された（基準）信号線と、該スイッチング素子の
第３端子に接続された画素電極とを有するアクティブマ
トリクス基板と、該アクティブマトリクス基板に対向す
る対向基板の上に、該画素電極の各々に対向する対向電
極と、該対向電極に接続された信号線を有し、該信号線
は該走査線に直交するように配置されており、該アクテ
ィブマトリクス基板と該対向基板の間に液晶を挟持して
構成される液晶表示装置において、該アクティブマトリ
クス基板の該絶縁性基板の内部にスイッチング素子が形
成された構造を有することを特徴としている。
絶縁性基板と、該絶縁性基板にマトリクス状に設けられ
たスイッチング素子と、該スイッチング素子の第１端子
に接続された走査線と、該スイッチング素子の第２端子
に接続された（基準）信号線と、該スイッチング素子の
第３端子に接続された画素電極とを有するアクティブマ
トリクス基板と、該アクティブマトリクス基板に対向す
る対向基板の上に、該画素電極の各々に対向する対向電
極と、該対向電極に接続された信号線を有し、該信号線
は該走査線に直交するように配置されており、該アクテ
ィブマトリクス基板と該対向基板の間に液晶を挟持して
構成される液晶表示装置において、該アクティブマトリ
クス基板の該絶縁性基板の内部にスイッチング素子が形
成された構造を有することを特徴としている。
【００２７】上記構成によれば、主基準信号線と主走査
線が隣接していないので、線間リークが発生しないた
め、歩留まりが向上する。また配線間に交差部がなく主
走査線が同一層内で連続しているため、信頼性が向上す
る。また画素表面が平坦となるので、良好な表示品位が
得られる。
線が隣接していないので、線間リークが発生しないた
め、歩留まりが向上する。また配線間に交差部がなく主
走査線が同一層内で連続しているため、信頼性が向上す
る。また画素表面が平坦となるので、良好な表示品位が
得られる。
【００２８】本発明の請求項３記載の液晶表示装置は、
請求項１または請求項２記載の液晶表示装置において前
記画素電極が光反射材料で形成されていることを特徴と
している。
請求項１または請求項２記載の液晶表示装置において前
記画素電極が光反射材料で形成されていることを特徴と
している。
【００２９】上記構成によれば、光反射材料表面が平坦
性良く形成できるので反射効率が良く良好な表示品位が
得られる。
性良く形成できるので反射効率が良く良好な表示品位が
得られる。
【００３０】本発明の請求項４記載の液晶表示装置は、
前記アクティブマトリクス基板の走査線、信号線、画素
電極の少なくとも１つが、該絶縁膜と該絶縁性基板の少
なくとも一方の溝部分に埋め込まれた構造を有すること
を特徴としている。
前記アクティブマトリクス基板の走査線、信号線、画素
電極の少なくとも１つが、該絶縁膜と該絶縁性基板の少
なくとも一方の溝部分に埋め込まれた構造を有すること
を特徴としている。
【００３１】上記構成によれば、溝部分に配線が埋め込
まれているので配線間リークが発生しないため、歩留り
が一層向上する。
まれているので配線間リークが発生しないため、歩留り
が一層向上する。
【００３２】本発明の請求項５記載の液晶表示装置は、
前記アクティブマトリクス基板の走査線、信号線、画素
電極の少なくとも１つが、Ｃｕ、Ａｌ等の低抵抗金属か
ら成ることを特徴としている。
前記アクティブマトリクス基板の走査線、信号線、画素
電極の少なくとも１つが、Ｃｕ、Ａｌ等の低抵抗金属か
ら成ることを特徴としている。
【００３３】上記構成によれば、配線を低抵抗金属材料
で構成できるので、高精細化や大画面化時においても信
号遅延が生じないので、良好な表示品位が得られる。
で構成できるので、高精細化や大画面化時においても信
号遅延が生じないので、良好な表示品位が得られる。
【００３４】本発明の請求項６記載の液晶表示装置は、
前記絶縁性基板の内部に形成されたスイッチング素子が
基板表面に対して傾斜した構造になっていることを特徴
としている。上記構成によれば、スルーホールを形成す
る工程を短縮することができるので、コスト低減を図る
事ができる。
前記絶縁性基板の内部に形成されたスイッチング素子が
基板表面に対して傾斜した構造になっていることを特徴
としている。上記構成によれば、スルーホールを形成す
る工程を短縮することができるので、コスト低減を図る
事ができる。
【００３５】
【発明の実施の形態】以下、図面を参照しながら本発明
の液晶表示装置の実施例を示す。なお、これによって、
実施例を限定するものではない。
の液晶表示装置の実施例を示す。なお、これによって、
実施例を限定するものではない。
【００３６】（実施の形態１）本発明の液晶表示装置の
アクティブマトリクス基板側構造を１図及び２図に示
す。
アクティブマトリクス基板側構造を１図及び２図に示
す。
【００３７】なお、２図は１図のＡ−Ａ断面及びＢ−Ｂ
断面での形成工程を示す。アクティブマトリクス基板１
０の構造を１図及び２図をもとに説明する。
断面での形成工程を示す。アクティブマトリクス基板１
０の構造を１図及び２図をもとに説明する。
【００３８】透明な絶縁性基板１１に、ドライエッチン
グまたはウエットエッチングにより溝を形成し、スイッ
チング素子の埋め込み領域１２を形成する。スイッチン
グ素子１３は、透明な絶縁性基板１１の上にアルミニウ
ムやタンタル等の金属膜をスパッタ法等により成膜し
て、パターニングする事で埋め込み領域１２内に走査端
子１４を形成する。
グまたはウエットエッチングにより溝を形成し、スイッ
チング素子の埋め込み領域１２を形成する。スイッチン
グ素子１３は、透明な絶縁性基板１１の上にアルミニウ
ムやタンタル等の金属膜をスパッタ法等により成膜し
て、パターニングする事で埋め込み領域１２内に走査端
子１４を形成する。
【００３９】その上層にプラズマＣＶＤ法を用いて窒化
シリコンからなる絶縁層１５、非晶質シリコンからなる
半導体層１６、ｎ+型非晶質シリコンからなるコンタク
ト層１７ａ、１７ｂを形成する。その上層にスパッタ法
等によりタンタル、モリブデン等の単層金属膜やチタン
／アルミニウム、タンタル／窒化タンタル等の積層金属
膜を成膜して、信号端子１８及び画素端子１９を形成し
た後、スイッチング素子１３のチャネル部分のｎ+型非
晶質シリコンをドライエッチング等により取り除く事で
スイッチング素子１３が構成される。
シリコンからなる絶縁層１５、非晶質シリコンからなる
半導体層１６、ｎ+型非晶質シリコンからなるコンタク
ト層１７ａ、１７ｂを形成する。その上層にスパッタ法
等によりタンタル、モリブデン等の単層金属膜やチタン
／アルミニウム、タンタル／窒化タンタル等の積層金属
膜を成膜して、信号端子１８及び画素端子１９を形成し
た後、スイッチング素子１３のチャネル部分のｎ+型非
晶質シリコンをドライエッチング等により取り除く事で
スイッチング素子１３が構成される。
【００４０】その上層にプラズマＣＶＤ法を用いて、窒
化シリコンからなる絶縁膜２５を形成し、表面研磨し平
坦化を行った。次いで、画素電極となる溝２０ａ、信号
線となる溝２０ｂ、走査線となる溝を形成した後、走査
端子１４と走査線２４を接続するためのスルーホール、
信号端子１８と信号線２３を接続するためのスルーホー
ル２１ｂ、画素端子１９と画素電極２２を接続するため
のスルーホール２１ａを形成する。
化シリコンからなる絶縁膜２５を形成し、表面研磨し平
坦化を行った。次いで、画素電極となる溝２０ａ、信号
線となる溝２０ｂ、走査線となる溝を形成した後、走査
端子１４と走査線２４を接続するためのスルーホール、
信号端子１８と信号線２３を接続するためのスルーホー
ル２１ｂ、画素端子１９と画素電極２２を接続するため
のスルーホール２１ａを形成する。
【００４１】その上層に、スパッタ法等によりアルミニ
ウム、銅等の金属膜を成膜して、スルーホールを通して
各端子１４、１８、１９と接続する。次いで、表面を研
磨し平坦化を行う事で、金属膜が溝に埋め込まれた構成
となり、走査線２４、信号線２３、画素電極２２が形成
される。これにより、透明性絶縁基板にスイッチング素
子を埋め込んだ構成となり、画素電極、配線形成面を平
坦にする事ができる。
ウム、銅等の金属膜を成膜して、スルーホールを通して
各端子１４、１８、１９と接続する。次いで、表面を研
磨し平坦化を行う事で、金属膜が溝に埋め込まれた構成
となり、走査線２４、信号線２３、画素電極２２が形成
される。これにより、透明性絶縁基板にスイッチング素
子を埋め込んだ構成となり、画素電極、配線形成面を平
坦にする事ができる。
【００４２】対向基板は、透明の絶縁性基板にカラーフ
ィルタが形成され、その上に透明導電膜であるＩＴＯが
表示領域全域に形成されている。
ィルタが形成され、その上に透明導電膜であるＩＴＯが
表示領域全域に形成されている。
【００４３】液晶表示装置は、前記スイッチング素子が
マトリクス状に形成されたアクティブマトリクス基板、
および対向基板の両基板上に配向膜を形成し配向処理を
行った後、前記アクティブマトリクス基板と前記対向基
板の間に液晶層を挟持することで構成されている。液晶
層の表示モードとしては、ＨＦＥモードを用いた。これ
により反射型の液晶表示装置が構成される。
マトリクス状に形成されたアクティブマトリクス基板、
および対向基板の両基板上に配向膜を形成し配向処理を
行った後、前記アクティブマトリクス基板と前記対向基
板の間に液晶層を挟持することで構成されている。液晶
層の表示モードとしては、ＨＦＥモードを用いた。これ
により反射型の液晶表示装置が構成される。
【００４４】本構成によれば、従来のスイッチング素子
の構成で存在していた段差を介しての配線接続部分や配
線の交差部分が存在しないため、段差部分で起き易い段
切れが発生しない。また交差部で起き易い線間リークが
発生しないので、歩留まり及び信頼性が向上する。
の構成で存在していた段差を介しての配線接続部分や配
線の交差部分が存在しないため、段差部分で起き易い段
切れが発生しない。また交差部で起き易い線間リークが
発生しないので、歩留まり及び信頼性が向上する。
【００４５】また画素表面が平坦となるので、反射型で
は反射効率が向上し、明るくコントラストが高い良好な
表示品位が得られる。また、金属膜を研磨することによ
り配線を形成する事ができるので、銅のようにドライエ
ッチングで加工する事ができなかった低抵抗材料で配線
形成が可能となるので大画面表示や高精細表示を実現す
る場合に求められる配線の低抵抗化ができ、表示性能向
上に寄与できる。
は反射効率が向上し、明るくコントラストが高い良好な
表示品位が得られる。また、金属膜を研磨することによ
り配線を形成する事ができるので、銅のようにドライエ
ッチングで加工する事ができなかった低抵抗材料で配線
形成が可能となるので大画面表示や高精細表示を実現す
る場合に求められる配線の低抵抗化ができ、表示性能向
上に寄与できる。
【００４６】上記実施例においては、金属膜の材料とし
てアルミニウム、銅を用いたが、これ以外にも、アルミ
ニウム、銅、タンタル、クロム、ニッケル、銀、チタン
のうち少なくとも1つを含む金属、又はこれらの金属の
積層を用いても良い。
てアルミニウム、銅を用いたが、これ以外にも、アルミ
ニウム、銅、タンタル、クロム、ニッケル、銀、チタン
のうち少なくとも1つを含む金属、又はこれらの金属の
積層を用いても良い。
【００４７】（実施の形態２）本発明の他の実施例であ
る液晶表示装置のアクティブマトリクス基板側の構造を
３図及び４図に示す。なお、４図は３図のＣ−Ｃ断面で
の形成工程を示す。
る液晶表示装置のアクティブマトリクス基板側の構造を
３図及び４図に示す。なお、４図は３図のＣ−Ｃ断面で
の形成工程を示す。
【００４８】アクティブマトリクス基板３０の構造を３
図及び４図をもとに説明する。透明な絶縁性基板３１に
ドライエッチングまたはウエットエッチングにより溝を
形成し、スイッチング素子の埋め込み領域３２を形成す
る。スイッチング素子３３は、前記実施例と同様の材
料、方法により形成した。透明な絶縁性基板３１の埋め
込み領域３２内に走査端子３４を形成する。その上層に
絶縁層３５、半導体層３６、コンタクト層３７ａ，３７
ｂを形成する。次に、スイッチング素子３３のチャネル
部分をドライエッチング等により取り除く事でスイッチ
ング素子３３を構成している。
図及び４図をもとに説明する。透明な絶縁性基板３１に
ドライエッチングまたはウエットエッチングにより溝を
形成し、スイッチング素子の埋め込み領域３２を形成す
る。スイッチング素子３３は、前記実施例と同様の材
料、方法により形成した。透明な絶縁性基板３１の埋め
込み領域３２内に走査端子３４を形成する。その上層に
絶縁層３５、半導体層３６、コンタクト層３７ａ，３７
ｂを形成する。次に、スイッチング素子３３のチャネル
部分をドライエッチング等により取り除く事でスイッチ
ング素子３３を構成している。
【００４９】なお、ここではプロセスを短縮するため、
前記実施例で形成した基準信号端子及び画素端子は形成
していない。その上層に絶縁膜４５を形成し、表面研磨
し平坦化を行った。次いで、画素電極を形成するための
溝４０ａ、基準信号線を形成するための溝４０ｂ、走査
線を形成するための溝４０ｃを形成した後、走査端子３
４と走査線４４を接続するための図示していないスルー
ホール、コンタクト層３７ｂと基準信号線４３を接続す
るためのスルーホール４１ｂ、コンタクト層３７ａと画
素電極４２を接続するためのスルーホール４１ａを形成
する。
前記実施例で形成した基準信号端子及び画素端子は形成
していない。その上層に絶縁膜４５を形成し、表面研磨
し平坦化を行った。次いで、画素電極を形成するための
溝４０ａ、基準信号線を形成するための溝４０ｂ、走査
線を形成するための溝４０ｃを形成した後、走査端子３
４と走査線４４を接続するための図示していないスルー
ホール、コンタクト層３７ｂと基準信号線４３を接続す
るためのスルーホール４１ｂ、コンタクト層３７ａと画
素電極４２を接続するためのスルーホール４１ａを形成
する。
【００５０】その上層に、スパッタ法等によりアルミニ
ウム、銅等の金属膜を成膜して、配線をスルーホールを
通してスイッチング素子と接続する。次いで、表面を研
磨し平坦化を行う事で、金属膜が溝に埋め込まれた構成
となり、走査線４４、基準信号線４３、画素電極４２が
形成される。これにより、透明性絶縁基板にスイッチン
グ素子を埋め込んだ構成となり、画素電極、配線形成面
を平坦にする事ができる。
ウム、銅等の金属膜を成膜して、配線をスルーホールを
通してスイッチング素子と接続する。次いで、表面を研
磨し平坦化を行う事で、金属膜が溝に埋め込まれた構成
となり、走査線４４、基準信号線４３、画素電極４２が
形成される。これにより、透明性絶縁基板にスイッチン
グ素子を埋め込んだ構成となり、画素電極、配線形成面
を平坦にする事ができる。
【００５１】対向基板は、カラーフィルタを形成した透
明性絶縁基板上に透明導電膜としてＩＴＯを形成し、ス
トライプ上にパターニングし、対向電極及び信号線を形
成して対向基板を構成する。液晶表示装置は、前記スイ
ッチング素子がマトリクス状に形成されたアクティブマ
トリクス基板、及び対向基板の両基板上に配向膜を形成
し配向処理を行った後、前記アクティブマトリクス基板
の走査線と前記対向基板の信号線が直交するように貼り
合せ、両基板間に液晶層を挟持することで構成されてい
る。液晶層の表示モードとしては、ＨＦＥモードを用い
た。これにより反射型の液晶表示装置が構成される。
明性絶縁基板上に透明導電膜としてＩＴＯを形成し、ス
トライプ上にパターニングし、対向電極及び信号線を形
成して対向基板を構成する。液晶表示装置は、前記スイ
ッチング素子がマトリクス状に形成されたアクティブマ
トリクス基板、及び対向基板の両基板上に配向膜を形成
し配向処理を行った後、前記アクティブマトリクス基板
の走査線と前記対向基板の信号線が直交するように貼り
合せ、両基板間に液晶層を挟持することで構成されてい
る。液晶層の表示モードとしては、ＨＦＥモードを用い
た。これにより反射型の液晶表示装置が構成される。
【００５２】本構成によれば、段差を介しての配線接続
部分や配線の交差部分が存在しないため、段切れが発生
しない。また交差部で起き易い線間リークが発生しない
ので、歩留まり及び信頼性が向上する。また画素表面が
平坦となるので、反射型では反射効率が向上し、明るく
コントラストが高い良好な表示品位が得られる。
部分や配線の交差部分が存在しないため、段切れが発生
しない。また交差部で起き易い線間リークが発生しない
ので、歩留まり及び信頼性が向上する。また画素表面が
平坦となるので、反射型では反射効率が向上し、明るく
コントラストが高い良好な表示品位が得られる。
【００５３】また、金属膜を研磨することにより配線を
形成する事ができるので、銅のようにドライエッチング
で加工する事ができなかった低抵抗材料で配線形成が可
能となるので大画面表示や高精細表示を実現する場合に
求められる配線の低抵抗化ができ、表示性能向上に寄与
できる。更に、前記実施例に比べて走査線が連続して形
成できるので、スルーホールを介しての接続不良が生じ
た時のライン欠陥が発生せず点欠陥となるので、不良発
生時の表示品位低下を最小限に抑える事ができる利点が
ある。
形成する事ができるので、銅のようにドライエッチング
で加工する事ができなかった低抵抗材料で配線形成が可
能となるので大画面表示や高精細表示を実現する場合に
求められる配線の低抵抗化ができ、表示性能向上に寄与
できる。更に、前記実施例に比べて走査線が連続して形
成できるので、スルーホールを介しての接続不良が生じ
た時のライン欠陥が発生せず点欠陥となるので、不良発
生時の表示品位低下を最小限に抑える事ができる利点が
ある。
【００５４】なお、本実施例では画素電極を金属膜で形
成し反射型液晶表示装置を構成したが、画素電極を透明
導電膜にして透過型液晶表示装置を構成する事もでき
る。
成し反射型液晶表示装置を構成したが、画素電極を透明
導電膜にして透過型液晶表示装置を構成する事もでき
る。
【００５５】（実施の形態３）本発明の他の実施例であ
る液晶表示装置のアクティブマトリクス基板側の構造を
８図、９図及び１０図に示す。８図（ａ）はスイッチン
グ素子を形成した段階でのアクティブマトリクス基板の
平面図、８図（ｂ）は、配線及び画素電極を形成したア
クティブマトリクス基板の平面図である。
る液晶表示装置のアクティブマトリクス基板側の構造を
８図、９図及び１０図に示す。８図（ａ）はスイッチン
グ素子を形成した段階でのアクティブマトリクス基板の
平面図、８図（ｂ）は、配線及び画素電極を形成したア
クティブマトリクス基板の平面図である。
【００５６】なお、９図及び１０図は８図の各断面を示
したものである。
したものである。
【００５７】アクティブマトリクス基板８０の構造を８
図、９図及び１０図をもとに説明する。透明な絶縁性基
板８１上に溝に対応した露光パターン領域の透過率が傾
斜を有するマスクを用いてレジストパターンを形成し、
ドライエッチングまたはウエットエッチングにより傾斜
構造の溝を形成し、スイッチング素子の埋め込み領域８
２を形成する。スイッチング素子８３は、前記実施例と
同様の材料、方法により形成した。
図、９図及び１０図をもとに説明する。透明な絶縁性基
板８１上に溝に対応した露光パターン領域の透過率が傾
斜を有するマスクを用いてレジストパターンを形成し、
ドライエッチングまたはウエットエッチングにより傾斜
構造の溝を形成し、スイッチング素子の埋め込み領域８
２を形成する。スイッチング素子８３は、前記実施例と
同様の材料、方法により形成した。
【００５８】透明な絶縁性基板８１の埋め込み領域８２
内に走査端子８４を形成する。その上層に絶縁層８５、
半導体層８６、コンタクト層８７を形成する。次にスパ
ッタ法等によりタンタル、モリブデン等の単層金属膜や
チタン／アルミニウム、タンタル／窒化タンタル等の積
層金属膜を成膜して、基準信号端子８８及び画素端子８
９を形成した後、スイッチング素子のチャネル部分をド
ライエッチング等により取り除く事でスイッチング素子
８３が構成される。
内に走査端子８４を形成する。その上層に絶縁層８５、
半導体層８６、コンタクト層８７を形成する。次にスパ
ッタ法等によりタンタル、モリブデン等の単層金属膜や
チタン／アルミニウム、タンタル／窒化タンタル等の積
層金属膜を成膜して、基準信号端子８８及び画素端子８
９を形成した後、スイッチング素子のチャネル部分をド
ライエッチング等により取り除く事でスイッチング素子
８３が構成される。
【００５９】その上層に絶縁膜９５を形成し、表面研磨
し平坦化を行った。平坦化により基板表面上に走査端子
８４、基準信号端子８８、画素端子８９と各端子との接
続領域が形成される。このため、端子と配線を接続する
ためのスルーホールを形成する必要がないので製造工程
を短縮する事ができる。
し平坦化を行った。平坦化により基板表面上に走査端子
８４、基準信号端子８８、画素端子８９と各端子との接
続領域が形成される。このため、端子と配線を接続する
ためのスルーホールを形成する必要がないので製造工程
を短縮する事ができる。
【００６０】次いで、スパッタ法等によりタンタル、モ
リブデン等の単層金属膜やチタン／アルミニウム、タン
タル／窒化タンタル等の積層金属膜を成膜して、パター
ニングする事で走査線９４、基準信号線９３、画素電極
９２が形成される。これにより、透明性絶縁基板にスイ
ッチング素子を埋め込んだ構成となり、画素電極、配線
形成面を平坦にする事ができる。
リブデン等の単層金属膜やチタン／アルミニウム、タン
タル／窒化タンタル等の積層金属膜を成膜して、パター
ニングする事で走査線９４、基準信号線９３、画素電極
９２が形成される。これにより、透明性絶縁基板にスイ
ッチング素子を埋め込んだ構成となり、画素電極、配線
形成面を平坦にする事ができる。
【００６１】対向基板としては、カラーフィルタを形成
した透明性絶縁基板上に透明導電膜としてＩＴＯを形成
し、ストライプ状にパターニングし、対向電極及び信号
線を形成して対向基板を構成する。液晶表示装置は、前
記スイッチング素子がマトリクス状に形成されたアクテ
ィブマトリクス基板、及び前記対向基板の両基板上に配
向膜を形成し配向処理を行った後、前記アクティブマト
リクス基板の走査線と前記対向基板の信号線が直交する
ように貼り合せ、両基板間に液晶層を挟持することで構
成されている。液晶層の表示モードとしては、ＯＣＢモ
ードを用いた。
した透明性絶縁基板上に透明導電膜としてＩＴＯを形成
し、ストライプ状にパターニングし、対向電極及び信号
線を形成して対向基板を構成する。液晶表示装置は、前
記スイッチング素子がマトリクス状に形成されたアクテ
ィブマトリクス基板、及び前記対向基板の両基板上に配
向膜を形成し配向処理を行った後、前記アクティブマト
リクス基板の走査線と前記対向基板の信号線が直交する
ように貼り合せ、両基板間に液晶層を挟持することで構
成されている。液晶層の表示モードとしては、ＯＣＢモ
ードを用いた。
【００６２】これにより反射型の液晶表示装置が構成さ
れる。
れる。
【００６３】本構成によれば、配線の交差部分が存在し
ないため、線間リークが発生しないので、歩留まり及び
信頼性が向上する。また画素表面が平坦となるので、反
射型では反射効率が向上し、明るくコントラストが高い
良好な表示品位が得られる。
ないため、線間リークが発生しないので、歩留まり及び
信頼性が向上する。また画素表面が平坦となるので、反
射型では反射効率が向上し、明るくコントラストが高い
良好な表示品位が得られる。
【００６４】また、スルーホールを形成しなくても端子
と配線を接続する事が可能となるため、製造工程を短縮
することができるのでコスト低減できる利点がある。
と配線を接続する事が可能となるため、製造工程を短縮
することができるのでコスト低減できる利点がある。
【００６５】上記実施例では、傾斜構造の溝の角度を基
板表面に対し、ほぼ直角から５度程度までの範囲で本構
造を構成する事ができる。
板表面に対し、ほぼ直角から５度程度までの範囲で本構
造を構成する事ができる。
【００６６】また、配線用金属膜を形成する前に絶縁膜
を形成し、配線及び画素電極を形成するための溝を形成
した後、配線用金属膜を形成しＣＭＰ等の手法を用い表
面研磨する事で配線を形成する事もできる。
を形成し、配線及び画素電極を形成するための溝を形成
した後、配線用金属膜を形成しＣＭＰ等の手法を用い表
面研磨する事で配線を形成する事もできる。
【００６７】傾斜構造の溝にスイッチング素子を形成し
たアクティブマトリクス基板の構造は、本実施例の構造
に限定されるものではなく、実施例１のアクティブマト
リクス基板の構造等にも適用可能である。実施例1の構
造に適用した場合、１１図に示すように透明な絶縁性基
板１０１上に傾斜構造の溝を形成し、スイッチング素子
の埋め込み領域１０２を形成した後、スイッチング素子
を形成する。
たアクティブマトリクス基板の構造は、本実施例の構造
に限定されるものではなく、実施例１のアクティブマト
リクス基板の構造等にも適用可能である。実施例1の構
造に適用した場合、１１図に示すように透明な絶縁性基
板１０１上に傾斜構造の溝を形成し、スイッチング素子
の埋め込み領域１０２を形成した後、スイッチング素子
を形成する。
【００６８】この構造では、走査端子１０４は分岐した
形状になっているが、それ以外は上記実施例と同様であ
る。これにより、断続して形成される走査線１１４を走
査端子１０４を介して接続することができるので、アク
ティブマトリクス基板１００を構成する事ができる。
形状になっているが、それ以外は上記実施例と同様であ
る。これにより、断続して形成される走査線１１４を走
査端子１０４を介して接続することができるので、アク
ティブマトリクス基板１００を構成する事ができる。
【００６９】
【発明の効果】以上説明したように、本発明によれば、
液晶表示装置の歩留まり及び信頼性が向上する。
液晶表示装置の歩留まり及び信頼性が向上する。
【００７０】また画素表面が平坦となるので、反射型で
は反射効率が向上し、明るくコントラストが高い良好な
表示品位が得られる。また、金属膜を研磨することによ
り配線を形成する事ができるので、低抵抗材料で配線形
成が可能となり大画面表示や高精細表示を実現する場合
に求められる配線の低抵抗化ができ、表示性能向上に寄
与できる。
は反射効率が向上し、明るくコントラストが高い良好な
表示品位が得られる。また、金属膜を研磨することによ
り配線を形成する事ができるので、低抵抗材料で配線形
成が可能となり大画面表示や高精細表示を実現する場合
に求められる配線の低抵抗化ができ、表示性能向上に寄
与できる。
【図１】本発明の実施形態のアクティブマトリクス基板
の構成を示す概念図である。
の構成を示す概念図である。
【図２】本発明の実施形態のアクティブマトリクス基板
の製造工程の断面図である。
の製造工程の断面図である。
【図３】本発明の他の実施形態のアクティブマトリクス
基板の構成を示す概念図である。
基板の構成を示す概念図である。
【図４】本発明の他の実施形態のアクティブマトリクス
基板の製造工程の断面図である。
基板の製造工程の断面図である。
【図５】従来の液晶表示装置の構成を示す概念図であ
る。
る。
【図６】従来の液晶表示装置に用いられるＴＦＴの構造
を示す断面図である。
を示す断面図である。
【図７】従来の他の液晶表示装置の構成を示す概念図で
ある。
ある。
【図８】本発明の他の実施形態のアクティブマトリクス
基板の構成を示す概念図である。
基板の構成を示す概念図である。
【図９】本発明の他の実施形態のアクティブマトリクス
基板の製造工程の断面図である。
基板の製造工程の断面図である。
【図１０】本発明の他の実施形態のアクティブマトリク
ス基板の製造工程の断面図である。
ス基板の製造工程の断面図である。
【図１１】本発明の他の実施形態のアクティブマトリク
ス基板の構成を示す概念図である。
ス基板の構成を示す概念図である。
１１ 絶縁性基板 ３１ 絶縁性基板 ８１ 絶縁性基板 １０１ 絶縁性基板 １２ 埋め込み領域 ３２ 埋め込み領域 ８２ 埋め込み領域 １０２ 埋め込み領域 １３ スイッチング素子 ３３ スイッチング素子 ８３ スイッチング素子 ２２ 画素電極 ４２ 画素電極 ９２ 画素電極 １１２ 画素電極 ２３ 信号線 １１３ 信号線 ４３ 基準信号線 ９３ 基準信号線 ２４ 走査線 ４４ 走査線 ９４ 走査線 １１４ 走査線 １５ 絶縁層 ３５ 絶縁層 ８５ 絶縁層 １６ 半導体層 ３６ 半導体層 ８６ 半導体層 １７ａ コンタクト層 １７ｂ コンタクト層 ３７ａ コンタクト層 ３７ｂ コンタクト層 ８７ コンタクト層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/90 Ａ 29/786 29/78 ６１２Ｃ 21/336 ６２６Ｃ ６２７Ａ (72)発明者 波多野 晃継 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 西村 靖紀 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 2H090 JA03 JA05 JA19 JC14 JC17 JD15 LA04 LA15 2H092 JA26 JA29 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB52 JB57 JB63 JB69 KA05 KA07 KB25 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA35 MA37 MA41 NA25 NA27 PA12 QA07 5C094 AA31 AA42 AA43 AA44 AA60 BA03 BA43 CA19 EA04 EA05 EA06 EB02 HA08 5F033 GG04 HH07 HH08 HH11 HH14 HH17 HH18 HH20 HH21 HH32 HH38 JJ01 JJ05 JJ07 JJ08 JJ11 JJ14 JJ17 JJ18 KK05 KK08 KK18 KK20 KK21 KK32 LL04 MM01 MM02 MM05 MM12 NN06 PP12 PP15 QQ01 QQ08 QQ09 QQ11 QQ19 QQ34 QQ37 QQ47 QQ48 RR06 SS15 VV15 XX01 XX10 5F110 AA06 AA26 BB02 CC07 DD21 EE03 EE04 EE44 FF03 FF30 GG02 GG15 GG45 HK01 HK03 HK04 HK09 HK16 HK21 HK22 HK33 HL02 HL03 HL04 HL11 NN24 NN35 QQ11 QQ19
Claims (6)
- 【請求項１】 絶縁性基板と、該絶縁性基板にマトリク
ス状に設けられたスイッチング素子と、該スイッチング
素子の第１端子に接続された走査線と、該スイッチング
素子の第２端子に接続された信号線と、該スイッチング
素子の第3端子に接続された画素電極とを有するアクテ
ィブマトリクス基板と、該アクティブマトリクス基板に
対向する対向基板の間に液晶を挟持して構成される液晶
表示装置において、該アクティブマトリクス基板を埋設
する該絶縁性基板の内部にスイッチング素子が形成され
た構造を有することを特徴とする液晶表示装置。 - 【請求項２】 絶縁性基板と、該絶縁性基板にマトリク
ス状に設けられたスイッチング素子と、該スイッチング
素子の第１端子に接続された走査線と、該スイッチング
素子の第２端子に接続された（基準）信号線と、該スイ
ッチング素子の第３端子に接続された画素電極とを有す
るアクティブマトリクス基板と、該アクティブマトリク
ス基板に対向する対向基板の上に、該画素電極の各々に
対向する対向電極と、該対向電極に接続された信号線を
有し、該信号線は該走査線に直交するように配置されて
おり、該アクティブマトリクス基板と該対向基板の間に
液晶を挟持して構成される液晶表示装置において、該ア
クティブマトリクス基板を埋設する該絶縁性基板の内部
にスイッチング素子が形成された構造を有することを特
徴とする液晶表示装置。 - 【請求項３】 前記画素電極が光反射材料で形成されて
いることを特徴とする前記請求項１、２記載の液晶表示
装置。 - 【請求項４】 前記アクティブマトリクス基板の走査
線、信号線、画素電極の少なくとも１つが、該絶縁膜と
該絶縁性基板の少なくとも一方の溝部分に埋め込まれた
構造を有することを特徴とする前記請求項１、２、３記
載の液晶表示装置。 - 【請求項５】 前記アクティブマトリクス基板の走査
線、信号線、画素電極の少なくとも１つが、Ｃｕ、Ａｌ
等の低抵抗金属から成ることを特徴とする前記請求項４
記載の液晶表示装置。 - 【請求項６】 前記絶縁性基板の内部に形成されたスイ
ッチング素子が基板表面に対して傾斜した構造になって
いることを特徴とする前記請求項１、２、３、４、５記
載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000336966A JP3713197B2 (ja) | 2000-11-06 | 2000-11-06 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000336966A JP3713197B2 (ja) | 2000-11-06 | 2000-11-06 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002139743A true JP2002139743A (ja) | 2002-05-17 |
| JP3713197B2 JP3713197B2 (ja) | 2005-11-02 |
Family
ID=18812424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000336966A Expired - Fee Related JP3713197B2 (ja) | 2000-11-06 | 2000-11-06 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3713197B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003058079A (ja) * | 2001-08-14 | 2003-02-28 | Pioneer Electronic Corp | 配線付き基体形成用積層体、配線付き基体およびその形成方法 |
| WO2004008423A1 (en) * | 2002-07-12 | 2004-01-22 | Sharp Kabushiki Kaisha | Wiring structure, display apparatus, and active device substrate |
| JP2008098606A (ja) * | 2006-10-14 | 2008-04-24 | Au Optronics Corp | 液晶表示装置の薄膜トランジスタアレイ基板及びその製造方法 |
| JP2008122648A (ja) * | 2006-11-13 | 2008-05-29 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
| JP2008281828A (ja) * | 2007-05-11 | 2008-11-20 | Sony Corp | 表示装置及び電子機器 |
| US8216891B2 (en) | 2006-10-14 | 2012-07-10 | Au Optronics Corp. | LCD TFT array plate and fabricating method thereof |
| JP2013210648A (ja) * | 2013-05-14 | 2013-10-10 | Sony Corp | 表示装置およびその製造方法 |
| JP2015005735A (ja) * | 2013-05-20 | 2015-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04305625A (ja) * | 1991-04-03 | 1992-10-28 | Sony Corp | 液晶表示装置 |
| JPH05297413A (ja) * | 1991-12-19 | 1993-11-12 | Sony Corp | 液晶表示装置 |
| JPH0895062A (ja) * | 1994-09-27 | 1996-04-12 | Casio Comput Co Ltd | 液晶表示素子 |
| JP2000021885A (ja) * | 1998-07-01 | 2000-01-21 | Ricoh Co Ltd | 基板形成方法 |
-
2000
- 2000-11-06 JP JP2000336966A patent/JP3713197B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04305625A (ja) * | 1991-04-03 | 1992-10-28 | Sony Corp | 液晶表示装置 |
| JPH05297413A (ja) * | 1991-12-19 | 1993-11-12 | Sony Corp | 液晶表示装置 |
| JPH0895062A (ja) * | 1994-09-27 | 1996-04-12 | Casio Comput Co Ltd | 液晶表示素子 |
| JP2000021885A (ja) * | 1998-07-01 | 2000-01-21 | Ricoh Co Ltd | 基板形成方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003058079A (ja) * | 2001-08-14 | 2003-02-28 | Pioneer Electronic Corp | 配線付き基体形成用積層体、配線付き基体およびその形成方法 |
| JP4551592B2 (ja) * | 2001-08-14 | 2010-09-29 | パイオニア株式会社 | 配線付き基体 |
| WO2004008423A1 (en) * | 2002-07-12 | 2004-01-22 | Sharp Kabushiki Kaisha | Wiring structure, display apparatus, and active device substrate |
| US7151578B2 (en) | 2002-07-12 | 2006-12-19 | Sharp Kabushiki Kaisha | Two-layered conductive film having transmitting and expanding electrical signal functions |
| CN100466021C (zh) * | 2002-07-12 | 2009-03-04 | 夏普株式会社 | 主动元件基板及制造方法、主动功能元件、以及显示器件 |
| JP2008098606A (ja) * | 2006-10-14 | 2008-04-24 | Au Optronics Corp | 液晶表示装置の薄膜トランジスタアレイ基板及びその製造方法 |
| US8216891B2 (en) | 2006-10-14 | 2012-07-10 | Au Optronics Corp. | LCD TFT array plate and fabricating method thereof |
| JP2008122648A (ja) * | 2006-11-13 | 2008-05-29 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
| JP2008281828A (ja) * | 2007-05-11 | 2008-11-20 | Sony Corp | 表示装置及び電子機器 |
| JP2013210648A (ja) * | 2013-05-14 | 2013-10-10 | Sony Corp | 表示装置およびその製造方法 |
| JP2015005735A (ja) * | 2013-05-20 | 2015-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10014413B2 (en) | 2013-05-20 | 2018-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3713197B2 (ja) | 2005-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10573694B2 (en) | Backplane substrate and flexible display using the same | |
| US7095459B2 (en) | Array substrate for liquid crystal display and method for fabricating the same | |
| TW562961B (en) | Liquid crystal display device | |
| US20080237597A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| US6459464B1 (en) | Liquid crystal display device with reduced weighting trace defects | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JP2003307741A (ja) | 液晶表示装置及びその製造方法 | |
| US6855955B2 (en) | Thin film transistor array panel | |
| JP2556262B2 (ja) | 液晶表示パネル | |
| US20080100765A1 (en) | Ffs mode lcd | |
| JP3235540B2 (ja) | 液晶表示装置用薄膜トランジスタアレイおよびその製造方法 | |
| JP4115761B2 (ja) | アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置 | |
| JP2002139743A (ja) | 液晶表示装置 | |
| JP3819590B2 (ja) | 液晶表示素子ならびに該素子を用いた液晶表示装置、および反射型液晶表示装置 | |
| US20080121885A1 (en) | Thin Film Transistor Array Panel of Active Liquid Crystal Display and Fabrication Method Thereof | |
| US20160216584A1 (en) | Liquid crystal display and manufacturing method thereof | |
| JP4381691B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| KR20060068442A (ko) | 표시장치용 박막트랜지스터 기판과 그 제조방법 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JP3187004B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR100318535B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 | |
| KR100315922B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| KR20160092466A (ko) | 액정 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050302 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050819 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3713197 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080826 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130826 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |