JP2003098546A - 電気光学装置及びその製造方法並びに電子機器 - Google Patents

電気光学装置及びその製造方法並びに電子機器

Info

Publication number
JP2003098546A
JP2003098546A JP2001289010A JP2001289010A JP2003098546A JP 2003098546 A JP2003098546 A JP 2003098546A JP 2001289010 A JP2001289010 A JP 2001289010A JP 2001289010 A JP2001289010 A JP 2001289010A JP 2003098546 A JP2003098546 A JP 2003098546A
Authority
JP
Japan
Prior art keywords
light
thin film
film transistor
wiring
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001289010A
Other languages
English (en)
Other versions
JP3912064B2 (ja
Inventor
Hidekazu Kato
秀和 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001289010A priority Critical patent/JP3912064B2/ja
Publication of JP2003098546A publication Critical patent/JP2003098546A/ja
Application granted granted Critical
Publication of JP3912064B2 publication Critical patent/JP3912064B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 液晶装置等の電気光学装置において、耐光性
を高め、明るく高品位な画像表示を行えるようにすると
ともに、その製造をも容易にする。 【解決手段】 電気光学装置は、TFTアレイ基板(1
0)上に、画素電極(9a)と、これに接続されたTF
T(30)と、これに接続されたデータ線(6a)及び
走査線(3a)と、蓄積容量(70)とを備える。さら
に、下側遮光膜(11a)、上側遮光膜(401)及び
側壁遮光膜(402)を含む遮光部材により、TFTや
各種配線を立体的に遮光するとともに、上側遮光膜につ
いては、これが平坦面を有するよう形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アクティブマトリ
クス駆動方式の電気光学装置の技術分野に属し、特に画
素スイッチング用の薄膜トランジスタ(Thin Film Tran
sistor;以下、適宜「TFT」という。)を、基板上の
積層構造中に備えた形式の電気光学装置及びその製造方
法、並びにこれをライトバルブとして備えた電子機器の
技術分野に属する。
【0002】
【背景技術】TFTアクティブマトリクス駆動形式の電
気光学装置では、各画素に設けられた画素スイッチング
用のTFTのチャネル領域に入射光が照射されると、光
による励起で光リーク電流が発生してTFTの特性が変
化する。特に、プロジェクタのライトバルブ用の電気光
学装置の場合には、入射光の強度が高いため、TFTの
チャネル領域やその周辺領域に対する入射光の遮光を行
うことは重要となる。
【0003】そこで従来は、対向基板に設けられた各画
素の開口領域を規定する遮光膜により、あるいはTFT
アレイ基板上においてTFTの上を通過するとともにA
l(アルミニウム)等の金属膜からなるデータ線によ
り、かかるチャネル領域やその周辺領域を遮光するよう
に構成されている。さらに、TFTアレイ基板上のTF
Tの下側に対向する位置にも、例えば高融点金属からな
る遮光膜を設けることがある。
【0004】このようにTFTの下側にも遮光膜を設け
れば、TFTアレイ基板側からの裏面反射光や、複数の
電気光学装置をプリズム等を介して組み合わせて一つの
光学系を構成する場合に他の電気光学装置からプリズム
等を突き抜けてくる投射光等の戻り光が、当該電気光学
装置のTFTに入射するのを未然に防ぐことができる。
【0005】
【発明が解決しようとする課題】しかしながら、上述し
た各種遮光技術によれば、以下の問題点がある。すなわ
ち、まず対向基板上やTFTアレイ基板上に遮光膜を形
成する技術によれば、遮光膜とチャネル領域との間は、
3次元的に見て例えば液晶層、電極、層間絶縁膜等を介
してかなり離間しており、両者間へ斜めに入射する光に
対する遮光が十分ではない。特に、プロジェクタのライ
トバルブとして用いられる小型の電気光学装置において
は、入射光は光源からの光をレンズで絞った光束であ
り、斜めに入射する成分を無視し得ない程度(例えば、
基板に垂直な方向から10度から15度程度傾いた成分
を10%程度)含んでいるので、このような斜めの入射
光に対する遮光が十分でないことは実践上問題となる。
【0006】加えて、遮光膜のない領域から電気光学装
置内に進入した光が、基板の上面又は基板の上面に形成
された遮光膜の上面やデータ線の下面(すなわち、チャ
ネル領域に面する側の内面)で反射された後に、かかる
反射光、あるいはこれが更に基板の上面あるいは遮光膜
やデータ線の内面で反射された多重反射光が、最終的に
TFTのチャネル領域に到達してしまう場合もある。
【0007】特に、近年の表示画像の高品位化という一
般的要請に沿うべく電気光学装置の高精細化あるいは画
素ピッチの微細化を図るにつれて、更に明るい画像を表
示すべく入射光の光強度を高めるにつれて、上述した従
来の各種遮光技術によれば、十分な遮光を施すのがより
困難となり、TFTのトランジスタ特性の変化により、
フリッカ等が生じて、表示画像の品位が低下してしまう
という問題点がある。
【0008】なお、このような耐光性を高めるために
は、遮光膜の形成領域を広げればよいようにも思われる
が、遮光膜の形成領域を広げてしまったのでは、表示画
像の明るさを向上させるべく各画素の開口率を高めるこ
とが根本的に要請されるところ、その実現が困難になる
という問題点が生じる。更に、上述の如く、遮光膜(す
なわち、TFTの下側の遮光膜やデータ線等からなるT
FTの上側の遮光膜等)の存在により、斜め光に起因し
た内面反射光や多重反射光が発生することに鑑みれば、
むやみに遮光膜の形成領域を広げたのでは、このような
内面反射光や多重反射光の増大を招くという解決困難な
問題点もある。
【0009】また、仮に遮光性能が比較的十分な電気光
学装置の構造を考えることができたにしても、その製造
を容易に実施することが可能であるか否かは、また別の
問題である。すなわち、構造が徒に複雑であって、その
製造が容易に行い得ないのならば、当該構造の価値は、
その分だけ減殺されると言わねばならない。具体的に
は、例えば、上述したような、データ線の機能を兼ねた
遮光膜を形成する場合にあっては、一般にその構造は複
雑となる。このことは、TFTアレイ基板からみて上層
に行けば行く程、前記データ線、あるいはTFT等を設
けることによって生じる最上層面の段差が顕著になるこ
とに現れている。上記データ線及びTFT等に加えて、
蓄積容量等をも設ける場合には、このような不具合は更
に著しくなる。
【0010】このような状態になると、例えば、通常最
上層として設けられる配向膜の塗布不良等が発生した
り、また、該配向膜に対するラビング処理が不均一にし
か行えない等といった不都合が生じることになり、電気
光学装置の製造自体を困難とする。
【0011】本発明は、上記問題点に鑑みてなされたも
のであり、耐光性に優れており、明るく高品位な画像表
示が可能であるとともに、その製造が容易な電気光学装
置及びその製造方法を提供することを課題とする。
【0012】
【課題を解決するための手段】本発明の電気光学装置
は、上記課題を解決するため、基板上に、画素電極と、
該画素電極に接続された薄膜トランジスタと、該薄膜ト
ランジスタに接続された配線と、前記薄膜トランジスタ
及び前記配線を立体的に覆うとともに、該薄膜トランジ
スタ及び該配線の上層として設けられる部位が平坦とさ
れた遮光部材とを備える。
【0013】本発明の電気光学装置によれば、画素電極
をこれに接続された薄膜トランジスタによりスイッチン
グ制御することにより、アクティブマトリクス駆動方式
による駆動を行える。そして、遮光部材は、薄膜トラン
ジスタを立体的に覆う。したがって、基板面に対して上
方から垂直に、あるいは斜めに進行する入射光及び基板
面に対して下方から垂直に、あるいは斜めに入射する戻
り光、並びにこれらに基づく内面反射光及び多重反射光
等が、薄膜トランジスタのチャネル領域及びチャネル隣
接領域に入射するのを、遮光部材により阻止できる。加
えて、遮光部材により、各画素の非開口領域を精度よく
格子状に規定できる。
【0014】ここで特に、本発明によれば、上述のよう
な遮光部材において、薄膜トランジスタ及び配線の上層
として設けられる部位が平坦とされていることから、当
該部位の上層として設けられる層ないし構造をも平坦な
面を有するものとして形成することが可能となる。これ
により、例えば、前記層ないし構造として配向膜を設け
ることを想定すると、該配向膜を設けようとする面は平
坦であるがゆえ、その塗布不良等が生じることがなく、
また、そのような平坦面に形成された配向膜もまた平坦
であるがゆえ、該膜に対するラビング処理を均一に実施
すること、等が可能となる。つまり、電気光学装置全体
の製造を容易にすることが可能となる。
【0015】加えて、当該平坦とされた部位の上層とし
て設けられる層ないし構造が有する概ね平坦な面上に、
当該部位の下層に存在する薄膜トランジスタや配線によ
る凹凸と無関係な所望形状の凸部を積極的に形成するこ
とも容易となる。例えば、縦電界を想定した駆動方式に
とって好ましくない、隣接画素電極間で発生する横電界
を低減すべく、隣接画素電極間にのみ高精度で凸部を形
成することも可能である。
【0016】このように、本発明の電気光学装置によれ
ば、耐光性を高めることが可能となり、強力な入射光や戻
り光が入射するような過酷な条件下にあっても光リーク
電流の低減された薄膜トランジスタにより画素電極を良
好にスイッチング制御でき、最終的には、本発明により
明るく高コントラストの画像を表示可能となる。
【0017】尚、このような遮光部材は、遮光部材の下地
面に平坦化処理を施すことで形成してもよいし、遮光部
材自体の上面に平坦化処理を施すことにより形成しても
よい。
【0018】なお、このような技術的効果に鑑み、本発
明において「薄膜トランジスタ及び配線を立体的に覆う
遮光部材」とは、狭義には、薄膜トランジスタ及び配線
を内部に収容する3次元的に閉じた空間を規定する遮光
部材を意味し、より広義には、3次元的にまちまちの方
向からくる光をそれぞれ多少なりとも遮光(反射あるい
は吸収)する限りにおいて、薄膜トランジスタ及び配線
を内部に収容し、若干の途切れをもって又は断続的に3
次元的に閉じた空間を規定する遮光部材を意味する。
【0019】本発明の電気光学装置の一態様では、前記
遮光部材は、前記基板上に掘られかつ前記薄膜トランジ
スタ及び前記配線が内部に収容された溝の底面及び側壁
に形成された第1遮光層と、前記薄膜トランジスタ及び
配線の上層として設けられる部位を含み、前記溝を上側
から蓋する第2遮光層とを含む。
【0020】この態様によれば、溝が基板に掘られ、こ
の溝の底面及び側壁に第1遮光層が形成されている。そ
して、この溝内部に薄膜トランジスタ及び配線が、例え
ば層間絶縁膜等で相互に、あるいは第1遮光層から層間
絶縁されつつ、収容されている。そして、第2遮光層で
この溝が上側から蓋されている。したがって、比較的単
純な構造及び製造プロセスを採用しつつ、確実に薄膜ト
ランジスタ及び配線を立体的に遮光できる。
【0021】また、第2遮光層は、前記薄膜トランジス
タ及び配線の上層として設けられる部位を含むから、そ
れは平坦であって、上述した平坦面に係る作用効果が、
当該部位上に形成される層ないし構造に関して享受する
ことが可能となる。
【0022】本発明の電気光学装置の他の態様では、前
記薄膜トランジスタ及び前記配線の上層として設けら
れ、かつ、平坦化処理が施された層間絶縁膜を更に含
み、前記遮光部材における薄膜トランジスタ及び配線の
上層として設けられる部位は、前記層間絶縁膜上に形成
される。
【0023】この態様によれば、遮光部材の一部たる、
薄膜トランジスタ及び配線の上層として設けられる部位
が、平坦化処理が施された層間絶縁膜上に形成されてい
ることから、該遮光部材の一部もまた、平坦に形成する
ことが容易に可能となっている。
【0024】前記平坦とされた部位には、前記薄膜トラ
ンジスタと前記画素電極とを接続するための穴が開孔さ
れている。
【0025】この態様によれば、前記薄膜トランジスタ
と前記画素電極とを接続するための穴が開孔されている
から、これらの接続を容易になすことができる。また、
この「穴」は、一般に、遮光部材における平坦とされた
部位の、ごく一部にのみ形成すればよいから、薄膜トラ
ンジスタへの光入射が仮にあったとしても、それを最小
限に抑えることが可能となる。
【0026】本発明の電気光学装置の他の態様では、前
記画素電極と前記薄膜トランジスタとは、遮光性の導電
膜を介して接続されている。
【0027】この態様によれば、例えばコンタクトホー
ルが開孔されており、遮光部材で囲まれた内部空間に対
して外部からの光漏れが生じやすい画素電極と薄膜トラ
ンジスタとの接続箇所における光漏れを確実に阻止でき
る。なお、遮光性の導電膜の材質としては、例えば、T
iN(チタンナイトライド)、WSi(タングステン
シリサイド)等が適している。
【0028】本発明の電気光学装置の他の態様では、前
記画素電極と前記薄膜トランジスタとの接続箇所は、平
面的に見て相隣接する薄膜トランジスタ間の中央に位置
する。
【0029】この態様によれば、遮光部材で囲まれた内
部空間に対して、画素電極と薄膜トランジスタとの接続
箇所、例えばコンタクトホールを介して外部からの光漏
れが生じたとしても、当該光漏れの箇所は、各薄膜トラ
ンジスタと基板面に沿って離間しているので、漏れた光
のうち薄膜トランジスタのチャネル領域及びその隣接領
域まで達するものを極力低減できる。
【0030】本発明の電気光学装置の他の態様では、前
記遮光部材は、高融点金属を含む膜からなる。
【0031】この態様によれば、遮光部材は、例えば、
Ti(チタン)、Cr(クロム)、W(タングステ
ン)、Ta(タンタル)、Mo(モリブデン)等の高融
点金属のうちの少なくとも一つを含む、金属単体、合
金、金属シリサイド、ポリシリサイド、これらを積層し
たもの等の高融点金属を含む膜からなる。したがって、
本態様の電気光学装置を製造する際において、このよう
な遮光部材を形成した後に、何ら問題なく高温度環境下
におけるプロセス(例えば、薄膜トランジスタを構成す
る半導体層のアニール処理等)を実施することが可能と
なる。つまり、遮光部材は、「高融点」であるがゆえ、
そのような高温度環境に耐えうる。また、上述のような
遮光部材によれば、良好な遮光性能も同時に得られる。
【0032】前記遮光部材における前記薄膜トランジス
タおよび前記配線の上層として設けられる部位は、低融
点金属を含む膜からなる。
【0033】この態様によれば、遮光部材における薄膜
トランジスタ及び配線の上層として設けられる部位につ
いては、上記した高融点金属を含む膜からなる遮光部材
に関する作用効果との対比から推察されるように、遮光
性能のみに着目した材料選択が可能であることを意味す
る。すなわち、本態様によれば、遮光部材全体として、
より高い遮光性能を発揮させることが可能となる。な
お、その材料としては、例えば、Al等を挙げることが
できる。
【0034】本発明の電気光学装置の他の態様では、前
記配線は、相交差する走査線及びデータ線を含み、前記
遮光部材は、平面的に見て格子状に形成されている。
【0035】この態様によれば、画像表示領域には、走
査線及びデータ線が相交差して格子状に配線されている
が、これらは、格子状に形成された遮光部材により、す
っぽりと立体的に覆われている。このため、走査線及び
データ線付近を介してこれらに接続された薄膜トランジ
スタに光が漏れる可能性を低減できる。
【0036】本発明の電気光学装置の他の態様では、前
記基板上に、前記遮光部材により立体的に覆われた空間
内に配置されており前記画素電極に接続された蓄積容量
を更に備える。
【0037】この態様によれば、遮光部材により立体的
に覆われた空間内に蓄積容量を構築するので、蓄積容量
の存在により遮光性能が低下することを防ぎつつ、画素
電極に対して蓄積容量を付加することにより、画素電極
における電位保持特性を顕著に高められる。
【0038】本発明の第1の電気光学装置の製造方法
は、基板上に画素電極と、該画素電極に接続された薄膜
トランジスタと、該薄膜トランジスタに接続された配線
と、前記薄膜トランジスタ及び前記配線を立体的に覆う
遮光部材とを有する電気光学装置の製造方法であって、
前記遮光部材のうち前記薄膜トランジスタ及び前記配線
を下側及び周囲から覆う部位を形成する工程と、前記遮
光部材のうち前記下側から覆う部位の上層として前記薄
膜トランジスタ及び前記配線を形成する工程と、前記薄
膜トランジスタ及び前記配線の上層として層間絶縁膜を
形成する工程と、該層間絶縁膜に対して平坦化処理を実
施する工程と、該平坦化処理が実施された層間絶縁膜上
に、前記遮光部材のうち前記薄膜トランジスタ及び前記
配線を上側から覆う部位を形成する工程とを含む。
【0039】本発明の第1の電気光学装置の製造方法に
よれば、画素電極をこれに接続された薄膜トランジスタ
によりスイッチング制御することにより、アクティブマ
トリクス駆動方式による駆動を行える電気光学装置が製
造される。そして、遮光部材は、薄膜トランジスタの下
側及び周囲から覆う部位を形成する工程及び上側から覆
う部位を形成する工程とを経て、該薄膜トランジスタを
立体的に覆うものとして形成される。したがって、基板
面に対して上方から垂直に、あるいは斜めに進行する入
射光及び基板面に対して下方から垂直に、あるいは斜め
に入射する戻り光、並びにこれらに基づく内面反射光及
び多重反射光等が、薄膜トランジスタのチャネル領域及
びチャネル隣接領域に入射するのを、遮光部材により阻
止できる。加えて、遮光部材により、各画素の非開口領
域を精度よく格子状に規定できる。
【0040】ここで特に、遮光部材の一部たる、薄膜ト
ランジスタ及び配線を上側から覆う部位は、該薄膜トラ
ンジスタ及び配線の上層として形成され、かつ平坦化処
理が施された層間絶縁膜上に形成される。ここに、平坦
化処理とは、例えば、CMP(Chemical Mechanical Po
lishing)処理やSOG(Spin On Glass)膜形成処理等
が考えられる。すなわち、本態様によれば、遮光部材に
おける薄膜トランジスタ及び配線を上側から覆う部位
を、平坦面を有するものとして形成することが容易に可
能となる。
【0041】また、これにより、当該部位の上層として
設けられる層ないし構造をも平坦な面を有するものとし
て形成することが可能となる。これにより、例えば、前
記層ないし構造として配向膜を設けることを想定する
と、該配向膜を設けようとする面は平坦であるがゆえ、
その塗布不良等が生じることがなく、また、そのような
平坦面に形成された配向膜もまた平坦であるがゆえ、該
膜に対するラビング処理を均一に実施すること、等が可
能となる。つまり、電気光学装置全体の製造を容易にす
ることが可能となる。
【0042】加えて、当該平坦とされた部位の上層とし
て設けられる層ないし構造が有する概ね平坦な面上に、
当該部位の下層に存在する薄膜トランジスタや配線によ
る凹凸と無関係な所望形状の凸部を積極的に形成するこ
とも容易となる。例えば、縦電界を想定した駆動方式に
とって好ましくない、隣接画素電極間で発生する横電界
を低減すべく、隣接画素電極間にのみ高精度で凸部を形
成することも可能である。
【0043】本発明の第2の電気光学装置の製造方法
は、基板上に画素電極と、該画素電極に接続された薄膜
トランジスタと、該薄膜トランジスタに接続された配線
と、前記薄膜トランジスタ及び前記配線を立体的に覆う
遮光部材とを有する電気光学装置の製造方法であって、
前記遮光部材のうち前記薄膜トランジスタ及び前記配線
を下側及び周囲から覆う部位を形成する工程と、前記遮
光部材のうち前記下側から覆う部位の上層として前記薄
膜トランジスタ及び前記配線を形成する工程と、前記薄
膜トランジスタ及び前記配線の上層として層間絶縁膜を
形成する工程と、該層間絶縁膜上に、前記遮光部材のう
ち前記薄膜トランジスタ及び前記配線を上側から覆う上
側遮光膜を形成する工程と、該上側遮光膜に対して平坦
化処理を実施して前記遮光部材のうち前記薄膜トランジ
スタ及び前記配線を上側から覆う部位を形成する工程と
を含む。
【0044】本発明の第2の電気光学装置の製造方法に
よれば、薄膜トランジスタ及び配線を上側から覆う部位
を含む上側遮光膜に対しては、平坦化処理が実施され
る。すなわち、本態様によれば、遮光部材における薄膜
トランジスタ及び配線を上側から覆う部位を、平坦面を
有するものとして形成することが容易に可能となる。こ
れにより、当該部位の上層として設けられる層ないし構
造をも平坦な面を有するものとして形成することが可能
となる。これにより、例えば、前記層ないし構造として
配向膜を設けることを想定すると、該配向膜を設けよう
とする面は平坦であるがゆえ、その塗布不良等が生じる
ことがなく、また、そのような平坦面に形成された配向
膜もまた平坦であるがゆえ、該膜に対するラビング処理
を均一に実施すること、等が可能となる。つまり、電気
光学装置全体の製造を容易にすることが可能となる。
【0045】加えて、当該平坦とされた部位の上層とし
て設けられる層ないし構造が有する概ね平坦な面上に、
当該部位の下層に存在する薄膜トランジスタや配線によ
る凹凸と無関係な所望形状の凸部を積極的に形成するこ
とも容易となる。例えば、縦電界を想定した駆動方式に
とって好ましくない、隣接画素電極間で発生する横電界
を低減すべく、隣接画素電極間にのみ高精度で凸部を形
成することも可能である。
【0046】本発明の第1又は第2の電気光学装置の製
造方法の一態様では、基板上に溝を形成する工程を更に
含み、前記基板の面並びに前記溝の底面及び側壁に、前
記遮光部材のうち前記薄膜トランジスタ及び前記配線を
下側及び周囲から覆う部位を形成する。
【0047】この態様によれば、上述した本発明の電気
光学装置であって、第1遮光層及び第2遮光層並びに層
間絶縁膜を有する態様となるもの(ただし、その各種態
様も含む。)を比較的容易に製造することができる。
【0048】本発明の第1又は第2の電気光学装置の製
造方法の他の態様では、前記上側から覆う部位に、前記
薄膜トランジスタと前記画素電極と接続するための穴を
開孔する工程と、前記薄膜トランジスタと前記画素電極
とを前記穴を介して接続する遮光性の導電膜を形成す
る。
【0049】本態様によれば、薄膜トランジスタと画素
電極とを接続するための穴が開孔されているから、これ
らの接続を容易になすことができる。また、この「穴」
は、一般に、遮光部材における平坦とされた部位の、ご
く一部にのみ形成すればよいから、薄膜トランジスタへ
の光入射が仮にあったとしても、それを最小限に抑える
ことが可能となる。さらに、本態様では、薄膜トランジ
スタと画素電極とを前記穴を介して接続する遮光性の導
電膜を形成することから、遮光部材で囲まれた内部空間
に対して外部からの光漏れが生じやすい画素電極と薄膜
トランジスタとの接続箇所における光漏れを確実に阻止
できる。なお、遮光性の導電膜の材質としては、例え
ば、TiN(チタンナイトライド)、WSi(タング
ステンシリサイド)等が適している。
【0050】本発明の電子機器は、上記課題を解決する
ために、上述した本発明の電気光学装置(ただし、その
各種態様も含む。)からなるライトバルブと、該ライト
バルブに投射光を照射する光源と、前記ライトバルブか
ら出射される投射光を投射する光学系とを備える。
【0051】本発明の電子機器によれば、光源から投射
光がライトバルブに照射され、ライトバルブから出射さ
れる投射光は、光学系により、スクリーン等に投射され
る。この際、当該ライトバルブは、上述した本発明の電
気光学装置からなるので、投射光強度を高めても、前述
のごとく優れた遮光性能によって光リーク電流の低減さ
れた薄膜トランジスタにより画素電極を良好にスイッチ
ング制御できる。この結果、最終的に明るく高コントラ
ストの画像を表示することが可能となる。
【0052】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。
【0053】
【発明の実施の形態】以下では、本発明の実施の形態に
ついて図を参照しつつ説明する。以下の実施形態は、本
発明の電気光学装置を液晶装置に適用したものである。
【0054】まず、本発明の実施形態の画素部における
構成について、図1から図4を参照して説明する。図1
は、電気光学装置の画像表示領域を構成するマトリクス
状に形成された複数の画素における各種素子、配線等の
等価回路である。図2は、データ線、走査線、画素電極
等が形成されたTFTアレイ基板の相隣接する複数の画
素群の平面図である。図3は、図2のA−A´断面図で
あり、図4はTFTアレイ基板10上に形成された積層
体部分に係る図2のB−B´断面図である。
【0055】図1において、本実施形態における電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素には、それぞれ、画素電極9aと当該画
素電極9aをスイッチング制御するためのTFT30と
が形成されており、画像信号が供給されるデータ線6a
が当該TFT30のソースに電気的に接続されている。
データ線6aに書き込む画像信号S1、S2、…、Sn
は、この順に線順次に供給しても構わないし、相隣接す
る複数のデータ線6a同士に対して、グループ毎に供給
するようにしてもよい。
【0056】また、TFT30のゲートに走査線3aが
電気的に接続されており、所定のタイミングで、走査線
3aにパルス的に走査信号G1、G2、…、Gmを、こ
の順に線順次で印加するように構成されている。画素電
極9aは、TFT30のドレインに電気的に接続されて
おり、スイッチング素子であるTFT30を一定期間だ
けそのスイッチを閉じることにより、データ線6aから
供給される画像信号S1、S2、…、Snを所定のタイ
ミングで書き込む。
【0057】画素電極9aを介して電気光学物質の一例
としての液晶に書き込まれた所定レベルの画像信号S
1、S2、…、Snは、対向基板に形成された対向電極
との間で一定期間保持される。液晶は、印加される電圧
レベルにより分子集合の配向や秩序が変化することによ
り、光を変調し、階調表示を可能とする。ノーマリーホ
ワイトモードであれば、各画素の単位で印加された電圧
に応じて入射光に対する透過率が減少し、ノーマリーブ
ラックモードであれば、各画素の単位で印加された電圧
に応じて入射光に対する透過率が増加され、全体として
電気光学装置からは画像信号に応じたコントラストをも
つ光が出射する。
【0058】ここで保持された画像信号がリークするの
を防ぐために、画素電極9aと対向電極との間に形成さ
れる液晶容量と並列に蓄積容量70を付加する。走査線
3aに並んで、蓄積容量70の固定電位側容量電極を含
むとともに定電位に固定された容量線300が設けられ
ている。
【0059】図2において、電気光学装置のTFTアレ
イ基板上には、マトリクス状に複数の透明な画素電極9
a(点線部9a´により輪郭が示されている)が設けら
れており、画素電極9aの縦横の境界に各々沿ってデー
タ線6a及び走査線3aが設けられている。
【0060】走査線3aは、半導体層1aのうち図中右
上がりの細かい斜線領域で示したチャネル領域1a´に
対向するように配置されており、ゲート電極として機能
する。このように、走査線3aとデータ線6aとの交差
する箇所にはそれぞれ、チャネル領域1a´に走査線3
aの本線部がゲート電極として対向配置された画素スイ
ッチング用のTFT30が設けられている。
【0061】TFT30は、図3に示すように、LDD
(Lightly Doped Drain)構造を有しており、その構成
要素としては、上述したようにゲート電極として機能す
る走査線3a、例えばポリシリコン膜からなり走査線3
aからの電界によりチャネルが形成される半導体層1a
のチャネル領域1a´、走査線3aと半導体層1aとを
絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aに
おける低濃度ソース領域1b及び低濃度ドレイン領域1
c並びに高濃度ソース領域1d及び高濃度ドレイン領域
1eを備えている。
【0062】なお、TFT30は、好ましくは図3に示
したようにLDD構造をもつが、低濃度ソース領域1b
及び低濃度ドレイン領域1cに不純物の打ち込みを行わ
ないオフセット構造をもってよいし、走査線3aの一部
からなるゲート電極をマスクとして高濃度で不純物を打
ち込み、自己整合的に高濃度ソース領域及び高濃度ドレ
イン領域を形成するセルフアライン型のTFTであって
もよい。また、本実施形態では、画素スイッチング用T
FT30のゲート電極を、高濃度ソース領域1d及び高
濃度ドレイン領域1e間に1個のみ配置したシングルゲ
ート構造としたが、これらの間に2個以上のゲート電極
を配置してもよい。このようにデュアルゲート、あるい
はトリプルゲート以上でTFTを構成すれば、チャネル
とソース及びドレイン領域との接合部のリーク電流を防
止でき、オフ時の電流を低減することができる。さら
に、TFT30を構成する半導体層1aは非単結晶層で
も単結晶層でも構わない。単結晶層の形成には、貼り合
わせ法等の公知の方法を用いることができる。半導体層
1aを単結晶層とすることで、特に周辺回路の高性能化
を図ることができる。
【0063】一方、図2から図4に示すように、蓄積容
量70が、TFT30の高濃度ドレイン領域1e及び画
素電極9aに接続された画素電位側容量電極としての中
継層71と、固定電位側容量電極としての容量線300
の一部とが、誘電体膜75を介して対向配置されること
により形成されている。この蓄積容量70によれば、画
素電極9aにおける電位保持特性を顕著に高めることが
可能となる。
【0064】中継層71は、例えば導電性のポリシリコ
ン膜からなり画素電位側容量電極として機能する。ただ
し、中継層71は、後に詳述する容量線300と同様
に、金属又は合金を含む単一層膜又は多層膜から構成し
てもよい。中継層71は、画素電位側容量電極としての
機能のほか、コンタクトホール83及び85を介して、
画素電極9aとTFT30の高濃度ドレイン領域1eと
を中継接続する機能をもつ。
【0065】このように中継層71を利用すれば、層間
距離が例えば2000nm程度と長くても、両者間を一
つのコンタクトホールで接続する技術的困難性を回避し
つつ、比較的小径の二つ以上の直列なコンタクトホール
で両者間を良好に接続することができ、画素開口率を高
めることが可能となる。また、コンタクトホール開孔時
におけるエッチングの突き抜け防止にも役立つ。
【0066】ちなみに、これと同様の視点から、データ
線6aは、中継層71と同一導電膜から形成されている
中継層72を中継することにより、コンタクトホール8
1及び82を介して半導体層1aのうち高濃度ソース領
域1dに接続されている。
【0067】なお、上述したコンタクトホール85は、
図2に示すように、相隣接するTFT30の中間地点に
位置するように形成されている。この中間地点とは、す
なわち、各TFT30からみて最も離間した位置である
ことを意味する。また、このコンタクトホール85が開
孔されることにより、後述する上側遮光膜401の所定
の箇所には、穴401aが形成されることになる。
【0068】容量線300は、例えば金属又は合金を含
む導電膜からなり固定電位側容量電極として機能する。
ちなみに、容量線300は、平面的に見て、走査線3a
に沿ってストライプ状に延びており、TFT30に重な
る箇所が図2中上下に突出している。これにより、走査
線3a上の領域及びデータ線6a下の領域を利用して、
蓄積容量70の形成領域を増大している。
【0069】また、容量線300は、例えば、Ti、C
r、W、Ta、Mo等の高融点金属のうちの少なくとも
一つを含む、金属単体、合金、金属シリサイド、ポリシ
リサイド、これらを積層したもの等からなり、蓄積容量
70の固定電位側容量電極としての機能のほか、TFT
30の上側において入射光からTFT30を遮光する遮
光層としての機能をもつ。ただし、容量線300は、例
えば導電性のポリシリコン膜等からなる第1膜と高融点
金属を含む金属シリサイド膜等からなる第2膜とが積層
された多層構造をもってもよい。
【0070】また、容量線300は、好ましくは、画素
電極9aが配置された画像表示領域10aからその周囲
に延設され、定電位源と電気的に接続されて、固定電位
とされる。このような定電位源としては、データ線駆動
回路101に供給される正電源や負電源の定電位源でも
よいし、対向基板20の対向電極21に供給される定電
位でも構わない。
【0071】誘電体膜75は、例えば、膜厚5〜200
nm程度の比較的薄いHTO(HighTemperature Oxid
e)膜、LTO(Low Temperature Oxide)膜等の酸化シ
リコン膜、あるいは窒化シリコン膜等から構成される。
蓄積容量70を増大させる観点からは、膜の信頼性が十
分に得られる限りにおいて、誘電体膜75は薄いほどよ
い。
【0072】さて他方、図2から図4に示すように、図
2中で右下がりの粗い斜線領域で示した格子状の領域に
は、TFTアレイ基板10に溝10CVが掘られてお
り、更に、この溝10CV内には、下側遮光膜11aが
設けられている。上述したTFT30等は、図3及び図
4からわかるように、この下側遮光膜11a上に形成さ
れている。このような下側遮光膜11aは、容量線30
0と同様に、例えば、Ti、Cr、W、Ta、Mo等の
高融点金属のうちの少なくとも一つを含む、金属単体、
合金、金属シリサイド、ポリシリサイド、これらを積層
したもの等からなる。
【0073】また、図2中右下がりの粗い斜線領域で示
した格子状の領域、すなわち上記溝10CVが掘られて
いる領域には、該領域を蓋で覆うかのようにして、上側
遮光膜401が形成されている。このような上側遮光膜
401は、上記した下側遮光膜11aと同じく、例え
ば、Ti、Cr、W、Ta、Mo等の高融点金属のうち
の少なくとも一つを含む、金属単体、合金、金属シリサ
イド、ポリシリサイド、これらを積層したもの等から形
成されている。ただ、上側遮光膜401については、上
記のほか、低融点金属のAl等も使用することが可能で
ある。
【0074】さらに、前記溝10CVには、その側壁を
覆うようにして、側壁遮光膜402が形成されている。
より詳細にいうと、平面的に見て上側遮光膜401の輪
郭に沿う幅狭の堀であって、かつ、鉛直方向において上
側遮光膜401から下側遮光膜11aに至る堀を埋める
ような形で、側壁遮光膜402は存在する。なお、上側
遮光膜401及び下側遮光膜11a間には、図2からわ
かるように、第4、第3及び第2層間絶縁膜44、43
及び42、誘電体膜75、第1層間絶縁膜41、下地絶
縁膜12が存在するから、側壁遮光膜402は、これら
各層間にわたって存在することになる。このような側壁
遮光膜402は、例えば、Ti、Cr、W、Ta、Mo
等の高融点金属のうちの少なくとも一つを含む、金属単
体、合金、金属シリサイド、ポリシリサイド、これらを
積層したもの等から形成されている。
【0075】ただし、これらの下側遮光膜11a、上側
遮光膜401及び側壁遮光膜402は、同一の遮光膜か
ら形成されてもよいが、相異なる遮光膜から形成されて
もよい。
【0076】特に、図3及び図4に示すように、本実施
形態では、TFT30、走査線3a、データ線6a、蓄
積容量70等の画像表示領域におけるTFTアレイ基板
10上に形成された配線や素子は、下側遮光膜11a、
上側遮光膜401及び側壁遮光膜402により立体的に
遮光されている。
【0077】また、上側遮光膜401においては、その
面が平坦とされている。本実施形態においては、例え
ば、CMP処理等その他の平坦化処理が施された第3層
間絶縁膜43上に、上側遮光膜401が形成されている
ことにより、該遮光膜401の平坦化が自然に図られて
いる。
【0078】ちなみに、これら下側遮光膜11a、上側
遮光膜401及び側壁遮光膜402については、その電
位変動がTFT30に対して悪影響を及ぼすことを避け
るため、上述した容量線300と同様に、画像表示領域
からその周囲に延設して定電位源に接続するとよい。
【0079】さらに、図3に示すように、画素電極9a
と中継層71とを接続するコンタクトホール85には、
導電性の遮光膜403が配置されており、下側遮光膜1
1a、上側遮光膜401及び側壁遮光膜402によって
規定される空間内に、コンタクトホール85の付近から
光が進入しないように遮光を行う。この遮光膜403
は、画素電極9aとの間で電気的な接続が図られる部材
であるから、その材質としては、遮光性能が優れている
ことに加えて、電位障壁等に係る不都合を発生させない
ようなもの、具体的には例えば、TiN(チタンナイト
ライド)、WSi (タングステンシリサイド)等が適
している。
【0080】図2から図4においては、上記のほか、T
FT30の下側に、下地絶縁膜12が設けられている。
下地絶縁膜12は、下側遮光膜11aからTFT30を
層間絶縁する機能のほか、TFTアレイ基板10の全面
に形成されることにより、TFTアレイ基板10の表面
研磨時における荒れや、洗浄後に残る汚れ等で画素スイ
ッチング用のTFT30の特性変化を防止する機能を有
する。
【0081】また、走査線3a上には、高濃度ソース領
域1dへ通じるコンタクトホール82(該ホール82
は、中継層72及びコンタクトホール81を開始データ
線6aに通じる。)及び高濃度ドレイン領域1eへ通じ
るコンタクトホール83がそれぞれ開孔された第1層間
絶縁膜41が形成されている。
【0082】第1層間絶縁膜41上には、中継層71、
中継層72及び容量線300が形成されており、これら
の上には中継層72へ通じるコンタクトホール81及び
中継層71へ通じるコンタクトホール85がそれぞれ開
孔された第2層間絶縁膜42が形成されている。
【0083】なお、本実施形態では、第1層間絶縁膜4
1に対しては、約1000℃の焼成を行うことにより、
半導体層1aや走査線3aを構成するポリシリコン膜に
注入したイオンの活性化を図ってもよい。他方、第2層
間絶縁膜42に対しては、このような焼成を行わないこ
とにより、容量線300の界面付近に生じるストレスの
緩和を図るようにしてもよい。
【0084】第2層間絶縁膜42上には、データ線6a
が形成されており、これらの上には中継層71へ通じる
コンタクトホール85が形成された第3層間絶縁膜43
が形成されている。すでに述べたように、この第3層間
絶縁膜43に対しては、CMP処理等が施され、その表
面が平坦化されている。そして、これにより、その上層
として設けられた上側遮光膜401をも平坦面を有する
ものとして形成することを容易にする。
【0085】そして、このような第3層間絶縁膜43上
には、既述のコンタクトホール85が形成された第4層
間絶縁膜44が形成され、該第4層間絶縁膜44上に
は、既述の画素電極9a、及び後述の配向膜16が形成
されている。
【0086】図2及び図3において、電気光学装置は、
以上のような構造をその上層として有する、透明なTF
Tアレイ基板10と、これに対向配置される対向基板2
0とを備えている。ちなみに、TFTアレイ基板10
は、例えば、石英基板、ガラス基板、シリコン基板から
なり、対向基板20は、例えばガラス基板や石英基板か
らなる。
【0087】図3に示すように、TFTアレイ基板10
には、画素電極9aが設けられており、その上側には、
ラビング処理等の所定の配向処理が施された配向膜16
が設けられている。画素電極9aは、例えばITO(In
dium Tin Oxide)膜等の透明導電性膜からなる。また、
配向膜16は、例えばポリイミド膜等の有機膜からな
る。
【0088】他方、対向基板20には、その全面に渡っ
て対向電極21が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜22が設
けられている、対向電極21は、例えば、ITO膜等の
透明導電性薄膜からなる。また、配向膜22は、例えば
ポリイミド膜等の有機膜からなる。
【0089】このように構成された、画素電極9aと対
向電極21とが対面するように配置されたTFTアレイ
基板10と対向基板20との間には、後述のシール材に
より囲まれた空間に電気光学物質の一例たる液晶が封入
され、液晶層50が形成される。液晶層50は、画素電
極9aからの電界が印加されていない状態で配向膜16
及び22により所定の配向状態をとる。液晶層50は、
例えば一種又は複数種のネマテッィク液晶を混合した液
晶からなる。シール材は、TFTアレイ基板10及び対
向基板20をそれらの周辺で貼り合わせるための、例え
ば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、
両基板間の距離を所定値とするためのグラスファイバあ
るいはガラスビーズ等のギャップ材が混入されている。
【0090】以上説明したように、本実施形態では、T
FT30、走査線3a、データ線6a、蓄積容量70等
の画像表示領域におけるTFTアレイ基板10上に形成
された配線や素子は、下側遮光膜11a、上側遮光膜4
01及び側壁遮光膜402により立体的に遮光されてい
る。このため、基板面に対して上方から垂直に、あるい
は斜めに進行する入射光及び基板面に対して下方から垂
直に、あるいは斜めに入射する戻り光、並びにこれらに
基づく内面反射光及び多重反射光等が、TFT30のチ
ャネル領域1a´、低濃度ソース領域1b及び低濃度ド
レイン領域1cに入射するのを、下側遮光膜11a、上
側遮光膜401及び側壁遮光膜402により阻止でき
る。加えて、図2に示したように、これらの遮光膜によ
り、各画素の非開口領域を制度よく格子状に規定でき
る。
【0091】さらに、本実施形態では、コンタクトホー
ル85には、遮光膜403が形成されているので、外部
からの光漏れが生じやすいコンタクトホール85におけ
る光漏れを確実に阻止できる。加えて、コンタクトホー
ル85は、図2に示したように、横方向に相隣接するT
FT30間の中央に位置するので、コンタクトホール8
5を介して若干の光漏れが生じたとしても、この光漏れ
の箇所は、各TFT30から比較的離間しているため、
漏れた光がTFT30にまで到達することが殆どない。
【0092】これらの結果、本形態によれば、耐光性を
高めることが可能となり、強力な入射光や戻り光が入射
するような過酷な条件下にあっても、光リーク電流の低
減されたTFT30により画素電極9aを良好にスイッ
チング制御でき、最終的には明るく高コントラストの画
像を表示することが可能となる。
【0093】また、本実施形態では、上側遮光膜401
において、その面が平坦とされているから、該上側遮光
膜401上に、何らかの層ないし構造を形成する場合、
当該層ないし構造が形成される面、あるいは該層ないし
構造自体が有する面についても、これを平坦にすること
が可能となる。すなわち、当該層ないし構造が、例え
ば、上述の配向膜16であると考えれば、配向膜16が
形成される面、あるいは配向膜16自体の有する面は、
平坦となる。したがって、一般に、段差が存在すること
により、その発生が懸念される配向膜16の塗布不良
は、本実施形態においては殆ど発生しない。また、配向
膜16に関して必要となるラビング処理は、該配向膜1
6自体の有する面が平坦であることから、これを均一に
実施することができる。
【0094】なお、本実施形態においては、対向基板2
0において、コンタクトホール85に対向する位置に遮
光層を設けてもよい。このような構成にすれば、コンタ
クトホール85付近からの光の進入をより低減できる。
【0095】(製造方法)次に、上述した実施形態の電
気光学装置の製造プロセスについて、図5から図7を参
照して説明する。ここに、図5乃至図7は、製造プロセ
スの各工程における電気光学装置の積層構造を、図3の
断面図のうち半導体層1a付近に係る部分に関して、順
を追って示す工程図である。なお、図5乃至図7におい
て、工程(1)から工程(9)として示したそれぞれの
図の右方は、破断線によってその図示が一部省略されて
いる。
【0096】まず、図5の工程(1)に示すように、石
英基板、ハードガラス、シリコン基板等のTFTアレイ
基板10を用意する。ここで、好ましくはN(窒素)
等の不活性ガス雰囲気で約900〜1300℃の高温で
アニール処理し、後に実施される高温プロセスにおける
TFTアレイ基板10に生じる歪が少なくなるように前
処理しておく。
【0097】次に、このように処理されたTFTアレイ
基板10に対して、図2で示したような格子状の溝10
CVを形成する。この溝10CVの形成は、例えば、フ
ォトリソグラフィ及びエッチングによって行うことがで
きる。
【0098】なお、この溝10CVの深さは比較的深
く、例えば、概ね5000nm程度とするとよい。これ
は、本実施形態において、該溝10CV内に、以下述べ
るようなTFT30や蓄積容量70等を形成しなければ
ならない関係による。ただ、このことからもわかるとお
り、溝10CVの深さの具体的な値は、そのようなTF
T30等や各層の厚さを実際上どうするかによって決ま
り、本質的に設計的事項に属する事柄である。
【0099】続いて、TFTアレイ基板10の全面に、
Ti、Cr、W、Ta、Mo等の金属や金属シリサイド
等の金属合金膜を、スパッタリングにより、100〜5
00nm程度の膜厚、好ましくは200nmの膜厚の遮
光膜を形成する。そして、フォトリソグラフィ及びエッ
チングにより、溝10CVの底面及び側壁に対して、前
記遮光膜が残存するように下側遮光膜11a及び側壁遮
光膜402を形成する。すなわち、本実施形態において
は、下側遮光膜11a及び側壁遮光膜402は、一体的
に、かつ同時に形成されることになる。
【0100】これら下側遮光膜11a及び側壁遮光膜4
02は、例えば、Ti、Cr、W、Ta、Mo等の高融
点金属のうちの少なくとも一つを含む、金属単体、合
金、金属シリサイド、ポリシリサイド、これらを積層し
たもの等によって形成するのが好ましい。ここで、これ
ら遮光膜401及び402の材質として、「高融点」の
材料を選択しておけば、例えば、後述する半導体層1a
の形成におけるアニール処理等を高温で実施しても何ら
問題が発生しない。すなわち、下側遮光膜11a及び側
壁遮光膜402は、そのような高温処理に耐えることが
可能となる。
【0101】次に、工程(2)では、下側遮光膜11a
上に、例えば、常圧又は減圧CVD(Chemical Vapor De
position)法等によりTEOS(テトラ・エチル・オル
ソ・シリケート)ガス、TEB(テトラ・エチル・ボー
トレート)ガス、TMOP(テトラ・メチル・オキシ・
フォスレート)ガス等を用いて、NSG(ノンシリケー
トガラス)、PSG(リンシリケートガラス)、BSG
(ボロンシリケートガラス)、BPSG(ボロンリンシ
リケートガラス)等のシリケートガラス膜、窒化シリコ
ン膜や酸化シリコン膜等からなる下地絶縁膜12を形成
する。この下地絶縁膜12の膜厚は、例えば約500〜
2000nm程度とする。
【0102】続いて、下地絶縁膜12上に、約450〜
550℃、好ましくは約500℃の比較的低温環境中
で、流量約400〜600cc/minのモノシランガ
ス、ジシランガス等を用いた減圧CVD(例えば、圧力
約20〜40PaのCVD)により、アモルファスシリ
コン膜を形成する。その後、窒素雰囲気中で、約600
〜700℃にて約1〜10時間、好ましくは4〜6時間
のアニール処理を施すことにより、p−Si(ポリシリ
コン)膜を約50〜200nmの厚さ、好ましくは約1
00nmの厚さとなるまで固相成長させる。固相成長さ
せる方法としては、RTAを使ったアニール処理でもよ
いし、エキシマレーザ等を用いたレーザアニールでもよ
い。この際、画素スイッチング用のTFT30を、nチ
ャネル型とするかpチャネル型とするかに応じて、V族
元素やIII族元素のドーパントを僅かにイオン注入等
によりドープしてもよい。そして、フォトリソグラフィ
及びエッチングにより、所定パターンを有する半導体層
1aを形成する。
【0103】続いて、TFT30を構成する半導体層1
aを約900〜1300℃の温度、好ましくは約100
0℃の温度により熱酸化して下層ゲート絶縁膜を形成
し、あるいはこれに続けて減圧CVD法等により上層ゲ
ート絶縁膜を形成することにより、一層又は多層の高温
酸化シリコン膜(HTO膜)や窒化シリコン膜からなる
(ゲート絶縁膜を含む)絶縁膜2を形成する。この結
果、半導体層1aは、約30〜150nmの厚さ、好ま
しくは約35〜50nmの厚さとなり、絶縁膜2の厚さ
は、約20〜150nmの厚さ、好ましくは約30〜1
00nmの厚さとなる。
【0104】続いて、画素スイッチング用のTFT30
のスレッシュホールド電圧Vthを制御するために、半
導体層1aのうちnチャネル領域あるいはpチャネル領
域に、ボロン等のドーパントを予め設定された所定量だ
けイオン注入等によりドープする。
【0105】次に、工程(3)では、減圧CVD法等に
よりポリシリコン膜を堆積し、更にリン(P)を熱拡散
して、このポリシリコン膜を導電化する。この熱拡散に
代えて、Pイオンをポリシリコン膜の成膜と同時に導入
したドープドシリコン膜を用いてもよい。このポリシリ
コン膜の膜厚は、約100〜500nmの厚さ、好まし
くは約350nm程度である。そして、フォトリソグラ
フィ及びエッチングにより、TFT30のゲート電極部
を含めて所定のパターンの走査線3aを形成する。
【0106】次に、前記半導体層1aについて、低濃度
ソース領域1b及び低濃度ドレイン領域1cを形成する
ため、あるいは高濃度ソース領域1d及び高濃度ドレイ
ン領域1eを形成する。
【0107】ここでは、TFT30をLDD構造をもつ
nチャネル型のTFTとする場合を説明すると、具体的
にまず、低濃度ソース領域1b及び低濃度ドレイン領域
1cを形成するために、走査線3a(ゲート電極)をマ
スクとして、P等のV族元素のドーパンを低濃度で(例
えば、Pイオンを1〜3×1013cmのドーズ量に
て)ドープする。これにより走査線3a下の半導体層1
aはチャネル領域1a´となる。このとき走査線3aが
マスクの役割を果たすことによって、低濃度ソース領域
13b及び低濃度ドレイン領域13cは自己整合的に形
成されることになる。次に、高濃度ソース領域1d及び
高濃度ドレイン領域1eを形成するために、走査線3a
よりも幅の広い平面パターンを有するレジスト層を走査
線3a上に形成する。その後、P等のV続元素のドーパ
ントを高濃度で(例えば、Pイオンを1〜3×1015
/cmのドーズ量にて)ドープする。
【0108】なお、このように低濃度と高濃度の2段階
に分けて、ドープを行わなくてもよい。例えば、低濃度
のドープを行わずに、オフセット構造のTFTとしても
よく、走査線3a(ゲート電極)をマスクとして、Pイ
オン・Bイオン等を用いたイオン注入技術によりセルフ
アライン型のTFTとしてもよい。この不純物のドープ
により、走査線3aは更に低抵抗化される。
【0109】次に、図6の工程(4)では、走査線3a
上に、例えば、TEOSガス、TEBガス、TMOPガ
ス等を用いた常圧又は減圧CVD法等により、NSG、
PSG、BSG、BPSG等のシリケートガラス膜、窒
化シリコン膜や酸化シリコン膜からなる第1層間絶縁膜
41を形成する。この第1層間絶縁膜41の膜厚は、例
えば約500〜2000nm程度とする。ここで好まし
くは、800℃程度の高温でアニール処理し、第1層間
絶縁膜41の膜質を向上させておく。
【0110】続いて、第1層間絶縁膜41に対する反応
性イオンエッチング、反応性イオンビームエッチング等
のドライエッチングにより、コンタクトホール82及び
83を同時開孔する。
【0111】続いて、第1層間絶縁膜41上に、Pt等
の金属膜を、スパッタリングにより、100〜500n
m程度の膜厚に形成する。そして、フォトリソグラフィ
及びエッチングにより、所定パターンをもつ中継層71
及び72を形成する。
【0112】続いて、プラズマCVD法等により、Ta
Ox膜等からなる誘電体膜75を、中継層71上に形成
する。この誘電体膜75は、絶縁膜2の場合と同様に、
単層膜又は多層膜のいずれから構成してもよく、一般に
TFTゲート絶縁膜を形成するのに用いられる各種の公
知技術により形成可能である。そして、誘電体膜75を
薄くする程、蓄積容量70は大きくなるので、結局、膜
破れなどの欠陥が生じないことを条件に、膜厚50nm
以下のごく薄い絶縁膜となるように形成すると有利であ
る。
【0113】続いて、誘電体膜75上に、Al等の金属
膜を、スパッタリングにより、約100〜500nm程
度の膜厚に形成する。そして、フォトリソグラフィ及び
エッチングにより、所定パターンをもつ容量線300を
形成する。これにより、該容量線300と前述の中継層
71及び誘電体膜75とによって、蓄積容量70が完成
する。
【0114】次に、工程(5)では、例えば、TEOS
ガス等を用いた常圧又は減圧CVD法により、NSG、
PSG、BSG、BPSG等のシリケートガラス膜、窒
化シリコン膜や酸化シリコン膜等からなる第2層間絶縁
膜42を形成する。この第2層間絶縁膜42の膜厚は、
例えば約500〜1500nm程度とする。
【0115】続いて、第2層間絶縁膜42に対する反応
性イオンエッチング、反応性イオンビームエッチング等
のドライエッチングにより、コンタクトホール81を開
孔する。
【0116】続いて、第2層間絶縁膜42上の全面に、
スパッタリング等により、遮光性のAl等の低抵抗金属
や金属シリサイド等を金属膜として、約100〜500
nm程度の厚さ、好ましくは約300nmに堆積する。
そして、フォトリソグラフィ及びエッチングにより、所
定パターンをもつデータ線6aを形成する。
【0117】次に、工程(6)では、データ線6a上を
覆うように、例えば、TEOSガス等を用いた常圧又は
減圧CVD法により、NSG、PSG、BSG、BPS
G等のシリケートガラス膜、窒化シリコン膜や酸化シリ
コン膜等からなる第3層間絶縁膜43を形成する。この
第3層間絶縁膜43の膜厚は、例えば約500〜150
0nm程度とする。
【0118】本実施形態においては、次工程たる図7の
工程(7)に示すように、この第3層間絶縁膜43に対
して平坦化処理を実施する。ここに、平坦化処理とは、
例えば、CMP処理、又はSOG膜形成処理等を挙げる
ことができる。前者のCMP処理とは、基板と研磨布
(パッド)の両者を回転等させながら、それぞれの表面
同士を当接させるとともに、該当接部位に研磨液(スラ
リー)を供給することによって、基板表面を、機械的作
用と化学作用の兼ね合いにより研磨し、当該表面を平坦
化する技術である。また、後者のSOG膜形成処理と
は、基板を回転させながら液体状の適当な有機材等を塗
布することにより、液体のもつ水平面を現出させ、これ
を固化させることで平坦化面を得ることの可能な技術で
ある。
【0119】いずれにしても、このような平坦化処理を
実施することにより、第3層間絶縁膜43の上面は平坦
なものとして現出される。
【0120】なお、より好ましくは、CMP処理を実施
するとよく、この場合、図7の工程(7)に示すよう
に、研磨表面に、先に成膜した側壁遮光膜402が現れ
るまで研磨を実施すると好ましい。この場合において
は、図7の工程(7)に示すように、第3層間絶縁膜4
3を初めとして、下地絶縁膜12、第1及び第2層間絶
縁膜41及び42をも研磨することになる。したがっ
て、これら絶縁膜の材質としては、CMP処理に適した
材料を選択するのが好ましい。具体的には、例えば、N
SG、PSG、BSG、BPSG等のシリケートガラス
膜、窒化シリコン膜や酸化シリコン膜等が挙げられる。
【0121】次に、工程(8)では、上述したように平
坦化処理が施された第3層間絶縁膜43上に、上側遮光
膜401を形成する。この上側遮光膜401は、具体的
には、第3層間絶縁膜43上の全面に対して、スパッタ
リング法等を用いて遮光膜を形成した後、フォトリソグ
ラフィ及びエッチングによって、所定パターンを有する
ようにパターニングする、等の手段により形成すること
が可能である。ここで所定パターンとは、上述で、溝1
0CVが格子状に形成されていた(すなわち、下側遮光
膜401が格子状に形成されていた)ことから、これに
合致するような格子状に形成することが好ましい。
【0122】また、上側遮光膜401の材質は、例え
ば、Ti、Cr、W、Ta、Mo等の高融点金属のうち
の少なくとも一つを含む、金属単体、合金、金属シリサ
イド、ポリシリサイド、これらを積層したもの等から選
択するとよい。ただ、上側遮光膜401については、上
記のほか、低融点金属のAl等も使用することが可能で
ある。というのも、上述のような上側遮光膜401の形
成以降は、一般に、高温環境下でのプロセスが実施され
ないからである。したがって、上側遮光膜401に関し
ては、高温環境下における耐性等についての懸念を抱く
ことなく、単に、遮光性能のみに視点を置いた材料選択
を実施しても大きな問題はない。
【0123】この上側遮光膜401の形成により、図7
の工程(8)として示す図からも明らかな通り、TFT
30及び蓄積容量70等は、下側遮光膜11a、側壁遮
光膜402及び上側遮光膜401の三者により、立体的
に遮光されることになる。また、上側遮光膜401は平
坦化処理の施された第3層間絶縁膜43上に形成される
ことから、該上側遮光膜401もまた平坦面を有するも
のとなる。
【0124】以上までの工程を終えたら、第3層間絶縁
膜43に対する反応性イオンエッチング、反応性イオン
ビームエッチング等のドライエッチングにより、図5か
ら図7において図示しないコンタクトホール85(図1
から図3参照)を開孔する。このコンタクトホール85
の開孔に伴い、上側遮光膜401の所定の箇所には穴4
01aが形成される。また、その開孔位置は、相隣接す
るTFT30間の中間点となるような位置を選択すると
よい。なぜなら、該位置にコンタクトホール85を開孔
することによれば、光の進入が生じやすいと考えられる
該ホール85と、各TFT30とを最も離間させること
が可能となるからである。
【0125】そして次に、本実施形態においては、この
コンタクトホール85の内壁に対して、導電性の遮光膜
403を形成する。この形成は、例えば、第3層間絶縁
膜43上の全面に対してCVD法等によって成膜した
後、フォトリソグラフィ及びエッチングを実施すること
によって行うことができる。また、この遮光膜403
は、後述する画素電極9aとの間で電気的な接続が図ら
れる部材であるから、その材質としては、遮光性能が優
れていることに加えて、電位障壁等に係る不都合を発生
させないようなもの、具体的には例えば、TiN(チタ
ンナイトライド)、WSi(タングステンシリサイ
ド)等が適している。
【0126】この遮光膜403の存在により、最も光の
進入が考えられるコンタクトホール85からTFT30
への光入射を阻止することが可能となる。
【0127】続いて、工程(9)では、第3層間絶縁膜
43上に、第4層間絶縁膜44を形成する。そして次
に、この第4層間絶縁膜44上に、スパッタ処理等によ
り、ITO膜等の透明導電性膜を、約50〜200nm
の厚さに堆積する。そして、フォトリソグラフィ及びエ
ッチングにより、画素電極9aを形成する。なお、当該
電気光学装置を、反射型として用いる場合には、Al等
の反射率の高い不透明な材料によって画素電極9aを形
成してもよい。
【0128】続いて、画素電極9aの上に、ポリイミド
系の配向膜の塗布液を塗布した後、所定のプレティルト
角をもつように、かつ所定方向でラビング処理を施すこ
と等により、配向膜16が形成される。
【0129】本実施形態においては、図7の工程(9)
として示す図からも明らかな通り、上述の画素電極9a
及び配向膜16は、極めて平坦に形成することが可能と
なる。これは、その下層に存在する上側遮光膜401が
平坦であるからに他ならない。したがって、上述の配向
膜16の塗布不良等が発生することがなく、また、該配
向膜16に対する均一なラビング処理等を実施すること
ができる。
【0130】他方、対向基板20については、ガラス基
板等がまず用意され、額縁としての遮光膜が、例えば金
属クロムをスパッタした後、フォトリソグラフィ及びエ
ッチングを経て形成される。なお、これらの遮光膜は、
導電性である必要はなく、Cr、Ni、Al等の金属材
料のほか、カーボンやTiをフォトレジストに分散した
樹脂ブラック等の材料から形成してもよい。ただし、本
実施形態においては、上述したように、薄膜トランジス
タが下側遮光膜11a、上側遮光膜401及び側壁遮光
膜402により立体的に遮光されているので、その遮光
性能は一般の電気光学装置に比べて優れている。そし
て、対向基板20側に設けられる遮光膜についても、薄
膜トランジスタへの光入射を遮る作用が要求されている
ことを鑑みると、該遮光膜については、その設置を省略
するか、あるいは簡略化することが可能である。
【0131】その後、対向基板20の全面にスパッタ処
理等により、ITO等の透明導電性膜を、約50〜200
nmの厚さに堆積することにより、対向電極21を形成
する。さらに、対向電極21の全面にポリイミド系の配
向膜の塗布液を塗布した後、所定のプレティルト角をも
つように、かつ所定方向でラビング処理を施すこと等に
より、配向膜22が形成される。
【0132】最後に、上述のように、各層が形成された
TFTアレイ基板10と対向基板20とは、配向膜16
及び22が対面するようにシール材により貼り合わさ
れ、真空吸引等により、両基板間の空間に、例えば複数
種のネマテッィク液晶を混合してなる液晶が吸引され
て、所定層厚の液晶層50が形成される。
【0133】以上説明した製造プロセスにより、前述し
た実施形態の電気光学装置を製造できる。
【0134】なお、上記においては、TFT30だけで
なく蓄積容量70も、下側遮光膜11a、側壁遮光膜4
02及び上側遮光膜401によって規定される空間内に
作りこまれていたが、場合によって、その必要はない。
すなわち、TFT30のみを形成する場合であってもよ
く、本発明は、そのような形態も当然にその範囲内に収
めるものである。
【0135】また、上記においては、第3層間絶縁膜4
3に対して平坦化処理を施した後、該膜43上に上側遮
光膜401を形成することによって、上側遮光膜401
の平坦化を実現していたが、本発明は、このような形態
のみに限定されない。例えば、図7の工程(7)におい
て、第3層間絶縁膜43に対して平坦化処理を実施する
のに代えて、当該処理が施されていない第3層間絶縁膜
43に対して、まず上側遮光膜を所定の厚さだけ成膜
し、この上側遮光膜401に対して平坦化処理を実施す
る、等の方法も考えられる。この場合、そのような平坦
化処理が完了した状態で、図5から図7に示す図中左右
両側の側壁遮光膜402間に、当該平坦化処理済の上側
遮光膜が存在していなければならないから、前記所定の
厚さ、あるいはCMPによる研磨の程度は、そのような
点を勘案して決定することができる。また、このような
場合、当該上側遮光膜及び側壁遮光膜402との間に
は、各種層間絶縁膜が残存することになるから、遮光能
のない間隙が生ずることにはなるが、そのような形態
も、本発明にいう「立体的に覆う」の概念の範囲内に入
ることはすでに述べた。
【0136】さらに、本発明は、図5の工程(3)とし
て示す状態以降、すなわちTFT30を形成した後であ
れば、上側遮光膜401を形成するタイミングを基本的
にどこにとってもよい。例えば、第1層間絶縁膜41上
に上側遮光膜を形成すること等も考えうる。
【0137】加えて、上記では、下側遮光膜11a及び
側壁遮光膜402が一体的に、かつ同時に形成される製
造方法について説明したが、本発明は、このような形態
にも限定されない。例えば、まず、下側遮光膜11aの
みを形成した後、TFT、各種層間絶縁膜等を形成し、
その後に、コンタクトホールを形成すると同様な要領
で、平面的に見て前記TFT周囲を巡る堀を形成した
上、該堀に対して、遮光膜の材質を例えばCVD法等に
よって「埋め込む」ような製造方法等もあり得る。この
場合、側壁遮光膜402及び上側遮光膜401を、一体
的に、かつ同時に形成するようにすると、製造工程を一
段階省略することが可能であるから有利となる。
【0138】また、本発明において、上記のTFTアレ
イ基板10における溝10CVの形成は必須ではない。
すなわち、下側遮光膜11aを基板上に形成した後、上
述と略同様な工程を実施するような形態であってもよ
い。ただし、その場合は、適当な段階において、側壁遮
光膜402の形成工程を独立に挿入することが必要にな
ると考えられる。
【0139】要するに、本発明においては、本発明にい
う「遮光部材」を構成する、本実施形態の下側遮光膜1
1a、側壁遮光膜402及び上側遮光膜401が、TF
T30を立体的に遮光することの可能な配置をとるので
あれば、どのような構造であっても、またどのような製
造方法であってもよく、それらのいずれについても、本
発明の範囲内にあることに変わりはない。
【0140】(電気光学装置の全体構成)以上のように
構成された本実施形態における電気光学装置の全体構成
を図8及び図9を参照して説明する。なお、図8は、T
FTアレイ基板10その上に形成された各構成要素とと
もに対向基板20の側からみた平面図であり、図9は図
8のH−H´断面図である。
【0141】図8において、TFTアレイ基板10の上
には、シール材52がその縁に沿って設けられており、
その内側に並行して、画像表示領域10aの周辺を規定
する額縁としての遮光膜53が、対向基板20側に設け
られている。ただし、このような額縁遮光膜53の一部
又は全部は、TFTアレイ基板10側に内臓遮光膜とし
て設けられていてもよい。
【0142】シール材52の外側の領域には、データ線
6aに画像信号を所定のタイミングで供給することによ
り該データ線6aを駆動するデータ線駆動回路101及
び外部回路接続端子102がTFTアレイ基板10の一
辺に沿って設けられており、走査線3aに走査信号を所
定のタイミングで供給することにより、走査線3aを駆
動する走査線駆動回路104が、この一辺に隣接する二
辺に沿って設けられている。
【0143】走査線3aに供給される走査信号遅延が問
題にならないのならば、走査線駆動回路104は片側だ
けでもよいことは言うまでもない。また、データ線駆動
回路101を画像表示領域10aの辺に沿って両側に配
列してもよい。
【0144】さらに、TFTアレイ基板10の残る一辺
には、画像表示領域10aの両側に設けられた走査線駆
動回路104間をつなぐための複数の配線105が設け
られている。また、対向基板20のコーナ部の少なくと
も一箇所においては、TFTアレイ基板10と対向基板
20との間で電気的に導通をとるための導通材106が
設けられている。そして、図9に示すように、図8に示
したシール材52とほぼ同じ輪郭を持つ対向基板20が
当該シール材52によりTFTアレイ基板10に固着さ
れている。
【0145】なお、TFTアレイ基板10上には、これ
らのデータ線駆動回路101、走査線駆動回路104等
に加えて、複数のデータ線6aに画像信号を所定のタイ
ミングで印加するサンプリング回路、複数のデータ線6
aに所定電圧レベルのプリチャージ信号を画像信号に先
行して各々供給するプリチャージ回路、製造途中や出荷
時の当該電気光学装置の品質、欠陥等を検査するための
検査回路等を形成してもよい。
【0146】(電子機器の実施形態)次に、以上詳細に
説明した電気光学装置をライトバルブとして用いた電子
機器の一例たる投射型カラー表示装置の実施形態につい
て、図10及び図11を参照して説明する。
【0147】まず、本実施形態の投射型カラー表示装置
の回路構成について、図10のブック図を参照して説明
する。なお、図10は、投射型カラー表示装置における
3枚のライトバルブのうちの1枚に係る回路構成を示し
たものである。これら3枚のライトバルブは、基本的に
どれも同じ構成を持つので、ここでは1枚の回路構成に
係る部分について説明を加えるものである。ただし、厳
密には、3枚のライトバルブでは、入力信号がそれぞれ
異なり(すなわち、R用、G用、B用の信号でそれぞれ
駆動され)、更にG用のライトバルブに係る回路構成で
は、R用及びB用の場合と比べて、画像を反転して表示
するように画像信号の順番を各フィールド又はフレーム
内で逆転させるか、又は水平若しくは垂直走査方向を逆
転させる点も異なる。
【0148】図10において、投射型カラー表示装置
は、表示情報出力源1000、表示情報処理回路100
2、駆動回路1004、液晶装置100、クロック発生
回路1008及び電源回路1010を備えて構成されて
いる。表示情報出力源1000は、ROM(Read Only
Memory)、RAM(Random Access Memory)、光ディス
ク装置等のメモリ、画像信号を同調して出力する同調回
路等を含み、クロック発生回路1008からのクロック
信号に基づいて、所定フォーマットの画像信号等の表示
情報を表示情報処理回路1002に出力する。表示情報
処理回路1002は、増幅・極性反転回路、相展開回
路、ローテーション回路、ガンマ補正回路、クランプ回
路等の周知の各種処理回路を含んで構成されており、ク
ロック信号に基づいて入力された表示情報からデジタル
信号を順次生成し、クロック信号CLKとともに駆動回
路1004に出力する。駆動回路1004は、液晶装置
100を駆動する。電源回路1010は、上述の各回路
に所定電源を供給する。なお、液晶装置100を構成す
るTFTアレイ基板の上に、駆動回路1004を搭載し
てもよく、これに加えて表示情報処理回路1002を搭
載してもよい。
【0149】次に、図11を参照して、本実施形態の投
射型カラー表示装置の全体構成(特に、光学的な構成)
について説明する。
【0150】図11において、本実施形態における投射
型カラー表示装置の一例たる液晶プロジェクタ1100
は、駆動回路1004がTFTアレイ基板上に搭載され
た液晶装置100を含む液晶モジュールを3個用意し、
それぞれRGB用のライトバルブ100R、100G及
び100Bとして用いたプロジェクタとして構成されて
いる。液晶プロジェクタ1100では、メタルハライド
ランプ等の白色光源のランプユニット1102から投射
光が発せられると、3枚のミラー1106及び2枚のダ
イクロックミラー1108によって、RGBの三原色に
対応する光成分R、G及びBに分けられ、各色に対応す
るライトバルブ100R、100G及び100Bにそれ
ぞれ導かれる。この際特に、B光は、長い光路による光
損失を防ぐために、入射レンズ1122、リレーレンズ
1123及び出射レンズ1124からなるリレーレンズ
系1121を介して導かれる。そして、ライトバルブ1
00R、100G及び100Bによりそれぞれ変調され
た三原色に対応する光成分は、ダイクロックプリズム1
112により再度合成された後、投射レンズ1114を
介してスクリーン1120にカラー画像として投射され
る。
【0151】本発明は、上述した実施形態に限られるも
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨、あるいは思想に反しない範囲で適宜変更可
能であり、そのような変更を伴う電気光学装置及び電子
機器もまた、本発明の技術的範囲に含まれるものであ
る。
【図面の簡単な説明】
【図1】 本発明の実施形態の電気光学装置における画
像表示領域を構成するマトリクス状の複数の画素に設け
られた各種素子、配線等の等価回路である。
【図2】 本発明の実施形態の電気光学装置のおけるデ
ータ線、走査線、画素電極等が形成されたTFTアレイ
基板の相隣接する複数の画素群の平面図である。
【図3】 図2のA−A´断面図である。
【図4】 図2のB−B´断面図である。
【図5】 本発明の実施形態に係る製造プロセスの各工
程における電気光学装置の積層構造を、半導体層付近に
係る部分で順を追って示す工程図(その1)である。
【図6】 本発明の実施形態に係る製造プロセスの各工
程における電気光学装置の積層構造を、半導体層付近に
係る部分で順を追って示す工程図(その2)である。
【図7】 本発明の実施形態に係る製造プロセスの各工
程における電気光学装置の積層構造を、半導体層付近に
係る部分で順を追って示す工程図(その3)である。
【図8】 本発明の実施形態におけるTFTアレイ基板
をその上に形成された各構成要素とともに対向基板の側
からみた平面図である。
【図9】 図8のH−H´断面図である。
【図10】 本発明の電子機器の実施形態である投射型
カラー表示装置におけるライトバルブに係る回路構成を
示したブロック図である。
【図11】 本発明の電子機器の実施形態である投射型
カラー表示装置の一例たるカラー液晶プロジェクタを示
す図式的断面図である。
【符号の説明】
1a…半導体層 1a´…チャネル領域 1b…低濃度ソース領域 1c…低濃度ドレイン領域 1d…高濃度ソース領域 1e…高濃度ドレイン領域 2…絶縁膜 3a…走査線 6a…データ線 9a…画素電極 10…TFTアレイ基板 11a…下側遮光膜 16…配向膜 20…対向基板 21…対向電極 22…配向膜 23…遮光膜 30…TFT 50…液晶層 52…シール材 53…額縁 70…蓄積容量 81、82、83、85…コンタクトホール 101…データ線駆動回路 102…外部回路接続端子 104…走査線駆動回路 105…配線 106…導通材 300…容量線 401…上側遮光膜 402…側壁遮光膜
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/35 G09F 9/35 H01L 21/336 H01L 29/78 619B 29/786 627A Fターム(参考) 2H091 FA34Y LA17 2H092 GA24 JA26 JA33 JA34 JA37 JA41 JA46 JB01 JB22 JB31 JB51 JB58 JB61 KA05 MA07 MA13 MA18 NA01 NA22 PA09 5C094 AA16 AA25 BA03 BA43 CA19 DA14 EA04 EA07 ED15 5F110 AA21 BB01 CC02 DD02 DD03 DD05 DD12 DD13 DD14 DD21 DD25 EE09 EE45 FF02 FF03 FF09 FF23 FF32 GG02 GG13 GG25 GG32 GG52 HJ01 HJ04 HJ13 HL02 HL03 HL23 HM14 HM15 NN03 NN04 NN05 NN22 NN23 NN24 NN25 NN26 NN35 NN42 NN44 NN46 NN47 NN54 NN72 NN73 PP01 PP02 PP03 PP10 PP13 QQ11 QQ19

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 基板上に、 画素電極と、 該画素電極に接続された薄膜トランジスタと、 該薄膜トランジスタに接続された配線と、 前記薄膜トランジスタ及び前記配線を立体的に覆うとと
    もに、該薄膜トランジスタ及び該配線の上層として設け
    られる部位が平坦とされた遮光部材とを備えたことを特
    徴とする電気光学装置。
  2. 【請求項2】 前記遮光部材は、 前記基板上に掘られかつ前記薄膜トランジスタ及び前記
    配線が内部に収容された溝の底面及び側壁に形成された
    第1遮光層と、 前記平坦とされた部位を含み、前記溝を上側から蓋する
    第2遮光層とを含むことを特徴とする請求項1に記載の
    電気光学装置。
  3. 【請求項3】 前記薄膜トランジスタ及び前記配線の上
    層として設けられ、かつ、平坦化処理が施された層間絶
    縁膜を更に含み、 前記平坦とされた部位は、前記層間絶縁膜上に形成され
    ることを特徴とする請求項1乃至3のいずれか一項に記
    載の電気光学装置。
  4. 【請求項4】 前記平坦とされた部位には、前記薄膜ト
    ランジスタと前記画素電極とを接続するための穴が開孔
    されていることを特徴とする請求項1乃至3のいずれか
    一項に記載の電気光学装置。
  5. 【請求項5】 前記画素電極と前記薄膜トランジスタと
    は、遮光性の導電膜を介して接続されていることを特徴
    とする請求項1乃至4のいずれか一項に記載の電気光学
    装置。
  6. 【請求項6】 前記画素電極と前記薄膜トランジスタと
    の接続箇所は、平面的に見て相隣接する薄膜トランジス
    タ間の中央に位置することを特徴とする請求項1乃至5
    のいずれか一項に記載の電気光学装置。
  7. 【請求項7】 前記遮光部材は、高融点金属を含む膜か
    らなることを特徴とする請求項1乃至6のいずれか一項
    に記載の電気光学装置。
  8. 【請求項8】 前記平坦とされた部位は、低融点金属を
    含む膜からなることを特徴とする請求項1乃至7のいず
    れか一項に記載の電気光学装置。
  9. 【請求項9】 前記配線は、相交差する走査線及びデー
    タ線を含み、前記遮光部材は、平面的に見て格子状に形
    成されていることを特徴とする請求項1乃至8のいずれ
    か一項に記載の電気光学装置。
  10. 【請求項10】 前記基板上に、前記遮光部材により立
    体的に覆われた空間内に配置されており前記画素電極に
    接続された蓄積容量を更に備えたことを特徴とする請求
    項1乃至9のいずれか一項に記載の電気光学装置。
  11. 【請求項11】 基板上に画素電極と、該画素電極に接
    続された薄膜トランジスタと、該薄膜トランジスタに接
    続された配線と、前記薄膜トランジスタ及び前記配線を
    立体的に覆う遮光部材とを有する電気光学装置の製造方
    法であって、 前記遮光部材のうち前記薄膜トランジスタ及び前記配線
    を下側及び周囲から覆う部位を形成する工程と、前記遮
    光部材のうち前記下側から覆う部位の上層として前記薄
    膜トランジスタ及び前記配線を形成する工程と、前記薄
    膜トランジスタ及び前記配線の上層として層間絶縁膜を
    形成する工程と、 該層間絶縁膜に対して平坦化処理を実施する工程と、 該平坦化処理が実施された層間絶縁膜上に、前記遮光部
    材のうち前記薄膜トランジスタ及び前記配線を上側から
    覆う部位を形成する工程とを含むことを特徴とする電気
    光学装置の製造方法。
  12. 【請求項12】 基板上に画素電極と、該画素電極に接
    続された薄膜トランジスタと、該薄膜トランジスタに接
    続された配線と、前記薄膜トランジスタ及び前記配線を
    立体的に覆う遮光部材とを有する電気光学装置の製造方
    法であって、 前記遮光部材のうち前記薄膜トランジスタ及び前記配線
    を下側及び周囲から覆う部位を形成する工程と、前記遮
    光部材のうち前記下側から覆う部位の上層として前記薄
    膜トランジスタ及び前記配線を形成する工程と、前記薄
    膜トランジスタ及び前記配線の上層として層間絶縁膜を
    形成する工程と、 該層間絶縁膜上に、前記遮光部材のうち前記薄膜トラン
    ジスタ及び前記配線を上側から覆う上側遮光膜を形成す
    る工程と、 該上側遮光膜に対して平坦化処理を実施して前記遮光部
    材のうち前記薄膜トランジスタ及び前記配線を上側から
    覆う部位を形成する工程とを含むことを特徴とする電気
    光学装置の製造方法。
  13. 【請求項13】 基板上に溝を形成する工程を更に含
    み、前記基板の面並びに前記溝の底面及び側壁に、前記
    遮光部材のうち前記薄膜トランジスタ及び前記配線を下
    側及び周囲から覆う部位を形成することを特徴とする請
    求項11又は12に記載の電気光学装置の製造方法。
  14. 【請求項14】 前記上側から覆う部位に、前記薄膜ト
    ランジスタと前記画素電極と接続するための穴を開孔す
    る工程と、前記画素電極と前記薄膜トランジスタとを前
    記穴を介して接続する遮光性の導電膜を形成することを
    特徴とする請求項11乃至14のいずれか一項に記載の
    電気光学装置。
  15. 【請求項15】 請求項1乃至10のいずれか一項に記
    載の電気光学装置からなるライトバルブと、 該ライトバルブに投射光を照射する光源と、 前記ライトバルブから出射される投射光を投射する光学
    系とを備えたことを特徴とする電子機器。
JP2001289010A 2001-09-21 2001-09-21 電気光学装置及びその製造方法並びに電子機器 Expired - Fee Related JP3912064B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001289010A JP3912064B2 (ja) 2001-09-21 2001-09-21 電気光学装置及びその製造方法並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001289010A JP3912064B2 (ja) 2001-09-21 2001-09-21 電気光学装置及びその製造方法並びに電子機器

Publications (2)

Publication Number Publication Date
JP2003098546A true JP2003098546A (ja) 2003-04-03
JP3912064B2 JP3912064B2 (ja) 2007-05-09

Family

ID=19111568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001289010A Expired - Fee Related JP3912064B2 (ja) 2001-09-21 2001-09-21 電気光学装置及びその製造方法並びに電子機器

Country Status (1)

Country Link
JP (1) JP3912064B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006011100A (ja) * 2004-06-28 2006-01-12 Rohm Co Ltd 液晶表示装置およびその製造方法
JP2008122648A (ja) * 2006-11-13 2008-05-29 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2009198762A (ja) * 2008-02-21 2009-09-03 Seiko Epson Corp 電気光学装置及び電子機器
JP2009198763A (ja) * 2008-02-21 2009-09-03 Seiko Epson Corp 電気光学装置及び電子機器
JP2011170007A (ja) * 2010-02-17 2011-09-01 Seiko Epson Corp 電気光学装置及び電子機器
JP2016189464A (ja) * 2015-03-27 2016-11-04 株式会社半導体エネルギー研究所 半導体装置、および電子機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006011100A (ja) * 2004-06-28 2006-01-12 Rohm Co Ltd 液晶表示装置およびその製造方法
JP4567385B2 (ja) * 2004-06-28 2010-10-20 ローム株式会社 液晶表示装置の製造方法
JP2008122648A (ja) * 2006-11-13 2008-05-29 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2009198762A (ja) * 2008-02-21 2009-09-03 Seiko Epson Corp 電気光学装置及び電子機器
JP2009198763A (ja) * 2008-02-21 2009-09-03 Seiko Epson Corp 電気光学装置及び電子機器
JP2011170007A (ja) * 2010-02-17 2011-09-01 Seiko Epson Corp 電気光学装置及び電子機器
JP2016189464A (ja) * 2015-03-27 2016-11-04 株式会社半導体エネルギー研究所 半導体装置、および電子機器
US11538940B2 (en) 2015-03-27 2022-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Also Published As

Publication number Publication date
JP3912064B2 (ja) 2007-05-09

Similar Documents

Publication Publication Date Title
JP3736461B2 (ja) 電気光学装置、投射型表示装置及び電気光学装置の製造方法
JP3381718B2 (ja) 電気光学装置及びその製造方法並びに電子機器
US6872975B2 (en) Electro-optical device and electronic equipment
EP1437618B1 (en) Electro-optical device, process for manufacturing the same, and electronic apparatus
JP2001356709A (ja) 電気光学装置及びその製造方法
JP2002156652A (ja) 電気光学装置及びその製造方法
JP3937721B2 (ja) 電気光学装置及びその製造方法並びにプロジェクタ
JP3791338B2 (ja) 電気光学装置及びその製造方法並びに投射型表示装置
US7119391B2 (en) System and method of manufacturing a substrate device
JP3912064B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2003115593A (ja) 電気光学装置及びその製造方法、電子機器並びに薄膜トランジスタ
JP3991567B2 (ja) 電気光学装置及び電子機器
JP4139530B2 (ja) 電気光学装置及び電子機器
JP3904371B2 (ja) 電気光学装置及び電子機器
JP2002341380A (ja) 電気光学装置及びこれを具備する電子機器
JP3736230B2 (ja) 電気光学装置、その製造方法及び電子機器
JP4214702B2 (ja) 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器
JP2004214691A (ja) 電気光学装置及び電子機器
JP3733970B2 (ja) 電気光学装置及び電子機器
JP3733970B6 (ja) 電気光学装置及び電子機器
JP2007183681A (ja) Tftアレイ基板、液晶パネル及び電子機器
JP2005136065A (ja) 半導体装置用基板及びその製造方法並びに電気光学装置
JP2005136066A (ja) 半導体装置用基板及びその製造方法並びに電気光学装置
JP2007047829A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070122

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees