JPH05181159A - アクティブマトリックス型液晶表示素子 - Google Patents

Abstract

(57)【要約】 【目的】 アクティブマトリックス型液晶表示素子にお
いて、十分な輝度を有しかつ表示不良が抑えられた高品
位な表示を実現する。 【構成】 ブラックマトリックス１０８は、ＴＦＴ基板
側に設けられており、しかも走査線１０４に対向する部
分には設けられていないので、金属もしくは半導体から
なる走査線１０４との間で絶縁層を介して電気容量を形
成することがない。したがってそのような電気容量に起
因して発生する表示不良の問題が解決される。また、前
述のようにブラックマトリックス１０８はＴＦＴ基板側
に設けられているので、基板を組み合わせる際の位置合
わせ精度の問題がなく、画素電極１０５に対する開口率
を高くすることができ、画素の輝度を高くできる。こう
して、輝度が高くかつ高品位な表示が実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜トランジスタ（ＴＦ
Ｔ）からなるスイッチング素子を用いたアクティブマト
リックス型液晶表示素子に関する。

【０００２】

【従来の技術】液晶表示素子は、テレビやグラフィック
ディスプレイなどの表示素子として盛んに用いられてい
る。そのなかでも、特にアクティブマトリックス型液晶
表示素子は、高速応答性を有し、高画素数化に適してお
り、ディスプレイ画面の高画質化、大型化、カラー画面
化等を実現するものとして期待され、研究開発が進めら
れて既に実用化されたものもある。

【０００３】このアクティブマトリックス型液晶表示素
子は、透明絶縁基板上に走査線と信号線を直交するよう
に設け、その走査線と信号線の交差部ごとにスイッチン
グ素子と画素電極とをそれぞれ配設したものである。

【０００４】このスイッチング素子によって各画素の駆
動制御が分散的に行なわれるので、画素の高速駆動が可
能となり、また高画素数化や大面積化が可能となる。

【０００５】スイッチング素子としては通常、その使用
目的に合致した急峻なオン・オフ特性を有する薄膜トラ
ンジスタ（以下、ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａ
ｎｓｉｓｔｏｒと略称）が用いられる。

【０００６】ＴＦＴは絶縁ゲート型の電界効果トランジ
スタの一種であり、例えばゲートが走査線に、ドレイン
が信号線に、ソースが画素電極に接続されている。

【０００７】ゲートに走査パルスが投入されると、その
ゲートを有するＴＦＴのドレインとソースの間が導通状
態となって、信号線からドレイン、ソースを通って画素
電極に信号電圧が印加される。ゲートに走査パルスが投
入されていないときは、そのＴＦＴのソースとドレイン
の間は高抵抗な状態になっているので、そのソースに接
続されている画素電極にはドレインからの信号電圧が印
加されず、画素電極の電位が保持される。ＴＦＴにおい
ては、このようなスイッチング動作が行なわれる。

【０００８】このＴＦＴとしては、非晶質シリコン（ａ
−Ｓｉ）または多結晶シリコン（ｐｏｌｙ−Ｓｉ）を用
いたものが一般的である。

【０００９】非晶質シリコン（ａ−Ｓｉ）を用いたＴＦ
Ｔは、ガラス基板上に大面積にわたって形成が可能であ
るという特長から、壁掛けテレビやＯＡ用ディスプレイ
といった大型の液晶表示装置に適している。一方、多結
晶シリコン（ｐｏｌｙ−Ｓｉ）を用いたＴＦＴは、キャ
リアの移動度が10〜 200［ｃｍ／Ｖｓ］と高いことから
ＴＦＴの外形寸法を小さく形成しても液晶の駆動には問
題なく、またその周辺駆動回路も既存の製造プロセスに
よって同一基板上に一体に形成することができるので、
小型化、高精細化が要求されるビデオカメラのビューフ
ァインダやプロジェクションテレビに用いられる液晶表
示装置に適している。

【００１０】図８は多結晶シリコンを用いたＴＦＴ基板
を有する従来の液晶表示素子の表示画素領域部分を示す
平面図、図９はそのＡ−Ｂ線に沿う断面図である。

【００１１】この液晶表示素子の表示画素領域部分は、
ＴＦＴ８０１と、信号線８０３と、走査線８０４と、画
素電極８０５と、蓄積容量８０６とを有している。

【００１２】ＴＦＴ８０１は、多結晶シリコンからなる
活性層８１１、ゲート絶縁膜８１２、低抵抗の多結晶シ
リコンからなるゲート８１３からその主要部が構成され
る。

【００１３】活性層８１１のゲート８１３に対面する部
分の両脇にはｎ型ドーパントである燐（Ｐ）をドーピン
グして低抵抗とし、ソース８１４、ドレイン８１５が形
成されている。ドレイン８１５はコンタクトホールにて
層間絶縁膜８０２を貫通するアルミ（Ａｌ）とクロム
（Ｃｒ）の 2層構造からなる層間接続電極部を介して信
号線８０３に接続されている。またソース８１４はコン
タクトホールにて層間絶縁膜８０２を貫通するアルミ
（Ａｌ）とクロム（Ｃｒ）の 2層構造からなる層間接続
電極８２２を介して、ＩＴＯの透明電極からなる画素電
極８０５に接続されている。またゲート８１３は走査線
８０４と一体に低抵抗の多結晶シリコンで形成されてい
る。

【００１４】また、活性層８１１の端部８２１はゲート
絶縁膜８１２の端部８３１を介して蓄積容量線８０７に
対向するように配設されている。この蓄積容量線８０７
は、前記のゲート８１３と同層の低抵抗の多結晶シリコ
ン膜をパターンニングして設けられたものである。これ
らの活性層８１１の端部８２１、ゲート絶縁膜８１２の
端部８３１、蓄積容量線８０７によって蓄積容量８０６
が形成されている。

【００１５】ところで前記のようなＴＦＴは、特に活性
層にアモルファスシリコン（ａ−Ｓｉ）を用いたものは
太陽電池にこのアモルファスシリコンが用いられている
ことからも明らかなように、光電流の発生が顕著であ
る。この光電流の発生は多結晶シリコンを用いたＴＦＴ
においても発生する。外部からＴＦＴに光が照射される
と、光電流が発生してＴＦＴが誤動作してしまう。そこ
でこのような光電流の発生を防ぐために、外部からＴＦ
Ｔに照射される光を遮断するための遮光膜を設ける必要
がある。

【００１６】図１０は上述のＴＦＴ基板８００と、これ
に対向して設けられる対向基板９００とを示す一部省略
射視図、図１１は対向基板９００の断面図である。

【００１７】対向基板９００は、ブラックマトリックス
９０８、カラーフィルタ９０３、ＩＴＯの透明電極から
なる対向電極９０５が配設されている。

【００１８】ガラス製絶縁基板９０１上に、スパッタリ
ングなどにより成膜したクロム（Ｃｒ）のような金属か
らなる薄膜をフォトエッチングしてなるブラックマトリ
ックス９０８が形成されている。その上層に染色法また
は顔料分散法または印刷法などによりカラーフィルタ９
０３が形成されている。さらにその上層に対向電極９０
５としてＩＴＯからなる透明電極層と、それを液晶に直
接に晒すことを防ぐとともに液晶を配向させるように表
面をラビング処理してなる配向膜９０７が形成されてい
る。

【００１９】ブラックマトリックス９０８は、前述のよ
うに対向基板９００上に成膜されたクロム（Ｃｒ）のよ
うな金属からなる薄膜をフォトエッチングしてなる遮光
膜で、図１０に示すように画素電極に対向する部分のみ
に開口を有し、その他の部分、即ち画素電極と画素電極
との間隙に対向する部分を覆って遮光するようなパター
ンに形成されている。

【００２０】対向基板９００がＴＦＴ基板８００に対向
して正確に位置を合わせて組み合わされたときに、ＴＦ
Ｔ基板８００上の画素電極８０５の直上にこのブラック
マトリックス９０８の開口部が位置して、画素電極８０
５の部分は光が通過し、その他の信号線８０３や走査線
８０４と画素電極８０５との間隙の部分およびＴＦＴに
は光が通らないようにする。

【００２１】このブラックマトリックス９０８によっ
て、外部からＴＦＴ８０１に照射されようとする光を遮
断して光電流によるＴＦＴの誤動作を防ぐとともに、信
号線８０３および走査線８０４などからなるマトリック
ス配線と画素電極８０５との間隙の部分などを通過して
漏れる光によるコントラスト比の低下を防いでいる。

【００２２】

【発明が解決しようとする課題】しかしながら、上記の
ようなブラックマトリックスは通常、対向基板側に配置
されるが、このときもしＴＦＴ基板と対向基板との位置
がずれると、信号線８０３や走査線８０４などの配線と
画素電極８０５との間の間隙部分を通過して光が漏れ
る。これが表示不良の原因となって、例えばホワイトモ
ードの液晶表示素子の場合では漏れた光に対応する部分
の画素は常時点灯しているように明るく見え、コントラ
スト比の低下や表示むらなどの表示不良の原因になると
いう問題がある。

【００２３】そこでＴＦＴ基板と対向基板とを組み合わ
せる際に高精度の位置合わせが必要となるが、このよう
な高精度な位置合わせは容易ではない。この位置合わせ
精度の一例を示すと、対角 5インチ程度のサイズの液晶
表示素子で通常、± 2μｍ程度、10インチ程度のもので
± 3μｍ程度であり、位置合わせ精度をこれ以上に高め
ることは、製造技術上困難である。そして液晶表示素子
の画素寸法は高精細化に対応して微細化がさらに著しく
なってゆくので、今後もさらにこの位置合わせは困難に
なってゆくことが考えられる。

【００２４】このような位置ずれへの対策として、前記
の位置合わせ精度の寸法程度画素電極とオーバーラップ
するようにブラックマトリックスを配設するという方法
が通常採用されている。このようにすれば、ＴＦＴ基板
と対向基板とを組み合わせる際の位置ずれは前記のオー
バーラップ部分の寸法までは吸収できる。しかしブラッ
クマトリックスに画素電極とのオーバーラップ部分を設
けるということは、その分ブラックマトリックスの画素
電極に対する開口面積が小さくなって、その開口率の低
下の分、画素の輝度が低下するという問題がある。

【００２５】さらに、ＴＦＴ基板と対向基板とでは、そ
の製造プロセスにおける熱履歴が異なっているが、熱に
よる膨脹、伸縮の度合いが異なることから両基板のパタ
ーンのピッチそのものが製造プロセス中にずれてしま
い、正確な位置合わせがさらに困難になるという問題も
ある。この問題を解決するためには、前記のブラックマ
トリックスのオーバーラップ部分をさらに大きくしなけ
ればならないが、これによってさらにブラックマトリッ
クスの画素電極に対する開口面積が小さくなって、画素
の輝度がさらに低下するという問題がある。

【００２６】このように、対向基板側にブラックマトリ
ックスを配設する場合には、ＴＦＴ基板と対向基板とを
組み合わせる際の位置ずれの問題がある。

【００２７】そこで、ブラックマトリックスをＴＦＴ基
板側に作り込むことが考えられる。同一基板上での画素
電極とブラックマトリックスとの位置合わせ精度は、 1
μｍ程度まで実現が可能だからである。

【００２８】しかしながら、このようにブラックマトリ
ックスをＴＦＴ基板側に作り込むとき、ＴＦＴ基板の構
造が複雑になり、また製造プロセスも煩雑なものとなっ
て、歩留りの低下などから製造コストが上昇するという
問題がある。

【００２９】また、ブラックマトリックスは通常、クロ
ム（Ｃｒ）のような金属薄膜で形成されるが、このよう
な金属薄膜が走査線などのマトリックス配線やＴＦＴの
上層または下層にこれらに近接してこれらを覆うように
配設されることで静電容量が形成されてしまうという問
題がある。

【００３０】特にそのような静電容量の影響を大きく受
けるのは走査線中を通る走査パルスであり、前記の静電
容量によって走査パルスに遅延や波形なまりが生じて、
ＴＦＴの動作遅延や誤動作が発生し、引いては液晶表示
素子上の画像に表示不良が発生するという問題がある。

【００３１】本発明はこのような問題を解決するために
成されたもので、その目的とするところは、信号線など
のマトリックス配線と画素電極との間の間隙やＴＦＴを
精度良く覆うブラックマトリックスを具備することで、
表示画素の輝度の低下の問題を解消し、かつＴＦＴの動
作遅延や誤動作に起因する液晶表示素子の表示不良の発
生の問題を解消し、十分な輝度を持ち、かつ表示不良の
発生を抑えた、高品位な画像表示を実現する液晶表示素
子を提供することにある。

【００３２】

【課題を解決するための手段】上記の問題を解決するた
めに、本発明のアクティブマトリックス型液晶表示素子
は、複数の走査線および複数の信号線からなるマトリッ
クス配線と、前記マトリックス配線の各交差部に設置さ
れた画素電極と、前記画素電極および前記マトリックス
配線に接続されるトランジスタスイッチング素子とを有
するスイッチング素子基板と、前記画素電極に対向する
対向電極を有する対向基板と、前記スイッチング素子基
板と前記対向基板との間に挟持される液晶組成物とを有
するアクティブマトリックス型液晶表示素子において、
前記走査線を実質的に覆うことなく前記画素電極どうし
の間隙を覆うように前記スイッチング素子基板に配設さ
れる遮光膜を具備することを特徴としている。

【００３３】なお、前記の遮光膜、いわゆるブラックマ
トリックスは、前記のスイッチング素子基板の上層で
も、下層でも、また層構造の中間層にでも設けて良い。
ただしこのとき、ブラックマトリックスはＴＦＴに入射
してくる外部からの光をＴＦＴに当らないように遮断
し、かつ前記画素電極どうしの間隙から光が漏れないよ
うに配設されていなければならない。

【００３４】また、ブラックマトリックスは場合によっ
ては走査線だけでなく信号線を覆うことのないように配
設してもよい。

【００３５】また、このブラックマトリックスは、それ
が配設される位置および形状によっては、走査線との間
で形成される静電容量が実質的に無視できる程度であれ
ば、部分的に走査線を覆うように、または走査線にオー
バーラップさせるように配設してもよい。例えばＴＦＴ
や走査線の配設された層からある程度の距離をおいた層
にブラックマトリックスが配設されているような場合、
前記のスイッチング素子基板に対して斜交方向から入射
してくる光がＴＦＴに当ることや、そのような光が開口
部分から漏れてしまうということも考えられるが、これ
を防止するにはある程度のオーバーラップが必要だから
である。

【００３６】

【作用】遮光膜としてのブラックマトリックスは、走査
線および信号線からなるマトリックス配線やＴＦＴ素子
や画素電極などを有するＴＦＴ基板（いわゆるスイッチ
ング素子基板）側に設けられるので、対向電極側に設け
られた場合のような基板間の位置合わせのずれによる光
の漏れの問題がなく、マトリックス配線と画素電極との
間の間隙やＴＦＴを精度良く覆うことができる。したが
ってブラックマトリックスと画素電極とのオーバーラッ
プを極めて小さくすることができ、画素電極に対するブ
ラックマトリックスの開口面積の低下に起因した表示画
素の輝度の低下の問題が解消できる。

【００３７】また、このブラックマトリックスは走査線
を覆うことなく電極どうしの間隙を覆うように配設され
ているので、絶縁層を介して金属や半導体からなる走査
線との間で静電容量が形成されることがない。これによ
り静電容量に起因した走査パルスの波形なまりや遅延に
よるＴＦＴの誤動作や動作遅延の発生を抑制して液晶表
示素子の表示不良を解消し、十分な輝度を持ちかつ表示
不良の発生を抑えた高品位な画像表示を実現することが
できる。

【００３８】

【実施例】以下、本発明のアクティブマトリックス型液
晶表示素子の実施例を、図面に基づいて詳細に説明す
る。

【００３９】（実施例１）図１は本発明に係る第１の実
施例のアクティブマトリックス型液晶表示素子の表示画
素部分を示す平面図、図２はそのＡ−Ｂ線に沿う断面
図、図３は第１の実施例のアクティブマトリックス型液
晶表示素子を石英製透明絶縁基板側から見た平面図であ
る。

【００４０】この第１の実施例のアクティブマトリック
ス型液晶表示素子は、ブラックマトリックスがＴＦＴの
下層に配設されたＴＦＴ基板と、これに対向する対向基
板と、これらの両基板間に挟持される液晶組成物とを有
している。

【００４１】ここでは、本実施例の主要部としてブラッ
クマトリックスが配設されたＴＦＴ基板を中心に説明す
る。

【００４２】本実施例のＴＦＴ基板の表示画素部分は、
ＴＦＴ１０１と、信号線１０３と、走査線１０４と、画
素電極１０５と、蓄積容量１０６と、ブラックマトリッ
クス１０８とからその主要部が構成されている。

【００４３】その層構造としては、石英製透明絶縁基板
１００上に下層から順にチタン（Ｔｉ）やタングステン
（Ｗ）などの金属膜またはそれらのシリサイド膜などか
らなる遮光膜としてのブラックマトリックス１０８、酸
化シリコン（ＳｉＯ₂ ）膜１０９、多結晶シリコン（ｐ
ｏｌｙ−Ｓｉ）からなるＴＦＴの活性層１１１、ゲート
絶縁膜１１２、低抵抗の多結晶シリコン（ｐｏｌｙ−Ｓ
ｉ）からなるゲート１１３および走査線１０４および蓄
積容量線１０７、層間絶縁膜１０２、ＩＴＯのような透
明電極からなる画素電極１０５、アルミ（Ａｌ）とクロ
ム（Ｃｒ）の 2層構造からなる信号線１０３および層間
接続電極１２２、ＳｉＮ_x からなる保護膜１２３が形成
されている。

【００４４】スイッチング素子としてのＴＦＴ１０１
は、前述のソース１１４およびドレイン１１５を有する
活性層１１１と、ゲート絶縁膜１１２と、ゲート１１３
とからその主要部が構成されている。

【００４５】活性層１１１のゲート１１３に対面する部
分の両脇はｎ型ドーパントである燐（Ｐ）をドーピング
して低抵抗とし、ソース１１４、ドレイン１１５が形成
されている。ドレイン１１５はコンタクトホールにて層
間絶縁膜１０２を貫通するアルミ（Ａｌ）とクロム（Ｃ
ｒ）の 2層構造からなる信号線１０３に接続されてい
る。またソース１１４はコンタクトホールにて層間絶縁
膜１０２を貫通するアルミ（Ａｌ）とクロム（Ｃｒ）と
の 2層構造からなる層間接続電極１２２を介して、ＩＴ
Ｏの透明電極からなる画素電極１０５に接続されてい
る。またゲート１１３は走査線１０４と一体に低抵抗の
多結晶シリコンで形成されている。

【００４６】また、活性層１１１のソース側の端部１２
１はゲート絶縁膜１１２の端部１３１を介して蓄積容量
線１０７に対向するように配設されている。この蓄積容
量線１０７は、前記のゲート１１３と同層の低抵抗の多
結晶シリコン膜をパターンニングして設けられたもので
ある。活性層１１１の端部１２１、ゲート絶縁膜１１２
の端部１３１、蓄積容量線１０７によってＭＯＳ容量で
ある蓄積容量１０６が形成されている。

【００４７】そしてブラックマトリックス１０８は、図
１において斜線の部分で示したが、膜厚が約 200ｎｍの
遮光膜で、走査線１０４および信号線１０３が交差して
なるマトリックス配線と画素電極１０５との間隙および
ＴＦＴ１０１を覆い、かつ画素電極１０５、走査線１０
４、信号線１０３、および蓄積容量線１０７を覆うこと
のないように配置されている。ただし図３に示すよう
に、光の漏れをより確実に防ぐために、コントラスト比
の低下などの影響のない範囲内で若干のオーバーラップ
を設けてある。

【００４８】従来のように対向基板側に配置されたブラ
ックマトリックスにおいてはその位置合わせのずれに対
応するためにブラックマトリックスと画素電極とのオー
バーラップが 2乃至 3μｍ程度必要であり、その画素間
のピッチが60μｍのときの開口部分の開口率は30％だっ
た。しかし本発明に係るブラックマトリックス１０８に
おいては、前記のようなオーバーラップの寸法は 1μｍ
以下にすることができるので、その開口部分の開口率は
40％にまで大きくすることができ、画素の輝度やコント
ラスト比の低下を抑えて、十分な輝度を持ちかつ表示不
良の発生を抑えた高品位な画像表示を実現している。

【００４９】また、ブラックマトリックス１０８は走査
線１０４を覆うことなく配設されているので、絶縁層と
しての酸化シリコン（ＳｉＯ₂ ）膜１０９などを介して
走査線１０４との間で静電容量が形成されることがな
く、このような静電容量に起因した走査パルスの波形な
まりや遅延によるＴＦＴ１０１の誤動作や動作遅延が抑
制されて液晶表示素子の表示不良が解消される。こうし
て十分な輝度を持ちかつ表示不良の発生を抑えた高品位
な画像表示を実現することができる。

【００５０】また、本実施例のブラックマトリックス１
０８は、信号線１０３を覆うことなく配設されているの
で、ブラックマトリックス１０８と信号線１０３との間
に静電容量が形成されることがなくなり、この静電容量
に起因する信号電圧の変動などの問題も解消される。

【００５１】さらに、金属製のブラックマトリックス１
０８は、図２、図３にも明らかなように信号線１０３と
画素電極１０５との間の間隙の下層に設けられているの
で、これが電気的シールドのように機能して信号線１０
３と画素電極１０５との間でのクロストークを抑制す
る。これにより信号線１０３との間のクロストークに起
因する画素電極１０５の電位変動が抑制される。このよ
うなクロストークに起因する画素電極１０５の電位変動
を実際に測定したところ、従来技術に係る液晶表示素子
の電位変動率が1.0 ％であるのに対し、本実施例の液晶
表示素子における電位変動率は、ブラックマトリックス
１０８に電圧を印加しないときで0.7 ％、対向電極の電
位程度の電圧を印加したときで0.3 ％にまで低減させる
ことができることが確認された。

【００５２】このような本実施例のアクティブマトリッ
クス型液晶表示素子の製造方法を、その工程の順を追っ
て簡略に説明する。

【００５３】石英製透明絶縁基板１００上に、膜厚 200
ｎｍ程度のチタン（Ｔｉ）やタングステン（Ｗ）などの
金属膜のたはそのシリサイド膜などをスパッタリング法
などにより成膜し、フォトエッチングなどでパターニン
グしてブラックマトリックス１０８を形成する。

【００５４】次に 800ｎｍ程度の膜厚の酸化シリコン
（ＳｉＯ₂ ）膜１０９を常圧ＣＶＤ法またはプラズマＣ
ＶＤ法などで基板全面に成膜する。

【００５５】次に多結晶シリコン（ｐｏｌｙ−Ｓｉ）膜
を減圧ＣＶＤ法により成膜して 600度で24時間の固相成
長させたのち、パターニングして活性層１１１を得る。
この活性層１１１のソース１１４側の端部１２１は蓄積
容量１０６の電極として用いられるように、蓄積容量線
１０７と対向するように形成する。そしてこの活性層１
１１の表面に熱酸化法によりゲート絶縁膜１１２を形成
する。

【００５６】次に減圧ＣＶＤ法により多結晶シリコン
（ｐｏｌｙ−Ｓｉ）膜を成膜し、これをパターニングし
てゲート１１３、走査線１０４、蓄積容量線１０７を形
成する。 活性層１１１にはイオン注入法でｎ型ドーパ
ントである燐（Ｐ）を打ち込み、ソース１１４およびド
レイン１５を形成する。

【００５７】次に層間絶縁膜１０２として酸化シリコン
（ＳｉＯ₂ ）を減圧ＣＶＤ法により成膜し、さらに画素
電極１０５としてＩＴＯ膜をスパッタリング法により成
膜する。

【００５８】そして層間絶縁膜１０２にコンタクトホー
ルをあけ、その上にアルミ（Ａｌ）とクロム（Ｃｒ）の
2層構造からなる信号線１０３および層間接続電極１２
２を形成する。

【００５９】そしてこれらの上層全体を覆うようにＳｉ
Ｎ_x からなる保護膜１２３を、プラズマＣＶＤ法を用い
て形成する。

【００６０】このように本実施例のアクティブマトリッ
クス型液晶表示素子は、石英製透明絶縁基板１００の直
上にブラックマトリックス１０８を形成してのちのプロ
セスがほとんど従来の製造プロセスを応用できるので、
特殊な製造プロセスを付加する煩雑さや、製造コストの
上昇もほとんどなく、製造方法の面から見ても優れてい
る。

【００６１】（実施例２）図４は本発明の第２の実施例
のアクティブマトリックス型液晶表示素子の画素部分を
示す平面図、図５はそのＡ−Ｂ線に沿う断面図である。
なお、同図においては本発明の要点の理解を簡易にする
ために、蓄積容量を省略した構造のアクティブマトリッ
クス型液晶表示素子の表示画素部分を示している。

【００６２】本実施例のＴＦＴ基板の表示画素部分の層
構造は、図５に示すように、下層から順に石英製透明絶
縁基板２００上に、多結晶シリコン（ｐｏｌｙ−Ｓｉ）
からなるＴＦＴの活性層２１１、ゲート絶縁膜２１２、
低抵抗の多結晶シリコン（ｐｏｌｙ−Ｓｉ）からなるゲ
ート２１３および走査線２０４、層間絶縁膜２０２、Ｉ
ＴＯのような透明電極からなる画素電極２０５、アルミ
（Ａｌ）とクロム（Ｃｒ）の 2層構造からなる信号線２
０３および層間接続電極２２２、ＳｉＮ_x からなる保護
膜２２３、チタン（Ｔｉ）やタングステン（Ｗ）などの
金属膜あるいはそれらのシリサイド膜からなる遮光膜と
してのブラックマトリックス２０８が形成されている。
このブラックマトリックス２０８の厚さは 200ｎｍとし
た。また保護膜２２３の厚さは 300ｎｍとした。

【００６３】このようにＴＦＴ基板の最上層に配置され
たブラックマトリックス２０８の平面的な形状は、図４
に示すように、画素電極２０５どうしの間隙およびＴＦ
Ｔ２０１を覆い、かつ画素電極２０５および走査線２０
４は覆うことのないような形状に配設されている。ただ
し、光の漏れをより確実に防ぐために、コントラスト比
の低下などの影響のない範囲内で若干のオーバーラップ
を設けてある。このオーバーラップの寸法は 1μｍ以下
で、画素電極２０５に対しての開口部分の開口率は40％
にまで大きくすることができ、画素の輝度やコントラス
ト比の低下を抑えて、十分な輝度を持ちかつ表示不良の
発生を抑えた高品位な画像表示を実現している。

【００６４】また、信号線２０３と画素電極２０５との
間のクロストークに起因する画素電極２０５の電位変動
を測定したところ、従来技術に係る液晶表示素子の電位
変動率が1.0 ％、第１の実施例の液晶表示素子における
電位変動率が0.7 ％であるのに対して、この第２の実施
例においてはブラックマトリックス２０８に電圧を印加
しなくとも画素電極２０５の電位変動率は0.5 ％となっ
た。これは、第２の実施例のブラックマトリックス２０
８が画素電極２０５および信号線２０３に第１の実施例
よりも近接して設けられているために、電気的シールド
効果を高めることができたためである。

【００６５】（実施例３）図６は本発明の第３の実施例
のアクティブマトリックス型液晶表示素子の画素部分を
示す平面図、図７はそのＡ−Ｂ線に沿う断面図である。
同図においては、本発明の要点の理解を簡易にするため
に、蓄積容量を省略した構造のアクティブマトリックス
型液晶表示素子を示している。

【００６６】この第３の実施例においては、ブラックマ
トリックス３０８は走査線３０４、信号線３０３からな
るマトリックス配線およびＴＦＴ３０１よりも上層で、
かつ画素電極３０５よりも下層の位置に配置されてい
る。そしてその平面的な形状は、画素電極３０５どうし
の間隙およびＴＦＴ３０１を覆い、かつ画素電極３０５
および走査線３０４は覆うことのないような形状に配設
されている。ただし、光の漏れをより確実に防ぐため
に、コントラスト比の低下などの影響のない範囲内で若
干のオーバーラップを設けてある。このオーバーラップ
の寸法は 1μｍ以下で、画素電極３０５に対しての開口
部分の開口率は40％にまで大きくすることができ、画素
の輝度やコントラスト比の低下を抑えて、十分な輝度を
持ちかつ表示不良の発生を抑えた高品位な画像表示を実
現している。

【００６７】本実施例のＴＦＴ基板の表示画素部分の層
構造は、図７に示すように、下層から順に石英製透明絶
縁基板３００上に多結晶シリコン（ｐｏｌｙ−Ｓｉ）か
らなるＴＦＴの活性層３１１、ゲート絶縁膜３１２、低
抵抗の多結晶シリコン（ｐｏｌｙ−Ｓｉ）からなるゲー
ト３１３および走査線３０４、層間絶縁膜３０２、アル
ミ（Ａｌ）とクロム（Ｃｒ）の 2層構造からなる信号線
３０３、ＳｉＮ_x からなる層間絶縁膜３２４、チタン
（Ｔｉ）やタングステン（Ｗ）などの金属膜またはそれ
らのシリサイド膜からなる遮光膜としてのブラックマト
リックス３０８、ＳｉＮ_x からなる保護膜３２３、層間
接続電極３２２と一体形成されたＩＴＯのような透明電
極からなる画素電極３０５が形成されている。

【００６８】このブラックマトリックス３０８の厚さを
200ｎｍ、保護膜３２３および層間絶縁膜３２４の厚さ
をそれぞれ 200ｎｍとした。

【００６９】ブラックマトリックス３０８が上記のよう
に配置されていることにより、本実施例においては、画
素電極３０５のクロストークに起因する電位変動率を第
２の実施例よりもさらに低減した 0.4％とすることがで
きた。これは、第２の実施例のブラックマトリックス２
０８が画素電極２０５および信号線２０３に第１の実施
例よりもさらに近接して設けられているために、電気的
シールド効果をさらに高めることができたためである。

【００７０】

【発明の効果】以上、詳細に説明したように、本発明の
アクティブマトリックス型液晶表示素子は、走査線およ
び信号線からなるマトリックス配線と画素電極との間の
間隙やＴＦＴを精度良く覆うブラックマトリックスを有
することで、表示画素の輝度の低下の問題を解消し、か
つＴＦＴの動作遅延や誤動作に起因する液晶表示素子の
表示不良の発生の問題を解消して、十分な輝度を持ちか
つ表示不良の発生を抑えた高品位な画像表示の実現を可
能としている。

【図面の簡単な説明】

【図１】本発明に係る第１の実施例のアクティブマトリ
ックス型液晶表示素子の表示画素部分を示す平面図。

【図２】本発明に係る第１の実施例のアクティブマトリ
ックス型液晶表示素子の表示画素部分のＡ−Ｂ線に沿う
断面図。

【図３】本発明に係る第１の実施例のアクティブマトリ
ックス型液晶表示素子を石英製透明絶縁基板側から見た
平面図。

【図４】本発明に係る第２の実施例のアクティブマトリ
ックス型液晶表示素子の画素部分を示す平面図。

【図５】本発明に係る第２の実施例のアクティブマトリ
ックス型液晶表示素子の画素部分のＡ−Ｂ線に沿う断面
図。

【図６】本発明に係る第３の実施例のアクティブマトリ
ックス型液晶表示素子の画素部分を示す平面図。

【図７】本発明に係る第３の実施例のアクティブマトリ
ックス型液晶表示素子の画素部分のＡ−Ｂ線に沿う断面
図。

【図８】従来の液晶表示素子の表示画素領域部分を示す
平面図。

【図９】従来の液晶表示素子の表示画素領域部分のＡ−
Ｂ線に沿う断面図。

【図１０】ＴＦＴ基板８００と、これに対向して設けら
れる対向基板９００を示す一部省略射視図。

【図１１】対向基板９００の断面図。

【符号の説明】

１００…石英製透明絶縁基板 １０１…ＴＦＴ １０２…層間絶縁膜 １０３…信号線 １０４…走査線 １０５…画素電極 １０６…蓄積容量 １０７…蓄積容量線 １０８…ブラックマトリックス １０９…酸化シリコン膜 １１１…活性層 １１２…ゲート絶縁膜 １１３…ゲート １１４…ソース １１５…ドレイン １２１…活性層のソース側の端部 １２２…層間接続電極 １２３…保護膜 １３１…ゲート絶縁膜の端部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数の走査線および複数の信号線からな
   るマトリックス配線と、前記マトリックス配線の各交差
   部に設置された画素電極と、前記画素電極および前記マ
   トリックス配線に接続されるトランジスタスイッチング
   素子とを有するスイッチング素子基板と、前記画素電極
   に対向する対向電極を有する対向基板と、前記スイッチ
   ング素子基板と前記対向基板との間に挟持される液晶組
   成物とを有するアクティブマトリックス型液晶表示素子
   において、 前記走査線を実質的に覆うことなく前記画素電極どうし
   の間隙を覆うように前記スイッチング素子基板に配設さ
   れる遮光膜を具備することを特徴とするアクティブマト
   リックス型液晶表示素子。