JP2002352955A - 表示装置の製造方法及び表示装置並びに電子機器 - Google Patents
表示装置の製造方法及び表示装置並びに電子機器Info
- Publication number
- JP2002352955A JP2002352955A JP2002077162A JP2002077162A JP2002352955A JP 2002352955 A JP2002352955 A JP 2002352955A JP 2002077162 A JP2002077162 A JP 2002077162A JP 2002077162 A JP2002077162 A JP 2002077162A JP 2002352955 A JP2002352955 A JP 2002352955A
- Authority
- JP
- Japan
- Prior art keywords
- light
- display device
- emitting element
- shielding film
- bank layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 207
- 239000004065 semiconductor Substances 0.000 claims description 32
- 239000010409 thin film Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 238000005401 electroluminescence Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 147
- 239000011229 interlayer Substances 0.000 description 20
- 238000002347 injection Methods 0.000 description 19
- 239000007924 injection Substances 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 11
- 238000003860 storage Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000011344 liquid material Substances 0.000 description 6
- 239000002243 precursor Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 239000005871 repellent Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000002940 repellent Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】
【課題】 製造コストの低減を図りつつ、各画素におけ
る開口率が高く且つ開口率のばらつきが低減された有機
ＥＬ発光素子等を備えた表示装置を製造する。 【解決手段】 光透過性の基板上に、平面的に配列され
た複数の発光素子層と、該発光素子層に接続された駆動
素子と、複数の発光素子層相互間の境界領域に配置され
たバンク層と、駆動素子に接続された配線とを備えた表
示装置を製造する表示装置の製造方法であって、基板上
で、遮光性の導電膜をバンク層の平面形状に対応する平
面形状にパターニングすることにより配線を形成し、こ
の配線をマスクとして基板の裏側から露光することによ
り、配線の上方に、バンク層を自己整合的に形成する。
その後、バンク層で囲まれた領域内に発光素子層を形成
する。
る開口率が高く且つ開口率のばらつきが低減された有機
ＥＬ発光素子等を備えた表示装置を製造する。 【解決手段】 光透過性の基板上に、平面的に配列され
た複数の発光素子層と、該発光素子層に接続された駆動
素子と、複数の発光素子層相互間の境界領域に配置され
たバンク層と、駆動素子に接続された配線とを備えた表
示装置を製造する表示装置の製造方法であって、基板上
で、遮光性の導電膜をバンク層の平面形状に対応する平
面形状にパターニングすることにより配線を形成し、こ
の配線をマスクとして基板の裏側から露光することによ
り、配線の上方に、バンク層を自己整合的に形成する。
その後、バンク層で囲まれた領域内に発光素子層を形成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、エレクトロルミネ
ッセンス（Electro-Luminescence、以下ＥＬという）素
子、ＬＥＤ（Light Emitting Diode）素子等の発光素子
を備えた表示装置を製造する表示装置の製造方法の技術
分野及びそのような製造方法により製造される表示装置
の技術分野に属する。
ッセンス（Electro-Luminescence、以下ＥＬという）素
子、ＬＥＤ（Light Emitting Diode）素子等の発光素子
を備えた表示装置を製造する表示装置の製造方法の技術
分野及びそのような製造方法により製造される表示装置
の技術分野に属する。
【０００２】
【背景技術】有機ＥＬ素子、ＬＥＤ素子等の電流制御型
発光素子を用いたアクティブマトリクス型の表示装置
は、発光素子が自己発光するため、液晶表示装置等の場
合と異なり、バックライトを必要とせず、視野角依存性
が小さいなどの利点もある。
発光素子を用いたアクティブマトリクス型の表示装置
は、発光素子が自己発光するため、液晶表示装置等の場
合と異なり、バックライトを必要とせず、視野角依存性
が小さいなどの利点もある。
【０００３】この種の表示装置では、一般に複数の発光
素子がマトリクス状に配列されている。そして特に相隣
接する発光素子相互間の境界領域にはバンク層と呼ばれ
る絶縁性且つ遮光性の凸部が形成されている。
素子がマトリクス状に配列されている。そして特に相隣
接する発光素子相互間の境界領域にはバンク層と呼ばれ
る絶縁性且つ遮光性の凸部が形成されている。
【０００４】係る表示装置を製造する際には、バンク層
で区切られた各区画内即ち各画素内に、例えばインクジ
ェット法により正孔注入層を構成するための液状の材料
を吐出し、更に有機ＥＬ膜或いは有機半導体膜を構成す
るための液状の材料を吐出することにより、正孔注入層
及び有機ＥＬ膜或いは有機半導体膜を各区画内に積層形
成する。このような吐出の際に、凸状のバンク層によっ
て、各前駆体が隣接する区画内にはみ出す事態を防止で
きる。
で区切られた各区画内即ち各画素内に、例えばインクジ
ェット法により正孔注入層を構成するための液状の材料
を吐出し、更に有機ＥＬ膜或いは有機半導体膜を構成す
るための液状の材料を吐出することにより、正孔注入層
及び有機ＥＬ膜或いは有機半導体膜を各区画内に積層形
成する。このような吐出の際に、凸状のバンク層によっ
て、各前駆体が隣接する区画内にはみ出す事態を防止で
きる。
【０００５】更に、製品完成後の動作の際に、遮光性を
有するバンク層によって、各画素の間隙における光抜け
や隣接画素間における混色を防止することにより、コン
トラスト比を高めることも可能である。
有するバンク層によって、各画素の間隙における光抜け
や隣接画素間における混色を防止することにより、コン
トラスト比を高めることも可能である。
【０００６】他方、発光素子相互間の境界領域には、発
光素子を駆動するための薄膜トランジスタ（以下適宜、
ＴＦＴと称す）等の駆動素子が作り込まれ、更に、この
ような駆動素子に接続される、例えばＡｌ（アルミニウ
ム）等からなる各種配線が配置される。加えて、このよ
うな境界領域には、当該ＴＦＴにおける光リーク電流の
発生を防止するための遮光膜が形成されたりする。
光素子を駆動するための薄膜トランジスタ（以下適宜、
ＴＦＴと称す）等の駆動素子が作り込まれ、更に、この
ような駆動素子に接続される、例えばＡｌ（アルミニウ
ム）等からなる各種配線が配置される。加えて、このよ
うな境界領域には、当該ＴＦＴにおける光リーク電流の
発生を防止するための遮光膜が形成されたりする。
【０００７】
【発明が解決しようとする課題】この種の表示装置の製
造方法においても、製造コストの削減及び画質の向上と
いう一般的要請は強い。
造方法においても、製造コストの削減及び画質の向上と
いう一般的要請は強い。
【０００８】しかしながら、前述した背景技術における
製造方法によれば、バンク層を形成するために専用のフ
ォトマスクが必要となる。このため、バンク層を形成す
るために製造コストが上昇するという問題点がある。
製造方法によれば、バンク層を形成するために専用のフ
ォトマスクが必要となる。このため、バンク層を形成す
るために製造コストが上昇するという問題点がある。
【０００９】更に、前述した背景技術における表示装置
によれば、バンク層を専用のフォトマスクで形成するた
めに、遮光性を有する各種配線や駆動素子とバンク層と
の間における位置合わせ精度に応じて、各画素における
開口率が低下したり、開口率がばらつくことになり、明
るく高品位の画像表示を行なうことが困難になるという
問題点がある。
によれば、バンク層を専用のフォトマスクで形成するた
めに、遮光性を有する各種配線や駆動素子とバンク層と
の間における位置合わせ精度に応じて、各画素における
開口率が低下したり、開口率がばらつくことになり、明
るく高品位の画像表示を行なうことが困難になるという
問題点がある。
【００１０】本発明は上述した問題点に鑑みなされたも
のであり、製造コストの低減を図りつつ、各画素におけ
る開口率が高く且つ開口率のばらつきが低減された表示
装置を製造することができる表示装置の製造方法及び明
るく高品位の画像表示を行なうことができる表示装置を
提供することを課題とする。
のであり、製造コストの低減を図りつつ、各画素におけ
る開口率が高く且つ開口率のばらつきが低減された表示
装置を製造することができる表示装置の製造方法及び明
るく高品位の画像表示を行なうことができる表示装置を
提供することを課題とする。
【００１１】
【課題を解決するための手段】本発明の第1の表示装置
の製造方法は、光透過性の基板上に、平面的に配列され
た複数の発光素子層と、前記発光素子層に接続された駆
動素子と、前記複数の発光素子層相互間の境界領域に配
置されたバンク層と、前記駆動素子に接続された配線と
を備えた表示装置を製造する表示装置の製造方法であっ
て、前記基板上に、遮光性の導電膜を前記バンク層の平
面形状に対応する平面形状にパターニングすることによ
り前記配線を形成する配線形成工程と、前記配線をマス
クとして前記基板の裏側から露光することにより、前記
基板上における前記配線の上方に、前記バンク層を自己
整合的に形成するバンク層形成工程と、前記バンク層で
囲まれた領域内に前記発光素子層を形成する発光素子層
形成工程とを含む。
の製造方法は、光透過性の基板上に、平面的に配列され
た複数の発光素子層と、前記発光素子層に接続された駆
動素子と、前記複数の発光素子層相互間の境界領域に配
置されたバンク層と、前記駆動素子に接続された配線と
を備えた表示装置を製造する表示装置の製造方法であっ
て、前記基板上に、遮光性の導電膜を前記バンク層の平
面形状に対応する平面形状にパターニングすることによ
り前記配線を形成する配線形成工程と、前記配線をマス
クとして前記基板の裏側から露光することにより、前記
基板上における前記配線の上方に、前記バンク層を自己
整合的に形成するバンク層形成工程と、前記バンク層で
囲まれた領域内に前記発光素子層を形成する発光素子層
形成工程とを含む。
【００１２】本発明の第1の表示装置の製造方法によれ
ば、配線形成工程では、光透過性基板上で、遮光性の導
電膜をバンク層の平面形状に対応する平面形状にパター
ニングすることにより、配線を形成する。その後、バン
ク層形成工程では、遮光性の配線をマスクとして基板の
裏側から露光することにより、配線の上方に、バンク層
を自己整合的に形成する。より具体的には、例えば、黒
色のレジストに対するフォトリソグラフィ及びエッチン
グにより、配線をマスクとしてバンク層を自己整合的に
形成する。従って、バンク層を形成するために専用のフ
ォトマスクは必要ない。その後、発光素子層形成工程で
は、バンク層で囲まれた領域内に、発光素子層を形成す
る。従って、バンク層で囲まれた領域外に発光素子層が
はみ出ないようにできる。しかも、装置完成後には、配
線とバンク層とは、平面形状が殆ど同じとなるので、背
景技術の如く両者間の位置合わせ精度に応じて画素の開
口率が低下することは殆ど無くなり且つ各画素における
開口率のばらつきも低減される。これらの結果、明るく
高品位の画像表示可能なアクティブマトリクス駆動型の
表示装置を、比較的低コストで製造できる。
ば、配線形成工程では、光透過性基板上で、遮光性の導
電膜をバンク層の平面形状に対応する平面形状にパター
ニングすることにより、配線を形成する。その後、バン
ク層形成工程では、遮光性の配線をマスクとして基板の
裏側から露光することにより、配線の上方に、バンク層
を自己整合的に形成する。より具体的には、例えば、黒
色のレジストに対するフォトリソグラフィ及びエッチン
グにより、配線をマスクとしてバンク層を自己整合的に
形成する。従って、バンク層を形成するために専用のフ
ォトマスクは必要ない。その後、発光素子層形成工程で
は、バンク層で囲まれた領域内に、発光素子層を形成す
る。従って、バンク層で囲まれた領域外に発光素子層が
はみ出ないようにできる。しかも、装置完成後には、配
線とバンク層とは、平面形状が殆ど同じとなるので、背
景技術の如く両者間の位置合わせ精度に応じて画素の開
口率が低下することは殆ど無くなり且つ各画素における
開口率のばらつきも低減される。これらの結果、明るく
高品位の画像表示可能なアクティブマトリクス駆動型の
表示装置を、比較的低コストで製造できる。
【００１３】尚、本発明に係る発光素子としては、例え
ば、有機EL膜或いは有機半導体膜等を備えてなる有機Ｅ
Ｌ素子、ＬＥＤなどの発光素子が挙げられる。
ば、有機EL膜或いは有機半導体膜等を備えてなる有機Ｅ
Ｌ素子、ＬＥＤなどの発光素子が挙げられる。
【００１４】また、バンク層は、発光素子層のはみ出し
を防止する観点からは、例えば、１μｍ以上の、発光素
子層と比較して厚い膜厚を持つように形成するのが好ま
しく、或いは、撥水性の材料から形成するのが好まし
い。更に、駆動素子の形成された領域上に発光素子層を
形成しても、表示に寄与しないばかりか、無効電流の増
加につながるので、駆動素子の形成された領域に、バン
ク層を形成することにより、発光素子層を形成しない方
が有利である。
を防止する観点からは、例えば、１μｍ以上の、発光素
子層と比較して厚い膜厚を持つように形成するのが好ま
しく、或いは、撥水性の材料から形成するのが好まし
い。更に、駆動素子の形成された領域上に発光素子層を
形成しても、表示に寄与しないばかりか、無効電流の増
加につながるので、駆動素子の形成された領域に、バン
ク層を形成することにより、発光素子層を形成しない方
が有利である。
【００１５】本発明の第１の表示装置の製造方法の一態
様では、前記配線形成工程と前記バンク層形成工程との
間に、前記境界領域に前記駆動素子を形成する駆動素子
形成工程を含む。
様では、前記配線形成工程と前記バンク層形成工程との
間に、前記境界領域に前記駆動素子を形成する駆動素子
形成工程を含む。
【００１６】この態様によれば、配線及びバンク層間
に、ＴＦＴ等の駆動素子が積層形成された構造を有する
表示装置を比較的低コストで製造できる。
に、ＴＦＴ等の駆動素子が積層形成された構造を有する
表示装置を比較的低コストで製造できる。
【００１７】本発明の第２の表示装置の製造方法は、光
透過性の基板上に、平面的に配列された複数の発光素子
層と、該発光素子層に接続された駆動素子と、前記複数
の発光素子層相互間の境界領域に配置されたバンク層
と、前記駆動素子を少なくとも部分的に遮光する遮光膜
とを備えた表示装置を製造する表示装置の製造方法であ
って、前記基板上に、で、前記遮光膜を前記バンク層の
平面形状に対応する平面形状にパターニングする遮光膜
形成工程と、前記遮光膜をマスクとして前記基板の裏側
から露光することにより、前記基板上における前記遮光
膜の上方に、前記バンク層を自己整合的に形成するバン
ク層形成工程と、前記バンク層で囲まれた領域内に前記
発光素子層を形成する発光素子層形成工程とを含む。
透過性の基板上に、平面的に配列された複数の発光素子
層と、該発光素子層に接続された駆動素子と、前記複数
の発光素子層相互間の境界領域に配置されたバンク層
と、前記駆動素子を少なくとも部分的に遮光する遮光膜
とを備えた表示装置を製造する表示装置の製造方法であ
って、前記基板上に、で、前記遮光膜を前記バンク層の
平面形状に対応する平面形状にパターニングする遮光膜
形成工程と、前記遮光膜をマスクとして前記基板の裏側
から露光することにより、前記基板上における前記遮光
膜の上方に、前記バンク層を自己整合的に形成するバン
ク層形成工程と、前記バンク層で囲まれた領域内に前記
発光素子層を形成する発光素子層形成工程とを含む。
【００１８】本発明の第２の表示装置の製造方法によれ
ば、遮光膜形成工程では、光透過性基板上で、遮光膜を
バンク層の平面形状に対応する平面形状にパターニング
する。その後、バンク層形成工程では、パターニング後
の遮光膜をマスクとして基板の裏側から露光することに
より、遮光膜の上方に、バンク層を自己整合的に形成す
る。より具体的には、例えば、黒色のレジストに対する
フォトリソグラフィ及びエッチングにより、遮光膜をマ
スクとしてバンク層を自己整合的に形成する。従って、
バンク層を形成するために専用のフォトマスクは必要な
い。その後、発光素子層形成工程では、バンク層で囲ま
れた領域内に、発光素子層を形成する。従って、バンク
層で囲まれた領域外に発光素子層がはみ出ないようにで
きる。しかも、装置完成後には、遮光膜とバンク層と
は、平面形状が殆ど同じとなるので、背景技術の如く両
者間の位置合わせ精度に応じて画素の開口率が低下する
ことは殆ど無くなり且つ各画素における開口率のばらつ
きも低減される。これらの結果、明るく高品位の画像表
示可能なアクティブマトリクス駆動型の表示装置を、比
較的低コストで製造できる。
ば、遮光膜形成工程では、光透過性基板上で、遮光膜を
バンク層の平面形状に対応する平面形状にパターニング
する。その後、バンク層形成工程では、パターニング後
の遮光膜をマスクとして基板の裏側から露光することに
より、遮光膜の上方に、バンク層を自己整合的に形成す
る。より具体的には、例えば、黒色のレジストに対する
フォトリソグラフィ及びエッチングにより、遮光膜をマ
スクとしてバンク層を自己整合的に形成する。従って、
バンク層を形成するために専用のフォトマスクは必要な
い。その後、発光素子層形成工程では、バンク層で囲ま
れた領域内に、発光素子層を形成する。従って、バンク
層で囲まれた領域外に発光素子層がはみ出ないようにで
きる。しかも、装置完成後には、遮光膜とバンク層と
は、平面形状が殆ど同じとなるので、背景技術の如く両
者間の位置合わせ精度に応じて画素の開口率が低下する
ことは殆ど無くなり且つ各画素における開口率のばらつ
きも低減される。これらの結果、明るく高品位の画像表
示可能なアクティブマトリクス駆動型の表示装置を、比
較的低コストで製造できる。
【００１９】本発明の第２の表示装置の製造方法の一態
様では、前記遮光膜形成工程と前記バンク層形成工程と
の間に、前記境界領域に前記駆動素子を形成する駆動素
子形成工程を含む。
様では、前記遮光膜形成工程と前記バンク層形成工程と
の間に、前記境界領域に前記駆動素子を形成する駆動素
子形成工程を含む。
【００２０】この態様によれば、遮光膜及びバンク層間
に、ＴＦＴ等の駆動素子が積層形成された構造を有する
表示装置を比較的低コストで製造できる。
に、ＴＦＴ等の駆動素子が積層形成された構造を有する
表示装置を比較的低コストで製造できる。
【００２１】本発明の第２の表示装置の製造方法の他の
態様では、前記駆動素子は、薄膜トランジスタを含み、
前記遮光膜形成工程では、前記薄膜トランジスタの少な
くともチャネル領域を前記基板側から覆うように前記遮
光膜をパターニングする。
態様では、前記駆動素子は、薄膜トランジスタを含み、
前記遮光膜形成工程では、前記薄膜トランジスタの少な
くともチャネル領域を前記基板側から覆うように前記遮
光膜をパターニングする。
【００２２】この態様によれば、基板上における薄膜ト
ランジスタの上方或いは下方からその少なくともチャネ
ル領域を遮光膜により覆う構造を持ち、当該薄膜トラン
ジスタにおける光リーク電流の発生が低減されており、
優れたトランジスタ特性を持つ薄膜トランジスタで発光
素子を駆動可能な表示装置を比較的低コストで製造でき
る。
ランジスタの上方或いは下方からその少なくともチャネ
ル領域を遮光膜により覆う構造を持ち、当該薄膜トラン
ジスタにおける光リーク電流の発生が低減されており、
優れたトランジスタ特性を持つ薄膜トランジスタで発光
素子を駆動可能な表示装置を比較的低コストで製造でき
る。
【００２３】本発明の第２の表示装置の製造方法の他の
態様では、前記遮光膜形成工程では、前記遮光膜とし
て、配線の機能を有する導電性の遮光膜を形成する。
態様では、前記遮光膜形成工程では、前記遮光膜とし
て、配線の機能を有する導電性の遮光膜を形成する。
【００２４】この態様によれば、遮光膜本来の機能に加
えて配線としての機能をも有する遮光膜を備えており、
積層構造が簡略化された表示装置を比較的容易に製造で
きる。例えば、このような遮光膜を定電位配線とすれ
ば、駆動素子の近傍における電位安定により、駆動素子
の動作をより良好とすることも可能となる。
えて配線としての機能をも有する遮光膜を備えており、
積層構造が簡略化された表示装置を比較的容易に製造で
きる。例えば、このような遮光膜を定電位配線とすれ
ば、駆動素子の近傍における電位安定により、駆動素子
の動作をより良好とすることも可能となる。
【００２５】本発明の第１又は第２の表示装置の製造方
法の他の態様では、前記発光素子層形成工程は、インク
ジェット法により前記発光素子層の少なくとも一部を形
成する工程を含む。
法の他の態様では、前記発光素子層形成工程は、インク
ジェット法により前記発光素子層の少なくとも一部を形
成する工程を含む。
【００２６】この態様によれば、インクジェット法によ
りバンク層で区切られた各区画内に、例えば、正孔注入
層を構成するための液状の材料たる一の前駆体を吐出
し、更に有機ＥＬ膜或いは有機半導体膜を構成するため
の液状の材料たる他の前駆体を吐出することにより、正
孔注入層及び有機ＥＬ膜或いは有機半導体膜を各区画内
に積層形成できる。
りバンク層で区切られた各区画内に、例えば、正孔注入
層を構成するための液状の材料たる一の前駆体を吐出
し、更に有機ＥＬ膜或いは有機半導体膜を構成するため
の液状の材料たる他の前駆体を吐出することにより、正
孔注入層及び有機ＥＬ膜或いは有機半導体膜を各区画内
に積層形成できる。
【００２７】本発明の第１又は第２の表示装置の製造方
法の他の態様では、前記発光素子層形成工程は、有機Ｅ
Ｌ膜或いは有機半導体膜を形成する工程を含む。
法の他の態様では、前記発光素子層形成工程は、有機Ｅ
Ｌ膜或いは有機半導体膜を形成する工程を含む。
【００２８】この態様によれば、バンク層によって有機
ＥＬ膜或いは有機半導体膜が隣接する区画内にはみ出す
事態を防止しつつ、比較的簡単に有機ＥＬ素子、ＬＥＤ
等を備えた表示装置を製造できる。
ＥＬ膜或いは有機半導体膜が隣接する区画内にはみ出す
事態を防止しつつ、比較的簡単に有機ＥＬ素子、ＬＥＤ
等を備えた表示装置を製造できる。
【００２９】本発明の第1の表示装置は、光透過性の基
板上に、平面的に配列された複数の発光素子層と、該発
光素子層に接続された駆動素子と、前記複数の発光素子
層相互間の境界領域に配置されたバンク層と、遮光性の
導電膜からなり前記駆動素子に接続された配線とを備え
ており、前記バンク層は、前記基板上における前記配線
の上方に、前記配線をマスクとして前記基板の裏側から
露光することにより自己整合的に形成されている。
板上に、平面的に配列された複数の発光素子層と、該発
光素子層に接続された駆動素子と、前記複数の発光素子
層相互間の境界領域に配置されたバンク層と、遮光性の
導電膜からなり前記駆動素子に接続された配線とを備え
ており、前記バンク層は、前記基板上における前記配線
の上方に、前記配線をマスクとして前記基板の裏側から
露光することにより自己整合的に形成されている。
【００３０】本発明の第1の表示装置によれば、配線と
バンク層とは、平面形状が殆ど同じであるので、背景技
術の如く両者間の位置合わせ精度に応じて画素の開口率
が低下することは殆ど無く且つ各画素における開口率の
ばらつきも低減されている。これらの結果、明るく高品
位の画像表示が可能となる。本発明の第２の表示装置
は、光透過性の基板上に、平面的に配列された複数の発
光素子層と、該発光素子層に接続された駆動素子と、前
記複数の発光素子層相互間の境界領域に配置されたバン
ク層と、遮光性の導電膜からなり前記駆動素子に接続さ
れた配線とを備えており、前記配線の少なくとも一部の
平面形状は、前記バンク層の平面形状に対応してなる。
バンク層とは、平面形状が殆ど同じであるので、背景技
術の如く両者間の位置合わせ精度に応じて画素の開口率
が低下することは殆ど無く且つ各画素における開口率の
ばらつきも低減されている。これらの結果、明るく高品
位の画像表示が可能となる。本発明の第２の表示装置
は、光透過性の基板上に、平面的に配列された複数の発
光素子層と、該発光素子層に接続された駆動素子と、前
記複数の発光素子層相互間の境界領域に配置されたバン
ク層と、遮光性の導電膜からなり前記駆動素子に接続さ
れた配線とを備えており、前記配線の少なくとも一部の
平面形状は、前記バンク層の平面形状に対応してなる。
【００３１】本発明の第１または第２の表示装置の一態
様では、前記配線は、データ線、走査線、容量線及び共
通給電線のうち少なくとも一つを含む。
様では、前記配線は、データ線、走査線、容量線及び共
通給電線のうち少なくとも一つを含む。
【００３２】この態様によれば、データ線、走査線、容
量線や共通給電線により比較的複雑なアクティブマトリ
クス駆動を行なうことが可能となる。そして、データ
線、走査線、容量線や共通給電線とほぼ同一の平面形状
を有するバンク層の存在により、明るく高品位の画像表
示が可能となる。
量線や共通給電線により比較的複雑なアクティブマトリ
クス駆動を行なうことが可能となる。そして、データ
線、走査線、容量線や共通給電線とほぼ同一の平面形状
を有するバンク層の存在により、明るく高品位の画像表
示が可能となる。
【００３３】本発明の第３の表示装置は、光透過性の基
板上に、平面的に配列された複数の発光素子層と、該発
光素子層に接続された駆動素子と、前記複数の発光素子
層相互間の境界領域に配置されたバンク層と、前記駆動
素子を少なくとも部分的に遮光する遮光膜とを備えてお
り、前記バンク層は、前記基板上における前記遮光膜の
上方に、前記遮光膜をマスクとして前記基板の裏側から
露光することにより自己整合的に形成されている。
板上に、平面的に配列された複数の発光素子層と、該発
光素子層に接続された駆動素子と、前記複数の発光素子
層相互間の境界領域に配置されたバンク層と、前記駆動
素子を少なくとも部分的に遮光する遮光膜とを備えてお
り、前記バンク層は、前記基板上における前記遮光膜の
上方に、前記遮光膜をマスクとして前記基板の裏側から
露光することにより自己整合的に形成されている。
【００３４】本発明の第３の表示装置によれば、遮光膜
とバンク層とは、平面形状が殆ど同じであるので、背景
技術の如く両者間の位置合わせ精度に応じて画素の開口
率が低下することは殆ど無く且つ各画素における開口率
のばらつきも低減されている。これらの結果、明るく高
品位の画像表示が可能となる。本発明の第４の表示装置
は、光透過性の基板上に、平面的に配列された複数の発
光素子層と、該発光素子層に接続された駆動素子と、前
記複数の発光素子層相互間の境界領域に配置されたバン
ク層と、前記駆動素子を少なくとも部分的に遮光する遮
光膜とを備えており、前記遮光膜の平面形状は、前記バ
ンク層の平面形状に対応してなる。
とバンク層とは、平面形状が殆ど同じであるので、背景
技術の如く両者間の位置合わせ精度に応じて画素の開口
率が低下することは殆ど無く且つ各画素における開口率
のばらつきも低減されている。これらの結果、明るく高
品位の画像表示が可能となる。本発明の第４の表示装置
は、光透過性の基板上に、平面的に配列された複数の発
光素子層と、該発光素子層に接続された駆動素子と、前
記複数の発光素子層相互間の境界領域に配置されたバン
ク層と、前記駆動素子を少なくとも部分的に遮光する遮
光膜とを備えており、前記遮光膜の平面形状は、前記バ
ンク層の平面形状に対応してなる。
【００３５】本発明の第３または第４の表示装置の一の
態様では、前記駆動素子は、薄膜トランジスタを含み、
前記遮光膜は、前記薄膜トランジスタの少なくともチャ
ネル領域を下側から覆う。
態様では、前記駆動素子は、薄膜トランジスタを含み、
前記遮光膜は、前記薄膜トランジスタの少なくともチャ
ネル領域を下側から覆う。
【００３６】この態様によれば、基板上における薄膜ト
ランジスタの下側からその少なくともチャネル領域を遮
光膜により覆っているので、当該薄膜トランジスタにお
ける光リーク電流の発生が低減されており、優れたトラ
ンジスタ特性の薄膜トランジスタにより発光素子を駆動
できる。この結果、より高品位の画像表示が可能とな
る。
ランジスタの下側からその少なくともチャネル領域を遮
光膜により覆っているので、当該薄膜トランジスタにお
ける光リーク電流の発生が低減されており、優れたトラ
ンジスタ特性の薄膜トランジスタにより発光素子を駆動
できる。この結果、より高品位の画像表示が可能とな
る。
【００３７】本発明の第３または第４の表示装置の他の
態様では、前記駆動素子は、薄膜トランジスタを含み、
前記遮光膜は、前記薄膜トランジスタの少なくともチャ
ネル領域を上側から覆う。
態様では、前記駆動素子は、薄膜トランジスタを含み、
前記遮光膜は、前記薄膜トランジスタの少なくともチャ
ネル領域を上側から覆う。
【００３８】この態様によれば、基板上における薄膜ト
ランジスタの上側からその少なくともチャネル領域を遮
光膜により覆っているので、当該薄膜トランジスタにお
ける光リーク電流の発生が低減されており、優れたトラ
ンジスタ特性の薄膜トランジスタにより発光素子を駆動
できる。この結果、より高品位の画像表示が可能とな
る。
ランジスタの上側からその少なくともチャネル領域を遮
光膜により覆っているので、当該薄膜トランジスタにお
ける光リーク電流の発生が低減されており、優れたトラ
ンジスタ特性の薄膜トランジスタにより発光素子を駆動
できる。この結果、より高品位の画像表示が可能とな
る。
【００３９】尚、このような遮光膜を薄膜トランジスタ
の上側及び下側の両方に設けてもよい。
の上側及び下側の両方に設けてもよい。
【００４０】本発明の第１から第４の表示装置の他の態
様では、前記発光素子層は、有機ＥＬ膜或いは有機半導
体膜からなる。
様では、前記発光素子層は、有機ＥＬ膜或いは有機半導
体膜からなる。
【００４１】この態様によれば、バンク層によって有機
ＥＬ膜或いは有機半導体膜が隣接する区画内にはみ出す
事態が防止されており、高信頼性の有機ＥＬ素子、ＬＥ
Ｄ等を用いて高品位の画像表示が可能となる。
ＥＬ膜或いは有機半導体膜が隣接する区画内にはみ出す
事態が防止されており、高信頼性の有機ＥＬ素子、ＬＥ
Ｄ等を用いて高品位の画像表示が可能となる。
【００４２】本発明の第１から第４の表示装置の他の態
様では、前記駆動素子は、前記発光素子層毎に複数の薄
膜トランジスタからなる。
様では、前記駆動素子は、前記発光素子層毎に複数の薄
膜トランジスタからなる。
【００４３】この態様によれば、例えば、２つの薄膜ト
ランジスタを組み合わせることにより、各画素における
有機ＥＬ素子等の電流制御型の発光素子を制御可能とな
る。
ランジスタを組み合わせることにより、各画素における
有機ＥＬ素子等の電流制御型の発光素子を制御可能とな
る。
【００４４】本発明の第１から第４の表示装置の他の態
様では、前記基板上における周辺領域に、前記駆動素子
又は前記配線と接続された周辺回路を更に備えており、
前記配線又は遮光膜と同一層から、前記周辺回路におけ
る配線の少なくとも一部が形成されている。
様では、前記基板上における周辺領域に、前記駆動素子
又は前記配線と接続された周辺回路を更に備えており、
前記配線又は遮光膜と同一層から、前記周辺回路におけ
る配線の少なくとも一部が形成されている。
【００４５】この態様によれば、画像表示領域における
配線や遮光膜と同一層からなる配線を有する走査線駆動
回路、データ線駆動回路等の周辺回路を内蔵した所謂周
辺回路内蔵型の表示装置が実現される。本発明の電子機
器は、上記第１から第４のいずれかの表示装置を備えて
なる。
配線や遮光膜と同一層からなる配線を有する走査線駆動
回路、データ線駆動回路等の周辺回路を内蔵した所謂周
辺回路内蔵型の表示装置が実現される。本発明の電子機
器は、上記第１から第４のいずれかの表示装置を備えて
なる。
【００４６】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。
に説明する実施の形態から明らかにされる。
【００４７】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。以下の実施形態は、本発明の表示装
置を、電流制御型発光素子の一例たる電荷注入型の有機
薄膜ＥＬ素子を用いたアクティブマトリクス駆動方式の
表示装置に適用したものである。
基づいて説明する。以下の実施形態は、本発明の表示装
置を、電流制御型発光素子の一例たる電荷注入型の有機
薄膜ＥＬ素子を用いたアクティブマトリクス駆動方式の
表示装置に適用したものである。
【００４８】（表示装置の全体構成）図１は、本実施形
態における表示装置の全体のレイアウトを模式的に示す
平面図であり、図２は、表示装置の画像表示領域を構成
するマトリクス状に形成された複数の画素における各種
素子、配線等の等価回路を、駆動回路と共に示すブロッ
ク図である。
態における表示装置の全体のレイアウトを模式的に示す
平面図であり、図２は、表示装置の画像表示領域を構成
するマトリクス状に形成された複数の画素における各種
素子、配線等の等価回路を、駆動回路と共に示すブロッ
ク図である。
【００４９】図１に示すように、表示装置１では、その
基体たる光透過性の透明基板１０の中央領域が画像表示
領域２とされている。透明基板１０における画像表示領
域２の周辺に位置する周辺領域のうち、データ線７６の
両端側には画像信号を出力するデータ線駆動回路３及び
検査回路５が設けられている。周辺領域のうち、走査線
７３の両端側には走査信号を出力する走査線駆動回路４
が構成されている。データ線駆動回路３及び走査線駆動
回路４内には、Ｎ型のＴＦＴとＰ型のＴＦＴとによって
相補型ＴＦＴが多数設けられており、これらの相補型Ｔ
ＦＴから、シフトレジスタ、レベルシフタ、アナログス
イッチなどが構成されている。なお、透明基板１０上に
おいて、データ線駆動回路３よりも外周の領域には、画
像信号や各種の電位、パルス信号を入力するための端子
群とされる実装用パッド６が形成されている。
基体たる光透過性の透明基板１０の中央領域が画像表示
領域２とされている。透明基板１０における画像表示領
域２の周辺に位置する周辺領域のうち、データ線７６の
両端側には画像信号を出力するデータ線駆動回路３及び
検査回路５が設けられている。周辺領域のうち、走査線
７３の両端側には走査信号を出力する走査線駆動回路４
が構成されている。データ線駆動回路３及び走査線駆動
回路４内には、Ｎ型のＴＦＴとＰ型のＴＦＴとによって
相補型ＴＦＴが多数設けられており、これらの相補型Ｔ
ＦＴから、シフトレジスタ、レベルシフタ、アナログス
イッチなどが構成されている。なお、透明基板１０上に
おいて、データ線駆動回路３よりも外周の領域には、画
像信号や各種の電位、パルス信号を入力するための端子
群とされる実装用パッド６が形成されている。
【００５０】このように構成した表示装置１では、透明
基板１０上に、複数の走査線７３と、該走査線７３の延
設方向に対して交差する方向に延設された複数のデータ
線７６とが設けられ、これらのデータ線７６と走査線７
３との各交点に対応して、マトリクス状に配列された複
数の画素が規定されている。
基板１０上に、複数の走査線７３と、該走査線７３の延
設方向に対して交差する方向に延設された複数のデータ
線７６とが設けられ、これらのデータ線７６と走査線７
３との各交点に対応して、マトリクス状に配列された複
数の画素が規定されている。
【００５１】また、データ線７６と横並びに、共通給電
線７８が設けられている。共通給電線７８には、各画素
における有機ＥＬ発光素子を発光させるための電流が供
給される。
線７８が設けられている。共通給電線７８には、各画素
における有機ＥＬ発光素子を発光させるための電流が供
給される。
【００５２】図２に示すように、各画素領域７には、走
査線７３を介して走査信号がゲート電極２１（第１のゲ
ート電極）に供給される第１のＴＦＴ２０が構成されて
いる。このＴＦＴ２０のソース領域及びドレイン領域の
一方は、データ線７６に電気的に接続され、他方は電位
保持電極７４に電気的に接続されている。更に、走査線
７３に対しては容量線７１が横並びに配線されており、
この容量線７１の一部と、電位保持電極７４とが誘電体
膜を介して対向配置されることにより、蓄積容量７０が
形成されている。従って、走査信号によって選択されて
第１のＴＦＴ２０がオン状態になると、データ線７６か
ら画像信号が第１のＴＦＴ２０を介して蓄積容量７０に
書き込まれる。
査線７３を介して走査信号がゲート電極２１（第１のゲ
ート電極）に供給される第１のＴＦＴ２０が構成されて
いる。このＴＦＴ２０のソース領域及びドレイン領域の
一方は、データ線７６に電気的に接続され、他方は電位
保持電極７４に電気的に接続されている。更に、走査線
７３に対しては容量線７１が横並びに配線されており、
この容量線７１の一部と、電位保持電極７４とが誘電体
膜を介して対向配置されることにより、蓄積容量７０が
形成されている。従って、走査信号によって選択されて
第１のＴＦＴ２０がオン状態になると、データ線７６か
ら画像信号が第１のＴＦＴ２０を介して蓄積容量７０に
書き込まれる。
【００５３】尚、図２では、図１で画像表示領域２の下
側に図示したデータ線駆動回路３を便宜上、上側に図示
している。
側に図示したデータ線駆動回路３を便宜上、上側に図示
している。
【００５４】電位保持電極７４には第２のＴＦＴ３０の
ゲート電極３１（第２のゲート電極）が電気的に接続さ
れている。第２のＴＦＴ３０のソース領域及びドレイン
領域の一方は、共通給電線７８に電気的に接続されてお
り、他方は発光素子４０の一方の電極（後述する画素電
極）に電気的に接続されている。共通給電線７８は、定
電位に保持されている。従って、第２のＴＦＴ３０がオ
ン状態になったときに、第２のＴＦＴ３０を介して共通
給電線７８の電流が発光素子４０に流れ、発光素子４０
を発光させる。
ゲート電極３１（第２のゲート電極）が電気的に接続さ
れている。第２のＴＦＴ３０のソース領域及びドレイン
領域の一方は、共通給電線７８に電気的に接続されてお
り、他方は発光素子４０の一方の電極（後述する画素電
極）に電気的に接続されている。共通給電線７８は、定
電位に保持されている。従って、第２のＴＦＴ３０がオ
ン状態になったときに、第２のＴＦＴ３０を介して共通
給電線７８の電流が発光素子４０に流れ、発光素子４０
を発光させる。
【００５５】本実施形態で、共通給電線７８の両側に
は、共通給電線７８との間で駆動電流の供給が行われる
発光素子４０を有する画素領域７が配置され、これらの
画素領域７に対して共通給電線７８とは反対側を２本の
データ線７６が通っている。すなわち、データ線７６、
それに接続する画素群、１本の共通給電線７８、それに
接続する画素群、及び該画素群に画素信号を供給するデ
ータ線７６を１つの単位としてそれを走査線７３の延設
方向に繰り返してあり、共通給電線７８は、１本で２列
分の画素に対して駆動電流を供給する。従って、１列の
画素群ごとに共通給電線７８を形成する場合と比較し
て、共通給電線７８の形成領域が狭くて済み、発光面積
を増やすことができるので、輝度、コントラスト比など
の表示性能を向上させることができる。なお、このよう
に１本の共通給電線７８に２列分の画素が接続される構
成としたため、データ線７６は２本ずつ並列する状態に
あって、夫々の列の画素群に対して画像信号を供給する
ことになる。
は、共通給電線７８との間で駆動電流の供給が行われる
発光素子４０を有する画素領域７が配置され、これらの
画素領域７に対して共通給電線７８とは反対側を２本の
データ線７６が通っている。すなわち、データ線７６、
それに接続する画素群、１本の共通給電線７８、それに
接続する画素群、及び該画素群に画素信号を供給するデ
ータ線７６を１つの単位としてそれを走査線７３の延設
方向に繰り返してあり、共通給電線７８は、１本で２列
分の画素に対して駆動電流を供給する。従って、１列の
画素群ごとに共通給電線７８を形成する場合と比較し
て、共通給電線７８の形成領域が狭くて済み、発光面積
を増やすことができるので、輝度、コントラスト比など
の表示性能を向上させることができる。なお、このよう
に１本の共通給電線７８に２列分の画素が接続される構
成としたため、データ線７６は２本ずつ並列する状態に
あって、夫々の列の画素群に対して画像信号を供給する
ことになる。
【００５６】但し、本発明に適用可能な共通給電線、容
量線、データ線等の配置については、各種形態が考えら
れる。例えば、ＴＦＴを構成するための半導体膜を低抵
抗化した導電膜を利用して蓄積容量７０を構成してもよ
いし、共通給電線７８を容量線として利用してもよい。
量線、データ線等の配置については、各種形態が考えら
れる。例えば、ＴＦＴを構成するための半導体膜を低抵
抗化した導電膜を利用して蓄積容量７０を構成してもよ
いし、共通給電線７８を容量線として利用してもよい。
【００５７】（各画素における構成）次に、以上の如く
構成された実施形態の表示装置１の画像表示領域２内に
おける各画素における構成について、図３から図６を参
照して説明する。図３は、データ線、走査線、発光素
子、ＴＦＴ等が形成された透明基上における相隣接する
複数の画素群の平面図である。図４は、図３のＡ−Ａ’
断面図であり、図５は、図３のＢ−Ｂ’断面図であり、
図６は、図３のＣ−Ｃ’断面図である。尚、図４から図
６においては、各層や各部材を図面上で認識可能な程度
の大きさとするため、各層や各部材毎に縮尺を異ならし
めてある。
構成された実施形態の表示装置１の画像表示領域２内に
おける各画素における構成について、図３から図６を参
照して説明する。図３は、データ線、走査線、発光素
子、ＴＦＴ等が形成された透明基上における相隣接する
複数の画素群の平面図である。図４は、図３のＡ−Ａ’
断面図であり、図５は、図３のＢ−Ｂ’断面図であり、
図６は、図３のＣ−Ｃ’断面図である。尚、図４から図
６においては、各層や各部材を図面上で認識可能な程度
の大きさとするため、各層や各部材毎に縮尺を異ならし
めてある。
【００５８】先ず図３におけるＡ−Ａ′線に相当する位
置では、図４に示すように、透明基板１０上に、後に詳
述する下側遮光膜１１及び下地絶縁膜１２を介して、各
画素領域７の各々に第１のＴＦＴ２０を形成するための
島状のシリコン膜２００が形成され、その表面にはゲー
ト絶縁膜５０が形成されている。また、ゲート絶縁膜５
０の表面にはゲート電極２１が形成され、該ゲート電極
２１に対して自己整合的に高濃度の不純物が導入された
ドレイン領域２２及びソース領域２３が形成されてい
る。尚、ソース領域とドレイン領域とは、本実施形態に
おけるＴＦＴでは逆でも構わないが、ここでは図４で外
側に位置するソース及びドレイン領域の一方をドレイン
領域２２とし、内側に位置するソース及びドレイン領域
の他方をソース領域２３として説明を続ける。ゲート絶
縁膜５０の表面側には第１の層間絶縁膜５１が形成さ
れ、この層間絶縁膜５１に開孔されたコンタクトホール
６１及び６２を介して、ドレイン領域２２及びソース領
域２３には、電位保持電極７４及びデータ線７６が夫々
電気的に接続されている。
置では、図４に示すように、透明基板１０上に、後に詳
述する下側遮光膜１１及び下地絶縁膜１２を介して、各
画素領域７の各々に第１のＴＦＴ２０を形成するための
島状のシリコン膜２００が形成され、その表面にはゲー
ト絶縁膜５０が形成されている。また、ゲート絶縁膜５
０の表面にはゲート電極２１が形成され、該ゲート電極
２１に対して自己整合的に高濃度の不純物が導入された
ドレイン領域２２及びソース領域２３が形成されてい
る。尚、ソース領域とドレイン領域とは、本実施形態に
おけるＴＦＴでは逆でも構わないが、ここでは図４で外
側に位置するソース及びドレイン領域の一方をドレイン
領域２２とし、内側に位置するソース及びドレイン領域
の他方をソース領域２３として説明を続ける。ゲート絶
縁膜５０の表面側には第１の層間絶縁膜５１が形成さ
れ、この層間絶縁膜５１に開孔されたコンタクトホール
６１及び６２を介して、ドレイン領域２２及びソース領
域２３には、電位保持電極７４及びデータ線７６が夫々
電気的に接続されている。
【００５９】各画素領域７には走査線７３と並列するよ
うに、走査線７３やゲート電極２１と同一の層間（ゲー
ト絶縁膜５０と第１の層間絶縁膜５１との間）には容量
線７１が形成されており、この容量線７１に対しては、
第１の層間絶縁膜５１を介して電位保持電極７４の延設
部分７５が重なっている。このため、容量線７１と電位
保持電極７４の延設部分７５とは、第１の層間絶縁膜５
１を誘電体膜とする蓄積容量７０を構成している。な
お、電位保持電極７４及びデータ線７６の表面側には第
２の層間絶縁膜５２が形成されている。
うに、走査線７３やゲート電極２１と同一の層間（ゲー
ト絶縁膜５０と第１の層間絶縁膜５１との間）には容量
線７１が形成されており、この容量線７１に対しては、
第１の層間絶縁膜５１を介して電位保持電極７４の延設
部分７５が重なっている。このため、容量線７１と電位
保持電極７４の延設部分７５とは、第１の層間絶縁膜５
１を誘電体膜とする蓄積容量７０を構成している。な
お、電位保持電極７４及びデータ線７６の表面側には第
２の層間絶縁膜５２が形成されている。
【００６０】図３におけるＢ−Ｂ′線に相当する位置で
は、図５に示すように、透明基板１０上に、後に詳述す
る下側遮光膜１１及び下地絶縁膜１２を介して、形成さ
れた第１の層間絶縁膜５１及び第２の層間絶縁膜５２の
表面に各画素領域７に対応するデータ線７６が２本、並
列している状態にある。
は、図５に示すように、透明基板１０上に、後に詳述す
る下側遮光膜１１及び下地絶縁膜１２を介して、形成さ
れた第１の層間絶縁膜５１及び第２の層間絶縁膜５２の
表面に各画素領域７に対応するデータ線７６が２本、並
列している状態にある。
【００６１】図３におけるＣ−Ｃ′線に相当する位置で
は、図６に示すように、透明基板１０上には、後に詳述
する下側遮光膜１１及び下地絶縁膜１２を介して、共通
給電線７８を挟む２つの画素領域７に跨がるように、第
２のＴＦＴ３０を形成するための島状のシリコン膜３０
０が形成され、その表面にはゲート絶縁膜５０が形成さ
れている。また、ゲート絶縁膜５０の表面には、共通給
電線７８を挟むように、各画素領域７の各々にゲート電
極３１が夫々形成され、このゲート電極３１に対して自
己整合的に高濃度の不純物が導入されたドレイン領域３
２及びソース領域３３が形成されている。ゲート絶縁膜
５０の表面側には第１の層間絶縁膜５１が形成され、こ
の層間絶縁膜５１に形成されたコンタクトホール６３を
介して、ドレイン領域３２に中継電極３５が電気的に接
続されている。一方、シリコン膜３００の中央の２つの
画素領域７において共通のソース領域３３となる部分に
対しては、第１の層間絶縁膜５１のコンタクトホール６
４を介して、共通給電線７８が電気的に接続されてい
る。これらの共通給電線７８、及び中継電極３５の表面
には第２の層間絶縁膜５２が形成されている。第２の層
間絶縁膜５２の表面にはＩＴＯ膜からなる画素電極４１
が形成されている。この画素電極４１は、第２の層間絶
縁膜５２に形成されたコンタクトホール６５を介して中
継電極３５に電気的に接続され、また中継電極３５を介
して第２のＴＦＴ３０のドレイン領域３２に電気的に接
続されている。
は、図６に示すように、透明基板１０上には、後に詳述
する下側遮光膜１１及び下地絶縁膜１２を介して、共通
給電線７８を挟む２つの画素領域７に跨がるように、第
２のＴＦＴ３０を形成するための島状のシリコン膜３０
０が形成され、その表面にはゲート絶縁膜５０が形成さ
れている。また、ゲート絶縁膜５０の表面には、共通給
電線７８を挟むように、各画素領域７の各々にゲート電
極３１が夫々形成され、このゲート電極３１に対して自
己整合的に高濃度の不純物が導入されたドレイン領域３
２及びソース領域３３が形成されている。ゲート絶縁膜
５０の表面側には第１の層間絶縁膜５１が形成され、こ
の層間絶縁膜５１に形成されたコンタクトホール６３を
介して、ドレイン領域３２に中継電極３５が電気的に接
続されている。一方、シリコン膜３００の中央の２つの
画素領域７において共通のソース領域３３となる部分に
対しては、第１の層間絶縁膜５１のコンタクトホール６
４を介して、共通給電線７８が電気的に接続されてい
る。これらの共通給電線７８、及び中継電極３５の表面
には第２の層間絶縁膜５２が形成されている。第２の層
間絶縁膜５２の表面にはＩＴＯ膜からなる画素電極４１
が形成されている。この画素電極４１は、第２の層間絶
縁膜５２に形成されたコンタクトホール６５を介して中
継電極３５に電気的に接続され、また中継電極３５を介
して第２のＴＦＴ３０のドレイン領域３２に電気的に接
続されている。
【００６２】ここで、画素電極４１は発光素子４０の一
方の電極を構成している。すなわち、画素電極４１の表
面には正孔注入層４２及び有機半導体膜４３が積層さ
れ、さらに有機半導体膜４３の表面には、リチウム含有
アルミニウム、カルシウムなどの金属膜からなる対向電
極９０が形成されている。この対向電極９０は、少なく
とも画素電極４１の全面に対向して、あるいはストライ
プ状に形成された共通の電極であって、一定の電位に保
持されている。
方の電極を構成している。すなわち、画素電極４１の表
面には正孔注入層４２及び有機半導体膜４３が積層さ
れ、さらに有機半導体膜４３の表面には、リチウム含有
アルミニウム、カルシウムなどの金属膜からなる対向電
極９０が形成されている。この対向電極９０は、少なく
とも画素電極４１の全面に対向して、あるいはストライ
プ状に形成された共通の電極であって、一定の電位に保
持されている。
【００６３】このように構成された発光素子４０では、
対向電極９０及び画素電極４１を夫々正極及び負極とし
て電圧が印加され、印加電圧がしきい値電圧を越えた領
域で有機半導体膜４３に流れる電流（駆動電流）が急激
に増大する。その結果、発光素子４０は、エレクトロル
ミネッセンス素子あるいはＬＥＤ素子として発光し、発
光素子４０の光は、対向電極９０に反射されて透明な画
素電極４１及び透明基板１０を透過して出射される。
対向電極９０及び画素電極４１を夫々正極及び負極とし
て電圧が印加され、印加電圧がしきい値電圧を越えた領
域で有機半導体膜４３に流れる電流（駆動電流）が急激
に増大する。その結果、発光素子４０は、エレクトロル
ミネッセンス素子あるいはＬＥＤ素子として発光し、発
光素子４０の光は、対向電極９０に反射されて透明な画
素電極４１及び透明基板１０を透過して出射される。
【００６４】このような発光を行うための駆動電流は、
対向電極９０、有機半導体膜４３、正孔注入層４２、画
素電極４１、第２のＴＦＴ３０、及び共通給電線７８か
ら構成される電流経路を流れるため、第２のＴＦＴ３０
がオフ状態になると、流れなくなる。但し、本形態の表
示装置１では、走査信号によって選択されて第１のＴＦ
Ｔ２０がオン状態になると、データ線７６から画像信号
が第１のＴＦＴ２０を介して蓄積容量７０に書き込まれ
る。従って、第２のＴＦＴ３０のゲート電極は、第１の
ＴＦＴ２０がオフ状態になっても、蓄積容量７０によっ
て画像信号に相当する電位に保持されるので、第２のＴ
ＦＴ３０はオン状態のままである。それ故、発光素子４
０には駆動電流が流れ続け、この画素は点灯状態のまま
である。この状態は、新たな画像データが蓄積容量７０
に書き込まれて、第２のＴＦＴ３０がオフ状態になるま
で維持される。
対向電極９０、有機半導体膜４３、正孔注入層４２、画
素電極４１、第２のＴＦＴ３０、及び共通給電線７８か
ら構成される電流経路を流れるため、第２のＴＦＴ３０
がオフ状態になると、流れなくなる。但し、本形態の表
示装置１では、走査信号によって選択されて第１のＴＦ
Ｔ２０がオン状態になると、データ線７６から画像信号
が第１のＴＦＴ２０を介して蓄積容量７０に書き込まれ
る。従って、第２のＴＦＴ３０のゲート電極は、第１の
ＴＦＴ２０がオフ状態になっても、蓄積容量７０によっ
て画像信号に相当する電位に保持されるので、第２のＴ
ＦＴ３０はオン状態のままである。それ故、発光素子４
０には駆動電流が流れ続け、この画素は点灯状態のまま
である。この状態は、新たな画像データが蓄積容量７０
に書き込まれて、第２のＴＦＴ３０がオフ状態になるま
で維持される。
【００６５】尚、共通給電線７８には、各発光素子４０
を駆動するための駆動電流が流れるので、データ線７６
に比較して大きな電流が流れる。そこで、共通給電線７
８の単位長さ当たりの抵抗値を、データ線７６の単位長
さ当たりの抵抗値よりも小さくするのが望ましい。例え
ば、共通給電線７８とデータ線７６とを同一材料から形
成するのであれば、前者の線幅や膜厚を後者より大きく
するのが望ましい。
を駆動するための駆動電流が流れるので、データ線７６
に比較して大きな電流が流れる。そこで、共通給電線７
８の単位長さ当たりの抵抗値を、データ線７６の単位長
さ当たりの抵抗値よりも小さくするのが望ましい。例え
ば、共通給電線７８とデータ線７６とを同一材料から形
成するのであれば、前者の線幅や膜厚を後者より大きく
するのが望ましい。
【００６６】本実施形態では特に図３から図６に示すよ
うに、駆動素子の一例たるＴＦＴ２０及び３０を、透明
基板１０における下側から遮光する導電性の下側遮光膜
１１を透明基板１０上に備えて構成されている。下側遮
光膜１１は、例えばＴｉ（チタン）、Ｃｒ（クロム）、
Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブ
デン）、Ｐｂ（鉛）等の高融点金属のうち少なくとも一
つを含む、金属単体、合金、金属シリサイド、ポリシリ
サイド、これらを積層したもの等から形成される。そし
て、バンク層８０は、透明基板１０上における下側遮光
膜１１の上方に、後述の製造方法の如く下側遮光膜１１
をマスクとして透明基板１０の裏側から露光することに
より自己整合的に形成されている。即ち、下側遮光膜１
１とバンク層８０とは、相互にほぼ同一の平面形状を有
する。
うに、駆動素子の一例たるＴＦＴ２０及び３０を、透明
基板１０における下側から遮光する導電性の下側遮光膜
１１を透明基板１０上に備えて構成されている。下側遮
光膜１１は、例えばＴｉ（チタン）、Ｃｒ（クロム）、
Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブ
デン）、Ｐｂ（鉛）等の高融点金属のうち少なくとも一
つを含む、金属単体、合金、金属シリサイド、ポリシリ
サイド、これらを積層したもの等から形成される。そし
て、バンク層８０は、透明基板１０上における下側遮光
膜１１の上方に、後述の製造方法の如く下側遮光膜１１
をマスクとして透明基板１０の裏側から露光することに
より自己整合的に形成されている。即ち、下側遮光膜１
１とバンク層８０とは、相互にほぼ同一の平面形状を有
する。
【００６７】下側遮光膜１１上には、下地絶縁膜１２が
形成されており、下地絶縁膜１２上に、上述したＴＦＴ
２０及び３０を夫々構成する半導体層２００及び３００
が形成されている。下地絶縁膜１２は、下側遮光膜１１
からＴＦＴ２０及び３０を層間絶縁する機能の他、透明
基板１０の全面に形成されることにより、透明基板１０
の表面の研磨時における荒れや、洗浄後に残る汚れ等で
ＴＦＴ２０及び３０の特性の変化を防止する機能を有す
る。
形成されており、下地絶縁膜１２上に、上述したＴＦＴ
２０及び３０を夫々構成する半導体層２００及び３００
が形成されている。下地絶縁膜１２は、下側遮光膜１１
からＴＦＴ２０及び３０を層間絶縁する機能の他、透明
基板１０の全面に形成されることにより、透明基板１０
の表面の研磨時における荒れや、洗浄後に残る汚れ等で
ＴＦＴ２０及び３０の特性の変化を防止する機能を有す
る。
【００６８】従って、本実施形態によれば、下側遮光膜
１１とバンク層８０とは、図３に示した如く平面形状が
殆ど同じであるので、背景技術の如く両者間の位置合わ
せ精度に応じて各画素の開口率が低下することは殆ど無
く且つ各画素における開口率のばらつきも低減されてい
る。
１１とバンク層８０とは、図３に示した如く平面形状が
殆ど同じであるので、背景技術の如く両者間の位置合わ
せ精度に応じて各画素の開口率が低下することは殆ど無
く且つ各画素における開口率のばらつきも低減されてい
る。
【００６９】加えて、本実施形態では、透明基板１０上
におけるＴＦＴ２０及び３０の下側からそれらのチャネ
ル領域を下側遮光膜１１により覆っているので、当該Ｔ
ＦＴ２０及び３０における光リーク電流の発生が低減さ
れており、優れたトランジスタ特性のＴＦＴ２０及び３
０により発光素子４０を駆動できる。
におけるＴＦＴ２０及び３０の下側からそれらのチャネ
ル領域を下側遮光膜１１により覆っているので、当該Ｔ
ＦＴ２０及び３０における光リーク電流の発生が低減さ
れており、優れたトランジスタ特性のＴＦＴ２０及び３
０により発光素子４０を駆動できる。
【００７０】更に、本実施形態では、ＴＦＴ２０及び３
０のみならず、平面的に見てデータ線７６、共通給電線
７８、走査線７３、容量線７１等の配線の形成領域に
も、下側遮光膜１１及びこれとほぼ同一平面形状のバン
ク層８０が形成されている。そして、これらの下側遮光
膜１１及びバンク層８０により各画素の開口領域を規定
すると共に、表示に寄与しない領域で発光素子４０に駆
動電流が流れることを阻止することで無効電流の発生を
効果的に防止できる。特に、バンク層８０は黒色のレジ
ストからなり、下側遮光膜１１は高融点金属膜等の遮光
膜からなるので、ほぼ同一の平面形状を有する下側遮光
膜１１とバンク層８０との両者がブラックマトリクスと
して機能し、表示画像におけるコントラスト比が向上す
る。または、バンク層８０を、ポリイミド等の樹脂によ
り形成してもよく、２層以上の構造にしてもよい。
０のみならず、平面的に見てデータ線７６、共通給電線
７８、走査線７３、容量線７１等の配線の形成領域に
も、下側遮光膜１１及びこれとほぼ同一平面形状のバン
ク層８０が形成されている。そして、これらの下側遮光
膜１１及びバンク層８０により各画素の開口領域を規定
すると共に、表示に寄与しない領域で発光素子４０に駆
動電流が流れることを阻止することで無効電流の発生を
効果的に防止できる。特に、バンク層８０は黒色のレジ
ストからなり、下側遮光膜１１は高融点金属膜等の遮光
膜からなるので、ほぼ同一の平面形状を有する下側遮光
膜１１とバンク層８０との両者がブラックマトリクスと
して機能し、表示画像におけるコントラスト比が向上す
る。または、バンク層８０を、ポリイミド等の樹脂によ
り形成してもよく、２層以上の構造にしてもよい。
【００７１】尚、本実施形態では、下側遮光膜１１を周
辺領域において、固定電位に落とすことが好ましい。こ
のように構成すれば、下地絶縁膜１２の膜厚によらず
に、ＴＦＴ２０及び３０に対して、下地絶縁膜１２を介
して直下に位置する導電性の下地遮光膜１１の電位変動
が及ぼす悪影響を低減できる。
辺領域において、固定電位に落とすことが好ましい。こ
のように構成すれば、下地絶縁膜１２の膜厚によらず
に、ＴＦＴ２０及び３０に対して、下地絶縁膜１２を介
して直下に位置する導電性の下地遮光膜１１の電位変動
が及ぼす悪影響を低減できる。
【００７２】但し、例えば、下地絶縁膜１２の膜厚をあ
る程度厚くすることにより、導電性の下側遮光膜１１を
画像表示領域２内における配線として利用することも可
能である。更に、このような導電性の下側遮光膜１１
は、少なくとも周辺領域（図１参照）における配線とし
て利用することは可能である。
る程度厚くすることにより、導電性の下側遮光膜１１を
画像表示領域２内における配線として利用することも可
能である。更に、このような導電性の下側遮光膜１１
は、少なくとも周辺領域（図１参照）における配線とし
て利用することは可能である。
【００７３】以上の結果、本実施形態の表示装置によれ
ば、明るく高品位の画像表示が可能となる。
ば、明るく高品位の画像表示が可能となる。
【００７４】以上説明した実施形態では、下側遮光膜１
１とバンク層８０とを同一平面形状にしたが、ＴＦＴ２
０及び３０を透明基板１０上において上側から覆う上側
遮光膜を設け、この上側遮光膜と自己整合的にバンク層
８０を形成してもよい。このように構成すれば、上側か
らの光入射によるＴＦＴ２０及び３０における光リーク
電流の発生を防ぐことができ、更に各画素の開口率を低
下させない利益や、各画素における開口率のばらつきを
低減する利益は得られる。尚、このような遮光膜を薄膜
トランジスタの上側及び下側の両方に設けてもよいし、
上側遮光膜は、例えば高融点金属を含む膜等の下側遮光
膜１１と同一材料から形成してもよい。
１とバンク層８０とを同一平面形状にしたが、ＴＦＴ２
０及び３０を透明基板１０上において上側から覆う上側
遮光膜を設け、この上側遮光膜と自己整合的にバンク層
８０を形成してもよい。このように構成すれば、上側か
らの光入射によるＴＦＴ２０及び３０における光リーク
電流の発生を防ぐことができ、更に各画素の開口率を低
下させない利益や、各画素における開口率のばらつきを
低減する利益は得られる。尚、このような遮光膜を薄膜
トランジスタの上側及び下側の両方に設けてもよいし、
上側遮光膜は、例えば高融点金属を含む膜等の下側遮光
膜１１と同一材料から形成してもよい。
【００７５】更に、上述の如き下側遮光膜１１或いは上
側遮光膜に加えて又は代えて、若しくは部分的に代え
て、遮光性の導電膜からなりＴＦＴ２０及び３０に接続
されたデータ線７６等の配線をマスクとして透明基板１
０の裏側から露光することによりバンク層８０を自己整
合的に形成することも可能である。このように構成して
も、各画素の開口率を低下させない利益や、各画素にお
ける開口率のばらつきを低減する利益は得られる。ま
た、基板は必ずしも透明基板でなくてもよく、裏面から
の露光が十分に行える程度の光透過性を有する基板であ
ればよい。
側遮光膜に加えて又は代えて、若しくは部分的に代え
て、遮光性の導電膜からなりＴＦＴ２０及び３０に接続
されたデータ線７６等の配線をマスクとして透明基板１
０の裏側から露光することによりバンク層８０を自己整
合的に形成することも可能である。このように構成して
も、各画素の開口率を低下させない利益や、各画素にお
ける開口率のばらつきを低減する利益は得られる。ま
た、基板は必ずしも透明基板でなくてもよく、裏面から
の露光が十分に行える程度の光透過性を有する基板であ
ればよい。
【００７６】（製造プロセス）次に、上述した実施形態
の表示装置の製造プロセスについて図７を参照して説明
する。ここに図７は、製造プロセスの各工程における表
示装置の積層構造を、ＴＦＴ２０及び３０、容量線７１
並びにゲート電極３１の延設部分３１０を含む断面で順
を追って示す工程図である。
の表示装置の製造プロセスについて図７を参照して説明
する。ここに図７は、製造プロセスの各工程における表
示装置の積層構造を、ＴＦＴ２０及び３０、容量線７１
並びにゲート電極３１の延設部分３１０を含む断面で順
を追って示す工程図である。
【００７７】先ず図７の工程（１）に示すように、石英
基板、ハードガラス等の透明基板１０を用意する。ここ
で、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ
約９００〜１３００℃の高温でアニール処理し、後に実
施される高温プロセスにおける透明基板１０に生じる歪
みが少なくなるように前処理しておく。
基板、ハードガラス等の透明基板１０を用意する。ここ
で、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ
約９００〜１３００℃の高温でアニール処理し、後に実
施される高温プロセスにおける透明基板１０に生じる歪
みが少なくなるように前処理しておく。
【００７８】続いて、このように処理された透明基板１
０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の
金属や金属シリサイド等の金属合金膜を、スパッタリン
グにより、１００〜５００ｎｍ程度の膜厚、好ましくは
約２００ｎｍの膜厚の遮光膜１１’を形成する。
０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の
金属や金属シリサイド等の金属合金膜を、スパッタリン
グにより、１００〜５００ｎｍ程度の膜厚、好ましくは
約２００ｎｍの膜厚の遮光膜１１’を形成する。
【００７９】次に工程（２）に示すように、フォトリソ
グラフィ及びエッチングにより、バンク層８０と同一平
面形状を有する格子状の下側遮光膜１１を形成する。続
いて、下側遮光膜１１上に、例えば、常圧又は減圧ＣＶ
Ｄ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリ
ケート）ガス、ＴＥＢ（テトラ・エチル・ボートレー
ト）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォス
レート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、Ｂ
ＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸
化シリコン膜等からなる下地絶縁膜１２を形成する。こ
の下地絶縁膜１２の膜厚は、例えば約２００〜２０００
ｎｍ程度とする。
グラフィ及びエッチングにより、バンク層８０と同一平
面形状を有する格子状の下側遮光膜１１を形成する。続
いて、下側遮光膜１１上に、例えば、常圧又は減圧ＣＶ
Ｄ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリ
ケート）ガス、ＴＥＢ（テトラ・エチル・ボートレー
ト）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォス
レート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、Ｂ
ＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸
化シリコン膜等からなる下地絶縁膜１２を形成する。こ
の下地絶縁膜１２の膜厚は、例えば約２００〜２０００
ｎｍ程度とする。
【００８０】次に工程（３）に示すように、基板の温度
を約３５０℃に設定して、下地絶縁膜１２の表面にプラ
ズマＣＶＤ法により厚さが約３０〜７０ｎｍのアモルフ
ァスのシリコン膜からなる半導体膜１００を形成する。
次にアモルファスのシリコン膜からなる半導体膜１００
に対して、レーザアニールまたは固相成長法などの結晶
化工程を行い、半導体膜１００をポリシリコン膜に結晶
化する。レーザアニール法では、たとえば、エキシマレ
ーザでビームの長寸が４００ｍｍのラインビームを用
い、その出力強度はたとえば２００ｍＪ／ｃｍ2 であ
る。ラインビームについてはその短寸方向におけるレー
ザ強度のピーク値の９０％に相当する部分が各領域毎に
重なるようにラインビームを走査していく。
を約３５０℃に設定して、下地絶縁膜１２の表面にプラ
ズマＣＶＤ法により厚さが約３０〜７０ｎｍのアモルフ
ァスのシリコン膜からなる半導体膜１００を形成する。
次にアモルファスのシリコン膜からなる半導体膜１００
に対して、レーザアニールまたは固相成長法などの結晶
化工程を行い、半導体膜１００をポリシリコン膜に結晶
化する。レーザアニール法では、たとえば、エキシマレ
ーザでビームの長寸が４００ｍｍのラインビームを用
い、その出力強度はたとえば２００ｍＪ／ｃｍ2 であ
る。ラインビームについてはその短寸方向におけるレー
ザ強度のピーク値の９０％に相当する部分が各領域毎に
重なるようにラインビームを走査していく。
【００８１】次に工程（４）に示すように、半導体膜１
００をパターニングして島状の半導体膜２００及び３０
０とし、その表面に対して、ＴＥＯＳや酸素ガスなどを
原料ガスとしてプラズマＣＶＤ法により厚さが約６０〜
１５０ｎｍのシリコン酸化膜または窒化膜からなるゲー
ト絶縁膜５０を形成する。
００をパターニングして島状の半導体膜２００及び３０
０とし、その表面に対して、ＴＥＯＳや酸素ガスなどを
原料ガスとしてプラズマＣＶＤ法により厚さが約６０〜
１５０ｎｍのシリコン酸化膜または窒化膜からなるゲー
ト絶縁膜５０を形成する。
【００８２】次に工程（５）に示すように、アルミニウ
ム、タンタル、モリブデン、チタン、タングステンなど
の金属膜からなる導電膜をスパッタ法により形成した
後、パターニングし、ゲート電極２１及び３１を形成す
る。この工程では、走査線７３及び容量線７１も形成す
る。なお、図中、３１０は、ゲート電極３１の延設部分
である。
ム、タンタル、モリブデン、チタン、タングステンなど
の金属膜からなる導電膜をスパッタ法により形成した
後、パターニングし、ゲート電極２１及び３１を形成す
る。この工程では、走査線７３及び容量線７１も形成す
る。なお、図中、３１０は、ゲート電極３１の延設部分
である。
【００８３】この状態で、高濃度のリンイオンを打ち込
んで、シリコン薄膜２００及び３００にはゲート電極２
１及び３１に対して自己整合的にドレイン領域２２、ソ
ース領域２３、ドレイン領域３２及びソース領域３３を
夫々形成する。なお、不純物が導入されなかった部分が
チャネル領域２７及び３７となる。
んで、シリコン薄膜２００及び３００にはゲート電極２
１及び３１に対して自己整合的にドレイン領域２２、ソ
ース領域２３、ドレイン領域３２及びソース領域３３を
夫々形成する。なお、不純物が導入されなかった部分が
チャネル領域２７及び３７となる。
【００８４】次に工程（６）に示すように、第１の層間
絶縁膜５１を形成した後、コンタクトホール６１、６
２、６３、６４及び６９をドライエッチング、ウエット
エッチング若しくはドライエッチングとウエットエッチ
ングとの組み合わせにより開孔し、データ線７６、容量
線７１及びゲート電極３１の延設部分３１０に重なる延
設部分７５を備える電位保持電極７４、共通給電線７
８、及び中継電極３５を形成する。その結果、電位保持
電極７４はコンタクトホール６９及び延設部分３１０を
介してゲート電極３１に電気的に接続する。このように
して第１のＴＦＴ２０及び第２のＴＦＴ３０を形成す
る。また、容量線７１と電位保持電極７４の延設部分７
５とによって蓄積容量７０が形成される。
絶縁膜５１を形成した後、コンタクトホール６１、６
２、６３、６４及び６９をドライエッチング、ウエット
エッチング若しくはドライエッチングとウエットエッチ
ングとの組み合わせにより開孔し、データ線７６、容量
線７１及びゲート電極３１の延設部分３１０に重なる延
設部分７５を備える電位保持電極７４、共通給電線７
８、及び中継電極３５を形成する。その結果、電位保持
電極７４はコンタクトホール６９及び延設部分３１０を
介してゲート電極３１に電気的に接続する。このように
して第１のＴＦＴ２０及び第２のＴＦＴ３０を形成す
る。また、容量線７１と電位保持電極７４の延設部分７
５とによって蓄積容量７０が形成される。
【００８５】次に工程（７）に示すように、第２の層間
絶縁膜５２を形成し、この層間絶縁膜には、中継電極３
５に相当する部分にコンタクトホール６５を開孔する。
次に、第２の層間絶縁膜５２の表面全体にＩＴＯ（Indi
um Tin Oxide）膜を形成した後、パターニングし、コン
タクトホール６５を介して第２のＴＦＴ３０のドレイン
領域３２に電気的に接続する画素電極４１を形成する。
絶縁膜５２を形成し、この層間絶縁膜には、中継電極３
５に相当する部分にコンタクトホール６５を開孔する。
次に、第２の層間絶縁膜５２の表面全体にＩＴＯ（Indi
um Tin Oxide）膜を形成した後、パターニングし、コン
タクトホール６５を介して第２のＴＦＴ３０のドレイン
領域３２に電気的に接続する画素電極４１を形成する。
【００８６】次に工程（８）に示すように、第２の層間
絶縁膜５２の表面側に黒色のレジスト層を形成した後、
このレジストを発光素子４０の正孔注入層４２及び有機
半導体膜４３を形成して発光領域とすべき領域を囲むよ
うに残し、バンク層８０をフォトリソグラフィ及びエッ
チングに形成する。
絶縁膜５２の表面側に黒色のレジスト層を形成した後、
このレジストを発光素子４０の正孔注入層４２及び有機
半導体膜４３を形成して発光領域とすべき領域を囲むよ
うに残し、バンク層８０をフォトリソグラフィ及びエッ
チングに形成する。
【００８７】本実施形態では特に、このようなバンク層
８０を形成するために、専用のフォトマスクを用いず、
予め工程（２）において、バンク層８０を形成すべき領
域に形成しておいた下側遮光膜１１をフォトマスクとし
て、透明基板１０の裏側から露光することにより、この
ようなバンク層８０を自己整合的に形成する。
８０を形成するために、専用のフォトマスクを用いず、
予め工程（２）において、バンク層８０を形成すべき領
域に形成しておいた下側遮光膜１１をフォトマスクとし
て、透明基板１０の裏側から露光することにより、この
ようなバンク層８０を自己整合的に形成する。
【００８８】続いて、バンク層８０の内側領域に対して
インクジェットヘッド５００から、正孔注入層４２を構
成するための液状の材料（前駆体）を吐出し、バンク層
８０の内側領域に正孔注入層４２を形成する。同様に、
バンク層８０の内側領域に対してインクジェットヘッド
５００から、有機半導体膜４３を構成するための液状の
材料（前駆体）を吐出し、バンク層８０の内側領域に有
機半導体膜４３を形成する。ここで、バンク層８０はレ
ジストから構成されているため、撥水性である。これに
対して、有機半導体膜４３の前駆体は親水性の溶媒を用
いているため、有機半導体膜４３の塗布領域はバンク層
８０によって確実に規定され、隣接する画素にはみ出る
ことがない。それ故、有機半導体膜４３などを所定領域
内だけに形成できる。但し、予めバンク層８０からなる
隔壁が１μｍほどの高さであれば、バンク層８０が撥水
性でなくても、バンク層８０は隔壁として十分に機能す
る。なお、バンク層８０を形成しておけば、インクジェ
ット法に代えて、塗布法で正孔注入層４２や有機半導体
膜４３を形成する場合でもその形成領域を規定できる。
インクジェットヘッド５００から、正孔注入層４２を構
成するための液状の材料（前駆体）を吐出し、バンク層
８０の内側領域に正孔注入層４２を形成する。同様に、
バンク層８０の内側領域に対してインクジェットヘッド
５００から、有機半導体膜４３を構成するための液状の
材料（前駆体）を吐出し、バンク層８０の内側領域に有
機半導体膜４３を形成する。ここで、バンク層８０はレ
ジストから構成されているため、撥水性である。これに
対して、有機半導体膜４３の前駆体は親水性の溶媒を用
いているため、有機半導体膜４３の塗布領域はバンク層
８０によって確実に規定され、隣接する画素にはみ出る
ことがない。それ故、有機半導体膜４３などを所定領域
内だけに形成できる。但し、予めバンク層８０からなる
隔壁が１μｍほどの高さであれば、バンク層８０が撥水
性でなくても、バンク層８０は隔壁として十分に機能す
る。なお、バンク層８０を形成しておけば、インクジェ
ット法に代えて、塗布法で正孔注入層４２や有機半導体
膜４３を形成する場合でもその形成領域を規定できる。
【００８９】次に工程（９）に示すように、透明基板１
０の表面全体に対して、あるいはストライプ状に対向電
極９０を形成する。
０の表面全体に対して、あるいはストライプ状に対向電
極９０を形成する。
【００９０】以上説明したように本実施形態の製造プロ
セスによれば、工程（２）でパターニングした下側遮光
膜１１をマスクとして、工程（８）で透明基板１０の裏
側から露光することによりバンク層８０を自己整合的に
形成する。このため、装置完成後には、下側遮光膜１１
とバンク層８０とは、平面形状が殆ど同じとなるので、
画素の開口率が高く且つ各画素における開口率のばらつ
きも低減された明るく高品位の画像表示可能なアクティ
ブマトリクス駆動型の表示装置を、比較的低コストで製
造できる。
セスによれば、工程（２）でパターニングした下側遮光
膜１１をマスクとして、工程（８）で透明基板１０の裏
側から露光することによりバンク層８０を自己整合的に
形成する。このため、装置完成後には、下側遮光膜１１
とバンク層８０とは、平面形状が殆ど同じとなるので、
画素の開口率が高く且つ各画素における開口率のばらつ
きも低減された明るく高品位の画像表示可能なアクティ
ブマトリクス駆動型の表示装置を、比較的低コストで製
造できる。
【００９１】他方、図１に示すデータ線駆動回路３や走
査線駆動回路４にもＴＦＴが形成されるが、これらのＴ
ＦＴは画素領域７にＴＦＴを形成していく工程の全部あ
るいは一部を援用して行われる。それ故、駆動回路を構
成するＴＦＴも、画素領域７のＴＦＴと同一の層間に形
成されることになる。
査線駆動回路４にもＴＦＴが形成されるが、これらのＴ
ＦＴは画素領域７にＴＦＴを形成していく工程の全部あ
るいは一部を援用して行われる。それ故、駆動回路を構
成するＴＦＴも、画素領域７のＴＦＴと同一の層間に形
成されることになる。
【００９２】尚、前記第１のＴＦＴ２０、及び第２のＴ
ＦＴ３０については、双方がＮ型、双方がＰ型、一方が
Ｎ型で他方がＰ型のいずれでもよいが、このようないず
れの組合せであっても周知の方法でＴＦＴを形成してい
けるので、その説明を省略する。
ＦＴ３０については、双方がＮ型、双方がＰ型、一方が
Ｎ型で他方がＰ型のいずれでもよいが、このようないず
れの組合せであっても周知の方法でＴＦＴを形成してい
けるので、その説明を省略する。
【００９３】また発光素子４０としては、発光効率（正
孔注入率）がやや低下するものの、正孔注入層４２を省
くこともある。また、正孔注入層４２に代えて電子注入
層を有機半導体膜４３に対して正孔注入層４２とは反対
側に形成する場合、正孔注入層４２及び電子注入層の双
方を形成する場合がある。
孔注入率）がやや低下するものの、正孔注入層４２を省
くこともある。また、正孔注入層４２に代えて電子注入
層を有機半導体膜４３に対して正孔注入層４２とは反対
側に形成する場合、正孔注入層４２及び電子注入層の双
方を形成する場合がある。
【００９４】また特に、下側遮光膜１１に代えて、上側
遮光膜或いは遮光性の配線と自己整合的にバンク層８０
を形成する場合には、予め、このような上側遮光膜等を
バンク層８０を形成すべき領域に形成しておき、図７の
工程（８）で、このような上側遮光膜等をマスクとして
透明基板１０の裏側から露光すれば、バンク層８０を自
己整合的に形成可能である。上述した表示装置は、例え
ば、モバイル型のパーソナルコンピュータ、携帯電話、
ディジタルスチルカメラ等の各種電子機器に適用するこ
とができる。図８は、モバイル型のパーソナルコンピュ
ータの構成を示す斜視図である。図８において、パーソ
ナルコンピュータ１００は、キーボード１０２を備えた
本体部１０４と、上述した表示装置からなる表示ユニッ
ト１０６とから構成されている。図９は、携帯電話の斜
視図である。図９において、携帯電話２００は、複数の
操作ボタン２０２の他、受話口２０４、送話口２０６と
共に、上述した表示装置２０８を備えている。なお、上
述した表示装置を表示部等として適用できる電子機器と
しては、図８のパーソナルコンピュータ、図９の携帯電
話の他にも、デジタルカメラ、テレビ、ビューファイン
ダ型またはモニタ直視型のビデオテープレコーダ、カー
ナビゲーション装置、ページャ、電子手帳、電卓、ワー
ドプロセッサ、ワークステーション、テレビ電話、ＰＯ
Ｓ端末、およびタッチパネルを備えた機器等を挙げるこ
とができる。
遮光膜或いは遮光性の配線と自己整合的にバンク層８０
を形成する場合には、予め、このような上側遮光膜等を
バンク層８０を形成すべき領域に形成しておき、図７の
工程（８）で、このような上側遮光膜等をマスクとして
透明基板１０の裏側から露光すれば、バンク層８０を自
己整合的に形成可能である。上述した表示装置は、例え
ば、モバイル型のパーソナルコンピュータ、携帯電話、
ディジタルスチルカメラ等の各種電子機器に適用するこ
とができる。図８は、モバイル型のパーソナルコンピュ
ータの構成を示す斜視図である。図８において、パーソ
ナルコンピュータ１００は、キーボード１０２を備えた
本体部１０４と、上述した表示装置からなる表示ユニッ
ト１０６とから構成されている。図９は、携帯電話の斜
視図である。図９において、携帯電話２００は、複数の
操作ボタン２０２の他、受話口２０４、送話口２０６と
共に、上述した表示装置２０８を備えている。なお、上
述した表示装置を表示部等として適用できる電子機器と
しては、図８のパーソナルコンピュータ、図９の携帯電
話の他にも、デジタルカメラ、テレビ、ビューファイン
ダ型またはモニタ直視型のビデオテープレコーダ、カー
ナビゲーション装置、ページャ、電子手帳、電卓、ワー
ドプロセッサ、ワークステーション、テレビ電話、ＰＯ
Ｓ端末、およびタッチパネルを備えた機器等を挙げるこ
とができる。
【００９５】本発明は、上述した実施形態に限られるも
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨或いは思想に反しない範囲で適宜変更可能で
あり、そのような変更を伴なう表示装置の製造方法及び
表示装置もまた本発明の技術的範囲に含まれるものであ
る。
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨或いは思想に反しない範囲で適宜変更可能で
あり、そのような変更を伴なう表示装置の製造方法及び
表示装置もまた本発明の技術的範囲に含まれるものであ
る。
【図１】本発明の実施形態における表示装置の全体のレ
イアウトを模式的に示す平面図である。
イアウトを模式的に示す平面図である。
【図２】実施形態の表示装置の画像表示領域を構成する
マトリクス状に形成された複数の画素における各種素
子、配線等の等価回路を、駆動回路と共に示すブロック
図である。
マトリクス状に形成された複数の画素における各種素
子、配線等の等価回路を、駆動回路と共に示すブロック
図である。
【図３】実施形態の表示装置の画素領域を拡大して示す
平面図である。
平面図である。
【図４】図３のＡ−Ａ′断面図である。
【図５】図３のＢ−Ｂ′断面図である。
【図６】図３のＣ−Ｃ′断面図である。
【図７】実施形態に係る表示装置の製造プロセスの各工
程における透明基板上の積層構造を順を追って示す工程
図である。
程における透明基板上の積層構造を順を追って示す工程
図である。
【図８】実施形態の表示装置を適用した電子機器の一例
に相当するパーソナルコンピュータの構成を示す斜視図
である。
に相当するパーソナルコンピュータの構成を示す斜視図
である。
【図９】実施形態の表示装置を適用した電子機器の一例
に相当する携帯電話の構成を示す斜視図である。
に相当する携帯電話の構成を示す斜視図である。
【符号の説明】 １ 表示装置 ２ 画像表示領域 ３ データ線駆動回路 ４ 走査線駆動回路 ５ 検査回路 ６ 実装用パッド ７ 画素領域 １０ 透明基板 １１ 下側遮光膜 １２ 下地絶縁膜 ２０ 第１のＴＦＴ ２１ 第１のＴＦＴのゲート電極 ３０ 第２のＴＦＴ ３１ 第２のＴＦＴのゲート電極 ４０ 発光素子 ４１ 画素電極 ４２ 正孔注入層 ４３ 有機半導体膜 ５０ ゲート絶縁膜 ５１ 第１の層間絶縁膜 ５２ 第２の層間絶縁膜 ７０ 蓄積容量 ７１ 容量線 ７３ 走査線 ７４ 電位保持電極 ７５ 延設部 ７６ データ線 ７８ 共通給電線 ８０ バンク層 ９０ 対向電極 ５００ インクジェットヘッド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/30 ３６５ Ｇ０９Ｆ 9/30 ３６５Ｚ Ｈ０５Ｂ 33/12 Ｈ０５Ｂ 33/12 Ｂ 33/14 33/14 Ａ 33/22 33/22 Ｚ Ｆターム(参考） 3K007 AB17 AB18 DB03 FA01 5C094 AA03 AA10 AA25 AA43 AA44 AA48 AA55 BA03 BA27 CA19 DA09 DA13 DA15 DB01 DB04 EA04 EA07 EA10 EB02 ED15 FA01 FA02 FB01 FB12 FB15 FB20 GB10 5G435 AA03 AA17 BB05 CC09 EE37 FF13 HH12 KK05
Claims (19)
- 【請求項１】 光透過性の基板上に、平面的に配列され
た複数の発光素子層と、前記発光素子層に接続された駆
動素子と、前記複数の発光素子層相互間の境界領域に配
置されたバンク層と、前記駆動素子に接続された配線と
を備えた表示装置を製造する表示装置の製造方法であっ
て、 前記基板上に、遮光性の導電膜を前記バンク層の平面形
状に対応する平面形状にパターニングすることにより前
記配線を形成する配線形成工程と、 前記配線をマスクとして前記基板の裏側から露光するこ
とにより、前記基板上における前記配線の上方に、前記
バンク層を自己整合的に形成するバンク層形成工程と、 前記バンク層で囲まれた領域内に前記発光素子層を形成
する発光素子層形成工程と、 を含むことを特徴とする表示装置の製造方法。 - 【請求項２】 前記配線形成工程と前記バンク層形成工
程との間に、前記境界領域に前記駆動素子を形成する駆
動素子形成工程を含むことを特徴とする請求項１に記載
の表示装置の製造方法。 - 【請求項３】 光透過性の基板上に、平面的に配列され
た複数の発光素子層と、該発光素子層に接続された駆動
素子と、前記複数の発光素子層相互間の境界領域に配置
されたバンク層と、前記駆動素子を少なくとも部分的に
遮光する遮光膜とを備えた表示装置を製造する表示装置
の製造方法であって、 前記基板上に、前記遮光膜を前記バンク層の平面形状に
対応する平面形状にパターニングする遮光膜形成工程
と、 前記遮光膜をマスクとして前記基板の裏側から露光する
ことにより、前記基板上における前記遮光膜の上方に、
前記バンク層を自己整合的に形成するバンク層形成工程
と、 前記バンク層で囲まれた領域内に前記発光素子層を形成
する発光素子層形成工程と、 を含むことを特徴とする表示装置の製造方法。 - 【請求項４】 前記遮光膜形成工程と前記バンク層形成
工程との間に、前記境界領域に前記駆動素子を形成する
駆動素子形成工程を含むことを特徴とする請求項３に記
載の表示装置の製造方法。 - 【請求項５】 前記駆動素子は、薄膜トランジスタを含
み、 前記遮光膜形成工程では、前記薄膜トランジスタの少な
くともチャネル領域を前記透明基板側から覆うように前
記遮光膜をパターニングすることを特徴とする請求項３
又は４に記載の表示装置の製造方法。 - 【請求項６】 前記遮光膜形成工程では、前記遮光膜と
して、配線の機能を有する導電性の遮光膜を形成するこ
とを特徴とする請求項３から５のいずれか一項に記載の
表示装置の製造方法。 - 【請求項７】 前記発光素子層形成工程は、インクジェ
ット法により前記発光素子層の少なくとも一部を形成す
る工程を含むことを特徴とする請求項１から６のいずれ
か一項に記載の表示装置の製造方法。 - 【請求項８】 前記発光素子層形成工程は、有機エレク
トロルミネッセンス膜或いは有機半導体膜を形成する工
程を含むことを特徴とする請求項１から７のいずれか一
項に記載の表示装置の製造方法。 - 【請求項９】 光透過性の基板上に、 平面的に配列された複数の発光素子層と、 該発光素子層に接続された駆動素子と、 前記複数の発光素子層相互間の境界領域に配置されたバ
ンク層と、 遮光性の導電膜からなり前記駆動素子に接続された配線
とを備えており、 前記バンク層は、前記基板上における前記配線の上方
に、前記配線をマスクとして前記基板の裏側から露光す
ることにより自己整合的に形成されていることを特徴と
する表示装置。 - 【請求項１０】 光透過性の基板上に、 平面的に配列された複数の発光素子層と、 該発光素子層に接続された駆動素子と、 前記複数の発光素子層相互間の境界領域に配置されたバ
ンク層と、 遮光性の導電膜からなり前記駆動素子に接続された配線
とを備えており、 前記配線の少なくとも一部の平面形状は、前記バンク層
の平面形状に対応してなることを特徴とする表示装置。 - 【請求項１１】 前記配線は、データ線、走査線、容量
線及び共通給電線のうち少なくとも一つを含むことを特
徴とする請求項９または１０に記載の表示装置。 - 【請求項１２】 光透過性の基板上に、 平面的に配列された複数の発光素子層と、 該発光素子層に接続された駆動素子と、 前記複数の発光素子層相互間の境界領域に配置されたバ
ンク層と、 前記駆動素子を少なくとも部分的に遮光する遮光膜とを
備えており、 前記バンク層は、前記基板上における前記遮光膜の上方
に、前記遮光膜をマスクとして前記基板の裏側から露光
することにより自己整合的に形成されていることを特徴
とする表示装置。 - 【請求項１３】 光透過性の基板上に、 平面的に配列された複数の発光素子層と、 該発光素子層に接続された駆動素子と、 前記複数の発光素子層相互間の境界領域に配置されたバ
ンク層と、 前記駆動素子を少なくとも部分的に遮光する遮光膜とを
備えており、 前記遮光膜の平面形状は、前記バンク層の平面形状に対
応してなることを特徴とする表示装置。 - 【請求項１４】 前記駆動素子は、薄膜トランジスタを
含み、 前記遮光膜は、前記薄膜トランジスタの少なくともチャ
ネル領域を下側から覆うことを特徴とする請求項１２ま
たは１３に記載の表示装置。 - 【請求項１５】 前記駆動素子は、薄膜トランジスタを
含み、 前記遮光膜は、前記薄膜トランジスタの少なくともチャ
ネル領域を上側から覆うことを特徴とする請求項１２ま
たは１３に記載の表示装置。 - 【請求項１６】 前記発光素子層は、有機エレクトロル
ミネッセンス膜或いは有機半導体膜からなることを特徴
とする請求項９から１５のいずれか一項に記載の表示装
置。 - 【請求項１７】 前記駆動素子は、前記発光素子層毎に
複数の薄膜トランジスタからなることを特徴とする請求
項９から１６のいずれか一項に記載の表示装置。 - 【請求項１８】 前記基板上における周辺領域に、前記
駆動素子又は前記配線と接続された周辺回路を更に備え
ており、 前記配線又は前記遮光膜と同一層から、前記周辺回路に
おける配線の少なくとも一部が形成されていることを特
徴とする請求項９から１７のいずれか一項に記載の表示
装置。 - 【請求項１９】 請求項９から１８のいずれか一項に記
載の表示装置を備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077162A JP4096585B2 (ja) | 2001-03-19 | 2002-03-19 | 表示装置の製造方法及び表示装置並びに電子機器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001078900 | 2001-03-19 | ||
| JP2001-78900 | 2001-03-19 | ||
| JP2002077162A JP4096585B2 (ja) | 2001-03-19 | 2002-03-19 | 表示装置の製造方法及び表示装置並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002352955A true JP2002352955A (ja) | 2002-12-06 |
| JP4096585B2 JP4096585B2 (ja) | 2008-06-04 |
Family
ID=26611568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002077162A Expired - Lifetime JP4096585B2 (ja) | 2001-03-19 | 2002-03-19 | 表示装置の製造方法及び表示装置並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4096585B2 (ja) |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332072A (ja) * | 2002-03-04 | 2003-11-21 | Hitachi Displays Ltd | 有機ｅｌ発光表示装置 |
| JP2004193129A (ja) * | 2002-12-11 | 2004-07-08 | Samsung Electronics Co Ltd | 有機発光表示板 |
| JP2004259692A (ja) * | 2003-02-06 | 2004-09-16 | Seiko Epson Corp | 配線基板、電気光学装置及びその製造方法並びに電子機器 |
| JP2005353316A (ja) * | 2004-06-08 | 2005-12-22 | Seiko Epson Corp | 有機ｅｌ装置、有機ｅｌ装置の製造方法、電子機器 |
| CN100346277C (zh) * | 2004-03-31 | 2007-10-31 | 友达光电股份有限公司 | 阻抗式指纹采集触摸屏面板及其像素结构 |
| JP2008152291A (ja) * | 2008-03-06 | 2008-07-03 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2008277270A (ja) * | 2007-03-30 | 2008-11-13 | Dainippon Printing Co Ltd | 発光型有機ｅｌ表示パネル |
| JP2009134116A (ja) * | 2007-11-30 | 2009-06-18 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| JP2009169410A (ja) * | 2007-12-21 | 2009-07-30 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JP2010056025A (ja) * | 2008-08-29 | 2010-03-11 | Casio Comput Co Ltd | 発光パネル及び発光パネルの製造方法 |
| JP2010097051A (ja) * | 2008-10-17 | 2010-04-30 | Sony Corp | パネル |
| US7737448B2 (en) | 2007-03-30 | 2010-06-15 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacture thereof |
| JP2011061103A (ja) * | 2009-09-14 | 2011-03-24 | Casio Computer Co Ltd | 発光パネル及び発光パネルの製造方法 |
| JP2012174394A (ja) * | 2011-02-18 | 2012-09-10 | Seiko Epson Corp | 電気光学装置の製造方法 |
| KR101215748B1 (ko) | 2005-09-26 | 2012-12-26 | 산요덴키가부시키가이샤 | 유기 전계 발광 표시 장치 |
| KR20140039617A (ko) * | 2012-09-24 | 2014-04-02 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| WO2014147964A1 (ja) * | 2013-03-18 | 2014-09-25 | パナソニック株式会社 | 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法 |
| JP2015102867A (ja) * | 2013-11-22 | 2015-06-04 | エバーディスプレイ オプトロニクス（シャンハイ） リミテッド | 有機発光ダイオードストレージキャパシタ構造及び製造方法 |
| JP2015516663A (ja) * | 2012-05-18 | 2015-06-11 | 京東方科技集團股▲ふん▼有限公司 | 有機発光ダイオードディスプレイパネル及びその製造方法 |
| KR20160021330A (ko) * | 2014-08-14 | 2016-02-25 | 엘지디스플레이 주식회사 | 유기발광표시패널 |
| US9806139B2 (en) | 2014-01-27 | 2017-10-31 | Japan Display Inc. | Light emitting element display device |
| US9887253B2 (en) | 2014-01-27 | 2018-02-06 | Japan Display Inc. | Light emitting element display device |
| KR20190054172A (ko) * | 2016-12-13 | 2019-05-21 | 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디. | 디스플레이 장치 및 이를 위한 제조 방법 |
| US10720482B2 (en) | 2014-01-27 | 2020-07-21 | Japan Display Inc. | Light emitting element display device |
| JP2020532753A (ja) * | 2017-09-04 | 2020-11-12 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 表示基板及び表示装置 |
| WO2022018945A1 (ja) * | 2020-07-20 | 2022-01-27 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2022189898A (ja) * | 2011-09-14 | 2022-12-22 | 株式会社半導体エネルギー研究所 | 発光装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102084395B1 (ko) * | 2012-12-21 | 2020-03-04 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 이의 제조 방법 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273670A (ja) * | 1985-09-26 | 1987-04-04 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置の製造方法 |
| JPS6484227A (en) * | 1987-09-28 | 1989-03-29 | Hitachi Ltd | Liquid crystal display device and its manufacture |
| JPH05142575A (ja) * | 1991-11-22 | 1993-06-11 | Rohm Co Ltd | 画素駆動用素子の製造方法 |
| JPH11194211A (ja) * | 1998-01-07 | 1999-07-21 | Canon Inc | カラーフィルタ基板とその製造方法、該基板を用いた液晶素子 |
| WO1999048339A1 (fr) * | 1998-03-17 | 1999-09-23 | Seiko Epson Corporation | Substrat de formation de motifs sur film mince et son traitement de surface |
| JP2000035511A (ja) * | 1998-07-16 | 2000-02-02 | Asahi Glass Co Ltd | カラーフィルタの製造方法及びそれを用いた液晶表示素子 |
| JP2000091581A (ja) * | 1998-09-07 | 2000-03-31 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| JP2000164765A (ja) * | 1998-11-13 | 2000-06-16 | Fujitsu Ltd | 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法 |
| JP2000164875A (ja) * | 1998-11-26 | 2000-06-16 | Nec Corp | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
| JP2000267594A (ja) * | 1999-03-18 | 2000-09-29 | Sanyo Electric Co Ltd | 表示装置 |
-
2002
- 2002-03-19 JP JP2002077162A patent/JP4096585B2/ja not_active Expired - Lifetime
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273670A (ja) * | 1985-09-26 | 1987-04-04 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置の製造方法 |
| JPS6484227A (en) * | 1987-09-28 | 1989-03-29 | Hitachi Ltd | Liquid crystal display device and its manufacture |
| JPH05142575A (ja) * | 1991-11-22 | 1993-06-11 | Rohm Co Ltd | 画素駆動用素子の製造方法 |
| JPH11194211A (ja) * | 1998-01-07 | 1999-07-21 | Canon Inc | カラーフィルタ基板とその製造方法、該基板を用いた液晶素子 |
| WO1999048339A1 (fr) * | 1998-03-17 | 1999-09-23 | Seiko Epson Corporation | Substrat de formation de motifs sur film mince et son traitement de surface |
| JP2000035511A (ja) * | 1998-07-16 | 2000-02-02 | Asahi Glass Co Ltd | カラーフィルタの製造方法及びそれを用いた液晶表示素子 |
| JP2000091581A (ja) * | 1998-09-07 | 2000-03-31 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| JP2000164765A (ja) * | 1998-11-13 | 2000-06-16 | Fujitsu Ltd | 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法 |
| JP2000164875A (ja) * | 1998-11-26 | 2000-06-16 | Nec Corp | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
| JP2000267594A (ja) * | 1999-03-18 | 2000-09-29 | Sanyo Electric Co Ltd | 表示装置 |
Cited By (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332072A (ja) * | 2002-03-04 | 2003-11-21 | Hitachi Displays Ltd | 有機ｅｌ発光表示装置 |
| JP2004193129A (ja) * | 2002-12-11 | 2004-07-08 | Samsung Electronics Co Ltd | 有機発光表示板 |
| JP2004259692A (ja) * | 2003-02-06 | 2004-09-16 | Seiko Epson Corp | 配線基板、電気光学装置及びその製造方法並びに電子機器 |
| US7177136B2 (en) | 2003-02-06 | 2007-02-13 | Seiko Epson Corporation | Wiring board, electro-optical device, method of manufacturing the electro-optical device, and electronic instrument |
| CN100346277C (zh) * | 2004-03-31 | 2007-10-31 | 友达光电股份有限公司 | 阻抗式指纹采集触摸屏面板及其像素结构 |
| JP2005353316A (ja) * | 2004-06-08 | 2005-12-22 | Seiko Epson Corp | 有機ｅｌ装置、有機ｅｌ装置の製造方法、電子機器 |
| KR101215748B1 (ko) | 2005-09-26 | 2012-12-26 | 산요덴키가부시키가이샤 | 유기 전계 발광 표시 장치 |
| US7737448B2 (en) | 2007-03-30 | 2010-06-15 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacture thereof |
| JP2008277270A (ja) * | 2007-03-30 | 2008-11-13 | Dainippon Printing Co Ltd | 発光型有機ｅｌ表示パネル |
| US7977144B2 (en) | 2007-03-30 | 2011-07-12 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacture thereof |
| JP2009134116A (ja) * | 2007-11-30 | 2009-06-18 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| JP2009169410A (ja) * | 2007-12-21 | 2009-07-30 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JP2008152291A (ja) * | 2008-03-06 | 2008-07-03 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2010056025A (ja) * | 2008-08-29 | 2010-03-11 | Casio Comput Co Ltd | 発光パネル及び発光パネルの製造方法 |
| JP2010097051A (ja) * | 2008-10-17 | 2010-04-30 | Sony Corp | パネル |
| JP2011061103A (ja) * | 2009-09-14 | 2011-03-24 | Casio Computer Co Ltd | 発光パネル及び発光パネルの製造方法 |
| JP2012174394A (ja) * | 2011-02-18 | 2012-09-10 | Seiko Epson Corp | 電気光学装置の製造方法 |
| JP7328433B2 (ja) | 2011-09-14 | 2023-08-16 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP2022189898A (ja) * | 2011-09-14 | 2022-12-22 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP2015516663A (ja) * | 2012-05-18 | 2015-06-11 | 京東方科技集團股▲ふん▼有限公司 | 有機発光ダイオードディスプレイパネル及びその製造方法 |
| KR20140039617A (ko) * | 2012-09-24 | 2014-04-02 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| US10446711B2 (en) | 2012-09-24 | 2019-10-15 | Lg Display Co., Ltd. | Thin film transistor array substrate and method for manufacturing the same |
| KR101991338B1 (ko) * | 2012-09-24 | 2019-06-20 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| JP5948427B2 (ja) * | 2013-03-18 | 2016-07-06 | パナソニック株式会社 | 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法 |
| JPWO2014147964A1 (ja) * | 2013-03-18 | 2017-02-16 | パナソニック株式会社 | 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法 |
| USRE48032E1 (en) | 2013-03-18 | 2020-06-02 | Panasonic Corporation | Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate |
| CN107464819A (zh) * | 2013-03-18 | 2017-12-12 | 松下电器产业株式会社 | 发光面板 |
| CN107516471A (zh) * | 2013-03-18 | 2017-12-26 | 松下电器产业株式会社 | 发光面板 |
| CN104350533A (zh) * | 2013-03-18 | 2015-02-11 | 松下电器产业株式会社 | 薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法 |
| CN107464819B (zh) * | 2013-03-18 | 2020-12-22 | 松下电器产业株式会社 | 发光面板 |
| WO2014147964A1 (ja) * | 2013-03-18 | 2014-09-25 | パナソニック株式会社 | 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法 |
| US9147722B2 (en) | 2013-03-18 | 2015-09-29 | Panasonic Corporation | Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate |
| CN107516471B (zh) * | 2013-03-18 | 2019-10-25 | 松下电器产业株式会社 | 发光面板 |
| JP2015102867A (ja) * | 2013-11-22 | 2015-06-04 | エバーディスプレイ オプトロニクス（シャンハイ） リミテッド | 有機発光ダイオードストレージキャパシタ構造及び製造方法 |
| US10147778B2 (en) | 2014-01-27 | 2018-12-04 | Japan Display Inc. | Light emitting element display device |
| US10388711B2 (en) | 2014-01-27 | 2019-08-20 | Japan Display Inc. | Light emitting element display device |
| US9887253B2 (en) | 2014-01-27 | 2018-02-06 | Japan Display Inc. | Light emitting element display device |
| US9806139B2 (en) | 2014-01-27 | 2017-10-31 | Japan Display Inc. | Light emitting element display device |
| US10720482B2 (en) | 2014-01-27 | 2020-07-21 | Japan Display Inc. | Light emitting element display device |
| KR102182828B1 (ko) * | 2014-08-14 | 2020-11-26 | 엘지디스플레이 주식회사 | 유기발광표시패널 |
| KR20160021330A (ko) * | 2014-08-14 | 2016-02-25 | 엘지디스플레이 주식회사 | 유기발광표시패널 |
| KR102174662B1 (ko) | 2016-12-13 | 2020-11-05 | 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디. | 디스플레이 장치 및 이를 위한 제조 방법 |
| US10797089B2 (en) | 2016-12-13 | 2020-10-06 | Kunshan New Flat Panel Display Technology Center Co., Ltd. | Display device having compensating capacitor and method of manufacturing the same |
| JP2020500321A (ja) * | 2016-12-13 | 2020-01-09 | 昆山工研院新型平板顕示技術中心有限公司Ｋｕｎｓｈａｎ Ｎｅｗ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｅｎｔｅｒ Ｃｏ．， Ｌｔｄ． | ディスプレイデバイスおよびその製造方法 |
| KR20190054172A (ko) * | 2016-12-13 | 2019-05-21 | 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디. | 디스플레이 장치 및 이를 위한 제조 방법 |
| JP2020532753A (ja) * | 2017-09-04 | 2020-11-12 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 表示基板及び表示装置 |
| US11374079B2 (en) | 2017-09-04 | 2022-06-28 | Boe Technology Group Co., Ltd. | Display substrate having light shielding layer in inter-subpixel region |
| WO2022018945A1 (ja) * | 2020-07-20 | 2022-01-27 | 株式会社ジャパンディスプレイ | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4096585B2 (ja) | 2008-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4096585B2 (ja) | 表示装置の製造方法及び表示装置並びに電子機器 | |
| US6744198B2 (en) | Method for manufacturing display device, display device, and electronic apparatus | |
| JP3915806B2 (ja) | 電気光学装置および電子機器 | |
| JP5364227B2 (ja) | 読み取り機能付き表示装置及びそれを用いた電子機器 | |
| JP4930704B2 (ja) | 有機エレクトロルミネッセンス装置及び電子機器 | |
| US6396470B1 (en) | Liquid crystal display apparatus | |
| JPH1124604A (ja) | 表示装置 | |
| KR20090098679A (ko) | 박막 트랜지스터 및 표시 장치 | |
| JP2005031645A (ja) | 表示装置及びその作製方法 | |
| CN111341925A (zh) | 有机发光显示装置 | |
| JP4556566B2 (ja) | 電気光学装置および電子機器 | |
| US11616116B2 (en) | Display device including dummy lines overlapping connection lines | |
| JP2009163272A (ja) | 発光装置及び電子機器 | |
| US20240147785A1 (en) | Display Substrate and Preparation Method Therefor, and Display Apparatus | |
| JP5761313B2 (ja) | 電気光学装置及び電子機器 | |
| JP2008281668A (ja) | カラーフィルタ付きマイクロレンズ基板、電気光学装置、電子機器、およびカラーフィルタ付きマイクロレンズ基板の製造方法 | |
| JP3873965B2 (ja) | 表示装置及びアクテブマトリクス基板 | |
| JP4572510B2 (ja) | エレクトロルミネッセンス表示装置及び電子機器 | |
| JP2009175483A (ja) | 半導体装置の製造方法、半導体装置および電気光学装置 | |
| JP3944653B2 (ja) | 電気光学装置及び電子機器 | |
| JP3944652B2 (ja) | 電気光学装置及び電子機器 | |
| US20240265881A1 (en) | Display Device Having Mux Part and Method of Driving the Same | |
| US20240292671A1 (en) | Display device | |
| JP2005316469A6 (ja) | 電気光学装置及び電子機器 | |
| US20240324373A1 (en) | Display Substrate and Display Apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4096585 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| EXPY | Cancellation because of completion of term | ||
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |