JPH05142575A - 画素駆動用素子の製造方法 - Google Patents
画素駆動用素子の製造方法Info
- Publication number
- JPH05142575A JPH05142575A JP33404691A JP33404691A JPH05142575A JP H05142575 A JPH05142575 A JP H05142575A JP 33404691 A JP33404691 A JP 33404691A JP 33404691 A JP33404691 A JP 33404691A JP H05142575 A JPH05142575 A JP H05142575A
- Authority
- JP
- Japan
- Prior art keywords
- light shielding
- photomask
- tfts
- tft
- shielding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】アクティブマトリクス液晶表示装置等で使用さ
れる画素駆動用素子の製造において、フォトマスクの枚
数は２枚で、薄膜トランジスタ（ＴＦＴ）の下部に表示
用の光の遮光膜を形成し、かつ、補助容量の形成も可能
な画素駆動用素子の製造方法を提供する。 【構成】ガラス基板10上に、第１フォトマスクを使用し
て、ＴＦＴのチャネル部分にＣｒの遮光膜20を形成した
後、絶縁膜（ＳｉＮ）21を全面に形成する。絶縁膜21上
に、ＩＴＯ22とｎ+ ａ−Ｓｉ23を成長させ、ネガレジス
ト24を塗布し、裏面から紫外線を照射する。遮光膜20を
マスクとして使用して、ＴＦＴのチャネル部の穴開けを
する。その後、ＴＦＴのチャネルとなるａ−Ｓｉ：Ｈ2
5、絶縁膜（ＳｉＮ）26、ＴＦＴのゲートのアルミニウ
ム27を順に積層し、第２フォトマスクを使用して、ＴＦ
Ｔ部分Ｔと補助容量部分Ｃを形成する。
れる画素駆動用素子の製造において、フォトマスクの枚
数は２枚で、薄膜トランジスタ（ＴＦＴ）の下部に表示
用の光の遮光膜を形成し、かつ、補助容量の形成も可能
な画素駆動用素子の製造方法を提供する。 【構成】ガラス基板10上に、第１フォトマスクを使用し
て、ＴＦＴのチャネル部分にＣｒの遮光膜20を形成した
後、絶縁膜（ＳｉＮ）21を全面に形成する。絶縁膜21上
に、ＩＴＯ22とｎ+ ａ−Ｓｉ23を成長させ、ネガレジス
ト24を塗布し、裏面から紫外線を照射する。遮光膜20を
マスクとして使用して、ＴＦＴのチャネル部の穴開けを
する。その後、ＴＦＴのチャネルとなるａ−Ｓｉ：Ｈ2
5、絶縁膜（ＳｉＮ）26、ＴＦＴのゲートのアルミニウ
ム27を順に積層し、第２フォトマスクを使用して、ＴＦ
Ｔ部分Ｔと補助容量部分Ｃを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置の画素駆
動用素子の製造方法に関し、特に正スタガ型の薄膜トラ
ンジスタの遮光膜及び補助容量に関するものである。
動用素子の製造方法に関し、特に正スタガ型の薄膜トラ
ンジスタの遮光膜及び補助容量に関するものである。
【０００２】
【従来の技術】液晶表示装置の画素駆動用素子として
は、薄膜トランジスタ（以下「ＴＦＴ」と云う）をアレ
ー状に構成して用いることが多い。このＴＦＴは製造工
程が複雑である上に、ＬＳＩ等と同様に高価な製造装置
を必要とするため、製造コストが高くなる。また、工程
が複雑で、即ち工程数が多いことが歩留まりの低下につ
ながり、これが高コストに拍車をかける結果となってい
る。そこで、工程の簡略化として最も効果の高いフォト
マスクの削減が、種々試みられている。ＴＦＴアレーを
作成するのに使用されるフォトマスクの枚数は、現状の
実用化レベルでは、通常６〜８枚とされている。しか
し、研究レベルではあるが、２〜３枚構成によるＴＦＴ
が報告されている。図５に、フォトマスク２枚で作成さ
れた正スタガ型のＴＦＴを示す。図示のように、ガラス
基板10上に、ＩＴＯ（Indium Tin Oxide）11、燐等をド
ープしたアモルファス・シリコン（ｎ+ ａ−Ｓｉ）12、
水素化アモルファス・シリコン（ａ−Ｓｉ：Ｈ）13、絶
縁膜（ＳｉＮ）14、アルミニウム15を、フォトマスク２
枚を用いて、順に形成し、正スタガ型のＴＦＴを形成し
ている。
は、薄膜トランジスタ（以下「ＴＦＴ」と云う）をアレ
ー状に構成して用いることが多い。このＴＦＴは製造工
程が複雑である上に、ＬＳＩ等と同様に高価な製造装置
を必要とするため、製造コストが高くなる。また、工程
が複雑で、即ち工程数が多いことが歩留まりの低下につ
ながり、これが高コストに拍車をかける結果となってい
る。そこで、工程の簡略化として最も効果の高いフォト
マスクの削減が、種々試みられている。ＴＦＴアレーを
作成するのに使用されるフォトマスクの枚数は、現状の
実用化レベルでは、通常６〜８枚とされている。しか
し、研究レベルではあるが、２〜３枚構成によるＴＦＴ
が報告されている。図５に、フォトマスク２枚で作成さ
れた正スタガ型のＴＦＴを示す。図示のように、ガラス
基板10上に、ＩＴＯ（Indium Tin Oxide）11、燐等をド
ープしたアモルファス・シリコン（ｎ+ ａ−Ｓｉ）12、
水素化アモルファス・シリコン（ａ−Ｓｉ：Ｈ）13、絶
縁膜（ＳｉＮ）14、アルミニウム15を、フォトマスク２
枚を用いて、順に形成し、正スタガ型のＴＦＴを形成し
ている。
【０００３】
【発明が解決しようとする課題】しかしながら、図５に
示すような構造では、遮光膜がないため、表示のための
光がガラス基板10を通してＴＦＴのチャネル部に照射さ
れてしまう。チャネル部のａ−Ｓｉ：Ｈ13は光導電性が
高いため、ＴＦＴとしてはＯＦＦ電流が大きくなってし
まい、素子として特性が劣化するという欠点があった。
これを防ぐために遮光膜を形成するには、フォトマスク
がもう１枚必要となってしまうと考えられていた。これ
に対し、ａ−Ｓｉ：Ｈ13を薄くすることによって、光導
電性を下げるようにするという試みがなされているが、
薄膜の制御性や段差部での特性劣化等の理由で実用的で
ない。さらに、液晶表示装置の駆動においては、画像信
号の電圧を保持するための補助容量が必要となるが、当
然ＴＦＴとは構造が異なり、また、これには遮光膜は不
要であるので、補助容量も同時に形成するのは難しかっ
た。本発明は、このような問題を解決し、フォトマスク
は２枚のままで、ＴＦＴ部に遮光膜を形成することがで
き、かつ、補助容量も形成可能な画素駆動用素子の製造
方法を提供することを目的とする。
示すような構造では、遮光膜がないため、表示のための
光がガラス基板10を通してＴＦＴのチャネル部に照射さ
れてしまう。チャネル部のａ−Ｓｉ：Ｈ13は光導電性が
高いため、ＴＦＴとしてはＯＦＦ電流が大きくなってし
まい、素子として特性が劣化するという欠点があった。
これを防ぐために遮光膜を形成するには、フォトマスク
がもう１枚必要となってしまうと考えられていた。これ
に対し、ａ−Ｓｉ：Ｈ13を薄くすることによって、光導
電性を下げるようにするという試みがなされているが、
薄膜の制御性や段差部での特性劣化等の理由で実用的で
ない。さらに、液晶表示装置の駆動においては、画像信
号の電圧を保持するための補助容量が必要となるが、当
然ＴＦＴとは構造が異なり、また、これには遮光膜は不
要であるので、補助容量も同時に形成するのは難しかっ
た。本発明は、このような問題を解決し、フォトマスク
は２枚のままで、ＴＦＴ部に遮光膜を形成することがで
き、かつ、補助容量も形成可能な画素駆動用素子の製造
方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明の画素駆動用素子の製造方法は、ＴＦＴ部の
遮光膜については、アクティブマトリクス液晶表示装置
等の画素駆動用素子の製造方法において、正スタガ型の
ＴＦＴを形成する工程において、透明な基板上に第１フ
ォトマスクを用いて遮光膜を形成後、前記遮光膜のパタ
ーンをマスクとして前記基板の裏面方向から裏面露光を
施すことによって、前記基板の表側に施された層に前記
ＴＦＴのチャネル部の穴開けを行なうようにしている。
また、補助容量については、アクティブマトリクス液晶
表示装置等の画素駆動用素子の製造方法において、正ス
タガ型のＴＦＴを形成する工程において、透明な基板上
に第１フォトマスクを用いて遮光膜を形成後、前記遮光
膜のパターンをマスクとして前記基板の裏面方向から裏
面露光を施すことによって、前記基板の表側に施された
層に前記ＴＦＴのチャネル部の穴開けを行ない、その
後、前記穴開けがなされた層上に半導体層を設け、さら
にその上に絶縁膜を介して導電膜を施し、第２フォトマ
スクを用いて前記ＴＦＴ部分と所定の部分を除去工程に
よって分離し、前記所定の部分を補助容量とするように
している。
め、本発明の画素駆動用素子の製造方法は、ＴＦＴ部の
遮光膜については、アクティブマトリクス液晶表示装置
等の画素駆動用素子の製造方法において、正スタガ型の
ＴＦＴを形成する工程において、透明な基板上に第１フ
ォトマスクを用いて遮光膜を形成後、前記遮光膜のパタ
ーンをマスクとして前記基板の裏面方向から裏面露光を
施すことによって、前記基板の表側に施された層に前記
ＴＦＴのチャネル部の穴開けを行なうようにしている。
また、補助容量については、アクティブマトリクス液晶
表示装置等の画素駆動用素子の製造方法において、正ス
タガ型のＴＦＴを形成する工程において、透明な基板上
に第１フォトマスクを用いて遮光膜を形成後、前記遮光
膜のパターンをマスクとして前記基板の裏面方向から裏
面露光を施すことによって、前記基板の表側に施された
層に前記ＴＦＴのチャネル部の穴開けを行ない、その
後、前記穴開けがなされた層上に半導体層を設け、さら
にその上に絶縁膜を介して導電膜を施し、第２フォトマ
スクを用いて前記ＴＦＴ部分と所定の部分を除去工程に
よって分離し、前記所定の部分を補助容量とするように
している。
【０００５】
【作用】このようにすると、フォトマスクの枚数を増や
すことなく、遮光膜を形成できる。従って、素子の特性
が劣化することがなく、表示品質の向上が図れるととも
に、製造コストは低減でき歩留まりも向上する。また、
ＴＦＴのチャネル部の穴開けのための裏面露光は、形成
した遮光膜をマスクとして用いることができるため、セ
ルフアライメントで行なえ、パターンとしての品質もよ
くなる。さらに、補助容量も同時に低コストで形成で
き、有効である。
すことなく、遮光膜を形成できる。従って、素子の特性
が劣化することがなく、表示品質の向上が図れるととも
に、製造コストは低減でき歩留まりも向上する。また、
ＴＦＴのチャネル部の穴開けのための裏面露光は、形成
した遮光膜をマスクとして用いることができるため、セ
ルフアライメントで行なえ、パターンとしての品質もよ
くなる。さらに、補助容量も同時に低コストで形成で
き、有効である。
【０００６】
【実施例】以下、本発明の実施例を図面を参照しつつ、
説明する。図２に、本発明の製造方法を用いて、画素駆
動用素子を形成する工程を示す。工程は、（ａ）から
（ｆ）へと進行する。まず、（ａ）では、ガラス基板10
上に、Ｃｒ層20’を蒸着する。（ｂ）では、第１フォト
マスク（不図示）を使用して、ＴＦＴのチャネル部分の
みに、Ｃｒを残すように遮光膜20を形成した後、絶縁膜
（ＳｉＮ）21を全面に形成する。第１フォトマスクによ
る露光工程では、フォトマスクのパターンによってポジ
レジストでもネガレジストでも構わない。（ｃ）では、
絶縁膜21上に、ＩＴＯ22を成長させ、ＩＴＯ22とその上
に形成されるａ−Ｓｉの接続を円滑に行なわせるための
ｎ+ ａ−Ｓｉ23を成長させ、ネガレジスト24を塗布し、
裏面から紫外線を照射する。ここでは、遮光膜20をマス
クとするため、ネガレジストでなければならない。
（ｄ）で、工程（ｃ）で露光されることによって、遮光
膜20以外の部分が固まったネガレジスト24の固まってい
ない部分、即ち遮光膜20の上部のＴＦＴのチャネル部を
エッチングし、同様にｎ+ ａ−Ｓｉ23及びＩＴＯ22もエ
ッチングして除去する。（ｅ）では、（ｄ）で固まった
ネガレジスト24を除去後、ＴＦＴのチャネルとなるａ−
Ｓｉ：Ｈ25、絶縁のための絶縁膜（ＳｉＮ）26、ＴＦＴ
のゲートのアルミニウム27を順に積層する。（ｆ）で、
第２フォトマスク（不図示）を使用して、ＴＦＴ部分Ｔ
と補助容量部分Ｃ以外の部分を除去する。この工程にお
いても、レジストはポジでもネガでも構わない。
説明する。図２に、本発明の製造方法を用いて、画素駆
動用素子を形成する工程を示す。工程は、（ａ）から
（ｆ）へと進行する。まず、（ａ）では、ガラス基板10
上に、Ｃｒ層20’を蒸着する。（ｂ）では、第１フォト
マスク（不図示）を使用して、ＴＦＴのチャネル部分の
みに、Ｃｒを残すように遮光膜20を形成した後、絶縁膜
（ＳｉＮ）21を全面に形成する。第１フォトマスクによ
る露光工程では、フォトマスクのパターンによってポジ
レジストでもネガレジストでも構わない。（ｃ）では、
絶縁膜21上に、ＩＴＯ22を成長させ、ＩＴＯ22とその上
に形成されるａ−Ｓｉの接続を円滑に行なわせるための
ｎ+ ａ−Ｓｉ23を成長させ、ネガレジスト24を塗布し、
裏面から紫外線を照射する。ここでは、遮光膜20をマス
クとするため、ネガレジストでなければならない。
（ｄ）で、工程（ｃ）で露光されることによって、遮光
膜20以外の部分が固まったネガレジスト24の固まってい
ない部分、即ち遮光膜20の上部のＴＦＴのチャネル部を
エッチングし、同様にｎ+ ａ−Ｓｉ23及びＩＴＯ22もエ
ッチングして除去する。（ｅ）では、（ｄ）で固まった
ネガレジスト24を除去後、ＴＦＴのチャネルとなるａ−
Ｓｉ：Ｈ25、絶縁のための絶縁膜（ＳｉＮ）26、ＴＦＴ
のゲートのアルミニウム27を順に積層する。（ｆ）で、
第２フォトマスク（不図示）を使用して、ＴＦＴ部分Ｔ
と補助容量部分Ｃ以外の部分を除去する。この工程にお
いても、レジストはポジでもネガでも構わない。
【０００７】図２に示したような工程で作成された画素
駆動用素子の断面図を図１に、パターンの平面図を図３
に、回路図を図４に示す。これらは、いずれもアレー状
に形成されるうちの１つについて示したものである。図
１は、図３のA-A'断面図の一部である。これは、図２の
（ｆ）と同様であるので、説明は省略する。図３におい
て、斜線がアルミニウムパターン27、それ以外がＩＴＯ
パターン22であり、このＩＴＯはＴＦＴのソースとドレ
インの区別のため、ソース側に点を入れている。Ｓ、
Ｇ、Ｄがそれぞれ、ＴＦＴのソース、ゲート及びドレイ
ンであり、上述のように、ゲートＧはアルミニウム、ソ
ースＳ及びドレインＤはＩＴＯで形成されている。ＴＦ
ＴのゲートＧのソースＳ並びにドレインＤのパターンと
重なっていない部分にＣｒの遮光膜20が形成されてい
る。補助容量Ｃは、ＴＦＴのドレインＤ側のＩＴＯパタ
ーンとアルミニウムパターンの重なった部分であり、こ
れにより、ＴＦＴのドレインＤの電圧が保持できるの
で、良好な表示が行なえる。図４の回路図で、ＴＦＴの
ソースＳに画像信号が入力され、ゲートＧに走査信号が
入力される。ゲートＧのＯＮ時にドレインＤ側に送られ
た画像信号によって画素電極30が表示（あるいは不表
示）を行ない、その電圧が補助容量Ｃに保持される。Ｃ
ＯＭはコモン配線である。
駆動用素子の断面図を図１に、パターンの平面図を図３
に、回路図を図４に示す。これらは、いずれもアレー状
に形成されるうちの１つについて示したものである。図
１は、図３のA-A'断面図の一部である。これは、図２の
（ｆ）と同様であるので、説明は省略する。図３におい
て、斜線がアルミニウムパターン27、それ以外がＩＴＯ
パターン22であり、このＩＴＯはＴＦＴのソースとドレ
インの区別のため、ソース側に点を入れている。Ｓ、
Ｇ、Ｄがそれぞれ、ＴＦＴのソース、ゲート及びドレイ
ンであり、上述のように、ゲートＧはアルミニウム、ソ
ースＳ及びドレインＤはＩＴＯで形成されている。ＴＦ
ＴのゲートＧのソースＳ並びにドレインＤのパターンと
重なっていない部分にＣｒの遮光膜20が形成されてい
る。補助容量Ｃは、ＴＦＴのドレインＤ側のＩＴＯパタ
ーンとアルミニウムパターンの重なった部分であり、こ
れにより、ＴＦＴのドレインＤの電圧が保持できるの
で、良好な表示が行なえる。図４の回路図で、ＴＦＴの
ソースＳに画像信号が入力され、ゲートＧに走査信号が
入力される。ゲートＧのＯＮ時にドレインＤ側に送られ
た画像信号によって画素電極30が表示（あるいは不表
示）を行ない、その電圧が補助容量Ｃに保持される。Ｃ
ＯＭはコモン配線である。
【０００８】
【発明の効果】以上説明したように、本発明によれば、
フォトマスクは２枚のままで、ＴＦＴの遮光膜の形成が
可能になるので、表示用の光のためにＴＦＴの素子とし
ての特性が劣化するようなことがない。また、補助容量
の形成も同時に行なえる。従って、フォトマスクが最少
枚数で製造コストが低減でき、かつ、表示品質の向上が
図れる。さらに、遮光膜のパターンをマスクとして使用
していることにより、セルフアライメントのパターン形
成が可能で、パターンとしての品質もよい。これは、今
後、大画面表示のための大型基板への展開を図る場合に
も、マスク合わせが不要であることから有効である。
フォトマスクは２枚のままで、ＴＦＴの遮光膜の形成が
可能になるので、表示用の光のためにＴＦＴの素子とし
ての特性が劣化するようなことがない。また、補助容量
の形成も同時に行なえる。従って、フォトマスクが最少
枚数で製造コストが低減でき、かつ、表示品質の向上が
図れる。さらに、遮光膜のパターンをマスクとして使用
していることにより、セルフアライメントのパターン形
成が可能で、パターンとしての品質もよい。これは、今
後、大画面表示のための大型基板への展開を図る場合に
も、マスク合わせが不要であることから有効である。
【図１】 本発明を実施した画素駆動用素子の断面図。
【図２】 画素駆動用素子の作成工程を示す図。
【図３】 画素駆動用素子のパターンの平面図。
【図４】 画素駆動用素子の回路図。
【図５】 従来の画素駆動用素子の断面図。
10 ガラス基板 11 ＩＴＯ 12 ｎ+ ａ−Ｓｉ 13 ａ−Ｓｉ：Ｈ 14 絶縁膜（ＳｉＮ） 15 アルミニウム 20 遮光膜（Ｃｒ膜） 21 絶縁膜（ＳｉＮ） 22 ＩＴＯ 23 ｎ+ ａ−Ｓｉ 24 ネガレジスト 25 ａ−Ｓｉ：Ｈ 26 絶縁膜（ＳｉＮ） 27 アルミニウム 30 画素電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西 孝 京都市右京区西院溝崎町21番地 ローム株 式会社内
Claims (2)
- 【請求項１】 アクティブマトリクス液晶表示装置等の
画素駆動用素子の製造方法であって、 正スタガ型の薄膜トランジスタを形成する工程におい
て、透明な基板上に第１フォトマスクを用いて遮光膜を
形成後、前記遮光膜のパターンをマスクとして前記基板
の裏面方向から裏面露光を施すことによって、前記基板
の表側に施された層に前記薄膜トランジスタのチャネル
部の穴開けを行なうことを特徴とする画素駆動用素子の
製造方法。 - 【請求項２】 アクティブマトリクス液晶表示装置等の
画素駆動用素子の製造方法であって、 正スタガ型の薄膜トランジスタを形成する工程におい
て、透明な基板上に第１フォトマスクを用いて遮光膜を
形成後、前記遮光膜のパターンをマスクとして前記基板
の裏面方向から裏面露光を施すことによって、前記基板
の表側に施された層に前記薄膜トランジスタのチャネル
部の穴開けを行ない、その後、前記穴開けがなされた層
上に半導体層を設け、さらにその上に絶縁膜を介して導
電膜を施し、第２フォトマスクを用いて前記薄膜トラン
ジスタ部分と所定の部分を除去工程によって分離し、前
記所定の部分を補助容量とすることを特徴とする画素駆
動用素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33404691A JPH05142575A (ja) | 1991-11-22 | 1991-11-22 | 画素駆動用素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33404691A JPH05142575A (ja) | 1991-11-22 | 1991-11-22 | 画素駆動用素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05142575A true JPH05142575A (ja) | 1993-06-11 |
Family
ID=18272908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33404691A Pending JPH05142575A (ja) | 1991-11-22 | 1991-11-22 | 画素駆動用素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05142575A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001109019A (ja) * | 1999-05-13 | 2001-04-20 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法 |
| JP2002352955A (ja) * | 2001-03-19 | 2002-12-06 | Seiko Epson Corp | 表示装置の製造方法及び表示装置並びに電子機器 |
| US8866142B2 (en) | 2011-02-09 | 2014-10-21 | Samsung Display Co., Ltd. | Display device and manufacturing method thereof |
-
1991
- 1991-11-22 JP JP33404691A patent/JPH05142575A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001109019A (ja) * | 1999-05-13 | 2001-04-20 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法 |
| JP2002352955A (ja) * | 2001-03-19 | 2002-12-06 | Seiko Epson Corp | 表示装置の製造方法及び表示装置並びに電子機器 |
| US8866142B2 (en) | 2011-02-09 | 2014-10-21 | Samsung Display Co., Ltd. | Display device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3625598B2 (ja) | 液晶表示装置の製造方法 | |
| US7517620B2 (en) | Method for fabricating array substrate having color filter on thin film transistor structure for liquid crystal display device | |
| US7537972B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8093110B2 (en) | Method for manufacturing thin film transistor | |
| JPH1020298A (ja) | 液晶表示装置 | |
| JP4818718B2 (ja) | 液晶表示装置の製造方法 | |
| US6326129B1 (en) | Process for manufacturing an active element array substrate | |
| KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| US6495386B2 (en) | Method of manufacturing an active matrix device | |
| TW569439B (en) | Method of manufacturing a plate comprising array of thin film transistor, the plate and an active matrix liquid crystal display comprising the plate | |
| JPH06337436A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| KR20060044987A (ko) | 액정 디스플레이 패널 및 그 제조 방법 | |
| JP2004157543A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| KR100237673B1 (ko) | 액정 표시 장치 및 제조 방법 | |
| US7795057B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US20020140877A1 (en) | Thin film transistor for liquid crystal display and method of forming the same | |
| KR100475111B1 (ko) | 액정표시장치의 제조방법 | |
| JPH06258668A (ja) | マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置 | |
| JPH05142575A (ja) | 画素駆動用素子の製造方法 | |
| JP2004518173A (ja) | アクティブマトリクス液晶ディスプレイのようなピクセル化されたデバイスおよびその製作方法 | |
| JPH06317809A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| KR100764273B1 (ko) | 박막트랜지스터 제조방법 | |
| US20050140838A1 (en) | Array substrate for transflective liquid crystal display device and method for manufacturing the same | |
| US7932979B2 (en) | Method for fabricating a liquid crystal display device wherein the storage electrode is simultaneously formed with the active pattern | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 |