JPH06317809A

JPH06317809A - 薄膜トランジスタマトリクスの製造方法

Info

Publication number: JPH06317809A
Application number: JP10636093A
Authority: JP
Inventors: Teruhiko Ichimura; 照彦市村; Yasuhiro Nasu; 安宏那須
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-05-07
Filing date: 1993-05-07
Publication date: 1994-11-15

Abstract

(57)【要約】【目的】液晶表示装置等に用いる薄膜トランジスタマ
トリクスの製造方法に関し、ストレージ容量用電極、ゲ
ート電極、ゲートバスライン等を多層膜をパターニング
して形成する際に、同じフォトレジストを複数回異なる
形状に露光、現像し、各段階のフォトレジストをエッチ
ングマスクとして用いることによって、フォトレジスト
形成工数を節減し、位置ずれを少なくする。【構成】ガラス基板１の上にＩＴＯ膜２とＣｒ膜３を
積層し、その上にフォトレジスト膜を形成し、このフォ
トレジスト膜を露光、現像して第１の形状にパターニン
グし、これをマスクにして積層体をエッチングし、次
に、同じフォトレジスト膜を再度露光、現像して第２の
形状にパターニングし、これをマスクにして積層体の上
層であるＣｒ膜３をエッチングして、積層体からなるゲ
ート電極、ゲートバスラインと、ＩＴＯ膜２からなるス
トレージ容量用電極を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ラップトップパソコ
ン、ワードプロセッサや壁掛けＴＶの表示装置として用
いられる薄膜トランジスタ（ＴＦＴ）マトリクス型カラ
ー液晶表示パネル等のアクティブマトリクス駆動方式の
薄膜トランジスタマトリクスの製造方法に関する。

【０００２】このアクティブマトリクス駆動方式の薄膜
トランジスタ（ＴＦＴ）マトリクス型カラー液晶表示パ
ネルは、表示品質が優れており、陰極線管（ＣＲＴ）表
示装置の代替品として期待されているが、画素を形成す
る液晶セルを駆動する配線の断線や短絡、あるいは、薄
膜トランジスタ（ＴＦＴ）の特性のばらつき等によって
表示品質が劣化する可能性があり、製造工程の歩留りが
産業上重要な問題となっている。

【０００３】

【従来の技術】アクティブマトリクス駆動方式の薄膜ト
ランジスタ（ＴＦＴ）マトリクス型カラー液晶パネルに
おいては、ドット表示を行う個々の画素に対応してマト
リクス状に薄膜トランジスタ（ＴＦＴ）を配設し、か
つ、この画素電極にストレージ容量を設けることによっ
て、各画素にメモリ機能をもたせ、高コントラスの多ラ
イン表示を可能にしている。

【０００４】このような液晶表示パネルは、例えば、Ｘ
Ｙ方向に交差してマトリクス状に配設された多数のゲー
トバスラインとドレインバスラインに駆動電圧を印加し
て、該各バスラインの交差部に配設された薄膜トランジ
スタを選択的に駆動することによって、対応する所望の
画素をドット表示するように構成されている。

【０００５】図９は、従来の薄膜トランジスタ液晶表示
パネルの説明図であり、（Ａ）は平面を、（Ｂ）は
（Ａ）のＸ−Ｘ’上の断面、（Ｃ）は（Ａ）のＹ−Ｙ’
上の断面を示している。

【０００６】この図において、４１は基板、４２はゲー
トバスライン、４２₁はゲート電極、４３はゲート絶縁
膜、４４はａ−Ｓｉ層、４５はチャネル保護膜、４５₁
は薄膜トランジスタ、４６₁はドレインコンタクト層、
４６₂はソースコンタクト層、４７はドレインバスライ
ン、４７₁はドレイン電極、４７₂はソース電極、４８
はストレージ容量電極、４８₁はストレージ容量、４９
は画素、４９₁は透明画素電極である。

【０００７】従来の薄膜トランジスタ液晶表示パネルに
おいては、図９（Ａ）に示されているように、例えば透
明絶縁性のガラスからなる基板４１の上に、Ｔｉ等の金
属薄膜からなる多数のゲートバスライン４２とＴｉ等の
金属薄膜からなるドレインバスライン４７がＳｉ₃Ｎ₄
等からなるゲート絶縁膜４３を介して例えばＸＹ方向に
交差して配設され、このゲートバスライン４２とドレイ
ンバスライン４７の交差部に、ドレイン電極４７₁、ソ
ース電極４７₂、チャネル保護膜４５、ゲート絶縁膜４
３、ゲート電極４２₁からなる薄膜トランジスタ（ＴＦ
Ｔ）４５₁がマトリクス状に配設されている。

【０００８】そして、ソース電極４７₂には画素４９を
形成する液晶セルの一方のインジウム錫酸化物（ＩＴ
Ｏ）等の透明画素電極４９₁が接続されている。

【０００９】また、ゲートバスライン４２と透明画素電
極４９₁との間の容量（Ｃ_gs）による表示不良を低減す
るため、透明画素電極４９₁の電極の下にゲート絶縁膜
４３を介してストレージ容量電極４８を設け、このスト
レージ容量電極４８とゲート絶縁膜４３を介して形成さ
れた透明画素電極４８の間で、ストレージ容量（Ｃ_s）
４８₁を形成することによりＣ_gsを低減している。

【００１０】この場合、ストレージ容量電極４８を１本
隣（図９（Ａ）では一段下）のゲートバスライン４２と
兼用することができる。

【００１１】図９（Ｂ）には、図９（Ａ）のＸ−Ｘ’上
の断面が示され、例えば透明絶縁性のガラスからなる基
板４１の上に、Ｔｉ等の金属薄膜からなるゲート電極４
２₁が形成され、その上にＳｉ₃Ｎ₄等からなるゲート
絶縁膜４３が形成され、その上に活性層となるａ−Ｓｉ
層４４が形成され、その上にｎ⁺Ｓｉ層からなるドレイ
ンコンタクト層４６₁とソースコンタクト層４６₂が形
成され、その上にＴｉ等の金属薄膜からなるドレイン電
極４７₁、ソース電極４７₂が形成され、ソース電極４
７₂には画素４９の一方の電極となるインジウム錫酸化
物（ＩＴＯ）等の透明電極４９₁が形成されている。

【００１２】また、図９（Ｃ）は、図９（Ａ）のＹ−
Ｙ’上の断面が示され、前記の基板４１の上に、Ｔｉ等
の金属薄膜からなるストレージ容量電極４８が形成さ
れ、このストレージ容量電極４８にゲートバスライン４
２が接続され、その上にＳｉ₃Ｎ ₄等からなるゲート絶
縁膜４３が形成され、その上に画素４９を形成するイン
ジウム錫酸化物（ＩＴＯ）等の透明画素電極４９₁が形
成され、誘電体であるゲート絶縁膜４３を挟む透明画素
電極４９₁とストレージ容量電極４８の間にストレージ
容量（Ｃ_s）４８₁が形成されている。

【００１３】

【発明が解決しようとする課題】前述の従来の薄膜トラ
ンジスタ液晶表示パネルにおいては、図９（Ａ）に示さ
れているように、隣のゲートバスライン４２と自身の画
素を形成する透明画素電極４９₁との間にゲート絶縁膜
４３を挟んでストレージ容量（Ｃ_s）４８₁を設ける、
いわゆる、Ｃ_s ｏｎＧａｔｅ方式を採用する場合
は、ゲートバスライン４２の幅を拡げ、ストレージ容量
（Ｃ_s）４８₁を形成する電極の面積を大きくしてその
容量を大きくすることが考えられるが、これでは液晶表
示セルの開口率が低下するという問題がある。

【００１４】このように、不透明なストレージ容量電極
４８によって液晶表示セルの開口率が減少するのを防ぐ
ために、ストレージ容量電極４８を透明導電膜によって
形成することが試みられている。

【００１５】しかし、この場合、まず透明絶縁性のガラ
ス等の基板の上に透明導電膜によりストレージ容量電極
４８用の島状パターンを形成し、次にＴｉ等の金属薄膜
によってゲートバスライン４２とゲート電極４２₁を形
成するため、製造工程で用いるマスクが１枚増加すると
いう問題がある。

【００１６】また、パターニングの際、ステッパー等の
精密な露光装置を用いて透明導電膜からなるストレージ
容量電極４８とゲートバスライン４２を位置合わせする
としても、２μｍ程度以上の位置ずれが生じ、このため
透明導電膜からなるストレージ容量電極４８と透明画素
電極４９₁の位置が基板面内でずれるため、ストレージ
容量が不均一になり、表示むらを生じて、表示品質を劣
化するという問題を生じる。

【００１７】本発明は、フォトリソグラフィー技術に必
要なフォトレジスト膜を形成する回数を少なくし、スト
レージ容量電極とゲートバスラインの位置ずれがない、
薄膜トランジスタ（ＴＦＴ）マトリクス型カラー液晶表
示パネル等の薄膜トランジスタマトリクスの製造方法を
提供することを目的とする。

【００１８】

【課題を解決するための手段】この発明にかかる、絶縁
基板上に、少なくともマトリクス状に配置された複数の
ドレインバスラインと複数のゲートバスラインと、該ド
レインバスラインとゲートバスラインの交差点に設けら
れた薄膜トランジスタと、該薄膜トランジスタのソース
電極に接続された画素電極と、該画素電極との間に形成
されたストレージ容量を有する薄膜トランジスタマトリ
クスの製造方法においては、該絶縁基板上に透明導電膜
と不透明導電膜をこの順序で積層する工程と、該透明導
電膜と不透明導電膜の積層体の上にフォトレジスト膜を
形成する工程と、該フォトレジスト膜を露光、現像する
ことによって第１の形状にパターニングする工程と、該
パターニングされたフォトレジスト膜をマスクにして該
透明導電膜と不透明導電膜の積層体をエッチング除去す
る工程と、該フォトレジスト膜を再度露光、現像するこ
とによって第２の形状にパターニングする工程と、該パ
ターニングされたフォトレジスト膜をマスクにして該不
透明導電膜をエッチング除去する工程を採用した。

【００１９】また、該絶縁基板上に透明導電膜と不透明
導電膜をこの順序で積層する工程と、該透明導電膜と不
透明導電膜の積層体の上にフォトレジスト膜を形成する
工程と、該フォトレジスト膜を露光、現像することによ
ってゲートバスラインとゲート電極とストレージ容量用
電極に相当する形状にパターニングする工程と、該パタ
ーニングされたフォトレジスト膜をマスクにして該透明
導電膜と不透明導電膜の積層体をエッチング除去する工
程と、該フォトレジスト膜を再度露光、現像することに
よってゲートバスラインとゲート電極に相当する形状に
パターニングする工程と、該パターニングされたフォト
レジスト膜をマスクにして該不透明導電膜をエッチング
除去して該透明導電膜からなるストレージ容量用電極を
形成する工程を採用した。

【００２０】この場合、ゲートバスラインとゲート電極
の形状を有する透明導電膜の上に、不透明導電膜からな
るゲートバスラインとゲート電極を間隔を開けて形成す
る工程と、該不透明導電膜からなるゲートバスラインと
ゲート電極をマスクにして、その上に形成したフォトレ
ジスト膜を露光する工程を含むことを特徴とする請求項
２に記載された薄膜トランジスタマトリクスの製造方
法。

【００２１】そしてまた、該絶縁基板上に透明導電膜と
不透明導電膜をこの順序で積層する工程と、該透明導電
膜と不透明導電膜の積層体の上にフォトレジスト膜を形
成する工程と、該フォトレジスト膜を露光、現像するこ
とによってストレージ容量用電極とストレージ容量バス
ラインに相当する形状にパターニングする工程と、該パ
ターニングされたフォトレジスト膜をマスクにして該透
明導電膜と不透明導電膜の積層体をエッチング除去する
工程と、該フォトレジスト膜を再度露光、現像すること
によってストレージ容量バスラインに相当する形状にパ
ターニングする工程と、該パターニングされたフォトレ
ジスト膜をマスクにして該不透明導電膜をエッチング除
去して該透明導電膜からなるストレージ容量用電極を形
成する工程を採用した。

【００２２】これらの場合、フォトレジスト膜として、
ベーキングによってポジ型とネガ型の間で変質するイメ
ージリバーサルレジストを採用することができ、この方
法を用いて、透明導電膜からなるストレージ容量用電極
の上にゲート絶縁膜を介して透明導電膜からなる画素電
極を形成することができる。

【００２３】

【作用】本発明は、積層体上に形成したフォトレジスト
膜を複数回露光、現像することによって積層体を構成す
る各層を異なる形状にパターニングすることができ、例
えば、画素電極とゲートバスライン、ストレージ容量用
のＩＴＯ電極とそのバスラインを位置ずれなく形成する
ことができる。

【００２４】また、同じフォトレジスト膜を、異なる形
状の露光マスクを用いて露光し、現像することができる
ため、フォトレジスト膜を形成する工程を節減すること
ができる。

【００２５】本発明を液晶表示装置の薄膜トランジスタ
マトリクスの製造に用いるときは、透明絶縁性基板の上
に、ＩＴＯ等の透明導電膜とＴｉ，Ｃｒ等の不透明導電
膜の積層体を形成し、この積層体の上にフォトレジスト
膜を形成し、このフォトレジスト膜を２回露光、現像す
ることによって、不透明導電膜と透明導電膜を異なる形
状にパターニングして、例えば、透明導電膜と不透明導
電膜の積層体からなるゲートバスラインと、透明導電膜
からなるストレージ容量用電極を形成することである。

【００２６】ここで、本発明に用いることができるイメ
ージリバーサルレジストの性質を説明する。

【００２７】なお、「イメージリバーサルレジスト」、
「レジスト」は、イメージリバーサルレジスト材料、レ
ジスト材料と、それを塗布したイメージリバーサルレジ
スト膜、レジスト膜を指称するものとする。

【００２８】図１０は、イメージリバーサルレジストの
説明図であり、（Ａ）〜（Ｅ）はベーキングする場合、
（ａ）〜（ｅ）はベーキングしない場合を示している。

【００２９】この図において、５１は基板、５２はポジ
型イメージリバーサルレジスト、５２₁，５２₃は露光
イメージリバーサルレジスト、５２₂は不溶性のイメー
ジリバーサルレジスト、５３は第１のフォトマスク、５
４，５６は露光光、５５は第２のフォトマスクである。

【００３０】図１０（Ａ）〜（Ｅ）によってイメージリ
バーサルレジストをベーキングする場合を説明する。第１工程（図１０（Ａ）参照）基板５１の上にポジ型イメージリバーサルレジスト５２
を塗布する。

【００３１】第２工程（図１０（Ｂ）参照）基板５１上のポジ型イメージリバーサルレジスト５２の
上に第１のフォトマスク５３を形成し、露光光５４によ
って露光する。

【００３２】第１のフォトマスク５３の開口の下には、
常用されてるポジ型フォトレジストと同様に、可溶性の
露光イメージリバーサルレジスト５２₁が形成される。

【００３３】第３工程（図１０（Ｃ）参照）しかしこの場合は、露光イメージリバーサルレジスト５
２₁を現像しないで、第１のフォトマスク５３を除去
し、１２０℃程度の温度でベーキングする。

【００３４】未露光のポジ型イメージリバーサルレジス
ト５２は、このベーキングによって格別の影響を受けな
いが、露光イメージリバーサルレジスト５２₁は不溶性
のイメージリバーサルレジスト５２₂に変質する。

【００３５】したがって、その後全面を露光して現像す
ると、画像反転（イメージリバーサル）され、露光マス
クのパターンとは逆のネガ型パターンが得られる。

【００３６】第４工程（図１０（Ｄ）参照）未露光のポジ型イメージリバーサルレジスト５２の上
に、第１のフォトマスク５３より小さい第２のフォトマ
スク５５を形成し、この第２のフォトマスク５５を通し
て露光光５６を照射して不溶性のイメージリバーサルレ
ジスト５２₂と、未露光のポジ型イメージリバーサルレ
ジスト５２の一部を露光する。

【００３７】不溶性のイメージリバーサルレジスト５２
₂はこの露光によって影響を受けないが、未露光のポジ
型イメージリバーサルレジスト５２の露光イメージリバ
ーサルレジスト５２₃はこの露光によって可溶性レジス
トに変質する。

【００３８】第５工程（図１０（Ｅ）参照）露光されて可溶性レジストに変質した未露光のポジ型イ
メージリバーサルレジスト５２を現像して除去すると、
結局、第１のフォトマスク５３の開口の形状の不溶性の
イメージリバーサルレジスト５２₂と、第２のフォトマ
スク５５の遮光部分の形状の未露光のポジ型イメージリ
バーサルレジスト５２が残る。

【００３９】図１０（ａ）〜（ｅ）によってイメージリ
バーサルレジストをベーキングしない場合を説明する。第１工程（図１０（ａ）参照）基板５１の上にポジ型イメージリバーサルレジスト５２
を塗布する。

【００４０】第２工程（図１０（ｂ）参照）基板５１上のポジ型イメージリバーサルレジスト５２の
上に第１のフォトマスク５３を形成し、露光光５４によ
って露光する。

【００４１】第１のフォトマスク５３の開口の下に、可
溶性の露光イメージリバーサルレジスト５２₁が形成さ
れる。

【００４２】第３工程（図１０（ｃ）参照）第１のフォトマスク５３を除去するが高温でのベーキン
グはしない。

【００４３】この状態で、現像して可溶性の露光イメー
ジリバーサルレジスト５２₁を除去する。

【００４４】第４工程（図１０（ｄ）参照）未露光のポジ型イメージリバーサルレジスト５２の上
に、それより小さい第２のフォトマスク５５を形成し、
この第２のフォトマスク５５を用いて露光光５６を未露
光のポジ型イメージリバーサルレジスト５２に照射す
る。

【００４５】第２のフォトマスク５５の開口を通して露
光されたポジ型イメージリバーサルレジスト５２は可溶
性の露光イメージリバーサルレジスト５２₃に変質す
る。

【００４６】第５工程（図１０（ｅ）参照）この可溶性の露光イメージリバーサルレジスト５２₃を
現像して除去すると、結局、第２のフォトマスク５６の
遮光部分の形状のポジ型イメージリバーサルレジスト５
２が残る。

【００４７】上記の図１０（Ａ）〜（Ｅ）の工程で説明
したベーキングによってポジ型とネガ型が逆転するイメ
ージリバーサルレジストを本発明に適用すると、露光マ
スクの設計の自由度が大きくなる。

【００４８】このイメージリバーサルレジストの一例と
しては、日本ヘキスト株式会社製「ＡＺ５２００」（商
品名）を挙げることができる。

【００４９】また、常用されているポジ型フォトレジス
トを用いてパターニングし、これをマスクにして下地の
材料をフッ酸を用いてエッチングする場合は、未露光で
残存しているポジ型フォトレジストを耐エッチング性を
もたせるために１２０℃程度の温度でベーキングするこ
とが必要であるが、そのように高温でベーキングすると
固くなって本発明の特徴である再露光、現像が不可能に
なる場合があり、再露光マージンが狭い。

【００５０】これに反して、現在用いることができる例
えば上記のイメージリバーサルレジストはこの程度の高
温でベーキングしても、未露光部分が固くならず、再露
光、現像が可能であるため、高温のベーキングによって
露光部分をポジネガ反転する場合も、高温のベーキング
を行わないで露光部分をポジネガ反転しない場合でも、
有効に使用することができる。

【００５１】図１は、本発明の薄膜トランジスタマトリ
クスの製造工程説明図であり、（Ａ）は平面を、（Ｂ）
は（Ａ）のＸ−Ｘ’上の断面、（Ｃ）はＹ−Ｙ’上の断
面を示している。

【００５２】この図において、１はガラス基板、２はＩ
ＴＯ膜、３はＣｒ膜、５はＳｉＮ膜、６はａ−Ｓｉ膜、
７はＳｉＮ膜、９_Sはソースコンタクト層、９_Dはドレ
インコンタクト層、１０はＣｒ膜、１０_Sはソース電
極、１０_Dはドレイン電極およびドレインバスライン、
１１はＩＴＯである。

【００５３】なお、第１実施例の符号と一致させたため
一部に欠番を生じている。

【００５４】この製造工程説明図によって本発明の薄膜
トランジスタマトリクスの製造方法の概略を説明する。

【００５５】まず、ガラス基板１の上にＩＴＯ膜２とＣ
ｒ膜３を成膜し、その上にポジ型フォトレジストを塗布
し、ゲート電極、ゲートバスライン、ストレージ容量
（Ｃｓ）の形状を有するマスクを用いて露光、現像す
る。

【００５６】この現像によってポジ型フォトレジストの
露光部は溶解するから、マスクの遮光部分の形状と同じ
形状のゲート電極、ゲートバスライン、ストレージ容量
のパターンが形成される。

【００５７】未露光のまま残っているポジ型フォトレジ
ストで覆われていない部分のＣｒ膜３とＩＴＯ膜２をエ
ッチングして除去する。

【００５８】次に、このポジ型フォトレジストのストレ
ージ容量を形成する領域を露光し、現像し、このポジ型
フォトレジストをマスクにして、露出したＣｒ膜３をエ
ッチングして除去する。

【００５９】このエッチングによって、ＩＴＯ膜２とＣ
ｒ膜３の積層体からなるゲート電極と、ＩＴＯ膜からな
るストレージ容量用電極を形成することができる。

【００６０】次に、ゲート絶縁膜となるＳｉＮ膜５、活
性層となるａ−Ｓｉ膜６、チャネル保護膜となるＳｉＮ
膜７を連続成膜し、その上にポジ型フォトレジストを塗
布した後、基板１の裏より紫外線を照射して、ゲート電
極であるＣｒ膜３をマスクにしてポジ型フォトレジスト
を露光し、また、基板の表面からポジ型フォトレジスト
の不要領域を露光して現像することによって、ポジ型フ
ォトレジストをゲート電極の上のみに形成し、このポジ
型フォトレジストで覆われていない部分のＳｉＮ膜７を
エッチングして除去し、ポジ型フォトレジストを剥離す
る。

【００６１】次に、ｎ⁺−Ｓｉ膜とＣｒ膜を引き続いて
形成し、その上にポジ型フォトレジストを塗布し、この
ポジ型フォトレジストをソース電極とドレイン電極およ
びドレインバスラインの形状にパターニングし、このポ
ジ型フォトレジストをマスクにしてＣｒ膜とｎ⁺−Ｓｉ
膜とａ−Ｓｉ膜６をエッチングして、ソースコンタクト
層９_Sとなるｎ⁺−Ｓｉ膜とソース電極１０_SとなるＣ
ｒ膜と、ドレインコンタクト層９_Dとなるｎ⁺−Ｓｉ膜
とドレイン電極およびドレインバスライン１０ _Dとなる
Ｃｒ膜を形成し、フォトレジストを剥離する。

【００６２】次に、ＩＴＯ膜１１を全面に成膜し、その
上に画素電極形成用のフォトレジストを形成し、フォト
レジストによって覆われていない部分のＩＴＯ膜１１を
エッチング除去する。

【００６３】前記の本発明の製造方法によると、従来は
別工程によって形成していたＩＴＯ膜からなるストレー
ジ容量用電極とゲート電極を、使用するマスク数は変わ
らないが同一のフォトレジストを用いて形成することが
でき、形成工程に要する時間の短縮を図ることができ
る。

【００６４】また、フォトレジストの第１の露光と現像
によって下層のＩＴＯ膜２と上層のＣｒ膜３の積層体か
らなるゲート電極とストレージ容量用電極を形成し、同
じフォトレジストに対する第２の露光と現像によって上
層のＣｒ膜３をエッチングするため、ＩＴＯ膜からなる
ストレージ容量用電極とゲート電極の位置ずれはなくな
り、ストレージ容量の面内ばらつきを低減することがで
きる。

【００６５】

【実施例】以下、本発明の実施例を説明する。（第１実施例）図２〜図６は、第１実施例の薄膜トラン
ジスタマトリクスの製造工程説明図であり、（Ａ）〜
（Ｐ）は各段階を示している。

【００６６】この図において、１はガラス基板、２はＩ
ＴＯ膜、３はＣｒ膜、４はポジ型フォトレジスト、５は
ＳｉＮ膜、６はａ−Ｓｉ膜、７はＳｉＮ膜、８はフォト
レジスト、９はｎ⁺−Ｓｉ膜、９_Sはソースコンタクト
層、９_Dはドレインコンタクト層、１０はＣｒ膜、１０
_Sはソース電極、１０_Dはドレイン電極およびドレイン
バスライン、１１はＩＴＯ膜である。

【００６７】この製造工程説明図によって第１実施例の
薄膜トランジスタマトリクスの製造方法を説明する。

【００６８】第１工程（図２（Ａ），（Ｂ）参照）図２（Ｂ）は、図２（Ａ）のＸ−Ｘ’上の断面図であ
る。

【００６９】ガラス基板１の上の全面に、厚さ８００Å
のＩＴＯ膜２と厚さ１５００ÅのＣｒ膜３をスパッタに
よって連続成膜する。

【００７０】次いで、その上の全面にポジ型フォトレジ
スト４を塗布し、９０℃でベーキングした後、ゲート電
極、ゲートバスライン、ストレージ容量（Ｃｓ）用電極
の形状の遮光部を有する露光マスクを用いて露光し、現
像する。

【００７１】この露光、現像によって、ポジ型フォトレ
ジスト４の露光部は溶解し、露光マスクの遮光部と同
じ、ゲート電極、ゲートバスライン、ストレージ容量の
パターンが形成される。

【００７２】次に、このポジ型フォトレジスト４で覆わ
れていない部分のＣｒ膜３を硝酸セリウム第２アンモン
を主成分とする水溶液でエッチングし、連続してＩＴＯ
膜２を塩酸を主成分とする水溶液でエッチングして除去
する。

【００７３】第２工程（図２（Ｃ）〜（Ｅ）参照）図２（Ｄ）は、図２（Ｃ）のＸ−Ｘ’上の断面図、図２
（Ｅ）はＹ−Ｙ’上の断面図である。

【００７４】次に、ストレージ容量を形成する領域の未
露光のポジ型フォトレジスト４を表面側から別の露光マ
スクを用いて露光、現像し、残ったポジ型フォトレジス
ト４をマスクにして、露出したＣｒ膜３を硝酸セリウム
第２アンモンを主成分とする水溶液によりエッチングす
る。

【００７５】この場合は、第１工程で残されている未露
光のポジ型フォトレジスト４の補助容量部のみ露光する
露光マスクを用いればよい。

【００７６】このようにして、ＩＴＯ膜２とＣｒ膜３の
積層体からなるゲート電極、ゲートバスラインと、ＩＴ
Ｏ膜２からなるストレージ容量用電極が形成される。

【００７７】第３工程（図３（Ｆ）参照）次に、ゲート絶縁膜となる厚さ約４０００ÅのＳｉＮ膜
５、活性層となる厚さ約１５０Åのａ−Ｓｉ膜６、チャ
ネル保護膜となる厚さ約１２００ÅのＳｉＮ膜７をプラ
ズマＣＶＤ法によって連続成膜する。

【００７８】第４工程（図３（Ｇ），（Ｈ）参照）図３（Ｈ）は、図３（Ｇ）のＸ−Ｘ’上の断面図であ
る。

【００７９】その上の全面にフォトレジストを塗布した
後、基板の裏面から紫外線を照射して、ゲート電極であ
るＣｒ膜３をマスクにしてフォトレジストを露光し、ま
た、この基板の裏面からの露光の際、ゲートバスライン
等によって露光光が遮られる領域を別途マスクを用いて
基板の表面から露光し、現像することによってフォトレ
ジスト８をゲート電極上にのみ形成する。

【００８０】第５工程（図３（Ｉ）参照）次に、フォトレジスト８で覆われていない部分のＳｉＮ
膜７を緩衝フッ酸によりエッチングし、その後フォトレ
ジスト８を剥離する。

【００８１】第６工程（図４（Ｊ）参照）次に、ホスフィンとモノシランの混合ガスを用い、Ｐ−
ＣＶＤ法によってコンタクト層となる厚さ５００Åのｎ
⁺−Ｓｉ膜９を形成し、さらにその上にスパッタによっ
てソース電極１０_S、ドレイン電極およびドレインバス
ライン１０_Dとなる厚さ２０００ÅのＣｒ膜１０を形成
する。

【００８２】第７工程（図４（Ｋ）〜図５（Ｍ）参照）図５（Ｌ）は図４（Ｋ）のＸ−Ｘ’上の断面図、図５
（Ｍ）はＹ−Ｙ’上の断面図である。

【００８３】次に、Ｃｒ膜１０の上の全面にフォトレジ
スト（図示されていない）を塗布し、このフォトレジス
トを、ソース電極とドレイン電極およびドレインバスラ
インの形状にパターニングし、パターニングされたフォ
トレジストをマスクにしてＣｒ膜１０を硝酸セリウム第
２アンモンを主成分とする水溶液によりエッチングし、
次いで、ｎ⁺−Ｓｉ膜９とａ−Ｓｉ膜６を塩素系ガスを
用いたＲＩＥによりエッチングして、ソースコンタクト
層９_S、ソース電極１０_S、ドレインコンタクト層
９_D、ドレイン電極およびドレインバスライン１０_Dを
形成し、その後フォトレジストを剥離する。

【００８４】第８工程（図５（Ｎ）〜図６（Ｐ）参照）図６（Ｏ）は図５（Ｎ）のＸ−Ｘ’上の断面図、図６
（Ｐ）はＹ−Ｙ’上の断面図である。

【００８５】次に、厚さ８００ÅのＩＴＯ膜１１を全面
にスパッタにより成膜し、その上に画素電極形成用のフ
ォトレジスト（図示されていない）を形成し、塩酸を主
成分とする水溶液によって、フォトレジストによって覆
われていない部分のＩＴＯ膜１１をエッチング除去す
る。

【００８６】（第２実施例）図７は、第２実施例の薄膜
トランジスタマトリクスの製造工程説明図であり、
（Ａ）は平面を、（Ｂ）は（Ａ）のＸ−Ｘ’上の断面を
示している。

【００８７】この図において、２１はガラス基板、２２
はＩＴＯ膜、２３ａはゲートバスライン、２３ｂはゲー
ト電極、２３ｃはストレージ容量用電極、２４ａ，２４
ｂはフォトレジストである。

【００８８】この製造工程説明図によって第２実施例の
薄膜トランジスタマトリクスの製造方法を説明する。

【００８９】前述の第１実施例の第４工程（図３
（Ｇ），（Ｈ）参照）においては、ゲート電極、ゲート
バスライン等を含む全面に塗布したフォトレジストを、
基板の裏から紫外線を照射して、ゲート電極、ゲートバ
スライン等であるＣｒ膜３をマスクにしてフォトレジス
トを露光し、また、この基板裏からの露光の際、ゲート
バスラインによって露光光が遮られる領域を、別途マス
クを用いて表面から露光し、現像することによってフォ
トレジスト８をゲート電極上にのみ形成した。

【００９０】この実施例においては、ガラス基板２１の
上に形成されたＩＴＯ膜２２の上に、ゲートバスライン
２３ａとゲート電極２３ｂをその接続部に間隔を置いて
孤立して形成する。

【００９１】このようにすると、ゲート電極、ゲートバ
スライン等を含む全面に塗布したフォトレジストを基板
の裏から紫外線を照射して露光し、現像することによっ
て、ゲート電極２３ｂの上にフォトレジスト２４ｂを形
成することができる。

【００９２】そのため、マスク工程を第１実施例の場合
より１つ減らすことができ、製造工程に要する時間を短
縮し、歩留りを向上することができる。

【００９３】なお、この現像、露光によって、ゲートバ
スライン２３ａにもフォトレジスト２４ａが残るが、こ
のフォトレジスト２４ａは工程上格別の支障を生じるこ
とはない。

【００９４】（第３実施例）図８は、第３実施例の薄膜
トランジスタマトリクスの製造工程説明図であり、
（Ａ）は平面を、（Ｂ）は（Ａ）のＸ−Ｘ’上の断面を
示している。

【００９５】この図において、３１はガラス基板、３２
はストレージ容量用電極、３３はストレージ容量バスラ
イン、３４はゲートバスラインである。

【００９６】この製造工程説明図によって第３実施例の
薄膜トランジスタマトリクスの製造方法を説明する。

【００９７】ゲートバスラインとは別にストレージ容量
バスライン３３を設け、このストレージ容量バスライン
３３と、その上に誘電体膜を介して形成されたＩＴＯ膜
からなる画素電極の間のストレージ容量を増大する場合
がある。

【００９８】この場合、ストレージ容量を増大するため
に、Ｃｒ等の金属からなるストレージ容量バスライン３
３の幅を広くすることが考えられるが、このようにスト
レージ容量バスライン３３の幅を広くすると画素電極の
開口率を低減することになるため、ストレージ容量バス
ライン３３の実効的な幅を光透過性のＩＴＯ膜によって
稼ぐことが考えられる。

【００９９】このような場合、ガラス基板３１の上に、
まず、ＩＴＯ膜とＣｒ膜を積層して形成し、その上にポ
ジ型フォトレジストを形成し、このポジ型フォトレジス
トを、ストレージ容量用電極３２とストレージ容量バス
ライン３３およびゲートバスライン３４の形状の遮光部
を有する露光マスクを用いて露光し、現像することによ
って、ストレージ容量用電極３２とストレージ容量バス
ライン３３の形状と、ゲートバスライン３４の形状を有
するＩＴＯ膜とＣｒ膜の積層体を形成する。

【０１００】次いで、前記の工程で用いたポジ型フォト
レジストを、ストレージ容量バスライン３３の形状の遮
光部を有する露光マスクを用いて再露光し、現像するこ
とによってストレージ容量バスライン３３上にポジ型フ
ォトレジストを残し、このポジ型フォトレジストをマス
クにしてストレージ容量バスライン３３から延びるスト
レージ容量用電極３２の上のＣｒ膜を除去して、透明な
ストレージ容量用電極３２を形成する。

【０１０１】このようにすると、同じポジ型フォトレジ
ストを２回露光、現像してエッチングマスクにすること
ができ、ポジ型フォトレジストを塗布する工程を節減す
ることができる。

【０１０２】上記の各実施例においては、ポジ型フォト
レジストを２回露光、現像して下地の積層体の各層を異
なる形状にパターニングする例を説明したが、ネガ型フ
ォトレジストを用いることもでき、３回以上露光、現像
することもでき、また、先に説明した、露光後高温でベ
ーキングすることによって、実効的にポジ型とネガ型の
間で変質するイメージリバーサルレジストを用いること
もでき、この場合は、露光マスクの設計上の自由度を大
きくすることができる。

【０１０３】なお、本発明は、薄膜トランジスタマトリ
クスの画素電極やストレージ容量用電極を形成する場合
に限らず、一般に、積層体のパターニングと、この積層
体を構成する上層の膜のパターニングを行う工程に適用
することができる。

【０１０４】

【発明の効果】以上説明したように、本発明によれば、
積層体上に形成したフォトレジストを２回露光、現像す
ることによって積層体を構成する各層を異なる形状にパ
ターニングすることができるから、例えば、画素電極と
ゲートバスライン、ストレージ容量用のＩＴＯ電極とそ
のバスライン等の位置ずれがなくなるため、例えば、ス
トレージ容量の液晶表示面内ばらつきを低減することが
でき、表示品質の高い液晶表示装置を実現することがで
きる。

【０１０５】また、使用する露光マスクの数は変わらな
いが、ゲート電極やゲートバスラインを形成する際に用
いたフォトレジストを２回の露光、現像に連続して使用
できるため、フォトレジストを形成する工程を節減する
ことができる。

【０１０６】また、ＩＴＯ膜等の透明導電膜の上に不透
明導電膜を形成した積層体をパターニングする場合は、
この不透明導電膜を除去するパターンを工夫し、この不
透明導電膜をマスクにして、更にその上に形成されたフ
ォトレジストを基板の裏側から露光することによって、
露光マスク数を減らすことができる。

【図面の簡単な説明】

【図１】本発明の薄膜トランジスタマトリクスの製造工
程説明図であり、（Ａ）は平面を、（Ｂ）は（Ａ）のＸ
−Ｘ’上の断面、（Ｃ）はＹ−Ｙ’上の断面を示してい
る。

【図２】第１実施例の薄膜トランジスタマトリクスの製
造工程説明図（１）であり、（Ａ）〜（Ｅ）は各段階を
示している。

【図３】第１実施例の薄膜トランジスタマトリクスの製
造工程説明図（２）であり、（Ｆ）〜（Ｉ）は各段階を
示している。

【図４】第１実施例の薄膜トランジスタマトリクスの製
造工程説明図（３）であり、（Ｊ），（Ｋ）は各段階を
示している。

【図５】第１実施例の薄膜トランジスタマトリクスの製
造工程説明図（４）であり、（Ｌ）〜（Ｎ）は各段階を
示している。

【図６】第１実施例の薄膜トランジスタマトリクスの製
造工程説明図（５）であり、（Ｏ），（Ｐ）は各段階を
示している。

【図７】第２実施例の薄膜トランジスタマトリクスの製
造工程説明図であり、（Ａ）は平面を、（Ｂ）は（Ａ）
のＸ−Ｘ’上の断面を示している。

【図８】第３実施例の薄膜トランジスタマトリクスの製
造工程説明図であり、（Ａ）は平面を、（Ｂ）は（Ａ）
のＸ−Ｘ’上の断面を示している。

【図９】従来の薄膜トランジスタ液晶表示パネルの説明
図であり、（Ａ）は平面を、（Ｂ）は（Ａ）のＸ−Ｘ’
上の断面、（Ｃ）は（Ａ）のＹ−Ｙ’上の断面を示して
いる。

【図１０】イメージリバーサルレジストの説明図であ
り、（Ａ）〜（Ｅ）はベーキングする場合、（ａ）〜
（ｅ）はベーキングしない場合を示している。

【符号の説明】

１ガラス基板２ＩＴＯ膜３Ｃｒ膜４ポジ型フォトレジスト５ＳｉＮ膜６ａ−Ｓｉ膜７ＳｉＮ膜８フォトレジスト９ｎ⁺−Ｓｉ膜９_S ソースコンタクト層９_D ドレインコンタクト層１０Ｃｒ膜１０_S ソース電極１０_D ドレイン電極およびドレインバスライン１１ＩＴＯ膜２１ガラス基板２２ＩＴＯ膜２３ａゲートバスライン２３ｂゲート電極２３ｃストレージ容量用電極２４ａ，２４ｂフォトレジスト３１ガラス基板３２ストレージ容量用電極３３ストレージ容量バスライン３４ゲートバスライン

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に、少なくともマトリクス状
に配置された複数のドレインバスラインと複数のゲート
バスラインと、該ドレインバスラインとゲートバスライ
ンの交差点に設けられた薄膜トランジスタと、該薄膜ト
ランジスタのソース電極に接続された画素電極と、該画
素電極との間に形成されたストレージ容量を有する薄膜
トランジスタマトリクスの製造方法において、該絶縁基
板上に透明導電膜と不透明導電膜をこの順序で積層する
工程と、該透明導電膜と不透明導電膜の積層体の上にフ
ォトレジスト膜を形成する工程と、該フォトレジスト膜
を露光、現像することによって第１の形状にパターニン
グする工程と、該パターニングされたフォトレジスト膜
をマスクにして該透明導電膜と不透明導電膜の積層体を
エッチング除去する工程と、該フォトレジスト膜を再度
露光、現像することによって第２の形状にパターニング
する工程と、該パターニングされたフォトレジスト膜を
マスクにして該不透明導電膜をエッチング除去する工程
を含むことを特徴とする薄膜トランジスタマトリクスの
製造方法。
【請求項２】絶縁基板上に、少なくともマトリクス状
に配置された複数のドレインバスラインと複数のゲート
バスラインと、該ドレインバスラインとゲートバスライ
ンの交差点に設けられた薄膜トランジスタと、該薄膜ト
ランジスタのソース電極に接続された画素電極と、該画
素電極との間に形成されたストレージ容量を有する薄膜
トランジスタマトリクスの製造方法において、該絶縁基
板上に透明導電膜と不透明導電膜をこの順序で積層する
工程と、該透明導電膜と不透明導電膜の積層体の上にフ
ォトレジスト膜を形成する工程と、該フォトレジスト膜
を露光、現像することによってゲートバスラインとゲー
ト電極とストレージ容量用電極に相当する形状にパター
ニングする工程と、該パターニングされたフォトレジス
ト膜をマスクにして該透明導電膜と不透明導電膜の積層
体をエッチング除去する工程と、該フォトレジスト膜を
再度露光、現像することによってゲートバスラインとゲ
ート電極に相当する形状にパターニングする工程と、該
パターニングされたフォトレジスト膜をマスクにして該
不透明導電膜をエッチング除去して該透明導電膜からな
るストレージ容量用電極を形成する工程を含むことを特
徴とする薄膜トランジスタマトリクスの製造方法。
【請求項３】ゲートバスラインとゲート電極の形状を
有する透明導電膜の上に、不透明導電膜からなるゲート
バスラインとゲート電極を間隔を開けて形成する工程
と、該不透明導電膜からなるゲートバスラインとゲート
電極をマスクにして、その上に形成したフォトレジスト
膜を露光する工程を含むことを特徴とする請求項２に記
載された薄膜トランジスタマトリクスの製造方法。
【請求項４】絶縁基板上に、少なくともマトリクス状
に配置された複数のドレインバスラインと複数のゲート
バスラインと、該ドレインバスラインとゲートバスライ
ンの交差点に設けられた薄膜トランジスタと、該薄膜ト
ランジスタのソース電極に接続された画素電極と、該画
素電極との間に形成されたストレージ容量を有する薄膜
トランジスタマトリクスの製造方法において、該絶縁基
板上に透明導電膜と不透明導電膜をこの順序で積層する
工程と、該透明導電膜と不透明導電膜の積層体の上にフ
ォトレジスト膜を形成する工程と、該フォトレジスト膜
を露光、現像することによってストレージ容量用電極と
ストレージ容量バスラインに相当する形状にパターニン
グする工程と、該パターニングされたフォトレジスト膜
をマスクにして該透明導電膜と不透明導電膜の積層体を
エッチング除去する工程と、該フォトレジスト膜を再度
露光、現像することによってストレージ容量バスライン
に相当する形状にパターニングする工程と、該パターニ
ングされたフォトレジスト膜をマスクにして該不透明導
電膜をエッチング除去して該透明導電膜からなるストレ
ージ容量用電極を形成する工程を含むことを特徴とする
薄膜トランジスタマトリクスの製造方法。
【請求項５】フォトレジスト膜が、露光後ベーキング
することによってポジ型とネガ型の間で変質するイメー
ジリバーサルレジストであることを特徴とする請求項１
から請求項４までのいずれか１項に記載された薄膜トラ
ンジスタマトリクスの製造方法。
【請求項６】透明導電膜からなるストレージ容量用電
極の上にゲート絶縁膜を介して透明導電膜からなる画素
電極を形成することを特徴とする請求項１から請求項５
までのいずれか１項に記載された薄膜トランジスタマト
リクスの製造方法。