JP4680879B2 - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP4680879B2
JP4680879B2 JP2006336644A JP2006336644A JP4680879B2 JP 4680879 B2 JP4680879 B2 JP 4680879B2 JP 2006336644 A JP2006336644 A JP 2006336644A JP 2006336644 A JP2006336644 A JP 2006336644A JP 4680879 B2 JP4680879 B2 JP 4680879B2
Authority
JP
Japan
Prior art keywords
pattern
film pattern
electrode
photosensitive film
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006336644A
Other languages
English (en)
Other versions
JP2007304554A (ja
Inventor
▲ジュン▼ 榮 梁
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2007304554A publication Critical patent/JP2007304554A/ja
Application granted granted Critical
Publication of JP4680879B2 publication Critical patent/JP4680879B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は液晶表示装置及びその製造方法に関し、より詳細には、マスク数を減少させて製造工程を単純化して素子の信頼性を向上させた液晶表示装置及びその製造方法に関する。
近年、情報ディスプレイへの関心が高まり、携帯可能な情報媒体の利用への要求が高まるにつれて、既存の表示装置であるブラウン管（ＣＲＴ）を代替する軽量、薄型のフラットパネルディスプレイ（ＦＰＤ）に関する研究及び商業化が重点的に行われている。特に、このようなフラットパネルディスプレイのうち、液晶表示装置（ＬＣＤ）は、液晶の光学的異方性を利用して画像を表現する装置であって、解像度、カラー表示、及び画質などに優れており、ノートブックパソコンやデスクトップパソコンのモニタなどに多用されている。
前記液晶表示装置は、第１基板であるカラーフィルタ基板と、第２基板であるアレイ基板と、前記カラーフィルタ基板と前記アレイ基板との間に形成された液晶層とを含む。
一般に、前記液晶表示装置のスイッチング素子としては薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）を使用し、前記薄膜トランジスタのチャネル層としては非晶質シリコン薄膜を使用する。
前記液晶表示装置の製造工程においては、基本的に、薄膜トランジスタを含むアレイ基板の製造に複数のマスク工程（すなわち、フォトリソグラフィ工程）が必要であるため、生産性の面で前記マスク工程の数を減らすことが要求されている。
以下、一般的な液晶表示装置の構造について図７を参照して説明する。
図７は一般的な液晶表示装置を概略的に示す分解斜視図である。
図７に示すように、一般的な液晶表示装置は、カラーフィルタ基板５と、アレイ基板１０と、カラーフィルタ基板５とアレイ基板１０との間に形成された液晶層３０とを含む。
カラーフィルタ基板５は、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）のカラーを実現する複数のサブカラーフィルタ７で構成されたカラーフィルタＣと、サブカラーフィルタ７を区分して液晶層３０を透過する光を遮断するブラックマトリクス６と、液晶層３０に電圧を印加する透明な共通電極８とからなる。
また、アレイ基板１０は、縦横に配列されて複数の画素領域Ｐを定義する複数のゲートライン１６及びデータライン１７と、ゲートライン１６とデータライン１７との交差領域に形成されたスイッチング素子である薄膜トランジスタＴと、各画素領域Ｐに形成された画素電極１８とからなる。
このように構成されたカラーフィルタ基板５とアレイ基板１０とは、画像表示領域の外郭に形成されたシーラント（図示せず）により対向して貼り合わせられて液晶表示パネルを構成し、このようなカラーフィルタ基板５とアレイ基板１０との貼り合わせは、カラーフィルタ基板５又はアレイ基板１０に形成された貼り合わせキー（図示せず）を用いて行う。
ここで、前述した液晶表示装置は、ネマチック相の液晶分子を基板に対して垂直な方向に駆動させるツイストネマチック（Twisted Nematic；ＴＮ）方式の液晶表示装置を示し、前記ツイストネマチック方式の液晶表示装置は視野角が約９０°で狭いという欠点がある。これは、液晶分子の屈折率異方性に起因するもので、液晶表示パネルに電圧が印加されると、基板に対して水平に配向された液晶分子が前記基板に対してほぼ垂直な方向に配向されるためである。
そこで、液晶分子を基板に対して水平な方向に駆動させて視野角を１７０°以上に向上させた横電界（In Plane Switching；ＩＰＳ）方式の液晶表示装置が開発されており、以下、一般的な横電界方式の液晶表示装置について図８を参照して説明する。
図８は一般的な横電界方式の液晶表示装置のアレイ基板の一部を示す平面図であり、実際の液晶表示装置においては、Ｎ個のゲートラインとＭ個のデータラインとが交差してＮ×Ｍ個の画素が存在するが、説明を簡単にするために図には１つの画素を示す。
図８に示すように、透明なガラスからなるアレイ基板１０上には、縦横に配列されて画素領域を定義するゲートライン１６とデータライン１７が形成されており、ゲートライン１６とデータライン１７との交差領域には、スイッチング素子である薄膜トランジスタが形成されている。
ここで、前記薄膜トランジスタは、ゲートライン１６に接続されたゲート電極２１と、データライン１７に接続されたソース電極２２と、画素電極ライン１８１を介して画素電極１８に接続されたドレイン電極２３とを含む。また、前記薄膜トランジスタは、ゲート電極２１とソース／ドレイン電極２２、２３の絶縁のための第１絶縁膜（図示せず）と、ゲート電極２１に供給されるゲート電圧によりソース電極２２とドレイン電極２３との間に伝導チャネルを形成するアクティブパターン（図示せず）とをさらに含む。
前記画素領域内には、横電界を発生させるために、複数の共通電極８と画素電極１８とがデータライン１７と平行な方向に交互に配置されている。ここで、画素電極１８は、第１コンタクトホール４０ａを介して画素電極ライン１８１と接続されてドレイン電極２３と電気的に接続され、共通電極８は、ゲートライン１６と平行に配置された共通電極ライン８１と第２コンタクトホール４０ｂを介して電気的に接続される。
図９Ａ〜図９Ｅは図８に示すアレイ基板の製造工程を順次示す、図８のII−II′線断面図である。
まず、図９Ａに示すように、フォトリソグラフィ工程（第１マスク工程）により、アレイ基板１０上に導電性金属からなるゲート電極２１、ゲートライン（図示せず）、及び共通ライン（図示せず）を形成する。
次に、図９Ｂに示すように、ゲート電極２１、前記ゲートライン、及び前記共通ラインが形成されたアレイ基板１０の全面に、第１絶縁膜１５ａ、非晶質シリコン薄膜、及びｎ＋非晶質シリコン薄膜を順次蒸着した後、フォトリソグラフィ工程（第２マスク工程）で前記非晶質シリコン薄膜と前記ｎ＋非晶質シリコン薄膜を選択的にパターニングすることにより、ゲート電極２１の上部に非晶質シリコン薄膜からなるアクティブパターン２４を形成する。
ここで、アクティブパターン２４上には、アクティブパターン２４と同一の形状にパターニングされたｎ＋非晶質シリコン薄膜パターン２５が形成される。
次に、図９Ｃに示すように、アレイ基板１０の全面に導電性金属を蒸着した後、フォトリソグラフィ工程（第３マスク工程）で選択的にパターニングすることにより、アクティブパターン２４の上部にソース電極２２とドレイン電極２３を形成する。ここで、アクティブパターン２４上に形成されたｎ＋非晶質シリコン薄膜パターン２５は、前記第３マスク工程により所定領域が除去されて、アクティブパターン２４とソース／ドレイン電極２２、２３間をオーミックコンタクトするオーミックコンタクト層２５ｎを形成する。
ここで、ソース電極２２の一部は一方向に延びてデータライン１７を構成し、ドレイン電極２３の一部は画素領域に延びて画素電極ライン１８１を構成する。
次に、図９Ｄに示すように、ソース電極２２とドレイン電極２３が形成されたアレイ基板１０の全面に第２絶縁膜１５ｂを蒸着した後、フォトリソグラフィ工程（第４マスク工程）により第２絶縁膜１５ｂの一部領域を除去して、画素電極ライン１８１の一部を露出させる第１コンタクトホール４０ａを形成する。また、前記第４マスク工程で、第２絶縁膜１５ｂの他の一部領域を除去して、前記共通ラインの一部を露出させる第２コンタクトホール（図示せず）を形成する。
最後に、図９Ｅに示すように、アレイ基板１０の全面に透明な導電性金属を蒸着した後、フォトリソグラフィ工程（第５マスク工程）で選択的にパターニングすることにより、第１コンタクトホール４０を介して画素電極ライン１８１と電気的に接続する画素電極１８を形成し、前記第２コンタクトホールを介して前記共通ラインと電気的に接続する共通電極８を形成する。
このような薄膜トランジスタを含むアレイ基板の製造においては、前述したように、ゲート電極、アクティブパターン、ソース／ドレイン電極、コンタクトホール、及び画素電極などのパターニングに最小限５回のフォトリソグラフィ工程を必要とする。
前記フォトリソグラフィ工程は、マスクに描かれたパターンを薄膜が蒸着された基板上に転写して所望のパターンを形成する一連の工程であって、感光液塗布、露光、及び現像工程など複数の工程からなる。その結果、複数のフォトリソグラフィ工程は生産収率を低下させ、形成された薄膜トランジスタに欠陥が発生する確率を上げるなど多くの問題があった。
特に、パターンを形成するためのマスクが非常に高価であり、工程に適用されるマスク数が増加すると液晶表示装置の製造コストがこれに比例して上昇するという問題があった。
また、前述した薄膜トランジスタは、アクティブパターンのチャネル上部が露出するバックチャネルエッチ（back channel etch）タイプの薄膜トランジスタであって、ｎ＋非晶質シリコン薄膜をエッチングする過程で前記薄膜トランジスタのバックチャネルが損傷することがあり、これにより、素子の信頼性が低下するという問題があった。
これを解決するためにチャネル上部に絶縁物質からなるエッチストッパ（etch stopper）を形成したエッチストッパタイプの薄膜トランジスタは、前記エッチストッパを形成するための１つのマスク工程が追加されるという欠点があった。
［先行技術文献］
［特許文献１］特開２０００−２０６５７１号公報
［特許文献２］特開２００１−２３５７６３号公報
本発明は、このような問題を解決するためになされたもので、薄膜トランジスタの製造に使用されるマスク数を減少させた液晶表示装置及びその製造方法を提供することを目的とする。
本発明の他の目的は、マスク工程を追加することなくエッチストッパを形成して素子の信頼性を向上させた液晶表示装置及びその製造方法を提供することにある。
上記の目的を達成するために、本発明による液晶表示装置の製造方法は、第１基板及び第２基板を提供する段階と、第１マスク工程により、前記第１基板にゲート電極、ゲートライン、接続電極、共通電極及び画素電極を形成する段階と、前記第１基板上に第１絶縁膜を形成する段階と、第２マスク工程により、前記第１基板上に第１コンタクトホール、第２コンタクトホール、第３コンタクトホール、第１ホール、及び第２ホールが形成された１次絶縁膜パターンを形成する段階と、第３マスク工程により、前記第１基板上にアクティブパターンを形成し、前記第２コンタクトホール及び前記第３コンタクトホールを介して前記アクティブパターンの所定領域と電気的に接続するソース電極及びドレイン電極を形成する段階と、前記第１基板と前記第２基板とを貼り合わせる段階とを含む。
また、本発明による液晶表示装置は、第１基板に形成され、第１導電膜からなる共通電極及び画素電極、第２導電膜からなるゲート電極、ゲートライン、及び接続電極と、前記第１基板上に形成された第１絶縁膜と、前記第１基板上に形成され、第１コンタクトホール、第２コンタクトホール、第３コンタクトホール、及び第１ホールがパターニングされたエッチストッパと、前記第１基板上に形成されたアクティブパターンと、前記第２コンタクトホール及び前記第３コンタクトホールを介して前記アクティブパターンの所定領域と電気的に接続する第３導電膜からなるソース電極及びドレイン電極と、前記第１基板と対向して貼り合わせられる第２基板とを含む。
本発明による液晶表示装置及びその製造方法は、回折マスク又はハーフトーンマスクを利用して、ゲート電極、共通電極、及び画素電極を共に形成し、アクティブパターン及びソース／ドレイン電極を共に形成することにより、薄膜トランジスタの製造に使用されるマスク数を減少させて製造工程及びコストを低減できるという効果がある。
また、本発明による液晶表示装置及びその製造方法は、データラインの下部に形成された非晶質シリコン薄膜が前記データラインと同一の形状にパターニングされて、ノイズによる画質不良を解決できるという効果がある。
以下、添付図面を参照して本発明による液晶表示装置及びその製造方法の好ましい実施形態を説明する。
図１は本発明の一実施形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図であり、実際のアレイ基板には、Ｎ個のゲートラインとＭ個のデータラインとが交差してＮ×Ｍ個の画素が存在するが、説明を簡単にするために図には１つの画素を示す。
図１に示すように、本発明の一実施形態による液晶表示装置のアレイ基板１１０上には、縦横に配列されて画素領域を定義するゲートライン１１６とデータライン１１７が形成されており、ゲートライン１１６とデータライン１１７との交差領域には、スイッチング素子である薄膜トランジスタが形成されている。
前記薄膜トランジスタは、ゲートライン１１６に接続されたゲート電極１２１と、データライン１１７に接続されたソース電極１２２と、画素電極ライン１１８１を介して画素電極１１８に接続されたドレイン電極１２３とを含む。また、前記薄膜トランジスタは、ゲート電極１２１とソース／ドレイン電極１２２、１２３の絶縁のための第１絶縁膜（図示せず）と、ゲート電極１２１に供給されるゲート電圧によりソース電極１２２とドレイン電極１２３との間に伝導チャネルを形成するアクティブパターン（図示せず）とをさらにを含む。
ここで、ソース電極１２２の一部は一方向に延びてデータライン１１７に接続され、ドレイン電極１２３の一部は前記画素領域に延びて画素電極ライン１１８１を構成する。
前記画素領域内には、横電界を発生させるために、複数の共通電極１０８と画素電極１１８とが交互に配置されている。図１においては、共通電極１０８と画素電極１１８とがデータライン１１７と実質的に平行な方向に配列された場合を示しているが、本発明はこれに限定されるものではなく、共通電極１０８と画素電極１１８とはゲートライン１１６と実質的に平行な方向に配列することもできる。
また、画素電極１１８は、第１コンタクトホール（図示せず）を介して画素電極ライン１１８１と電気的に接続され、共通電極１０８は、ゲートライン１１６と実質的に平行に配列された共通ライン１０８１と接続される。共通ライン１０８１は、前記画素領域の左右側縁部で、データライン１１７と実質的に平行に配列された第１接続ライン１０８ａ、１０８ａ′に接続され、前記左右側の第１接続ライン１０８ａ、１０８ａ′は、ゲートライン１１６と実質的に平行に配列された第２接続ライン１０８ｂを介して互いに接続される。
ここで、ゲート電極１２１、ゲートライン１１６、共通ライン１０８１、第１接続ライン１０８ａ、１０８ａ′、及び第２接続ライン１０８ｂは、透明な導電物質からなる下部層と不透明な導電物質からなる上部層の二重層で構成され、前記画素領域内に露出する共通電極１０８及び画素電極１１８は、前記透明な導電物質からなる単一層で構成される。
共通電極１０８は、その側面、上部面、又は下部面の一部が共通ライン１０８１、第１接続ライン１０８ａ、１０８ａ′、又は第２接続ライン１０８ｂの下部に延びて、共通ライン１０８１、第１接続ライン１０８ａ、１０８ａ′、又は第２接続ライン１０８ｂに接続される。
また、共通ライン１０８１は、その一部が第１絶縁膜を介してその上部の画素電極ライン１１８１の一部と重なってストレージキャパシタＣｓｔを形成する。ストレージキャパシタＣｓｔは、液晶キャパシタに印加された電圧を次の信号が入るまで一定に維持する役割を果たす。
このようなストレージキャパシタＣｓｔは、信号の維持以外にも、階調表示の安定、並びにフリッカ及び残像の減少などの効果を有する。
図中、符号１１５″は絶縁物質からなるエッチストッパを示し、前記アクティブパターンのチャネル領域の上部に位置するエッチストッパは、ｎ＋非晶質シリコン薄膜のエッチング時に前記薄膜トランジスタのバックチャネルが損傷することを防止する。
このように構成された本発明の一実施形態による液晶表示装置のアレイ基板は、回折マスク又はハーフトーンマスクを利用して、ゲート電極、共通電極、及び画素電極を共に形成し、アクティブパターン及びソース／ドレイン電極を共に形成することにより、合計３回のマスク工程により製造できる。
以下、このような本発明の一実施形態による液晶表示装置のアレイ基板の製造工程をより詳細に説明する。
図２Ａ〜図２Ｃは、図１に示すアレイ基板の製造工程を順次示す、図１のIV−IV′線断面図であり、図３Ａ〜図３Ｅは、図１に示すアレイ基板の製造工程を順次示す平面図である。
図２Ａ及び図３Ａに示すように、ガラスなどの透明な絶縁物質からなるアレイ基板１１０上に、ゲート電極１２１、ゲートライン１１６、共通ライン１０８１、第１接続ライン１０８ａ、１０８ａ′、第２接続ライン１０８ｂ、共通電極１０８、及び画素電極１１８を形成する。
ここで、ゲート電極１２１、ゲートライン１１６、共通ライン１０８１、第１接続ライン１０８ａ、１０８ａ′、第２接続ライン１０８ｂ、共通電極１０８、及び画素電極１１８は、アレイ基板１１０の全面に第１導電膜と第２導電膜を蒸着した後、フォトリソグラフィ工程（第１マスク工程）によりパターニングして形成する。
ここで、前記第１導電膜としては、ＩＴＯ（Indium Tin Oxide）又はＩＺＯ（Indium Zinc Oxide）などの透過率に優れた透明導電物質を使用でき、前記第２導電膜としては、アルミニウム（Ａｌ）、アルミニウム合金、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）などの低抵抗の不透明導電物質を使用できる。
ここで、前記第２導電膜からなるゲート電極１２１、ゲートライン１１６、及び共通ライン１０８１の下部には、前記第１導電膜からなり、それぞれゲート電極１２１、ゲートライン１１６、及び共通ライン１０８１の形状にパターニングされた、ゲート電極パターン１２０′、ゲートラインパターン（図示せず）、及び共通ラインパターン１２０″が形成されている。
また、前記第１導電膜からなる共通電極１０８は、その側面、上部面、又は下部面の一部が共通ライン１０８１、第１接続ライン１０８ａ、１０８ａ′、又は第２接続ライン１０８ｂの下部面に延びており、前記第１導電膜からなる画素電極１１８は、その下部面の一部が前記第２導電膜からなる接続電極１３０′′′の下部面に延びている。
このように、前記第２導電膜からなるゲート電極１２１、ゲートライン１１６、共通ライン１０８１、第１接続ライン１０８ａ、１０８ａ′、及び第２接続ライン１０８ｂは、回折露光を利用することにより、前記第１導電膜からなる共通電極１０８及び画素電極１１８と同時に形成できるが、これについて図を参照して詳細に説明する。
図４Ａ〜図４Ｅは図２Ａ及び図３Ａに示す第１マスク工程を具体的に示す断面図である。
図４Ａに示すように、ガラスなどの透明な絶縁物質からなるアレイ基板１１０の全面に第１導電膜１２０と第２導電膜１３０を順次蒸着する。
ここで、第１導電膜１２０としては、ＩＴＯ又はＩＺＯなどの透明導電物質を使用でき、第２導電膜１３０としては、アルミニウム、アルミニウム合金、タングステン、銅、クロム、モリブデン、モリブデン合金などの低抵抗の不透明導電物質を使用できる。
その後、アレイ基板１１０の全面にフォトレジストなどの感光性物質からなる感光膜１７０を形成した後、本実施形態の回折マスク１８０（又は、ハーフトーンマスク）を利用して感光膜１７０に選択的に光を照射する。
ここで、本実施形態に使用した回折マスク１８０には、照射された光を全て透過させる透過領域Ｉ、スリットパターンが適用されて光の一部だけ透過させて一部は遮断するスリット領域ＩＩ、及び照射された光を全て遮断する遮断領域IIIが設けられており、回折マスク１８０を透過した光だけ感光膜１７０に照射される。
次に、回折マスク１８０を利用して露光された感光膜１７０を現像すると、図４Ｂに示すように、遮断領域IIIにより光が全て遮断された領域と、スリット領域ＩＩにより光の一部だけ遮断された領域には、所定厚さの第１感光膜パターン１７０ａ〜第６感光膜パターン１７０ｆが残り、光が全て透過する透過領域Ｉに該当する領域には、感光膜が完全に除去されて第２導電膜１３０の表面が露出する。
ここで、遮断領域IIIに形成された第１感光膜パターン１７０ａ〜第４感光膜パターン１７０ｄは、スリット領域ＩＩに形成された第５感光膜パターン１７０ｅと第６感光膜パターン１７０ｆより厚く形成される。また、透過領域Ｉにより光が全て透過した領域は感光膜が完全に除去されるが、これはポジ型フォトレジストを使用したためであり、本発明はこれに限定されるものではなく、ネガ型フォトレジストを使用してもよい。
次に、このように形成された第１感光膜パターン１７０ａ〜第６感光膜パターン１７０ｆをマスクにして、その下部に形成された第１導電膜１２０と第２導電膜１３０をパターニングすると、図４Ｃに示すように、アレイ基板１１０上に、第２導電膜１３０からなるゲート電極１２１、ゲートライン（図示せず）、及び共通ライン１０８１が形成され、第１導電膜１２０からなる共通電極１０８及び画素電極１１８が形成される。
ここで、第２導電膜１３０からなるゲート電極１２１、ゲートライン、及び共通ライン１０８１の下には、それぞれ第１導電膜１２０があり、ゲート電極１２１、ゲートライン、及び共通ライン１０８１と同一の形状にパターニングされた、ゲート電極パターン１２０′、ゲートラインパターン、及び共通ラインパターン１２０″が形成される。
また、第１導電膜１２０からなる共通電極１０８及び画素電極１１８の上には、それぞれ第２導電膜１３０があり、共通電極１０８及び画素電極１１８と同一の形状にパターニングされた、接続電極用導電膜パターン１３０′及び接続ライン用導電膜パターン１３０″が形成される。
次に、第１感光膜パターン１７０ａ〜第６感光膜パターン１７０ｆの一部を除去するアッシング工程を行うと、接続電極用導電膜パターン１３０′及び接続ライン用導電膜パターン１３０″の上部、すなわち、回折露光が適用されたスリット領域ＩＩの第５感光膜パターン１７０ｅ及び第６感光膜パターン１７０ｆが完全に除去されて、図４Ｄに示すように、接続電極用導電膜パターン１３０′及び接続ライン用導電膜パターン１３０″の表面が露出する。
また、第１感光膜パターン１７０ａ〜第４感光膜パターン１７０ｄは、第５感光膜パターン１７０ｅ及び第６感光膜パターン１７０ｆの厚さだけ除去された第７感光膜パターン１７０ａ′〜第１０感光膜パターン１７０ｆ′となり、遮断領域IIIに対応する所定領域にのみ残る。
次に、図４Ｅに示すように、残っている第７感光膜パターン１７０ａ′〜第１０感光膜パターン１７０ｆ′をマスクにして、それぞれ接続電極用導電膜パターン１３０′及び接続ライン用導電膜パターン１３０″を選択的に除去すると、画素電極１１８上に、画素電極１１８の一部と電気的に接続する接続電極１３０′′′が形成されると共に、共通電極１０８上に、共通電極１０８の一部と電気的に接続する第１接続ライン１０８ａ及び第２接続ライン（図示せず）が形成される。
そして、図２Ｂ及び図３Ｂに示すように、ゲート電極１２１、ゲートライン１１６、共通ライン１０８１、第１接続ライン１０８ａ、１０８ａ′、第２接続ライン１０８ｂ、共通電極１０８、及び画素電極１１８が形成されたアレイ基板１１０の全面に、第１絶縁膜１１５ａ、非晶質シリコン薄膜１２４、及び第２絶縁膜を順次蒸着した後、フォトリソグラフィ工程（第２マスク工程）で第１絶縁膜１１５ａ、非晶質シリコン薄膜１２４、及び前記第２絶縁膜を選択的にパターニングすることにより、第１コンタクトホール１４０ａ、第２コンタクトホール１４０ｂ、第３コンタクトホール１４０ｃ、第１ホールＨａ、及び第２ホールＨｂを形成すると共に、前記第２絶縁膜からなる所定形状のエッチストッパ１１５′を形成する。
ここで、第１コンタクトホール１４０ａは接続電極１３０′′′の一部を露出させ、第２コンタクトホール１４０ｂ及び第３コンタクトホール１４０ｃはゲート電極１２１左右側上部の非晶質シリコン薄膜１２４の一部を露出させる。第２コンタクトホール１４０ｂと第３コンタクトホール１４０ｂとの間にパターニングされて残っている一部のエッチストッパ１１５′は、後でｎ＋非晶質シリコン薄膜のパターニング時にアクティブパターンのバックチャネルにエッチング液又はエッチングガスが浸透するのを防止する役割を果たす。
本実施形態においては、前記第２マスク工程に回折露光を利用するが、以下、前記第２マスク工程について図を参照して詳細に説明する。
図５Ａ〜図５Ｅは図２Ｂ及び図３Ｂに示す第２マスク工程を具体的に示す断面図である。
図５Ａに示すように、ゲート電極１２１、ゲートライン１１６、共通ライン１０８１、第１接続ライン１０８ａ、１０８ａ′、第２接続ライン１０８ｂ、共通電極１０８、及び画素電極１１８が形成されたアレイ基板１１０の全面に、第１絶縁膜１１５ａ、非晶質シリコン薄膜１２４、及び第２絶縁膜１１５を順次蒸着する。
次に、アレイ基板１１０の全面にフォトレジストなどの感光性物質からなる感光膜２７０を形成した後、本実施形態の回折マスク２８０（又は、ハーフトーンマスク）を利用して感光膜２７０に選択的に光を照射する。
また、本実施形態に使用した回折マスク２８０には、照射された光を全て透過させる透過領域Ｉ、スリットパターンが適用されて光の一部だけ透過させて一部は遮断するスリット領域ＩＩ、及び照射された光を全て遮断する遮断領域IIIが設けられており、回折マスク２８０を透過した光だけ感光膜２７０に照射される。
次に、回折マスク２８０を利用して露光された感光膜２７０を現像すると、図５Ｂに示すように、遮断領域IIIにより光が全て遮断された領域と、スリット領域ＩＩにより光の一部だけ遮断された領域には、所定厚さの第１感光膜パターン２７０ａ〜第５感光膜パターン２７０ｅが残り、光が全て透過する透過領域Ｉに該当する領域には、感光膜が完全に除去されて第２絶縁膜１１５の表面が露出する。
ここで、遮断領域IIIに形成された第１感光膜パターン２７０ａは、スリット領域ＩＩに形成された第２感光膜パターン２７０ｂ〜第５感光膜パターン２７０ｅより厚く形成される。また、透過領域Ｉにより光が全て透過した領域は感光膜が完全に除去されるが、これはポジ型フォトレジストを使用したためであり、本発明はこれに限定されるものではなく、ネガ型フォトレジストを使用してもよい。
次に、このように形成された第１感光膜パターン２７０ａ〜第５感光膜パターン２７０ｅをマスクにして、その下部に形成された第１絶縁膜１１５ａ、非晶質シリコン薄膜１２４、及び第２絶縁膜１１５をパターニングすると、図５Ｃに示すように、接続電極１３０′′′の一部を露出させる第１コンタクトホール１４０ａが形成される。
次に、第１感光膜パターン２７０ａ〜第５感光膜パターン２７０ｅの一部を除去するアッシング工程を行うと、回折露光が適用されたスリット領域ＩＩの第２感光膜パターン２７０ｂ〜第５感光膜パターン２７０ｅが完全に除去されて、図５Ｄに示すように、第２絶縁膜１１５の表面が露出する。
また、第１感光膜パターン２７０ａは、第２感光膜パターン２７０ｂ〜第５感光膜パターン２７０ｅの厚さだけ除去された第６感光膜パターン２７０ａ′となり、遮断領域IIIに対応する所定領域にのみ残る。
次に、図５Ｅに示すように、残っている第６感光膜パターン２７０ａ′をマスクにして第２絶縁膜１１５の一部領域を除去すると、ゲート電極１２１左右側上部の非晶質シリコン薄膜１２４の一部を露出させる第２コンタクトホール１４０ｂ及び第３コンタクトホール１４０ｃが形成されると共に、共通ライン１０８１上部の非晶質シリコン薄膜１２４の一部を露出させる第１ホールＨａ、及びデータラインが形成される領域の非晶質シリコン薄膜１２４の一部を露出させる第２ホールＨｂが形成される。
ここで、第１コンタクトホール１４０ａ、第２コンタクトホール１４０ｂ、第３コンタクトホール１４０ｃ、第１ホールＨａ、及び第２ホールＨｂがパターニングされた第２絶縁膜１１５は、１次絶縁膜パターン１１５′を形成する。
次に、図２Ｃ及び図３Ｃ〜図３Ｅに示すように、１回のフォトリソグラフィ工程（第３マスク工程）で、アクティブパターン１２４′を形成すると共に、第２コンタクトホール１４０ｂ及び第３コンタクトホール１４０ｃを介してアクティブパターン１２４′の所定領域と電気的に接続するソース電極１２２及びドレイン電極１２３を形成する。
ここで、ソース電極１２２の一部は一方向に延びてゲートライン１１６と実質的に垂直な方向に形成されたデータライン１１７に接続され、ドレイン電極１２３の一部は画素領域に延びて、第１ホールＨａを介して接続電極１３０′′′及びその下部の画素電極１１８と電気的に接続する画素電極ライン１１８１を形成する。
ここで、第２絶縁膜１１５からなる１次絶縁膜パターン１１５′は、前記第３マスク工程により所定形状にパターニングされてエッチストッパ１１５″を形成し、アクティブパターン１２４′のチャネル領域の上部に位置するエッチストッパ１１５″は、ｎ＋非晶質シリコン薄膜のエッチング時に薄膜トランジスタのバックチャネルが損傷することを防止するが、これを次の第３マスク工程で詳細に説明する。
図６Ａ〜図６Ｆは図２Ｃ及び図３Ｃ〜図３Ｅに示す第３マスク工程を具体的に示す断面図である。
図６Ａに示すように、アレイ基板１１０の全面に、ｎ＋非晶質シリコン薄膜１２５及び第３導電膜１５０を蒸着した後、フォトレジストなどの感光性物質からなる感光膜３７０を形成し、本実施形態の回折マスク３８０（又は、ハーフトーンマスク）を利用して感光膜３７０に選択的に光を照射する。
また、本実施形態に使用した回折マスク３８０には、照射された光を全て透過させる透過領域Ｉ、スリットパターンが適用されて光の一部だけ透過させて一部は遮断するスリット領域ＩＩ、及び照射された光を全て遮断する遮断領域IIIが設けられており、回折マスク３８０を透過した光だけ感光膜３７０に照射される。
次に、回折マスク３８０を利用して露光された感光膜３７０を現像すると、図６Ｂに示すように、遮断領域IIIにより光が全て遮断された領域と、スリット領域ＩＩにより光の一部だけ遮断された領域には、所定厚さの第１感光膜パターン３７０ａ〜第４感光膜パターン３７０ｄが残り、光が全て透過する透過領域Ｉに該当する領域には、感光膜が完全に除去されて第３導電膜１５０の表面が露出する。
ここで、遮断領域IIIに形成された第１感光膜パターン３７０ａ〜第３感光膜パターン３７０ｃは、スリット領域ＩＩに形成された第４感光膜パターン３７０ｄより厚く形成される。また、透過領域Ｉにより光が全て透過した領域は感光膜が完全に除去されるが、これはポジ型フォトレジストを使用したためであり、本発明はこれに限定されるものではなく、ネガ型フォトレジストを使用してもよい。
次に、このように形成された第１感光膜パターン３７０ａ〜第４感光膜パターン３７０ｄをマスクにして、その下部に形成された第３導電膜１５０をパターニングすると、図６Ｃに示すように、第１感光膜パターン３７０ａ、第２感光膜パターン３７０ｂ、及び第４感光膜パターン３７０ｄの下に、第３導電膜１５０が残り、第１感光膜パターン３７０ａ、第２感光膜パターン３７０ｂ、及び第４感光膜パターン３７０ｄより幅の狭い第３導電膜パターン１５０′が形成され、第３感光膜パターン３７０ｃの下に、第３導電膜１５０が残り、第３感光膜パターン３７０ｃより幅の狭いデータライン１１７が形成される。
次に、第１感光膜パターン３７０ａ〜第４感光膜パターン３７０ｄをマスクにし続けて、その下のｎ＋非晶質シリコン薄膜１２５と１次絶縁膜パターン１１５′を選択的にパターニングすると、図６Ｄに示すように、第１感光膜パターン３７０ａ、第２感光膜パターン３７０ｂ、及び第４感光膜パターン３７０ｄの下に、ｎ＋非晶質シリコン薄膜１２５からなる第１ｎ＋非晶質シリコン薄膜パターン１２５′と第２絶縁膜１１５からなるエッチストッパ１１５″が形成され、第３感光膜パターン３７０ｃの下に、ｎ＋非晶質シリコン薄膜１２５からなる第２ｎ＋非晶質シリコン薄膜パターン１２５″が形成される。
次に、第１感光膜パターン３７０ａ〜第４感光膜パターン３７０ｄの一部を除去するアッシング工程を行うと、回折露光が適用されたスリット領域ＩＩの第４感光膜パターン３７０ｄが完全に除去されて、図６Ｅに示すように、第３導電膜パターン１５０′の表面が露出する。
また、第１感光膜パターン３７０ａ〜第３感光膜パターン３７０ｃは、第４感光膜パターン３７０ｄの厚さだけ除去された第５感光膜パターン３７０ａ′〜第７感光膜パターン３７０ｃ′となり、遮断領域IIIに対応する所定領域にのみ残る。
ここで、前記アッシング工程により第５感光膜パターン３７０ａ′〜第７感光膜パターン３７０ｃ′の幅を狭くすることができ、このとき、前記アッシング工程の工程条件を制御することにより、第５感光膜パターン３７０ａ′〜第７感光膜パターン３７０ｃ′が、その下部の第３導電膜パターン１５０′及びデータライン１１７の幅と同一の幅を有するようにすることができる。
次に、図６Ｆに示すように、残っている第５感光膜パターン３７０ａ′〜第７感光膜パターン３７０ｃ′をマスクにして第３導電膜パターン１５０′の一部領域を除去すると、第５感光膜パターン３７０ａ′の下に、第３導電膜１５０からなるソース電極１２２が形成されると共に、第６感光膜パターン３７０ｂ′の下に、第３導電膜１５０からなるドレイン電極１２３及び画素電極ライン１１８１が形成される。
その後、第５感光膜パターン３７０ａ′〜第７感光膜パターン３７０ｃ′をマスクにして、第１ｎ＋非晶質シリコン薄膜パターン１２５′、第２ｎ＋非晶質シリコン薄膜パターン１２５″、及び非晶質シリコン薄膜１２４を選択的に除去すると、非晶質シリコン薄膜１２４からなり、エッチストッパ１１５″の縁部側面の形状にパターニングされたアクティブパターン１２４′が形成される。
ここで、エッチストッパ１１５″は、アクティブパターン１２４′のパターニングにおいてマスクとして作用し、アクティブパターン１２４′の上には、ｎ＋非晶質シリコン薄膜１２５からなり、アクティブパターン１２４′の所定領域とソース１２２／ドレイン電極１２３間をオーミックコンタクトするオーミックコンタクト層１２５ｎが形成される。
ここで、画素電極ライン１１８１は、オーミックコンタクト層１２５ｎを介してその下の接続電極１３０′′′と電気的に接続し、データライン１１７の下には、ｎ＋非晶質シリコン薄膜１２５からなる第３ｎ＋非晶質シリコン薄膜パターン１２５′′′、及び非晶質シリコン薄膜１２４からなる非晶質シリコン薄膜パターン１２４″が形成される。
前記第２ホールが形成された領域の非晶質シリコン薄膜パターン１２４″は、その上部のデータライン１１７と同一の形状にパターニングされる。このように、本実施形態は、回折露光を利用してアクティブパターン１２４′、ソース／ドレイン電極１２２、１２３、及びデータライン１１７を１回のマスク工程で形成する際、データライン１１７の下に形成される非晶質シリコン薄膜パターン１２４″に突出部が形成されないため、非晶質シリコン薄膜パターン１２４″の突出部によるノイズ問題を解決できる。
このように構成されたアレイ基板１１０は、画像表示領域の外郭に形成されたシーラント（図示せず）によりカラーフィルタ基板（図示せず）と対向して貼り合わせられて液晶表示パネルを構成し、このようなアレイ基板１１０とカラーフィルタ基板との貼り合わせは、アレイ基板１１０又はカラーフィルタ基板に形成された貼り合わせキー（図示せず）を用いて行う。
前述した実施形態においてはチャネル層として非晶質シリコン薄膜を利用した非晶質シリコン薄膜トランジスタを例に説明しているが、本発明は、これに限定されるものではなく、チャネル層として多結晶シリコン薄膜を利用した多結晶シリコン薄膜トランジスタにも適用される。
また、本発明は、液晶表示装置だけでなく、薄膜トランジスタを利用して製造する他の表示装置、例えば、駆動トランジスタに有機発光ダイオード（Organic Light Emitting Diodes；ＯＬＥＤ）が接続された有機ＥＬディスプレイ装置にも利用される。
以上、多くの事項を具体的に記載したが、これは本発明の範囲を限定するものではなく、好ましい実施形態の例示として解釈されるべきである。従って、本発明の範囲は、前述した実施形態によって定められるのではなく、特許請求の範囲とその均等物によって定められるべきである。
本発明の一実施形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。 図１に示すアレイ基板の製造工程を順次示す、図１のIV−IV′線断面図である。 図１に示すアレイ基板の製造工程を順次示す、図１のIV−IV′線断面図である。 図１に示すアレイ基板の製造工程を順次示す、図１のIV−IV′線断面図である。 図１に示すアレイ基板の製造工程を順次示す平面図である。 図１に示すアレイ基板の製造工程を順次示す平面図である。 図１に示すアレイ基板の製造工程を順次示す平面図である。 図１に示すアレイ基板の製造工程を順次示す平面図である。 図１に示すアレイ基板の製造工程を順次示す平面図である。 図２Ａ及び図３Ａに示す第１マスク工程を具体的に示す断面図である。 図２Ａ及び図３Ａに示す第１マスク工程を具体的に示す断面図である。 図２Ａ及び図３Ａに示す第１マスク工程を具体的に示す断面図である。 図２Ａ及び図３Ａに示す第１マスク工程を具体的に示す断面図である。 図２Ａ及び図３Ａに示す第１マスク工程を具体的に示す断面図である。 図２Ｂ及び図３Ｂに示す第２マスク工程を具体的に示す断面図である。 図２Ｂ及び図３Ｂに示す第２マスク工程を具体的に示す断面図である。 図２Ｂ及び図３Ｂに示す第２マスク工程を具体的に示す断面図である。 図２Ｂ及び図３Ｂに示す第２マスク工程を具体的に示す断面図である。 図２Ｂ及び図３Ｂに示す第２マスク工程を具体的に示す断面図である。 図２Ｃ及び図３Ｃ〜図３Ｅに示す第３マスク工程を具体的に示す断面図である。 図２Ｃ及び図３Ｃ〜図３Ｅに示す第３マスク工程を具体的に示す断面図である。 図２Ｃ及び図３Ｃ〜図３Ｅに示す第３マスク工程を具体的に示す断面図である。 図２Ｃ及び図３Ｃ〜図３Ｅに示す第３マスク工程を具体的に示す断面図である。 図２Ｃ及び図３Ｃ〜図３Ｅに示す第３マスク工程を具体的に示す断面図である。 図２Ｃ及び図３Ｃ〜図３Ｅに示す第３マスク工程を具体的に示す断面図である。 一般的な液晶表示装置を概略的に示す分解斜視図である。 一般的な横電界方式の液晶表示装置のアレイ基板の一部を示す平面図である。 図８に示すアレイ基板の製造工程を順次示す、図８のII−II′線断面図である。 図８に示すアレイ基板の製造工程を順次示す、図８のII−II′線断面図である。 図８に示すアレイ基板の製造工程を順次示す、図８のII−II′線断面図である。 図８に示すアレイ基板の製造工程を順次示す、図８のII−II′線断面図である。 図８に示すアレイ基板の製造工程を順次示す、図８のII−II′線断面図である。

Claims (22)

  1. 第１基板及び第２基板を提供する段階と、
    前記第１基板上に第１導電膜及び第２導電膜を形成する段階と
    第１マスク工程により、前記第１基板にゲート電極、ゲートライン、共通ライン、ドレイン電極と画素電極を接続するための接続電極、共通電極、及び画素電極を形成する段階であって、前記接続電極は前記画素電極上に配置され、前記共通電極は前記画素電極と交互に配置される、段階と、
    前記第１基板上に第１絶縁膜、非晶質シリコン薄膜及び第２絶縁膜を形成する段階と、
    第２マスク工程により、前記第１基板上に、前記接続電極の一部を露出させるように前記第１絶縁膜、非晶質シリコン薄膜及び第２絶縁膜に形成された第１コンタクトホール、前記ゲート電極の左右側上部の非晶質シリコン薄膜の一部を露出させるように第２絶縁膜に形成された第２コンタクトホール及び第３コンタクトホール、前記共通ライン上部の第２絶縁膜に形成された第１ホール、データラインが形成される領域の第２絶縁膜に形成された第２ホール、並びに、前記ゲート電極上部に第２絶縁膜から形成されたエッチストッパが形成された１次絶縁膜パターンを形成する段階であって、
    前記第２マスク工程は、
    前記第１基板に第１厚さの第１感光膜パターン（２７０ａ）、及び前記第１厚さより薄い第２厚さの第２感光膜パターン乃至第５感光膜パターン（２７０ｂ〜２７０ｄ）を形成する段階であって、前記第２感光膜パターン乃至第５感光膜パターンは、それぞれ、前記第２コンタクトホール、第３コンタクトホール、第１ホール、及び第２ホールが形成される領域に対応する、段階と、
    前記第１感光膜パターン乃至前記第５感光膜パターンをマスクにして、前記第１絶縁膜、非晶質シリコン薄膜、及び第２絶縁膜を選択的に除去することにより、前記接続電極の一部を露出させる第１コンタクトホールを形成する段階と、 前記第２感光膜パターン乃至前記第５感光膜パターンを除去すると共に、前記第１感光膜パターンの一部を除去して、第３厚さの第６感光膜パターン（２７０ａ’）を形成する段階と、
    前記第６感光膜パターンをマスクにして前記第２絶縁膜の一部を除去することにより、前記ゲート電極の左右側上部の非晶質シリコン薄膜の一部を露出させる第２コンタクトホール及び第３コンタクトホール、前記共通ライン上部の非晶質シリコン薄膜の一部を露出させる第１ホール、並びに、データラインが形成される領域の非晶質シリコン薄膜の一部を露出させる第２ホールを形成する段階と、
    前記ゲート電極上部の第２絶縁膜の一部を残すことによりエッチストッパを形成する段階とを含む、
    段階と、
    前記第１基板上にｎ＋非晶質シリコン薄膜及び第３導電膜を形成する段階と
    第３マスク工程により、前記第１基板上にアクティブパターンを形成し、前記第２コンタクトホール及び前記第３コンタクトホールを介して前記アクティブパターンの所定領域と電気的に接続するソース電極及びドレイン電極、前記ゲートラインと交差して画素領域を定義するデータラインを形成する段階であって、
    前記第３マスク工程は、
    前記第１基板上に第４厚さの第７感光膜パターン乃至第９感光膜パターン（３７０ａ乃至３７０ｃ）、及び前記第４厚さより薄い第５厚さの第１０感光膜パターン（３７０ｄ）を形成する段階であって、前記第７感光膜パターン乃至第９感光膜パターンは、それぞれ、前記ソース電極、ドレイン電極、及びデータラインが形成される領域に対応し、前記第１０感光膜パターンは前記エッチストッパに対応する、段階と、
    前記第７感光膜パターン乃至前記第１０感光膜パターンをマスクにして前記第３導電膜を選択的に除去することにより、前記第３導電膜からなる第３導電膜パターン及びデータラインを形成する段階であって、前記第３導電膜パターンが、前記第７感光膜パターン（３７０ａ）、前記第８感光膜パターン（３７０ｂ）、及び前記第１０感光膜パターン（３７０ｄ）の下に、前記第７感光膜パターン、前記第８感光膜パターン、及び前記第１０感光膜パターンより幅が狭く形成され、前記データラインが、前記第９感光膜パターン（３７０ｃ）の下に、前記第９感光膜パターンより幅が狭く形成される、段階と、
    前記第７感光膜パターン乃至前記第１０感光膜パターンをマスクにして、前記ｎ＋非晶質シリコン薄膜及び前記１次絶縁膜パターンを選択的に除去することにより、第１ｎ＋非晶質シリコン薄膜パターン、第２ｎ＋非晶質シリコン薄膜パターン、及び２次絶縁膜パターンを形成する段階であって、前記第１ｎ＋非晶質シリコン薄膜パターンが、前記ｎ＋非晶質シリコン薄膜からなり、前記第７感光膜パターン、前記第８感光膜パターン、及び前記第１０感光膜パターンの下に形成され、前記第２ｎ＋非晶質シリコン薄膜パターンが、前記ｎ＋非晶質シリコン薄膜からなり、前記第９感光膜パターンの下に形成され、そして、前記２次絶縁膜パターンが、前記第２絶縁膜からなり、前記第７感光膜パターン、前記第８感光膜パターン、及び前記第１０感光膜パターンの下に形成される、段階と、
    前記第１０感光膜パターンを除去すると共に、前記第７感光膜パターン乃至前記第９感光膜パターンの一部を除去して、第６厚さの第１１感光膜パターン乃至第１３感光膜パターン（３７０ａ’乃至３７０ｃ’）を形成する段階と、
    前記第１１感光膜パターン乃至前記第１３感光膜パターンをマスクにして、前記第３導電膜パターンの一部を除去することにより、前記第３導電膜からなるソース電極及びドレイン電極を形成する段階と、
    前記第１１感光膜パターン乃至前記第１３感光膜パターンをマスクにして、前記第１ｎ＋非晶質シリコン薄膜パターン、前記第２ｎ＋非晶質シリコン薄膜パターン、及び前記非晶質シリコン薄膜を選択的に除去することにより、前記非晶質シリコン薄膜からなるアクティブパターンを形成する段階とを含む、
    段階と、
    前記第１基板と前記第２基板とを貼り合わせる段階と、
    を含むことを特徴とする液晶表示装置の製造方法。
  2. 前記共通ラインが、前記ゲートラインと平行に配列されることを特徴とする請求項１に記載の液晶表示装置の製造方法。
  3. 前記共通電極が、前記共通ラインと接続されることを特徴とする請求項１に記載の液晶表示装置の製造方法。
  4. 前記第１マスク工程により、前記共通電極上に前記共通ラインと接続する第１接続ラインを形成する段階をさらに含むことを特徴とする請求項１に記載の液晶表示装置の製造方法。
  5. 前記第１接続ラインが、前記画素領域の左右側縁部に形成されて前記共通ラインと接続されることを特徴とする請求項４に記載の液晶表示装置の製造方法。
  6. 前記第１接続ラインが、前記データラインと平行に配列されることを特徴とする請求項４に記載の液晶表示装置の製造方法。
  7. 前記第１マスク工程は、
    前記第１基板上に、第７厚さの第１４感光膜パターン乃至第１７感光膜パターン（１７０ａ乃至１７０ｄ）を形成し、前記第７厚さより薄い第８厚さの第１８感光膜パターン及び第１９感光膜パターン（１７０ｅ及び１７０ｆ）を形成する段階であって、前記第１４感光膜パターン乃至第１７感光膜パターンは、それぞれ、前記ゲート電極及びゲートライン、前記共通ライン、前記接続電極、並びに、第１接続ラインが形成される領域に対応し、前記第１８感光膜パターン及び第１９感光膜パターンは、それぞれ、前記画素電極、及び、前記共通電極に対応する、段階と、
    前記第１４感光膜パターン乃至前記第１９感光膜パターンをマスクにして、前記第１導電膜及び前記第２導電膜を選択的に除去することにより、前記第１基板上に、前記第２導電膜からなるゲート電極及びゲートライン、前記第２導電膜からなる共通ライン、並びに前記第１導電膜からなる共通電極及び画素電極を形成し、前記第１導電膜からなる共通電極及び画素電極の上に、それぞれ前記第２導電膜からなり、前記共通電極及び前記画素電極と同一の形状にパターニングされた接続電極用導電膜パターン及び接続ライン用導電膜パターンを形成する段階と、
    前記第１８感光膜パターン及び前記第１９感光膜パターンを除去すると共に、前記第１４感光膜パターン乃至前記第１７感光膜パターンの一部を除去して、第９厚さの第２０感光膜パターン乃至第２３感光膜パターン（１７０ａ’乃至１７０ｄ’）を形成する段階と、
    前記第２０感光膜パターン乃至前記第２３感光膜パターンをマスクにして、前記接続電極用導電膜パターン及び前記接続ライン用導電膜パターンを選択的に除去することにより、前記画素電極上に前記画素電極の一部と電気的に接続する接続電極を形成し、前記共通電極上に前記共通電極の一部と電気的に接続する第１接続ラインを形成する段階と、
    を含むことを特徴とする請求項１に記載の液晶表示装置の製造方法。
  8. 前記ゲート電極及びゲートラインの下に、それぞれ前記第１導電膜からなり、前記ゲート電極及び前記ゲートラインと同一の形状にパターニングされたゲート電極パターン及びゲートラインパターンを形成することを特徴とする請求項７に記載の液晶表示装置の製造方法。
  9. 前記第１導電膜が、ＩＴＯ又はＩＺＯの透明な導電物質で形成されることを特徴とする請求項７に記載の液晶表示装置の製造方法。
  10. 前記第２導電膜が、アルミニウム、アルミニウム合金、タングステン、銅、クロム、又はモリブデンの不透明導電物質で形成されることを特徴とする請求項７に記載の液晶表示装置の製造方法。
  11. 前記第１４感光膜パターン乃至前記第１７感光膜パターン（１７０ａ乃至１７０ｄ）が、アッシング工程により、前記第１８感光膜パターン又は前記第１９感光膜パターン（１７０ｅ及び１７０ｆ）の厚さだけ減少した第９厚さの第２０感光膜パターン乃至第２３感光膜パターンにパターニングされることを特徴とする請求項７に記載の液晶表示装置の製造方法。
  12. 前記エッチストッパが、ｎ＋非晶質シリコン薄膜のパターニング時に前記アクティブパターンのバックチャネルにエッチング液又はエッチングガスが浸透するのを防止することを特徴とする請求項１に記載の液晶表示装置の製造方法。
  13. 前記第１感光膜パターン（２７０ａ）が、アッシング工程により、前記第２感光膜パターン乃至前記第５感光膜パターン（２７０ｂ乃至２７０ｅ）の厚さだけ減少した第３厚さの第６感光膜パターン（２７０ａ’）にパターニングされることを特徴とする請求項１に記載の液晶表示装置の製造方法。
  14. 前記ドレイン電極の一部が前記画素領域に延びて、前記第１ホールを介して前記接続電極及び前記画素電極と電気的に接続する画素電極ラインを形成することを特徴とする請求項１に記載の液晶表示装置の製造方法。
  15. 前記第１１感光膜パターン乃至前記第１３感光膜パターン（３７０ａ’乃至３７０ｃ’）が、前記第３導電膜パターン及び前記データラインの幅と同一の幅を有することを特徴とする請求項１に記載の液晶表示装置の製造方法。
  16. 前記ソース電極が、前記第１１感光膜パターン（３７０ａ’）の一部の下部に形成されることを特徴とする請求項１に記載の液晶表示装置の製造方法。
  17. 前記ドレイン電極及び前記画素電極ラインが、前記第１３感光膜パターン（３７０ｂ’）の下部に形成されることを特徴とする請求項１４に記載の液晶表示装置の製造方法。
  18. 前記アクティブパターンを形成する段階において、前記アクティブパターンの上部に、前記ｎ＋非晶質シリコン薄膜からなり、前記アクティブパターンの所定領域と前記ソース／ドレイン電極間をオーミックコンタクトするオーミックコンタクト層が形成されることを特徴とする請求項１７に記載の液晶表示装置の製造方法。
  19. 前記画素電極ラインが、前記オーミックコンタクト層を介して前記接続電極と電気的に接続されることを特徴とする請求項１８に記載の液晶表示装置の製造方法。
  20. 前記アクティブパターンを形成する段階において、前記データラインの下部に、前記ｎ＋非晶質シリコン薄膜からなる第２ｎ＋非晶質シリコン薄膜パターン、及び前記非晶質シリコン薄膜からなる非晶質シリコン薄膜パターンが形成されることを特徴とする請求項１に記載の液晶表示装置の製造方法。
  21. 前記アクティブパターンを形成する段階において、前記第２ホールが形成された領域の非晶質シリコン薄膜が、その上部のデータラインと同一の幅を有するようにパターニングされることを特徴とする請求項１に記載の液晶表示装置の製造方法。
  22. 前記第３導電膜が、アルミニウム、アルミニウム合金、タングステン、銅、クロム、又はモリブデンの不透明導電物質で形成されることを特徴とする請求項１に記載の液晶表示装置の製造方法。
JP2006336644A 2006-05-12 2006-12-14 液晶表示装置及びその製造方法 Active JP4680879B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060043149A KR100978263B1 (ko) 2006-05-12 2006-05-12 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2007304554A JP2007304554A (ja) 2007-11-22
JP4680879B2 true JP4680879B2 (ja) 2011-05-11

Family

ID=38608164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006336644A Active JP4680879B2 (ja) 2006-05-12 2006-12-14 液晶表示装置及びその製造方法

Country Status (6)

Country Link
US (2) US7876390B2 (ja)
JP (1) JP4680879B2 (ja)
KR (1) KR100978263B1 (ja)
CN (1) CN101071217B (ja)
DE (1) DE102006060731B4 (ja)
TW (1) TWI318011B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096718B1 (ko) * 2004-12-24 2011-12-22 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판의 제조 방법
RU2488193C1 (ru) * 2009-06-26 2013-07-20 Шарп Кабусики Кайся Фототранзистор и оснащенное им дисплейное устройство
KR101323408B1 (ko) * 2009-12-07 2013-10-29 엘지디스플레이 주식회사 액정표시장치 제조방법
JP2011181596A (ja) * 2010-02-26 2011-09-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5687911B2 (ja) * 2011-01-25 2015-03-25 三菱電機株式会社 薄膜トランジスタアレイ基板及びその製造方法、並びに液晶表示装置
CN202033562U (zh) 2011-04-29 2011-11-09 京东方科技集团股份有限公司 液晶显示器阵列基板
CN102637631B (zh) * 2011-06-03 2014-07-23 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器阵列基板的制造方法
CN103946912B (zh) * 2011-11-24 2016-09-21 株式会社日本有机雷特显示器 显示装置及其控制方法
WO2013076771A1 (ja) * 2011-11-24 2013-05-30 パナソニック株式会社 表示装置の駆動方法
TWI479663B (zh) * 2011-12-22 2015-04-01 Au Optronics Corp 陣列基板及其製作方法
JP5945479B2 (ja) * 2012-09-06 2016-07-05 株式会社ジャパンディスプレイ 液晶表示装置
CN103022055A (zh) * 2012-12-28 2013-04-03 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN103346160B (zh) * 2013-07-10 2016-04-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102131195B1 (ko) 2013-07-16 2020-07-08 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
TW201627738A (zh) * 2015-01-16 2016-08-01 中華映管股份有限公司 畫素結構的製作方法
KR102439350B1 (ko) 2015-12-31 2022-09-02 엘지디스플레이 주식회사 터치스크린 내장형 표시장치 및 그 제조방법
CN107017267A (zh) * 2017-03-29 2017-08-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN107037643A (zh) * 2017-06-01 2017-08-11 厦门天马微电子有限公司 液晶显示面板及显示装置
CN107331619A (zh) * 2017-06-28 2017-11-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置、曝光装置
KR102085160B1 (ko) * 2019-02-18 2020-04-24 이엘케이 주식회사 디스플레이 패널 및 그 제조방법
CN110346993A (zh) * 2019-06-19 2019-10-18 深圳市华星光电半导体显示技术有限公司 液晶显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0850308A (ja) * 1994-06-03 1996-02-20 Furontetsuku:Kk 電気光学素子の製造方法
JPH08136951A (ja) * 1994-11-08 1996-05-31 Matsushita Electric Ind Co Ltd 液晶パネル用基板とその製造方法
JP2000180898A (ja) * 1998-12-12 2000-06-30 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2000206571A (ja) * 1998-12-31 2000-07-28 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2001235763A (ja) * 1999-12-22 2001-08-31 Hynix Semiconductor Inc フリンジフィールドスイッチングモード液晶表示装置の製造方法
JP2002090779A (ja) * 2000-09-20 2002-03-27 Hitachi Ltd 液晶表示装置
JP2003057673A (ja) * 2001-08-13 2003-02-26 Obayashi Seiko Kk アクティブマトリックス表示装置とその製造方法
JP2004318076A (ja) * 2003-04-15 2004-11-11 Hannstar Display Corp 横方向電場駆動液晶ディスプレイの製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0189214B1 (en) * 1985-01-25 1997-07-23 Nec Corporation Liquid-crystal multi-color display panel structure
US6014190A (en) 1995-11-30 2000-01-11 Samsung Electronics Co., Ltd. In-plane switching liquid crystal display and a manufacturing method thereof
JPH10154815A (ja) * 1996-11-25 1998-06-09 Furontetsuku:Kk 薄膜トランジスタおよびその製造方法とそれを用いた液晶表示装置
KR100262953B1 (ko) * 1997-06-11 2000-08-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
JPH1184418A (ja) * 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置
KR100247273B1 (ko) * 1998-03-12 2000-03-15 윤종용 액정 표시 장치 및 그 제조 방법
US6486933B1 (en) 1998-03-12 2002-11-26 Samsung Electronics Co., Ltd. Liquid crystal display with preventing vertical cross-talk having overlapping data lines
US6261881B1 (en) * 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
KR100459482B1 (ko) * 1998-10-02 2005-06-10 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
KR100494682B1 (ko) * 1999-06-30 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자 및 그 제조방법
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001242803A (ja) * 2000-02-29 2001-09-07 Sony Corp 表示装置及びその製造方法
KR100729763B1 (ko) * 2000-12-04 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100587217B1 (ko) * 2000-12-29 2006-06-08 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치용 어레이기판 및 그제조방법
KR100437475B1 (ko) * 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
EP1310822B1 (en) * 2001-11-13 2011-08-03 HannStar Display Corp. Electrode array of in-plane switching mode liquid crystal display
JP2003188183A (ja) 2001-12-20 2003-07-04 Fujitsu Display Technologies Corp 薄膜トランジスタ装置、その製造方法及び液晶表示装置
TW586144B (en) 2002-11-15 2004-05-01 Toppoly Optoelectronics Corp Method of forming a liquid crystal display
JP2004302466A (ja) * 2003-03-29 2004-10-28 Lg Philips Lcd Co Ltd 水平電界印加型液晶表示装置及びその製造方法
JP2005057242A (ja) * 2003-07-18 2005-03-03 Seiko Epson Corp 薄膜トランジスタ、アクティブマトリクス基板、表示装置、及び電子機器
JP4285158B2 (ja) * 2003-08-29 2009-06-24 セイコーエプソン株式会社 電気光学装置及び電子機器
CN100371813C (zh) * 2003-10-14 2008-02-27 Lg.菲利浦Lcd株式会社 面内切换型液晶显示装置中的液晶显示板及其制造方法
KR100585410B1 (ko) 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
KR101055188B1 (ko) * 2003-12-23 2011-08-08 엘지디스플레이 주식회사 Ｃｍｏｓ - ｔｆｔ 어레이 기판 및 그 제조방법
KR100595456B1 (ko) * 2003-12-29 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
TWI239651B (en) * 2004-04-30 2005-09-11 Quanta Display Inc Manufacturing method of a thin film transistor-liquid crystal display
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR100934823B1 (ko) * 2005-05-20 2009-12-31 엘지디스플레이 주식회사 횡전계 방식 액정표시소자 및 그 제조방법
KR101097167B1 (ko) * 2005-06-07 2011-12-22 엘지디스플레이 주식회사 유기전계발광표시소자 및 그 제조방법
KR101201017B1 (ko) * 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20070000893A (ko) * 2005-06-28 2007-01-03 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0850308A (ja) * 1994-06-03 1996-02-20 Furontetsuku:Kk 電気光学素子の製造方法
JPH08136951A (ja) * 1994-11-08 1996-05-31 Matsushita Electric Ind Co Ltd 液晶パネル用基板とその製造方法
JP2000180898A (ja) * 1998-12-12 2000-06-30 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2000206571A (ja) * 1998-12-31 2000-07-28 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2001235763A (ja) * 1999-12-22 2001-08-31 Hynix Semiconductor Inc フリンジフィールドスイッチングモード液晶表示装置の製造方法
JP2002090779A (ja) * 2000-09-20 2002-03-27 Hitachi Ltd 液晶表示装置
JP2003057673A (ja) * 2001-08-13 2003-02-26 Obayashi Seiko Kk アクティブマトリックス表示装置とその製造方法
JP2004318076A (ja) * 2003-04-15 2004-11-11 Hannstar Display Corp 横方向電場駆動液晶ディスプレイの製造方法

Also Published As

Publication number Publication date
US7876390B2 (en) 2011-01-25
DE102006060731A1 (de) 2007-11-22
TWI318011B (en) 2009-12-01
US8325317B2 (en) 2012-12-04
TW200743216A (en) 2007-11-16
CN101071217B (zh) 2010-05-12
DE102006060731B4 (de) 2009-09-24
JP2007304554A (ja) 2007-11-22
CN101071217A (zh) 2007-11-14
KR20070109736A (ko) 2007-11-15
KR100978263B1 (ko) 2010-08-26
US20070263132A1 (en) 2007-11-15
US20110092008A1 (en) 2011-04-21

Similar Documents

Publication Publication Date Title
JP4680879B2 (ja) 液晶表示装置及びその製造方法
JP5219362B2 (ja) 液晶表示装置の製造方法
KR101421166B1 (ko) 액정표시장치의 제조방법
TWI468822B (zh) 液晶顯示裝置及其製造方法
JP5080962B2 (ja) 液晶表示装置の製造方法
JP2007011340A (ja) 液晶表示装置とその製造方法
JP2007011328A (ja) 液晶表示装置及びその製造方法
KR101631620B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20080003187A (ko) 액정표시장치 및 그 제조방법
KR101201707B1 (ko) 액정표시장치 및 그 제조방법
KR20090044467A (ko) 액정표시장치 및 그 제조방법
KR101356171B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101234214B1 (ko) 액정표시장치 및 그 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20090016340A (ko) 액정표시장치 및 그 제조방법
KR101408257B1 (ko) 액정표시장치 및 그 제조방법
KR20090053609A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR101206286B1 (ko) 액정표시장치의 제조방법
KR101141535B1 (ko) 전극패턴의 형성방법 및 이를 이용한 액정표시장치의제조방법
KR101432571B1 (ko) 액정표시장치 및 그 제조방법
KR20100010286A (ko) 액정표시장치 및 그 제조방법
KR20070079217A (ko) 액정표시장치 및 그 제조방법
KR101266274B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110203

R150 Certificate of patent or registration of utility model

Ref document number: 4680879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250