CN101071217B - 液晶显示器制造方法 - Google Patents

液晶显示器制造方法 Download PDF

Info

Publication number
CN101071217B
CN101071217B CN2006101431151A CN200610143115A CN101071217B CN 101071217 B CN101071217 B CN 101071217B CN 2006101431151 A CN2006101431151 A CN 2006101431151A CN 200610143115 A CN200610143115 A CN 200610143115A CN 101071217 B CN101071217 B CN 101071217B
Authority
CN
China
Prior art keywords
light
sensitive surface
surface pattern
pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101431151A
Other languages
English (en)
Other versions
CN101071217A (zh
Inventor
梁埈荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101071217A publication Critical patent/CN101071217A/zh
Application granted granted Critical
Publication of CN101071217B publication Critical patent/CN101071217B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了液晶显示器制造方法，该方法包括提供第一基板和第二基板。通过第一掩模工艺在所述第一基板上形成栅极、选通线、连接电极、公共电极和像素电极。在所述第一基板上形成第一绝缘膜。通过第二掩模工艺形成具有多个接触孔的第一绝缘膜图案。在所述第一基板上形成有源图案，并通过一些所述接触孔形成与所述有源图案可操作地连接的源极和漏极。可以通过狭缝曝光大致一起形成栅极、公共电极和像素电极。可以大致一起形成有源图案、源极和漏极。可以减少制造所述显示器所需的掩模的数量，以简化制造工艺并保护沟道区。

Description

液晶显示器制造方法
技术领域
本发明涉及一种液晶显示器(LCD)，更具体地涉及一种改进的制造方法。
背景技术
随着对便携式(移动)信息装置需求的增加，对信息显示器的需求正日益增长。在一些装置中，使用薄板平面显示器(FPD)。这些FPD具有使用液晶的光学各向异性的液晶显示器(LCD)。其表现出优异的分辨率、颜色和图像质量。
一些LCD具有多个基板，其中在滤色器基板与阵列基板之间形成有液晶层。薄膜晶体管(TFT)用作这些显示器中的开关元件。图1中的LCD包括滤色器基板5、阵列基板10和液晶层30。滤色器基板5包括滤色器(C)，所述滤色器具有产生红色、绿色和蓝色的子滤色器7。黑底(black matrix)6将子滤色器7隔开，并阻止光向液晶层30透射。透明的公共电极8向液晶层30施加电压。图1的阵列基板10包括形成多个像素区(P)的多个选通线16和数据线17。在选通线16和数据线17的各交叉处形成TFT，并且在各像素区(P)上形成像素电极18。
使用密封剂在相邻位置附接滤色器基板5和阵列基板10。另选地，通过附接键(attachment key)来附接这两个基板5和10。
图1中所示的LCD是扭曲向列(TN)型LCD，其中相对于基板沿正交方向来驱动向列液晶分子。当向液晶显示器面板施加电压时，相对于基板而水平地配向的液晶分子就沿垂直方向配向。
在图2中，在面内切换(IPS)型LCD中，N个选通线和M个数据线彼此交叉以在阵列基板上形成M×N个像素。垂直和水平定位的选通线16和数据线17在透明的玻璃基板10上形成像素区。在选通线16和数据线17的交叉处形成TFT。
该TFT包括与选通线16相连的栅极21。源极22与数据线17相连，并且漏极23通过像素电极线181而与像素电极18相连。所述TFT包括用于使栅极21与源极22和漏极23绝缘的第一绝缘膜。有源图案在源极22和漏极23之间形成导电沟道。
在像素区中，多个公共电极8和多个像素电极18沿平行于数据线17的方向交替布置。像素电极18通过第一接触孔40a与像素电极线181相连。像素电极18与漏极23电连接，并且公共电极8通过第二接触孔40b而与平行于选通线16的公共电极线81电连接。
在图3A中，通过光刻工艺(第一掩模工艺)在基板10上形成栅极21、选通线和公共线。在图3B中，在带有栅极21的基板10的整个表面上顺序沉积第一绝缘膜15a、非晶硅薄膜和n+非晶硅薄膜。然后形成选通线和公共线，并且使用光刻(第二掩模工艺)有选择地对非晶硅薄膜和n+非晶硅薄膜进行构图以形成有源图案24。在该阶段，形成已经以与有源图案24相同的形式构图的n+非晶硅薄膜图案25。
之后，如图3C所示，在基板10的整个表面上沉积导电金属，然后通过光刻(第三掩模工艺)有选择地对其进行构图.所述光刻在有源图案24的上部处形成了源极22和漏极23.在该阶段，通过第三掩模工艺去除了形成在有源图案24上的n+非晶硅薄膜图案的特定部分，以形成欧姆接触层25n。
在图3C中，源极22的一部分沿一个方向延伸以形成数据线17，并且漏极23的一部分延伸至像素区以形成像素电极线181。接下来，在图3D中，在形成有源极22和漏极23的基板10的整个表面上沉积第二绝缘膜15b。通过光刻(第四掩模工艺)去除该第二绝缘膜15b的一部分，以形成使像素电极线181的一部分暴露的接触孔40a。在该阶段，通过第四掩模工艺去除第二绝缘膜15b的另一部分，以形成使公共线的一部分暴露的第二接触孔。
最后，如图3E所示，在基板10的整个表面上沉积透明的导电金属材料，然后使用光刻(第五掩模工艺)有选择地对其进行构图，以形成与像素电极线181电连接的像素电极18以及与在图2中的公共线电连接的公共电极8。
当制造包括TFT的一些阵列基板时，进行至少五个光刻工艺，以构图出栅极、有源图案、源极和漏极、接触孔以及像素电极。连续的光刻工艺可能使生产率变差，降低可靠性并增加了缺陷TFT的可能性。因为用于形成图案的掩模可能非常昂贵，所以应用的掩模越多，LCD的制造成本越大。因此，需要可以增加生产率、提高可靠性并降低生产缺陷的节省成本的制造工艺。
发明内容
一种LCD的制造方法包括：通过第一掩模工艺在第一基板上形成栅极、选通线、连接电极、公共电极和像素电极。一旦形成，就在第一基板上形成第一绝缘膜。通过第二掩模工艺形成具有多个接触孔的第一绝缘膜图案。然后在第一基板上形成有源图案，而后形成与该有源图案的一部分接合(couple)的源极和漏极。然后将第一基板接合在第二基板上。
对于本领域技术人员来说，在阅读了下面附图和详细描述之后将明白或会明白本发明的其它系统、方法、特征和优点。所有这样的附加系统、方法、特征和优点都认为包括在本说明之内以及本发明的范围之内，并且应受到所附权利要求的保护。
附图说明
通过参照附图和说明将更好地理解本发明。附图中的构件不必按比例绘制，而重点在于表示本发明的原理。另外，在附图中，在所有的不同视图中，相同的附图标记表示相应的部件。
图1是液晶显示器的分解立体图。
图2是阵列基板的一部分的平面图。
图3A至图3E是沿着图2的线II-II′剖取的剖视图。
图4是示出了LCD的一个像素的阵列基板的一部分的平面图。
图5A至图5C是沿着图4中的阵列基板的线IV-IV′剖取的、制造过程的剖视图。
图6A至图6E是图4的阵列基板的制造过程的平面图。
图7A至图7E是图5A和图6A的第一掩模工艺的剖视图。
图8A至图8E是图5B和图6B的第二掩模工艺的剖视图。
图9A至图9F是表示图5C和图6C至图6E的第三掩模工艺的剖视图。
具体实施方式
在图4中，N个选通线和M个数据线交叉以在阵列基板上形成M×N个像素。选通线116和数据线117垂直和水平地布置以在阵列基板110上形成像素区。在选通线116和数据线117的交叉处定位有开关元件。在图4中，开关元件包括薄膜晶体管(TFT)。
该TFT包括：与选通线116相连的栅极121；与数据线117相连的源极122；以及通过像素电极线1181与像素电极118相连的漏极123。所述TFT包括：用于使栅极121与源极122和漏极123绝缘的第一绝缘膜；以及有源图案。当向栅极121施加栅压时，该有源图案在源极122和漏极123之间形成导电沟道。在图4中，源极122的一部分与数据线117相结合，并且漏极123的一部分延伸至像素区以形成像素电极线1181。
在像素区中，两个或更多个公共电极108以及两个或更多个像素电极118交替布置以生成面内场。在该图中，公共电极108和像素电极118基本上平行于数据线117布置。在另选的系统中，公共电极108和像素电极118基本上平行于选通线116布置或者构造成为其它布置。
像素电极118通过第一接触孔与像素电极线1181电连接或可操作地连接。公共电极108与基本上平行于选通线116布置的公共线1081连接。公共线1081与第一连接线108a和108a’相连。这些线在像素区的左右边缘附近基本上平行于数据线117。第一左连接线108a和第一右连接线108a’通过基本上平行于选通线116布置的第二连接线108b相连接。
栅极121、选通线116、公共线1081、第一连接线108a和108a’、以及第二连接线108b形成为双层。该双层包括由透明导电材料制成的下层、以及由不透明导电材料制成的上层。在像素区中暴露的公共电极108和像素电极118可以形成为由透明导电材料制成的单层。
公共电极108的侧表面或上表面或下表面的一部分从公共线1081、第一连接线108a和108a’、或第二连接线108b向下延伸，以与公共线1081、第一连接线108a和108a’、或第二连接线108b形成连接。公共线1081的一部分与像素电极线1181的一部分重叠，并在它们之间插设第一绝缘膜，从而形成用于存储电荷的电路元件或存储电容器(Cst)。在接收到下一信号之前，该存储电容器(Cst)基本上维持施加给液晶电容器的电压。
除了保持该信号之外，存储电容器(Cst)可以稳定灰度级再现并且/或者可以减少残留图像。在图4中，115”表示由绝缘材料构成的蚀刻阻止件(etch stopper)。定位在有源图案的沟道区的上部附近的蚀刻阻止件可以防止在蚀刻n+非晶硅薄膜时TFT的背沟道(back channel)受损。
可以通过多步过程来制造阵列基板。尽管对于特定元件和情况可以定制工艺，但是生成的一个过程可以通过少于五个步骤(例如通过三个步骤)对电路进行构图。一些工艺通过狭缝(衍射)掩模或半色调掩模基本上一起形成栅极、公共电极和像素电极，并且基本上一起形成有源图案以及源极和漏极。其它工艺使用其它掩模。
在图4、图5A和图6A中，在包括透明绝缘材料(例如在这些图中为玻璃)的基板110上形成栅极121、选通线116、公共线1081、第一连接线108a和108a’、第二连接线108b、公共电极108以及像素电极118。
通过其中将图案转印到晶片上的构图工艺对第一膜和第二膜进行构图，而形成栅极121、选通线116、公共线1081、第一连接线108a和108a’、第二连接线108b、公共电极108以及像素电极118。在图5和图6中，使用光刻构图工艺。
在使用第一导电膜的一些装置中，可以使用具有优异透射率的透明导电材料，例如铟锡氧化物(ITO)和/或铟锌氧化物(IZO)。在使用第二导电膜的装置中，可以使用低阻抗不透明导电材料，例如铝(Al)、铝合金、钨(W)、铜(Cu)、铬(Cr)、和/或钼(Mo)等。
在图5和图6中，在栅极121的下部附近，由第二导电膜形成选通线116和公共线1081。对栅极图案120’、选通线图案和公共线图案120”进行构图，以形成栅极121、选通线116和公共线1081。
由第一导电膜形成的公共电极108的上下表面的一侧或一部分延伸至公共线1081的下表面。第一连接线108a和108a’或者第二连接线108b、以及由第一导电膜形成的像素电极118的下表面的一部分延伸至由第二导电膜形成的连接电极130”’的下表面。
包括第二导电膜的栅极121、选通线116、公共线1081、第一连接线108a和108a’、以及第二连接线108b可以与由第一导电膜形成的公共电极108和像素电极118同时或几乎同时形成。
图7A至图7E是图5A和图6A的第一掩模工艺的剖视图。在图7A中，第一导电膜120和第二导电膜130沉积在基板110的整个表面或几乎整个表面上。所述导电膜可以由诸如玻璃的透明绝缘材料制成，并且可顺序地进行所述工艺。在一些装置中，第一导电膜120包括透明导电材料，例如铟锡氧化物(ITO)和/或铟锌氧化物(IZO)。低阻抗不透明导电材料，例如铝(Al)、铝合金、钨(W)、铜(Cu)、铬(Cr)、钼(Mo)和/或钼合金等可构成第二导电膜130。之后，在基板110的整个表面或几乎整个表面上形成由诸如光刻胶的感光材料制成的感光膜170，在其上，允许光有选择地穿过包含有图案阵列的板。可以使用狭缝掩模180(或半色调掩模)或者在另选的工艺中使用多狭缝掩模。
狭缝掩模180可以包括：允许光穿过的透射区(I)；带有狭缝图案的狭缝区(II)，其仅透射部分光而阻挡部分光；以及用于防止光穿过的阻挡区(III)。在一些工艺中，仅穿过狭缝掩模180透射的光可以照射感光膜170。
当使已通过狭缝掩模180而曝光的感光膜170显影时(图7B)，可以在光被完全阻挡或部分阻挡的区域处保留具有一定厚度的感光膜图案170a至170f。光可被阻挡区(III)和狭缝区(II)阻挡。由于第二导电膜130的表面的曝光，几乎完全或全部去除了在光完全透射或允许穿过的透射区(I)处的感光膜。
在该阶段，穿过阻挡区(III)形成的第一至第四感光膜图案170a至170d比形成在狭缝区(II)处的第五和第六感光膜图案170e和170f要厚。几乎完全去除了在光几乎完全透射的区域(透射区(I))处的感光膜。在该工艺中使用了正光刻胶。在另选的工艺中，可以使用负光刻胶或组合物。
当对形成在下部处的第一导电膜120和第二导电膜130进行构图时，可以使用感光膜图案170a至170f作为掩模(图7C)，而由第二导电膜形成栅极121、选通线和公共线1081。由第一导电膜形成的公共电极108和像素电极118也形成在基板110上。
在栅极121、选通线和公共线1081的下部附近，由第一导电膜形成栅极图案120’、选通线图案和公共线图案120”。以与栅极121和公共线1081相同的形式构图出这些元件。
在公共电极108和像素电极118(由第一导电膜形成)的上部附近，由第二导电膜形成连接电极导电膜图案130’和连接线导电膜图案130”。以与公共电极108和像素电极118相同的形式构图出这些元件。
当进行灰化工艺以去除感光膜图案170a至170f的一部分时(图7D)，可以几乎或完全除去连接电极导电膜图案130’和连接线导电膜图案130”的上部的第五感光膜图案170e和第六感光膜图案170f。这些区域对应于使狭缝暴露于光的狭缝区(II)。这些区域露出了连接电极导电膜图案130’和连接线导电膜图案130”的表面。
在该阶段，第一至第四感光膜图案分别保持为第七至第十感光膜图案170a’至170f’，其厚度是对应于阻挡区(III)的一定部分去除第五和第六感光膜图案的厚度而得到的厚度。然后通过以第七至第十感光膜图案170a’至170f’作为掩模，有选择地去除连接电极导电膜图案和连接线导电膜图案，以形成连接电极130”’。连接电极130”’在像素电极118的上部处与像素电极的一部分相连。在该工艺过程中，第二连接线以及与公共电极108的一部分电连接或可操作地连接的第一连接线108a形成在公共电极108的上部附近。
在图5B和图6B中，在其上支撑有栅极121、选通线116、公共线1081、第一连接线108a和108’、第二连接线108b、公共电极108、像素电极118的基板110的几乎整个表面或整个表面上，沉积第一绝缘膜115a、非晶硅薄膜124和第二绝缘膜。在一些工艺中，沉积所述膜。在一些工艺中，依次沉积这些元素。一旦沉积后，就通过也可以依次进行的诸如光刻的构图工艺(第二掩模工艺)对第一绝缘膜115a、非晶硅薄膜124和第二绝缘膜进行构图。该工艺可以形成第一接触孔140a、第二接触孔140b、第三接触孔140c、第一孔Ha和第二孔Hb。几乎同时，该工艺可以形成以期望形式的由第二绝缘膜构成的蚀刻阻止件115’。
在该阶段，第一接触孔140a使连接电极130”’的一部分暴露，并且第二接触孔140b和第三接触孔140c使在栅极121的上部左右附近的非晶硅薄膜124的一部分暴露。在构图工艺之后保留在第二接触孔140b和第三接触孔140c之间的部分蚀刻阻止件115’可以防止在对n+非晶硅薄膜构图时蚀刻溶液或蚀刻气体渗透进有源图案的背沟道。
在一些系统和处理器中，对于第二掩模工艺使用狭缝曝光或多狭缝曝光。图8A至图8E是图5B和图6B的第二掩模工艺的剖视图。在图8A中，在其上支撑有栅极121、选通线116、公共线1081、第一连接线108a和108a’的基板110的几乎整个表面或整个表面上，形成第二连接线108b、公共电极108和像素电极118，并且沉积第一绝缘膜115a、非晶硅薄膜124和第二绝缘膜115。这在一些系统中依次进行。在基板110的几乎整个表面或整个表面上，形成有由诸如光刻胶的感光材料构成的感光膜270，其上，光有选择地穿过狭缝掩模280(或半色调掩模)。
狭缝掩模280可以包括：允许光穿过的透射区(I)；具有狭缝图案的狭缝区(II)，其仅允许部分光透过而阻挡部分光；以及防止光穿过的阻挡区(III)。在一些工艺中，仅透射过狭缝掩模280的光可以照射感光膜270。
当对已经通过狭缝掩模280而曝光的感光膜270显影时(图8B)，在光被完全阻挡或部分阻挡的区域处保留具有一定厚度的感光膜图案270a至270e。光可以被阻挡区(III)和狭缝区(II)阻挡。由于该曝光，第二绝缘膜115的表面的几乎完全或全部去除了在光完全透射或允许光穿过的透射区(I)处的感光膜。
在该阶段，穿过阻挡区(III)形成的第一感光膜图案270a比形成在狭缝区(II)处的第二至第五感光膜图案270b至270e要厚.几乎完全去除了在光几乎完全透射的区域(透射区(I))处的感光膜.在该工艺中使用了正光刻胶.在另选的工艺中，可以使用负光刻胶或组合物.
当对第一绝缘膜115a、非晶硅薄膜124和第二绝缘膜115进行构图时(这可通过以感光膜图案270a至270e用作掩模来实现)(图8C)，形成第一接触孔140a以使连接电极130”’的一部分暴露。
当进行灰化工艺以去除感光膜图案270a至270e的一部分时(图8D)，可以几乎完全地去除在进行狭缝曝光的狭缝区(II)处的第二至第六感光膜图案，从而使第二绝缘膜115的表面暴露。
在该阶段，第一感光膜图案保留作为第六感光膜图案270a’，其所具有的厚度是通过在对应于阻挡区(III)的特定部分处去除第二至第五感光膜图案而获得的。如图8E所示，当通过使用第六感光膜图案270a’作为掩模以去除第二绝缘膜的一部分时，形成第二接触孔140b和第三接触孔140c。第二接触孔140b和第三接触孔140c在栅极121的上部左右处使非晶硅薄膜124的一部分暴露。同时或者几乎同时，形成第一孔Ha和第二孔Hb，该第一孔Ha使公共线1081的上部的非晶硅薄膜124的一部分暴露，而该第二孔Hb使得非晶硅薄膜124的待形成数据线的部分暴露。
在该阶段，第二绝缘膜形成了第一绝缘膜图案115’，在该第二绝缘膜处已经构图出了第一至第三接触孔140a至140c以及第一接触孔Ha和第二接触孔Hb。在图5C、图6C和图6E中，形成了有源图案124’。同时或几乎同时，通过单个构图工艺或光刻工艺(第三掩模工艺)而形成通过第二和第三接触孔电连接或可操作地连接至有源图案124’的特定部分的源极122和漏极123。在该阶段，源极122的一部分沿一个方向延伸并与数据线117相连。该数据线基本上垂直于选通线116。漏极123的一部分延伸至像素电极，以形成通过第一孔与连接电极130”’和下像素电极118电连接或可操作地连接的像素电极线1181。
通过第三掩模工艺以特定形式对第二绝缘膜形成的第一绝缘膜图案进行构图，以形成蚀刻阻止件115”。定位在有源图案124’沟道区的上部处的蚀刻阻止件115”可以防止在蚀刻n+非晶硅薄膜时TFT的背沟道被损坏或者使损害最小化。
图9A至图9F是示出了图5C和图6C至图6E中的第三掩模工艺的剖视图。在图9A中，在基板110的整个表面或几乎整个表面上沉积n+非晶硅薄膜125和第三导电膜150，在基板110的接近整个表面或几乎整个表面上形成由诸如光刻胶的感光材料制成的感光膜370，然后通过狭缝掩模(或半色调掩模)380有选择地使光穿至感光膜370上，在另选的工艺中，可以使用多狭缝掩模。
狭缝掩模380可以包括：允许光穿过的透射区(I)；具有狭缝图案的狭缝区(II)，其仅允许部分光透过而阻挡部分光；以及防止光穿过的阻挡区(III)。在一些工艺中，仅透射过狭缝掩模380的光可以照射感光膜370。
当对已经通过狭缝掩模380而曝光的感光膜370显影时(图9B)，在通过阻挡区(III)和狭缝区(II)的使光完全阻挡或部分阻挡的区域处保留具有一定厚度的感光膜图案370a至370d。由于第三导电膜150的表面的曝光，几乎完全去除了在光完全透过或允许穿过的透射区(I)处的感光膜。
在该阶段，穿过阻挡区(III)形成的第一至第三感光膜图案370a至370c比形成在狭缝区(II)处的第四感光膜图案370d要厚.几乎完全去除了在光几乎完全透过透射区(I)的区域处的感光膜.对于该工艺使用正光刻胶.在另选的工艺中，可以使用负光刻胶或组合物.
当对第三导电膜150进行构图(其中使用感光膜图案370a至370d作为掩模)时(图9C)，形成由第三导电膜形成的第三导电膜图案150’，其宽度比由第一感光膜图案370a一部分、第二感光膜图案370b和第四感光膜图案370d要窄。这些图案形成在第一感光膜图案370a、第二感光膜图案370b、第四感光膜图案370d和数据线117的下部处。数据线117由第三导电膜形成，并且其宽度比第一感光膜图案370a的其它剩余部分和第三感光膜图案370c要窄。
当如图9D中所示，通过可以使用感光膜图案370a至370d作为掩模的构图工艺对n+非晶硅薄膜125和第一绝缘膜图案115’有选择地进行构图时，形成第一n+非晶硅薄膜图案125’以及由n+非晶硅薄膜和第二绝缘膜形成的第二绝缘膜图案115”。这些元件形成在第一感光膜图案370a、第二感光膜图案370b和第四感光膜图案370d的下部处。在第一感光膜图案370a和第三感光膜图案370c的下部处形成由n+非晶硅薄膜形成的第二n+非晶硅薄膜图案125”。当如在图9E中进行灰化工艺以去除感光膜图案370a至370d的一部分时，就几乎完全去除了在对其进行曝光的狭缝区(II)处的第四感光膜图案。该去除使得第三导电膜图案150’的表面暴露。
第一至第三感光膜图案分别留作第五至第七感光膜图案370a’至370c’。在一些工艺中，可以通过仅在对应于阻挡区(III)的特定区域处减少第四感光膜图案的厚度而获得其厚度。可以通过灰化工艺减少第五至第七感光膜图案370a’至370c’的宽度。通过控制灰化工艺的工艺条件，可以使得第五至第七感光膜图案370a’至370c’具有与下第三导电膜图案150’和数据线117大致相同的宽度。
在图9F中，当在使用剩余的第五至第七感光膜图案370a’至370c’作为掩模的情况下去除第三导电膜图案的一部分时，就在第五感光膜图案370a’的局部下部处形成由第三导电膜形成的源极122。同时或几乎同时，在第六感光膜图案370b’的下部处形成由第三导电膜形成的漏极123和像素电极线1181。
当在使用第五至第七感光膜图案370a’至370c’作为掩模的情况下有选择地除去第一和第二n+非晶硅薄膜图案和非晶硅薄膜时，由非晶硅薄膜形成了有源图案124’。根据蚀刻阻止件125’的边缘的侧部对所述硅图案进行构图。在一个工艺中，蚀刻阻止件125’用作对有源图案124’进行构图的掩模，并用作欧姆接触层125’。该欧姆接触层由n+非晶硅薄膜形成并与有源图案124’的特定部分进行欧姆接触。源极122和漏极123形成在有源图案124’的上部处。
像素电极线1181通过欧姆接触层125n与下连接电极130”’电连接。由n+非晶硅薄膜形成第三n+非晶硅薄膜图案125”’和非晶硅薄膜图案124”，并且非晶硅薄膜形成在数据线117的下部处。
以与上数据线117相同的形式对在形成有第二孔的区域处的非晶硅薄膜图案124”进行构图.当通过单个掩模工艺形成了有源图案124’、源极122和漏极123、以及数据线117时，形成于数据线117的下部的非晶硅薄膜图案124”处几乎没有或没有形成凸起.通过使凸起最小化或基本消除凸起，可以使噪音和/或其它干扰最小化.通过定位在图像显示区的外边缘处的树脂或密封剂使阵列基板110以面对的方式与滤色器基板相附接，以形成液晶面板.可以通过附接键来接合或附接这两个基板.所述附接键可以形成在阵列基板110和滤色器基板上.
尽管已经描述了本发明的各种实施例，但对于本领域技术人员来说，显而易见的是，可以在本发明的范围内作出许多其它的实施例和实施方式。因此，本发明除非根据所附权利要求及其等价物，否则并不受到限制。

Claims (37)

1.一种制造液晶显示器的方法，该方法包括：
通过第一掩模工艺在第一基板上形成栅极、选通线、连接电极、公共电极、公共线和像素电极，其中所述连接电极在像素电极的上部处与像素电极的一部分相连；
在所述第一基板上形成第一绝缘膜、非晶硅薄膜和第二绝缘膜；
通过第二掩模工艺形成暴露所述连接电极一部分的第一接触孔、第二接触孔、第三接触孔、第一孔、第二孔和由第二绝缘膜构成的蚀刻阻止件，其中第二接触孔和第三接触孔分别使在栅极的上部左右附近的非晶硅薄膜的一部分暴露；
通过第三掩模工艺，在所述第一基板上形成非晶硅薄膜形成的有源图案以及分别通过所述第二接触孔和所述第三接触孔电连接至所述有源图案的部分的源极和漏极；
通过所述第三掩模工艺形成与所述选通线垂直交叉的数据线，以形成像素区域；以及
附接所述第一基板和第二基板。
2.根据权利要求1所述的方法，其中，所述公共线平行于所述选通线布置，并且所述公共电极接合至所述公共线。
3.根据权利要求1所述的方法，该方法还包括：通过所述第一掩模工艺在所述第一基板上形成两条第一连接线。
4.根据权利要求3所述的方法，其中，所述两条第一连接线形成在所述像素区域的左边缘和右边缘附近，并接合至所述公共线，并且所述两条第一连接线平行于所述数据线布置。
5.根据权利要求3所述的方法，该方法还包括：通过所述第一掩模工艺在所述第一基板上形成第二连接线。
6.根据权利要求5所述的方法，其中，所述第二连接线与所述两条第一连接线相连，并且所述第二连接线平行于所述选通线布置。
7.根据权利要求1所述的方法，其中，所述第一掩模工艺包括：
在所述第一基板上形成第一导电膜和第二导电膜；
在所述第一基板上，形成具有第一厚度的第一感光膜图案、第二感光膜图案、第三感光膜图案和第四感光膜图案，并形成具有第二厚度的第五感光膜图案和第六感光膜图案；
通过所述第一感光膜图案、所述第二感光膜图案、所述第三感光膜图案、所述第四感光膜图案、所述第五感光膜图案和所述第六感光膜图案作为掩模，有选择地去除所述第一导电膜和所述第二导电膜以形成栅极；
在所述第一基板上形成由所述第二导电膜形成的选通线、以及由所述第一导电膜形成的公共电极和像素电极。
8.根据权利要求7所述的方法，其中，所述第一掩模工艺还包括：
以与所述公共电极相同的形式形成由所述第二导电膜形成的连接电极导电膜图案和连接线导电膜图案；
在由所述第一导电膜形成的所述公共电极和所述像素电极的上部形成所述连接电极导电膜图案和连接线导电膜图案；
去除所述第五感光膜图案和第六感光膜图案，同时去除所述第一感光膜图案、所述第二感光膜图案、所述第三感光膜图案和所述第四感光膜图案的一部分，以形成具有第三厚度的第七感光膜图案、第八感光膜图案、第九感光膜图案和第十感光膜图案；以及
通过使用所述第七感光膜图案、所述第八感光膜图案、所述第九感光膜图案和所述第十感光膜图案作为掩模有选择地去除所述连接电极导电膜图案和所述连接线导电膜图案，形成与所述像素电极的一部分接合的连接电极、以及在所述公共电极上与所述公共电极的一部分接合的第一和第二连接线，
其中由所述第一导电膜形成栅极图案和选通线图案。
9.根据权利要求8所述的方法，其中，所述第一厚度比所述第二厚度更厚。
10.根据权利要求1所述的方法，其中，在所述第二接触孔和所述第三接触孔之间构图出的所述蚀刻阻止件的一部分防止在对所述非晶硅薄膜进行构图时，蚀刻溶液或蚀刻气体侵入所述有源图案的背沟道中。
11.根据权利要求1所述的方法，其中，所述第二掩模工艺包括：
在所述第一基板上形成第一绝缘膜、非晶硅薄膜和第二绝缘膜；
在所述第一基板上，形成具有第一厚度的第一感光膜图案，以及具有第二厚度的第二感光膜图案、第三感光膜图案、第四感光膜图案、第五感光膜图案；
通过使用第一感光膜图案、第二感光膜图案、第三感光膜图案、第四感光膜图案以及第五感光膜图案作为至少形成使所述连接电极的一部分暴露的第一接触孔的掩模，有选择地除去所述第一绝缘膜的一部分、所述非晶硅薄膜和所述第二绝缘膜；
去除所述第二感光膜图案、所述第三感光膜图案、所述第四感光膜图案、所述第五感光膜图案，并且几乎同时除去所述第一感光膜图案的一部分以形成具有第三厚度的第六感光膜图案；以及
通过第六感光膜图案作为掩模而有选择地去除所述第二绝缘膜的一部分，以形成使得所述非晶硅薄膜的一部分和所述栅极的左右上部暴露的第二接触孔和第三接触孔。
12.根据权利要求11所述的方法，该方法还包括：形成使所述公共线的上部处所述非晶硅薄膜的一部分暴露的第一孔；并且形成使待形成数据线的区域的所述非晶硅薄膜的一部分暴露的第二孔。
13.根据权利要求11所述的方法，其中，对所述第二绝缘膜进行构图以形成第一接触孔、第二接触孔和第三接触孔。
14.根据权利要求11所述的方法，其中，通过灰化工艺将所述第一感光膜图案构图成为具有第三厚度的所述第六感光膜图案，该第三厚度是通过减少所述第二感光膜图案、所述第三感光膜图案、所述第四感光膜图案、所述第五感光膜图案的厚度而获得的，并且所述第一厚度比所述第二厚度更厚。
15.根据权利要求3所述的方法，其中，漏极的一部分延伸至所述像素区，以形成通过所述第一孔与所述连接电极和所述像素电极连接的像素电极线。
16.根据权利要求1所述的方法，其中所述第三掩模工艺包括：
在所述第一基板上形成n+非晶硅薄膜和第三导电膜；
在所述第一基板上形成第一感光膜图案、第二感光膜图案、第三感光膜图案至第一厚度，以及形成第四感光膜图案至第二厚度；
通过所述第一感光膜图案、所述第二感光膜图案、所述第三感光膜图案以及所述第四感光膜图案作为掩模而有选择地去除所述第三导电膜的一部分，以形成第三导电膜图案，该第三导电膜图案形成了由所述第三导电膜构成的数据线；
通过所述第一感光膜图案、所述第二感光膜图案、所述第三感光膜图案、所述第四感光膜图案作为掩模而有选择地去除所述n+非晶硅薄膜和第一绝缘膜图案，以形成第一n+非晶硅薄膜、第二n+非晶硅薄膜和第二绝缘膜图案；
去除所述第四感光膜图案，同时去除所述第一感光膜图案、所述第二感光膜图案和所述第三感光膜图案的一部分，以形成具有第三厚度的第五感光膜图案、第六感光膜图案和第七感光膜图案；
通过所述第五感光膜图案、所述第六感光膜图案、所述第七感光膜图案作为掩模而去除所述第三导电膜的一部分，以形成由所述第三导电膜形成的源极和漏极；以及
通过所述第五感光膜图案、所述第六感光膜图案、所述第七感光膜图案作为掩模而有选择地去除所述第一n+非晶硅薄膜、所述第二n+非晶硅薄膜，以形成有源图案。
17.根据权利要求16所述的方法，其中，所述第三导电膜图案所具有的宽度比所述第一感光膜图案的所述一部分、所述第二感光膜图案和所述第四感光膜图案要窄，并且形成在所述第一感光膜图案、所述第二感光膜图案和所述第四感光膜图案的下部。
18.根据权利要求16所述的方法，其中，所述数据线所具有的宽度比所述第一感光膜图案的其余部分要窄。
19.根据权利要求16所述的方法，其中，所述第一n+非晶硅薄膜图案形成在所述第一感光膜图案的下部处。
20.根据权利要求16所述的方法，其中，所述第二绝缘膜图案形成在所述第一感光膜图案的下部处。
21.根据权利要求16所述的方法，其中，所述第二n+非晶硅薄膜图案形成在所述第一感光膜的下部附近处。
22.根据权利要求16所述的方法，其中，所述第五感光膜图案、所述第六感光膜图案、所述第七感光膜图案具有与所述第三导电膜图案和所述数据线几乎相同的宽度。
23.根据权利要求16所述的方法，其中，所述源极包括所述第五感光膜图案的一部分的下部。
24.根据权利要求16所述的方法，其中，所述漏极和像素电极包括所述第六感光膜图案的下部。
25.根据权利要求16所述的方法，该方法还包括：在所述有源图案的左右上部处形成包括所述n+非晶硅薄膜的欧姆接触层。
26.根据权利要求25所述的方法，其中从所述漏极的一部分延伸的所述像素电极通过所述第一接触孔与像素电极线电接合。
27.根据权利要求16所述的方法，该方法还包括：在所述数据线的下方形成第三n+非晶硅薄膜图案和非晶硅薄膜图案。
28.根据权利要求16所述的方法，其中，以与所述数据线相同的形式对在形成有第二孔的区域处的非晶硅薄膜进行构图。
29.一种液晶显示器，该液晶显示器包括：
由第一导电膜形成的公共电极和像素电极，以及由第二导电膜形成的栅极、选通线和连接电极，所述公共电极、所述像素电极、所述栅极、所述选通线和所述连接电极形成在第一基板上；
形成在所述第一基板上的第一绝缘膜，其中所述连接电极在像素电极的上部处与像素电极的一部分相连；
位于所述第一绝缘膜上的由非晶硅薄膜形成的有源图案；
在所述第一基板上形成的第二绝缘膜；
蚀刻阻止件，其形成在所述第一基板上并具有第一接触孔、第二接触孔和第三接触孔，其中所述蚀刻阻止件由所述第二绝缘膜形成，其中第二接触孔和第三接触孔分别使在栅极的上部左右附近的有源图案的一部分暴露；
由第三导电膜形成的源极和漏极，
其中所述源极和所述漏极分别通过所述第二接触孔和所述第三接触孔电连接至所述有源图案的所述部分；
由所述第一导电膜和所述第二导电膜形成的第一连接线；
由所述第三导电膜形成的数据线，并且所述数据线与所述选通线垂直交叉以形成像素区域；以及
第二基板，该第二基板以面对的定位方式接合至所述第一基板。
30.根据权利要求29所述的液晶显示器，该液晶显示器还包括由所述第二导电膜形成的公共线，其中所述公共线平行于所述选通线定位，并且其中所述公共电极接合至所述公共线。
31.根据权利要求29所述的液晶显示器，其中，所述第一连接线形成在所述像素区的边缘附近。
32.根据权利要求29所述的液晶显示器，其中，所述第一连接线平行于所述数据线定位。
33.根据权利要求29所述的液晶显示器，该液晶显示器还包括第二连接线，其中所述第二连接线与所述第一连接线结合，并且其中所述第二连接线平行于所述选通线定位。
34.根据权利要求29所述的液晶显示器，其中，第一接触孔使所述连接电极的一部分暴露。
35.根据权利要求29所述的液晶显示器，其中，在第二接触孔和第三接触孔之间构图的所述蚀刻阻止件的一部分防止了当对n+非晶硅薄膜进行构图时蚀刻溶液或蚀刻气体侵入所述有源图案的背沟道中。
36.根据权利要求29所述的液晶显示器，该液晶显示器还包括形成作为漏极的一部分的像素电极线，其延伸至像素区并通过所述第一孔与所述连接电极和所述像素电极连接。
37.根据权利要求36所述的液晶显示器，该液晶显示器还包括将有源图案、所述源极和所述漏极相结合的欧姆接触层，其中所述像素电极线通过所述欧姆接触层与所述连接电极电连接，并且其中所述像素电极线的一部分与所述公共线的一部分交叠，并在它们之间插设所述第一绝缘膜，以形成存储装置。
CN2006101431151A 2006-05-12 2006-11-01 液晶显示器制造方法 Expired - Fee Related CN101071217B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2006-0043149 2006-05-12
KR1020060043149A KR100978263B1 (ko) 2006-05-12 2006-05-12 액정표시장치 및 그 제조방법
KR1020060043149 2006-05-12

Publications (2)

Publication Number Publication Date
CN101071217A CN101071217A (zh) 2007-11-14
CN101071217B true CN101071217B (zh) 2010-05-12

Family

ID=38608164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101431151A Expired - Fee Related CN101071217B (zh) 2006-05-12 2006-11-01 液晶显示器制造方法

Country Status (6)

Country Link
US (2) US7876390B2 (zh)
JP (1) JP4680879B2 (zh)
KR (1) KR100978263B1 (zh)
CN (1) CN101071217B (zh)
DE (1) DE102006060731B4 (zh)
TW (1) TWI318011B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096718B1 (ko) * 2004-12-24 2011-12-22 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판의 제조 방법
JP5149993B2 (ja) * 2009-06-26 2013-02-20 シャープ株式会社 フォトトランジスタ及びそれを備えた表示装置
KR101323408B1 (ko) * 2009-12-07 2013-10-29 엘지디스플레이 주식회사 액정표시장치 제조방법
JP2011181596A (ja) * 2010-02-26 2011-09-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5687911B2 (ja) * 2011-01-25 2015-03-25 三菱電機株式会社 薄膜トランジスタアレイ基板及びその製造方法、並びに液晶表示装置
CN202033562U (zh) 2011-04-29 2011-11-09 京东方科技集团股份有限公司 液晶显示器阵列基板
CN102637631B (zh) * 2011-06-03 2014-07-23 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器阵列基板的制造方法
WO2013076772A1 (ja) 2011-11-24 2013-05-30 パナソニック株式会社 表示装置及びその制御方法
CN103229227B (zh) * 2011-11-24 2016-02-10 株式会社日本有机雷特显示器 显示装置的驱动方法
TWI479663B (zh) * 2011-12-22 2015-04-01 Au Optronics Corp 陣列基板及其製作方法
JP5945479B2 (ja) * 2012-09-06 2016-07-05 株式会社ジャパンディスプレイ 液晶表示装置
CN103022055A (zh) * 2012-12-28 2013-04-03 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN103346160B (zh) * 2013-07-10 2016-04-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102131195B1 (ko) 2013-07-16 2020-07-08 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
TW201627738A (zh) * 2015-01-16 2016-08-01 中華映管股份有限公司 畫素結構的製作方法
KR102439350B1 (ko) * 2015-12-31 2022-09-02 엘지디스플레이 주식회사 터치스크린 내장형 표시장치 및 그 제조방법
CN107017267A (zh) * 2017-03-29 2017-08-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN107037643A (zh) * 2017-06-01 2017-08-11 厦门天马微电子有限公司 液晶显示面板及显示装置
CN107331619A (zh) * 2017-06-28 2017-11-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置、曝光装置
KR102085160B1 (ko) * 2019-02-18 2020-04-24 이엘케이 주식회사 디스플레이 패널 및 그 제조방법
CN110346993A (zh) * 2019-06-19 2019-10-18 深圳市华星光电半导体显示技术有限公司 液晶显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211553B1 (en) * 1996-11-25 2001-04-03 L. G. Philips Lcd Co., Ltd. Thin-film transistor, a method for manufacturing same, and a liquid crystal display device using the transistor
EP1310822A1 (en) * 2001-11-13 2003-05-14 Hannstar Display Corp. Electrode array of in-plane switching mode liquid crystal display
CN1607445A (zh) * 2003-10-14 2005-04-20 Lg.菲利浦Lcd株式会社 水平电场施加型液晶显示板及其制造方法
CN1619392A (zh) * 2003-11-11 2005-05-25 Lg.菲利浦Lcd株式会社 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3650639T2 (de) * 1985-01-25 1998-02-26 Nec Corp Aufbau eines Flüssigkristall-Mehrfarbenanzeigepaneels
JP2755376B2 (ja) 1994-06-03 1998-05-20 株式会社フロンテック 電気光学素子の製造方法
JP2914559B2 (ja) 1994-11-08 1999-07-05 松下電器産業株式会社 液晶パネル用基板とその製造方法
US6014190A (en) * 1995-11-30 2000-01-11 Samsung Electronics Co., Ltd. In-plane switching liquid crystal display and a manufacturing method thereof
KR100262953B1 (ko) * 1997-06-11 2000-08-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
JPH1184418A (ja) * 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置
US6486933B1 (en) * 1998-03-12 2002-11-26 Samsung Electronics Co., Ltd. Liquid crystal display with preventing vertical cross-talk having overlapping data lines
KR100247273B1 (ko) * 1998-03-12 2000-03-15 윤종용 액정 표시 장치 및 그 제조 방법
US6261881B1 (en) * 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
KR100459482B1 (ko) * 1998-10-02 2005-06-10 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
TW413949B (en) 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
US6287899B1 (en) 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100494682B1 (ko) * 1999-06-30 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자 및 그 제조방법
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
KR100325079B1 (ko) 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
JP2001242803A (ja) * 2000-02-29 2001-09-07 Sony Corp 表示装置及びその製造方法
JP4342711B2 (ja) 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
KR100729763B1 (ko) * 2000-12-04 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100587217B1 (ko) * 2000-12-29 2006-06-08 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치용 어레이기판 및 그제조방법
KR100437475B1 (ko) * 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
JP3831868B2 (ja) 2001-08-13 2006-10-11 大林精工株式会社 アクティブマトリックス表示装置とその製造方法
JP2003188183A (ja) 2001-12-20 2003-07-04 Fujitsu Display Technologies Corp 薄膜トランジスタ装置、その製造方法及び液晶表示装置
TW586144B (en) 2002-11-15 2004-05-01 Toppoly Optoelectronics Corp Method of forming a liquid crystal display
JP2004302466A (ja) 2003-03-29 2004-10-28 Lg Philips Lcd Co Ltd 水平電界印加型液晶表示装置及びその製造方法
TW584908B (en) 2003-04-15 2004-04-21 Hannstar Display Corp Method of manufacturing IPS-LCD by using 4-mask process
JP2005057242A (ja) * 2003-07-18 2005-03-03 Seiko Epson Corp 薄膜トランジスタ、アクティブマトリクス基板、表示装置、及び電子機器
JP4285158B2 (ja) * 2003-08-29 2009-06-24 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101055188B1 (ko) * 2003-12-23 2011-08-08 엘지디스플레이 주식회사 Ｃｍｏｓ - ｔｆｔ 어레이 기판 및 그 제조방법
KR100595456B1 (ko) * 2003-12-29 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
TWI239651B (en) * 2004-04-30 2005-09-11 Quanta Display Inc Manufacturing method of a thin film transistor-liquid crystal display
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR100934823B1 (ko) * 2005-05-20 2009-12-31 엘지디스플레이 주식회사 횡전계 방식 액정표시소자 및 그 제조방법
KR101097167B1 (ko) * 2005-06-07 2011-12-22 엘지디스플레이 주식회사 유기전계발광표시소자 및 그 제조방법
KR101201017B1 (ko) * 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20070000893A (ko) * 2005-06-28 2007-01-03 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211553B1 (en) * 1996-11-25 2001-04-03 L. G. Philips Lcd Co., Ltd. Thin-film transistor, a method for manufacturing same, and a liquid crystal display device using the transistor
EP1310822A1 (en) * 2001-11-13 2003-05-14 Hannstar Display Corp. Electrode array of in-plane switching mode liquid crystal display
CN1607445A (zh) * 2003-10-14 2005-04-20 Lg.菲利浦Lcd株式会社 水平电场施加型液晶显示板及其制造方法
CN1619392A (zh) * 2003-11-11 2005-05-25 Lg.菲利浦Lcd株式会社 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法

Also Published As

Publication number Publication date
DE102006060731A1 (de) 2007-11-22
CN101071217A (zh) 2007-11-14
TWI318011B (en) 2009-12-01
KR100978263B1 (ko) 2010-08-26
DE102006060731B4 (de) 2009-09-24
US7876390B2 (en) 2011-01-25
US20110092008A1 (en) 2011-04-21
TW200743216A (en) 2007-11-16
JP2007304554A (ja) 2007-11-22
JP4680879B2 (ja) 2011-05-11
US20070263132A1 (en) 2007-11-15
KR20070109736A (ko) 2007-11-15
US8325317B2 (en) 2012-12-04

Similar Documents

Publication Publication Date Title
CN101071217B (zh) 液晶显示器制造方法
JP4897995B2 (ja) 液晶表示装置用薄膜トランジスタ基板
CN102375277B (zh) 液晶显示装置及其制造方法
CN100447645C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
JP5219362B2 (ja) 液晶表示装置の製造方法
CN103033999A (zh) 薄膜晶体管基板和制造薄膜晶体管基板的方法
CN101211109B (zh) 液晶显示器件及其制造方法
CN103534643A (zh) 液晶显示装置以及其制造方法
CN1746755B (zh) 液晶显示器件及其制造方法
CN100501515C (zh) 一种液晶显示装置的制造方法
KR20100069432A (ko) 액정표시장치 및 그 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
CN111290658B (zh) 阵列基板及其制备方法和触控显示面板
CN101207092B (zh) 液晶显示器件及其制造方法
KR101186513B1 (ko) 액정표시장치 및 그 제조방법
KR101408257B1 (ko) 액정표시장치 및 그 제조방법
CN113327892B (zh) 阵列基板的制备方法、阵列基板及液晶显示面板
CN113327893B (zh) 阵列基板的制备方法、阵列基板及液晶显示面板
KR20070072204A (ko) 액정표시소자 및 제조방법
KR20100010286A (ko) 액정표시장치 및 그 제조방법
KR101141535B1 (ko) 전극패턴의 형성방법 및 이를 이용한 액정표시장치의제조방법
KR101643267B1 (ko) 액정표시장치 및 그 제조방법
KR101266274B1 (ko) 액정표시장치 및 그 제조방법
KR20110012512A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20070079217A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER OWNER: LG. PHILIP LCD CO., LTD.

Effective date: 20080606

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080606

Address after: Seoul, South Kerean

Applicant after: LG Display Co., Ltd.

Address before: Seoul, South Kerean

Applicant before: LG Philips LCD Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20191101

CF01 Termination of patent right due to non-payment of annual fee