DE102006060731A1 - Flüssigkristallanzeigevorrichtung und Verfahren zu deren Herstellung - Google Patents
Flüssigkristallanzeigevorrichtung und Verfahren zu deren Herstellung Download PDFInfo
- Publication number
- DE102006060731A1 DE102006060731A1 DE102006060731A DE102006060731A DE102006060731A1 DE 102006060731 A1 DE102006060731 A1 DE 102006060731A1 DE 102006060731 A DE102006060731 A DE 102006060731A DE 102006060731 A DE102006060731 A DE 102006060731A DE 102006060731 A1 DE102006060731 A1 DE 102006060731A1
- Authority
- DE
- Germany
- Prior art keywords
- layer structure
- photosensitive layer
- electrode
- line
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 110
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 230000000873 masking effect Effects 0.000 claims abstract description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 53
- 239000010409 thin film Substances 0.000 claims description 53
- 239000004020 conductor Substances 0.000 claims description 12
- 239000011651 chromium Substances 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010408 film Substances 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- 230000035515 penetration Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 145
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000000059 patterning Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000002438 flame photometric detection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Ein Verfahren zur Herstellung einer Flüssigkristallanzeige umfasst das Bereitstellen von ersten und zweiten Substraten. Eine Gate-Elektrode, eine Gate-Leitung, eine Verbindungselektrode, eine gemeinsame Elektrode und eine Pixel-Elektrode werden auf dem ersten Substrat durch einen ersten Maskenprozess gebildet. Eine erste Isolierschicht wird auf dem ersten Substrat gebildet. Eine erste Isolierschichtstruktur mit mehreren Kontaktlöchern wird durch einen zweiten Maskenprozess gebildet. Eine aktive Struktur wird auf dem ersten Substrat gebildet und Source- und Drain-Elektroden werden operativ mit der aktiven Struktur durch einige der Kontaktlöcher verbunden. Eine Gate-Elektrode, eine gemeinsame Elektrode und eine Pixel-Elektrode können im Wesentlichen zusammen durch eine Schlitz-Belichtung gebildet werden. Eine aktive Struktur und Source- und Drain-Elektroden können im Wesentlichen gemeinsam gebildet werden. Die Anzahl der benötigten Masken zur Herstellung der Anzeige kann reduziert werden, um einen Herstellungsprozess zu vereinfachen und einen Kanalbereich zu schützen.
Description
- Die Erfindung betrifft eine Flüssigkristallanzeige (LCD), und insbesondere ein verbessertes Verfahren zu deren Herstellung.
- Die Nachfrage nach Informationsanzeigen wächst mit der zunehmenden Nachfrage nach tragbaren (mobilen) Informationsvorrichtungen. In einigen Vorrichtungen werden dünne Flachtafelanzeigen (FPD) verwendet. Diese FPDs weisen Flüssigkristallanzeigen (LCD) auf, die die optische Anisotropie eines Flüssigkristalls ausnützen. Dieses Medium weist eine ausgezeichnete Auflösung, Farb- und Bildqualität auf.
- Einige LCDs weisen mehrere Substrate auf, wobei eine Flüssigkristallschicht zwischen einem Farbfiltersubstrat und einem Array-Substrat ausgebildet ist. Dünnschicht-Transistoren (TFTs) werden als Schaltelemente in diesen Anzeigen verwendet. Die Flüssigkristallanzeige in
1 umfasst ein Farbfiltersubstrat5 , ein Array-Substrat10 und eine Flüssigkristallschicht30 . Das Farbfiltersubstrat5 umfasst Farbfilter C mit Unterfarbfiltern7 , die rotes, grünes und blaues Licht erzeugen. Eine Schwarzmatrix6 trennt die Unterfarbfilter7 und verhindert einen Lichtdurchgang zu der Flüssigkristallschicht30 . Über eine transparente gemeinsame Elektrode8 wird eine Spannung an die Flüssigkristallschicht30 angelegt. Das Array-Substrat10 aus1 umfasst eine Vielzahl von Gate-Leitungen16 und Daten-Leitungen17 , die eine Vielzahl von Pixel-Bereichen (P) abgrenzen. TFTs sind an jedem Kreuzungspunkt der Gate-Leitungen16 mit den Daten-Leitungen17 gebildet. Ferner sind in jedem Pixel-Bereich (P) Pixel-Elektroden18 ausgebildet. - Das Farbfiltersubstrat
5 und das Array-Substrat10 sind sich gegenüberliegend mittels einer Dichtung miteinander verbunden. Hierbei werden die zwei Substrate5 und10 durch einen Befestigungsschlüssel miteinander verbunden. - Die in
1 gezeigte Flüssigkristallanzeige ist eine verdrillt nematische ("Twisted Nematic") TN-Typ-LCD, in welcher nematische Flüssigkristallmoleküle in einer zu den Substraten senkrechten Richtung betrieben werden. Wenn eine Spannung an die Flüssigkristallanzeigetafel angelegt wird, werden Flüssigkristallmoleküle, die horizontal zu den Substraten ausgerichtet wurden, in einer vertikalen Richtung ausgerichtet. - In
2 kreuzen sich eine Anzahl N von Gate-Leitungen und eine Anzahl M von Daten-Leitungen in einer ebenen Schaltmodus ("Plane Switch Mode") IPS-LCD, um eine Anzahl M × N von Pixeln auf einem Array-Substrat auszubilden. Eine Gate-Leitung16 und eine Daten-Leitung17 , die vertikal beziehungsweise horizontal angeordnet sind, bilden einen Pixel-Bereich auf einem transparenten Glassubstrat10 . Ein TFT ist am Kreuzungspunkt zwischen Gate-Leitung16 und Daten-Leitung17 gebildet. - Der TFT umfasst eine Gate-Elektrode
21 , die mit der Gate-Leitung16 verbunden ist. Eine Source-Elektrode22 ist mit der Daten-Leitung17 verbunden, und eine Drain-Elektrode23 ist mit einer Pixel-Elektrode18 durch eine Pixel-Elektrodenleitung181 verbunden. Der TFT umfasst eine erste Isolierschicht zum Isolieren der Gate-Elektrode21 von den Source- und Drain-Elektroden22 und23 . Eine aktive Struktur bildet einen leitenden Kanal zwischen der Source-Elektrode22 und der Drain-Elektrode23 aus. - In dem Pixel-Bereich sind eine Vielzahl von gemeinsamen Elektroden
8 und eine Vielzahl von Pixel-Elektroden18 abwechselnd in einer Richtung parallel zu der Daten-Leitung17 angeordnet. Die Pixel-Elektroden18 sind mit der Pixel-Elektrodenleitung181 durch erste Kontaktlöcher40a verbunden. Die Pixel-Elektroden18 sind elektrisch mit der Drain-Elektrode23 verbunden und die gemeinsamen Elektroden8 sind elektrisch mit der gemeinsamen Elektrodenleitung81 , die parallel zu der Gate-Leitung16 verläuft, durch zweite Kontaktlöcher40b verbunden. - In
3A werden eine Gate-Elektrode21 , eine Gate-Leitung und eine gemeinsame Leitung auf einem Substrat10 durch einen photolithographischen Prozess (einen ersten Maskenprozess) gebildet. In3B werden nacheinander eine erste Isolationsschicht15a , eine amorphe Silicium-Dünnschicht und eine n+-dotierte amorphe Silicium-Dünnschicht auf der gesamten Oberfläche des Substrats10 und auf der Gate-Elektrode21 abgeschieden. Dadurch werden die Gate-Leitung und die gemeinsame Leitung gebildet, und die amorphe Silicium-Dünnschicht und die n+-dotierte amorphe Silicium-Dünnschicht werden selektiv unter Verwendung von Photolithographie (einem zweiten Maskenprozess) strukturiert, um eine aktive Struktur24 zu bilden. Gleichzeitig wird die n+-dotierte amorphe Silicium-Dünnschichtstruktur25 , die in der gleichen Weise wie die aktive Struktur24 strukturiert wird, gebildet. - Danach wird, wie in
3C gezeigt, eine leitende Metallschicht auf der gesamten Oberfläche des Substrats10 abgeschieden und danach selektiv durch Photolithographie (einen dritten Maskenprozess) strukturiert. Durch Photolithographie wird eine Source-Elektrode22 und eine Drain-Elektrode23 an einem oberen Abschnitt der aktiven Struktur24 gebildet. In diesem Stadium wird ein bestimmter Abschnitt der n+-dotierten amorphen Silicium-Dünnschichtstruktur, die auf der aktiven Struktur24 gebildet ist, durch den dritten Maskenprozess entfernt, um eine ohmsche Kontaktschicht25n zu erhalten. - In
3C verläuft ein Abschnitt der Source-Elektrode22 in eine Richtung, um die Daten-Leitung17 zu bilden, und ein Abschnitt der Drain-Elektrode23 erstreckt sich in den Pixel-Bereich, um die Pixel-Elektrodenleitung181 zu bilden. Danach wird, wie in3D gezeigt, eine zweite Isolierschicht15b auf der gesamten Oberfläche des Substrats10 mit der darauf gebildeten Source-Elektrode22 und der Drain-Elektrode23 abgeschieden. Ein Abschnitt der zweiten Isolierschicht15b wird durch Photolithographie (einen vierten Maskenprozess) entfernt, um ein Kontaktloch40a , das einen Abschnitt der Pixel-Elektrodenleitung181 freilegt, zu bilden. In diesem Stadium wird ein anderer Abschnitt der zweiten Isolierschicht15b durch den vierten Maskenprozess entfernt, um ein zweites Kontaktloch zu bilden, das einen Abschnitt der gemeinsamen Elektrodenleitung freilegt. - Schließlich wird, wie in
3E gezeigt, ein transparentes leitendes Metallmaterial auf der gesamten Oberfläche des Substrats10 abgeschieden und dann selektiv unter Verwendung von Photolithographie (einen fünften Maskenprozess) strukturiert, um die Pixel-Elektroden18 , die elektrisch mit der Pixel-Elektrodenleitung181 verbunden sind, und die gemeinsamen Elektroden8 zu bilden, die elektrisch mit der gemeinsamen Elektrodenleitung81 in2 verbunden sind. - Bei der Herstellung einiger Array-Substrate mit TFTs werden zumindest fünf photolithographische Schritte durchgeführt, um die Gate-Elektrode, die aktive Struktur, die Source- und Drain-Elektroden, die Kontaktlöcher und die Pixel- Elektroden zu strukturieren. Aufeinander folgende photolithographische Schritte können jedoch die Herstellungsausbeute und die Verlässlichkeit verringern und die Wahrscheinlichkeit eines fehlerhaften TFTs erhöhen. Da die zur Strukturierung verwendeten Masken sehr teuer sein können, wachsen die Herstellungskosten der Flüssigkristallanzeige mit der Anzahl der eingesetzten Masken.
- Der Erfindung liegt die Aufgabe zugrunde, eine Flüssigkristallanzeigevorrichtung und ein Verfahren zu deren Herstellung zu schaffen, durch die ein kosteneffizientes Herstellungsverfahren, eine Erhöhung der Herstellungsausbeute und der Verlässlichkeit sowie eine Reduzierung von Produktionsfehlern erreicht wird.
- Diese Aufgabe wird durch das Verfahren nach Anspruch 1 und die Flüssigkristallanzeige nach Anspruch 42 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen dargelegt.
- Insbesondere umfasst ein Verfahren zum Herstellen einer LCD das Bilden einer Gate-Elektrode, einer Gate-Leitung, einer Verbindungselektrode, einer gemeinsamen Elektrode und einer Pixel-Elektrode auf einem ersten Substrat durch einen ersten Maskenprozess. Danach wird eine erste Isolierschicht auf dem ersten Substrat gebildet. Eine erste Isolierschichtstruktur mit mehreren Kontaktlöchern wird dann durch einen zweiten Maskenprozess gebildet. Eine aktive Struktur wird dann auf dem ersten Substrat gebildet und danach werden Source- und Drain-Elektroden, die mit einem Abschnitt der aktiven Struktur gekoppelt sind, gebildet. Das erste Substrat wird dann mit einem zweiten Substrat verbunden.
- Die Erfindung wird im Folgenden beispielsweise anhand der Zeichnung näher erläutert. In den verschiedenen Figuren der Zeichnung sind einander entsprechende Bauelemente mit gleichen Bezugszeichen versehen. Es zeigen:
-
1 eine perspektivische Explosionsansicht einer Flüssigkristallanzeige; -
2 eine Draufsicht eines Abschnitts eines Array-Substrats; -
3A bis3E Schnittansichten entlang der Linie II-II in2 ; -
4 eine Draufsicht eines Abschnitts eines Array-Substrats eines Pi xels einer LCD; -
5A bis5C Schnittansichten eines Herstellungsverfahrens entlang einer Linie IV-IV des Array-Substrats in4 ; -
6A bis6E Draufsichten eines Herstellungsverfahrens des Array-Substrats aus4 ; -
7A bis7E Schnittansichten eines ersten Maskenprozesses in den5A und6A ; -
8A bis8E Schnittansichten eines zweiten Maskenprozesses in den5B und6B ; und -
9A bis9F Schnittansichten eines dritten Maskenprozesses in5C und6C bis6E . - In
4 kreuzen sich eine Anzahl N von Gate-Leitungen und einer Anzahl M von Daten-Leitungen, um eine Matrix M × N von Pixeln auf einem Array-Substrat zu bilden. Die Gate-Leitungen116 und Daten-Leitungen117 sind vertikal und horizontal angeordnet, um einen Pixel-Bereich auf einem Array-Substrat110 zu bilden. Ein Schaltelement ist an dem Kreuzungspunkt der Gate-Leitung116 und der Daten-Leitung117 angeordnet. In4 umfasst das Schaltelement einen Dünnschicht-Transistor (TFT). - Der TFT umfasst eine Gate-Elektrode
121 , die mit der Gate-Leitung116 verbunden ist, eine mit der Daten-Leitung117 verbundene Source-Elektrode122 und eine mit der Pixel-Elektrode118 über die Pixel-Elektrodenleitung118l verbundene Drain-Elektrode123 . Der TFT umfasst eine erste Isolierschicht, die die Gate-Elektrode121 , die Source-/Drain-Elektroden122 und123 und eine aktive Struktur voneinander isoliert. Die aktive Struktur bildet einen leitenden Kanal zwischen den Source- und Drain-Elektroden122 und123 , wenn eine Gate-Spannung an die Gate-Elektrode121 angelegt wird. Wie in4 gezeigt, ist ein Abschnitt der Source-Elektrode122 mit der Daten-Leitung117 verbunden, und ein Abschnitt der Drain-Elektrode123 erstreckt sich in den Pixel-Bereich, um die Pixel-Elektrodenleitung118l auszubilden. - In dem Pixel-Bereich sind zwei oder mehrere gemeinsame Elektroden
108 und zwei oder mehrere Pixel-Elektroden118 abwechselnd angeordnet, um ein in der Ebene liegendes Feld zu erzeugen. In dieser Figur sind die gemeinsamen Elektroden108 und die Pixel-Elektroden118 im Wesentlichen parallel zur Daten-Leitung117 angeordnet. In anderen Systemen sind die gemeinsamen Elektroden108 und die Pixel-Elektroden118 im Wesentlichen parallel zur Gate-Leitung116 angeordnet oder auch anders aufgebaut. - Die Pixel-Elektroden
118 sind elektrisch oder operativ mit der Pixel-Elektrodenleitung118l durch ein erstes Kontaktloch verbunden. Die gemeinsamen Elektroden108 sind mit der gemeinsamen Leitung108l verbunden und im Wesentlichen parallel zur Gate-Leitung116 angeordnet. Die gemeinsame Leitung108l ist mit den ersten Verbindungsleitungen108a und108a verbunden. Diese Leitungen verlaufen im Wesentlichen parallel zur Daten-Leitung117 nahe den linken und rechten Rändern des Pixel-Bereichs. Die ersten linken und rechten Verbindungsleitungen108a und108a' sind durch eine zweite Verbindungsleitung108b verbunden, die im Wesentlichen parallel zur Gate-Leitung116 verläuft. - Die Gate-Elektrode
121 , die Gate-Leitung116 , die gemeinsame Leitung108l , die ersten Verbindungsleitungen108a und108a , und die zweite Verbindungsleitung108b sind als Doppelschicht ausgebildet. Die Doppelschicht umfasst eine untere Schicht aus einem transparenten leitenden Material und eine obere Schicht aus einem opaken leitenden Material. Die gemeinsame Elektrode108 und die Pixel-Elektrode118 , die in dem Pixel-Bereich liegt, kann als eine einzelne Schicht aus einem transparenten leitenden Material ausgebildet sein. - Ein Abschnitt der Seite, der oberen oder der unteren Fläche der gemeinsamen Elektrode
108 erstreckt sich von der gemeinsamen Leitung108l , den ersten Verbindungsleitungen108a und108a , oder der zweiten Verbindungsleitung108b nach unten, um eine Verbindung mit der gemeinsamen Leitung108l , den ersten Verbindungsleitungen108a und108a , oder der zweiten Verbindungsleitung108b herzustellen. Ein Abschnitt der Verbindungsleitung108l überlappt einen Abschnitt der Pixel-Elektrodenleitung118l mit einer dazwischenliegenden ersten Isolierschicht, um ein Schaltungselement zum Speichern von Ladung oder einen Speicherkondensator Cst zu bilden. Der Speicherkondensator Cst hält im Wesentlichen eine an den Flüssigkristall angelegte Spannung aufrecht, bis ein nächstes Signal empfangen wird. - Neben dem Halten des Signals kann der Speicherkondensator Cst auch eine Grauwertdarstellung stabilisieren und/oder ein verbleibendes Restbild redu zieren. In
4 ist ein Ätzstopper115'' aus einem isolierenden Material gezeigt. Hierbei verhindert der Ätzstopper nahe einem oberen Abschnitt des Kanalbereichs der aktiven Struktur, dass ein rückseitiger Kanal des TFT beschädigt wird, wenn eine n+-dotierte amorphe Silicium-Dünnschicht geätzt wird. - Das Array-Substrat kann durch einen mehrschrittigen Prozess hergestellt werden. Während die Prozesse auf die spezifischen Elemente und Bedingungen zugeschnitten werden können, kann durch einen Prozess eine Schaltung durch weniger als fünf Schritte, beispielsweise durch drei Schritte strukturiert werden. Einige Prozesse bilden im Wesentlichen die Gate-Elektrode, die gemeinsame Elektrode und die Pixel-Elektrode zusammen aus, und die aktive Struktur und die Source- und Drain-Elektroden zusammen aus, wobei eine Schlitz (Brechungs) -Maske oder eine Halbtonmaske verwendet wird. Andere Prozesse verwenden andere Masken.
- In den
4 ,5A und6A werden die Gate-Elektrode121 , die Gate-Leitung116 , die gemeinsame Leitung108l , die ersten Verbindungsleitungen108a und108a , die zweite Verbindungsleitung108b , die gemeinsame Elektrode108 und die Pixel-Elektrode118 auf einem Substrat110 gebildet, das ein transparentes Isoliermaterial wie beispielsweise Glas in den gezeigten Figuren umfasst. - Die Gate-Elektrode
121 , die Gate-Leitung116 , die gemeinsame Leitung108l , die erste Verbindungsleitungen108a und108a , die zweite Verbindungsleitung108b , die gemeinsame Elektrode108 und die Pixel-Elektrode118 werden durch Strukturierung einer ersten und zweiten Schicht durch einen Strukturierungsprozess gebildet, in dem eine Musterung auf einen Wafer übertragen wird. In den5 und6 wird ein photolithographischer Strukturierungsprozess verwendet. - In einigen Vorrichtungen, die eine erste leitende Schicht verwenden, kann ein transparentes leitendes Material mit hervorragender Lichtdurchlässigkeit wie beispielsweise Indiumzinnoxid (ITO) und/oder Indiumzinkoxid (IZO) verwendet werden. In Vorrichtungen, die eine zweite leitende Schicht verwenden, kann ein opakes leitendes Material mit niedrigem Widerstand wie beispielsweise Aluminium (Al), eine Aluminiumlegierung, Wolfram (W), Kupfer (Cu), Chrom (Cr) und/oder Molybdän (Mo), usw. verwendet werden.
- In den
5 und6 werden nahe dem unteren Abschnitt der Gate-Elektrode121 die Gate-Leitung116 und die gemeinsame Leitung108l aus der zweiten leitenden Schicht gebildet. Eine Gate-Elektrodenstruktur120 , eine Gate-Leitungsstruktur und eine gemeinsame Leitungsstruktur120'' werden hierbei so strukturiert, dass sie die Gate-Elektrode121 , die Gate-Leitung116 und die gemeinsame Leitung108l bilden. - Eine Seite oder ein Abschnitt der oberen oder unteren Fläche der gemeinsamen Elektrode
108 aus der ersten leitenden Schicht gebildet ist, erstreckt sich zu der unteren Fläche der gemeinsamen Leitung108l . Die ersten Verbindungsleitungen108a und108a oder die zweite Verbindungsleitung108b und ein Abschnitt einer unteren Fläche der Pixel-Elektrode118 aus der ersten leitenden Schicht gebildet ist, erstrecken sich zu der unteren Fläche der Verbindungselektrode130''' die aus der zweiten leitenden Schicht gebildet ist. - Die Gate-Elektrode
121 , die Gate-Leitung116 , die gemeinsame Leitung108l , die ersten Verbindungsleitungen108a und108a' und die zweite Verbindungsleitung108b , welche die zweite leitende Schicht umfassen, können gleichzeitig oder fast gleichzeitig zusammen mit der gemeinsamen Elektrode108 und der Pixel-Elektrode118 aus der ersten leitenden Schicht gebildet werden. - Die
7A bis7E sind Schnittansichten, die den ersten Maskenprozess der5A und6A zeigen. In der7A werden die ersten und zweiten leitenden Schichten120 und130 auf der gesamten Oberfläche oder nahezu der gesamten Oberfläche des Substrats110 abgeschieden. Die leitenden Schichten können aus einem transparenten isolierenden Material wie beispielsweise Glas sein und der Prozess kann schrittweise erfolgen. In einigen Vorrichtungen umfasst die erste leitende Schicht120 ein transparentes leitendes Material wie beispielsweise Indiumzinnoxid (ITO) oder Indiumzinkoxid (IZO). Die zweite leitende Schicht130 kann ein niederohmiges opakes leitendes Material wie beispielsweise Aluminium (Al), eine Aluminiumlegierung, Wolfram (W), Kupfer (Cu), Chrom (Cr), Molybdän (Mo) und/oder eine Molybdänlegierung, usw. umfassen. Danach wird eine photoempfindliche Schicht170 aus einem photoempflindlichen Material wie beispielsweise ein Photolack auf der gesamten Oberfläche oder nahezu der gesamten Oberfläche des Substrats110 gebildet, auf welchen selektiv durch eine mit einem Strukturierungsmuster versehene Platte entsprechend Licht fällt. Hierfür kann eine Schlitzmaske180 (oder eine Halbtonmaske) oder in einem alternativen Prozess eine Multi-Schlitzmaske verwendet werden. - Die Schlitzmaske
180 kann einen Durchlassbereich (I), der Licht vollständig durchlässt, einen Schlitzbereich (II) mit einem Schlitzmuster, der lediglich einen Teil des Lichts hindurchlässt, während er einen Teil des Lichts abschirmt, und einen Blendenbereich (III) umfassen, der das Licht vollständig abschirmt. In einigen Prozessen kann nur das durch die Schlitzmaske180 hindurchgehende Licht die photoempfindliche Schicht170 belichten. - Wenn eine photoempfindliche Schicht
170 , die durch die Schlitzmaske180 belichtet wurde, entwickelt wird (7B ), verbleiben photoempfindliche Schichtstrukturen170a bis170f mit verschiedenen Dicken bei Bereichen, wo Licht vollständig oder teilweise abgeschirmt wurde. Licht kann durch den Blendenbereich (III) und den Schlitzbereich (II) abgeschirmt werden. Die photoempfindliche Schicht unter dem Durchlassbereich (I), die aufgrund der vollständigen Durchlässigkeit dieses Bereichs voll belichtet wurde, wird praktisch vollständig entfernt, dadurch liegt die Oberfläche der zweiten leitenden Schicht130 frei. - In diesem Stadium sind die ersten bis vierten photoempfindlichen Schichtstrukturen
170a bis170d unterhalb des Blendenbereichs (III) dicker als die fünften und sechsten photoempfindlichen Schichtstrukturen170e und170f unterhalb des Schlitzbereichs (II). Die photoempfindliche Schicht in dem Bereich, in den das Licht vollständig durchgelassen wurde (der Durchlassbereich (I)), ist in diesem Bereich fast vollständig oder vollständig entfernt. In diesem Prozess wird ein positiver Photolack verwendet. Alternativ kann jedoch auch ein negativer Photolack oder eine entsprechende Kombination verwendet werden. - Bei der Strukturierung der ersten und zweiten leitenden Schicht
120 und130 , die im unteren Abschnitt gebildet sind, werden die photoempfindlichen Schichtstrukturen170a bis170f als Masken verwendet (7C ), wobei die Gate-Elektrode121 , die Gate-Leitung und die gemeinsame Leitung108l aus der zweiten leitenden Schicht gebildet sind. Die gemeinsame Leitung108 und die Pixel-Elektrode118 werden aus der ersten leitenden Schicht gebildet, die auch auf dem Substrat110 ausgebildet ist. - Nahe einem unteren Abschnitt der Gate-Elektrode
121 , der Gate-Leitung und der gemeinsamen Leitung108l wird eine Gate-Elektrodenstruktur120' , eine Gate-Leitungsstruktur und eine gemeinsame Leitungsstruktur120'' aus der ersten leitenden Schicht gebildet. Diese Elemente werden in der gleichen Form wie die Gate-Elektrode121 und die gemeinsame Leitung108l strukturiert. - Nahe einem oberen Abschnitt der gemeinsamen Elektrode
108 und der Pixel-Elektrode118 (aus der ersten leitenden Schicht) wird eine Verbindungselektroden-Leitschichtstruktur130' und eine Verbindungsleitungs-Leitschichtstruktur130'' aus der zweiten leitenden Schicht gebildet. Diese Elemente werden in der gleichen Form wie die gemeinsame Elektrode108 und die Pixel-Elektrode118 strukturiert. - Durch die Durchführung eines Veraschungs-Prozesses kann ein Abschnitt der photoempfindlichen Schichtstrukturen
170a bis170f (7D ) entfernt werden, wobei die fünfte photoempfindliche Schichtstruktur170e und die sechste photoempfindliche Schichtstruktur170f auf dem oberen Abschnitt der Verbindungselektroden-Leitschichtstruktur130' und der Verbindungsleitungs-Leitschichtstruktur130'' vollständig oder fast vollständig entfernt werden. Diese Bereiche entsprechen dem Schlitzbereich (II), in dem das Schlitzmuster dem Licht ausgesetzt wird. Die Bereiche legen die Oberfläche der Verbindungselektroden-Leitschichtstruktur130' und der Verbindungsleitungs-Leitschichtstruktur130'' frei. - In diesem Stadium verbleiben die ersten bis vierten lichtempfindlichen Schichtstrukturen als jeweils siebte bis zehnte lichtempfindliche Schichtstruktur
170a' bis170f' mit einer Dicke abzüglich der Dicke der fünften und sechsten photoempfindlichen Schichtstrukturen an den unter dem Blendenbereich (III) liegenden Abschnitten. Die Verbindungselektroden-Leitschichtstruktur und die Verbindungsleitungs-Leitschichtstruktur werden dann selektiv unter Verwendung der siebten bis zehnten photoempfindlichen Schichtstrukturen170a' bis170f als Maske entfernt, um eine Verbindungselektrode130'' zu bilden. Die Verbindungselektrode130'' ist mit einem Abschnitt der Pixel-Elektrode an einem oberen Abschnitt der Pixel-Elektrode118 verbunden. Während dem Prozess werden die erste Verbindungsleitung108a , die elektrisch oder operativ mit einem Abschnitt der gemeinsam Elektrode108 verbunden ist, und die zweite Verbindungsleitung nahe einem oberen Abschnitt der gemeinsamen Elektrode108 gebildet. - In den
5B und6B werden auf fast der gesamten Oberfläche oder der gesamten Oberfläche des Substrats110 , auf dem die Gate-Elektrode121 , die Gate-Leitung116 , die gemeinsame Leitung108l , die ersten Verbindungsleitungen108a und108a , die zweite Verbindungsleitung108b , die gemeinsame Elektrode108 und die Pixel-Elektrode118 getragen werden, eine erste Isolierschicht115a , eine amorphe Silicium-Dünnschicht124 und eine zweite Isolierschicht abgeschieden. Hierbei können die Schichten in einem Prozess oder in aufeinander folgenden Prozessen abgeschieden werden. Nachdem die erste Isolierschicht115a , die amorphe Silicium-Dünnschicht124 und die zweite Isolierschicht abgeschieden sind, werden sie durch einen Strukturierungsprozess wie beispielsweise durch Photolithographie (einen zweiten Maskenprozess) strukturiert, was auch aufeinanderfolgend geschehen kann. In dem Prozess kann ein erstes Kontaktloch140a , ein zweites Kontaktloch140b , ein drittes Kontaktloch140c , ein erstes Loch Ha und ein zweites Loch Hb gebildet werden. Fast zur gleichen Zeit kann in dem Prozess ein Ätzstopper115' gebildet werden, der die zweite Isolierschicht in einer gewünschten Form umfasst. - In diesem Stadium legt das erste Kontaktloch
140a einen Abschnitt der Verbindungselektrode130''' frei, und die zweiten und dritten Kontaktlöcher140b und140c legen einen Abschnitt der amorphen Silicium-Dünnschicht124 nahe den linken und rechten oberen Abschnitten der Gate-Elektrode121 frei. Der partielle Ätzstopper115 , der nach dem Strukturierungsprozess zwischen den zweiten und dritten Kontaktlöchern140b und140c verbleibt, kann ein Eindringen einer Ätzlösung oder eines Ätzgases in einen rückseitigen Kanal der aktiven Struktur verhindern, wenn die n+-dotierte amorphe Silicium-Dünnschicht strukturiert wird. - In einigen Systemen und Prozessen wird die Schlitzbelichtung oder Multi-Schlitzbelichtung auch für den zweiten Maskenprozess verwendet. Die
8A bis8E sind Schnittansichten des zweiten Maskenprozesses der5B und6B . In der8A werden auf der gesamten Oberfläche oder fast der gesamten Oberfläche des Substrates110 , auf dem die Gate-Elektrode121 , die Gate-Leitung116 , die gemeinsame Leitung108l , die ersten Verbindungsleitungen108a und108a getragen werden, die zweite Verbindungslei tung108b , die gemeinsame Elektrode108 und die Pixel-Elektrode118 gebildet, und die erste Isolierschicht115a , die amorphe Silicium-Dünnschicht124 und die zweite Isolierschicht115 werden abgeschieden. In einigen Systemen geschieht dies schrittweise. Eine photoempfindliche Schicht270 aus einem photoempfindlichen Material wie beispielsweise einem Photolack wird auf fast der gesamten Oberfläche oder der gesamten Oberfläche des Substrats110 gebildet, auf welches Licht selektiv durch eine Schlitzmaske280 (oder durch eine Halbtonmaske) fällt. - Die Schlitzmaske
280 kann einen Durchlassbereich (I), der Licht vollständig durchlässt, einen Schlitzbereich (II) mit einem Schllitzmuster, der lediglich einen Teil des Lichts hindurchlässt, während er einen Teil des Lichts abschirmt, und einen Blendenbereich (III) umfassen, der das Licht vollständig abschirmt. In einigen Prozessen kann nur dass durch die Schlitzmaske280 hindurchgehende Licht die photoempfindliche Schicht270 belichten. - Wenn die photoempfindliche Schicht
270 , die durch die Schlitzmaske280 belichtet wurde, entwickelt wird (8B ), verbleiben photoempfindliche Schichtstrukturen270a bis270e mit verschiedenen Dicken bei Bereichen, wo Licht vollständig oder teilweise abgeschirmt wurde. Licht kann durch den Blendenbereich (III) und den Schlitzbereich (II) abgeschirmt werden. Die photoempfindliche Schicht unter dem Durchlassbereich (I), zu der das Licht vollständig durchgelassen wurde, wird fast vollständig oder vollständig entfernt, dadurch liegt die Oberfläche der zweiten Isolierschicht115 frei. - In diesem Stadium ist die erste photoempfindliche Schichtstruktur
270a unterhalb des Blendenbereichs (III) dicker als die zweiten bis fünften photoempfindlichen Schichtstrukturen270b bis270e unterhalb des Schlitzbereichs (II). Die photoempfindliche Schicht in dem Bereich, in den das Licht vollständig durchgelassen wurde (der Durchlassbereich (I)), ist in diesem Bereich fast vollständig entfernt. In diesem Prozess wird ein positiver Photolack verwendet. Alternativ kann jedoch auch ein negativer Photolack oder eine entsprechende Kombination verwendet werden. - Bei der Strukturierung der ersten Isolierschicht
115a , der amorphen Silicium-Dünnschicht124 und der zweiten Isolierschicht115 , die unter Verwendung der photoempfindlichen Schichtstrukturen270a bis270e als Maske (8C ) erfolgen kann, wird das erste Kontaktoch140a ausgebildet, das einen Abschnitt der Verbindungselektrode130' freilegt. - Durch die Durchführung eines Veraschungs-Prozesses kann ein Abschnitt der photoempfindlichen Schichtstrukturen
270a bis270e (8D ) entfernt werden, wobei die zweite bis sechste photoempfindlichen Schichtstruktur unterhalb des Schlitzbereiches (II), in dem eine Schlitz-Belichtung angewendet wurde, praktisch vollständig entfernt werden, um die Oberfläche der zweiten Isolierschicht115 freizulegen. - In diesem Stadium verbleibt die erste photoempfindliche Schichtstruktur als sechste photoempfindliche Schichtstruktur
270a mit einer Dicke abzüglich der Dicke der zweiten bis fünften photoempfindlichen Schichtstrukturen an dem unter dem Blendenbereich (III) liegenden Abschnitt. Wie in8E gezeigt, werden bei einem Entfernen eines Abschnitts des zweiten Isolierfilms unter Verwendung der sechsten photoempfindlichen Schichtstruktur270a' als Maske die zweiten und dritten Kontaktlöcher140b und140c gebildet. Die zweiten und dritten Kontaktlöcher140b und140c legen einen Abschnitt der amorphen Silicium-Dünnschicht124 an den linken und rechten oberen Abschnitten der Gate-Elektrode121 frei. Gleichzeitig oder fast gleichzeitig werden ein erstes Loch Ha, das einen Abschnitt der amorphen Silicium-Dünnschicht124 des oberen Abschnitts der gemeinsamen Leitung108l freilegt, und ein zweites Loch Hb, das einen Abschnitt der amorphen Silicium-Dünnschicht124 freilegt, wo eine Daten-Leitung gebildet werden soll, gebildet. - In diesem Stadium bildet der zweite Isolierfilm an den Stellen, wo die ersten bis dritten Kontaktlöcher
140a bis140c und die ersten und zweiten Löcher Ha und Hb strukturiert wurden, eine erste Isolierschichtstruktur115' . In den5C ,6C und6E wird eine aktive Struktur124' gebildet. Gleichzeitig oder fast gleichzeitig werden die Source- und Drain-Elektroden122 und123 , die elektrisch und operativ mit einem bestimmten Abschnitt der aktiven Struktur120' über die zweiten und dritten Kontaktlöcher verbunden sind, durch einen einzelnen Strukturierungsprozess oder einen photolithographischen Prozess (einen dritten Maskenprozess) gebildet. In diesem Stadium erstreckt sich ein Abschnitt der Source-Elektrode122 in einer Richtung und steht mit der Daten-Leitung117 in Verbindung. Die Daten-Leitung steht im Wesentlichen senkrecht zu der Gate-Leitung116 . Ein Abschnitt der Drain- Elektrode123 erstreckt sich zur Pixel-Elektrode, um eine Pixel-Elektrodenleitung118l auszubilden, die elektrisch oder operativ mit der Verbindungselektrode130' und der unteren Pixel-Elektrode118 durch das erste Loch verbunden ist. - Die erste Isolierschichtstruktur, die aus der zweiten Isolierschicht gebildet ist, wird in einer bestimmten Form durch den dritten Maskenprozess strukturiert, um einen Ätzstopper
115'' zu bilden. Der Ätzstopper115'' , der an dem oberen Abschnitt des Kanalbereichs der aktiven Struktur124' angeordnet ist, kann eine Beschädigung eines rückseitigen Kanals des TFT bei einem Ätzen der n+-dotierten amorphen Silicium-Dünnschicht verhindern oder minimieren. - Die
9A bis9F sind Schnittansichten, die einen dritten Maskenprozess in den5C und6C bis6E zeigen. In der9A werden eine n+-dotierte amorphe Silicium-Dünnschicht125b und eine dritte leitende Schicht150 auf der gesamten Oberfläche oder nahezu der gesamten Oberfläche des Substrats110 abgeschieden, eine photoempfindliche Schicht370 aus einem photoempfindlichen Material wie beispielsweise einem Photolack wird auf fast der gesamten Oberfläche oder beinahe der gesamten Oberfläche des Substrats110 gebildet, und dann wird Licht selektiv durch die Schlitzmaske (oder die Halbtonmaske)380 auf die photoempfindliche Schicht370 durchgelassen, wobei in einem alternativen Prozess auch eine Multi-Schlitzmaske verwendet werden kann. - Die Schlitzmaske
380 kann einen Durchlassbereich (I), der Licht vollständig durchlässt, einen Schlitzbereich (II) mit einem Schlitzmuster, der lediglich einen Teil des Lichts hindurchlässt, während er einen Teil des Lichts abschirmt, und einen Blendenbereich (III) umfassen, der das Licht vollständig abschirmt. In einigen Prozessen kann nur das durch die Schlitzmaske380 hindurchgehende Licht die photoempfindliche Schicht370 belichten. - Wenn die photoempfindliche Schicht
370 , die durch die Schlitzmaske380 belichtet wurde, entwickelt wird (9B ), verbleiben photoempfindliche Schichtstrukturen370a bis370d mit bestimmten Dicken bei Bereichen, wo Licht vollständig oder teilweise durch den Blendenbereich (III) und den Schlitzbereich (II) abgeschirmt wurden. Die photoempfindliche Schicht unter dem Durchlassbereich (I), durch den Licht fast vollständig durchgelassen wurde, wird fast vollständig entfernt, wodurch die Oberfläche der dritten leitenden Schicht150 freiliegt. - In diesem Stadium sind die ersten bis dritten photoempfindlichen Schichtstrukturen
370a bis370c unterhalb des Blendenbereichs (III) dicker als die vierte photoempfindliche Schichtstruktur370d unterhalb des Schlitzbereichs (II). Die photoempfindliche Schicht in dem Bereich, zu dem das Licht praktisch vollständig durch den Durchlassbereich (I) hindurchgelassen wurde, wird im Wesentlichen vollständig entfernt. Für diesen Prozess wird ein positiver Photolack verwendet. Alternativ kann jedoch auch ein negativer Photolack oder eine entsprechende Kombination verwendet werden. - Wenn die dritte leitende Schicht
150 strukturiert wird, wobei die photoempfindlichen Schichtstrukturen370a bis370d als Maske verwendet werden (9C ), wird eine dritte leitende Schichtstruktur150' aus einer dritten leitenden Schicht mit einer geringeren Dicke als ein Abschnitt der ersten photoempfindlichen Schichtstruktur370a , der zweiten photoempfindliche Schichtstruktur370b und der vierten photoempfindlichen Schichtstruktur370d gebildet. Diese Strukturen werden an einem unteren Abschnitt der ersten photoempfindlichen Schichtstruktur370a , der zweiten photoempfindlichen Schichtstruktur370b , der vierten photoempfindlichen Schichtstruktur370d und der Daten-Leitung117 gebildet. Die Daten-Leitung117 ist aus der dritten leitenden Schicht gebildet und weist eine geringere Dicke als die anderen verbleibenden Abschnitte der ersten photoempfindlichen Schichtstruktur370a und der dritten photoempfindlichen Schichtstruktur370c auf. - Wenn die n+-dotierte amorphe Silicium-Dünnschicht
125 und die erste Isolierschichtstruktur115' selektiv durch einen Strukturierungsprozess unter-Verwendung der photoempfindlichen Schichtstrukturen370a bis370d als Maske strukturiert werden, wie in9D gezeigt, werden eine erste n+-dotierte amorphe Silicium-Dünnschichtstruktur125' und eine zweite Isolierschichtstruktur115'' aus der n+-dotierten amorphen Silicium-Dünnschicht und der zweiten Isolierschicht gebildet. Diese Elemente werden an dem unteren Abschnitt der ersten photoempfindlichen Schichtstruktur370a , der zweiten photoempfindlichen Schichtstruktur370b und der vierten photoempfindlichen Schichtstruktur370d gebildet. Eine zweite n+-dotierte amorphe Silici um-Dünnschichtstruktur125'' aus der n+-dotierten amorphen Silicium-Dünnschicht wird an dem unteren Abschnitt der ersten photoempfindlichen Schichtstruktur370a und der dritten photoempfindlichen Schichtstruktur370c gebildet. Durch die Durchführung eines Veraschungs-Prozesses zur Entfernung eines Abschnitts der photoempfindlichen Schichtstrukturen370a bis370d wird, wie in9E gezeigt, die vierte photoempfindliche Schichtstruktur unterhalb des Schlitzbereichs (II), der belichtet wurde, im Wesentlichen vollständig entfernt. Durch das Entfernen wird die Oberfläche der dritten leitenden Schichtstruktur150' freigelegt. - Die ersten bis dritten photoempfindlichen Schichtstrukturen verbleiben jeweils als fünfte bis siebte photoempfindliche Schichtstrukturen
370a bis370c' . Die Schichtdicke entspricht hierbei der ursprünglichen Dicke abzüglich der Dicke der vierten photoempfindlichen Schichtstruktur bei einem bestimmten Bereich, der dem Blendenbereich (III) entspricht. Die fünften bis siebten photoempfindlichen Schichtstrukturen370a' bis370c' können in ihrer Dicke durch einen Veraschungs-Prozess reduziert werden. Durch Steuerung der Prozessbedingungen des Veraschungs-Prozesses können die fünften bis siebten photoempfindlichen Schichtstrukturen370a' bis370c' etwa die gleiche Dicke wie die der unteren dritten leitenden Schichtstruktur150' und der Daten-Leitung117 aufweisen. - Wie in
9F gezeigt, wird bei einer Entfernung eines Abschnitts der dritten leitenden Schichtstruktur, wobei die verbleibenden fünften bis siebten photoempfindlichen Schichtstrukturen370a' bis370c' als Masken verwendet werden, die Source-Elektrode122 aus einer dritten leitenden Schicht bei einem partiellen unteren Abschnitt der fünften photoempfindlichen Schichtstruktur370a' gebildet. Gleichzeitig oder fast gleichzeitig wird die Drain-Elektrode123 und die Pixel-Elektrodenleitung118l aus der dritten leitenden Schicht an einem unteren Abschnitt der sechsten photoempfindlichen Schichtstruktur370b' gebildet. - Wenn die ersten und zweiten n+-dotierten amorphen Silicium-Dünnschichtstrukturen und die amorphe Silicium-Dünnschicht selektiv entfernt wird, wobei die fünften bis siebten photoempfindlichen Schichtstrukturen
370a' bis370c' als Maske verwendet werden, wird die aktive Struktur124' aus der amorphen Silicium-Dünnschicht gebildet. Die Siliciumstrukturen werden ent sprechend zu der Seite der Kante des Ätzstoppers125' strukturiert. In einem Prozess wird der Ätzstopper125' als Maske in der Strukturierung der aktiven Struktur124' und der ohmschen Kontaktschicht125' verwendet. Die ohmsche Kontaktschicht wird aus der n+-dotierten amorphen Silicium-Dünnschicht gebildet und bildet einen ohmschen Kontakt mit einem bestimmten Abschnitt der aktiven Struktur124' . Die Source- und Drain-Elektroden122 und123 werden an dem oberen Abschnitt der aktiven Struktur124' gebildet. - Die Pixel-Elektrodenleitung
118l wird elektrisch mit der unteren Verbindungselektrode130'' über die ohmsche Kontaktschicht125n verbunden. Die dritte n+-dotierte amorphe Silicium-Dünnschichtstruktur125'' und die amorphe Silicium-Dünnschichtstruktur124" werden aus der n+-dotierten amorphen Silicium-Dünnschicht gebildet und die amorphe Silicium-Dünnschicht wird an dem unteren Abschnitt der Daten-Leitung117 gebildet. - Die amorphe Silicium-Dünnschichtstruktur
124'' bei dem Bereich, wo das zweite Loch gebildet ist, wird in der gleichen Form wie die obere Daten-Leitung117 strukturiert. Wenn die aktive Struktur124' , die Source- und Drain-Elektroden122 und123 und die Daten-Leitung117 durch einen einzelnen Maskenprozess gebildet werden, werden wenige oder keine Überhänge an der amorphen Silicium-Dünnschichtstruktur124 bei dem unteren Abschnitt der Daten-Leitung117 gebildet. Durch Minimierung oder im Wesentlichen Eliminierung der Überhänge, kann ein Rauschen und/oder andere Störungen minimiert werden. Das Array-Substrat110 wird auf ein gegenüberliegendes Farbfiltersubstrat aufgebracht und durch einen Lack oder eine Dichtung befestigt, die an einem Randbereich des Bildanzeigebereichs angebracht ist, um eine Flüssigkristalltafel herzustellen. Die zwei Substrate können durch einen Befestigungsschlüssel miteinander verbunden oder befestigt werden. Der Befestigungsschlüssel kann auf dem Array-Substrat110 und dem Farbfiltersubstrat gebildet sein.
Claims (62)
- Verfahren zur Herstellung einer Flüssigkristallanzeige, mit den Schritten: – Bilden einer Gate-Elektrode, einer Gate-Leitung, einer Verbindungselektrode, einer gemeinsamen Elektrode und einer Pixel-Elektrode auf einem ersten Substrat durch einen ersten Maskenprozess; – Bilden einer ersten Isolierschicht auf dem ersten Substrat; – Bilden einer zweiten Isolierschicht mit einem ersten Kontaktloch, einem zweiten Kontaktloch und einem dritten Kontaktloch durch einen zweiten Maskenprozess; – Bilden einer aktiven Struktur auf dem ersten Substrat und Ausbilden von Source- und Drain-Elektroden, die operativ mit der aktiven Struktur durch die zweiten und dritten Kontaktlöcher verbunden sind; und – Verbinden des ersten Substrats mit einem zweiten Substrat.
- Verfahren nach Anspruch 1, ferner mit dem Schritt des Bildens einer gemeinsamen Leitung auf dem ersten Substrat durch den ersten Maskenprozess.
- Verfahren nach Anspruch 2, wobei die gemeinsame Leitung im Wesentlichen parallel zu der Gate-Leitung angeordnet ist.
- Verfahren nach Anspruch 2, wobei die gemeinsame Elektrode mit der gemeinsamen Leitung verbunden ist.
- Verfahren nach Anspruch 1, ferner mit dem Schritt des Bildens einer ersten Verbindungsleitung auf dem ersten Substrat durch den ersten Maskenprozess.
- Verfahren nach Anspruch 5, ferner mit dem Schritt des Bildens einer Daten-Leitung, die die Gate-Leitung im Wesentlichen kreuzt, um einen Pixel-Bereich durch einen dritten Maskenprozess zu bilden.
- Verfahren nach Anspruch 6, wobei die erste Verbindungsleitung nahe einer linken Kante und einer rechte Kante des Pixel-Bereichs gebildet und mit der gemeinsamen Leitung verbunden ist.
- Verfahren nach Anspruch 6, wobei die erste Verbindungsleitung im Wesentlichen parallel zur Daten-Leitung angeordnet ist.
- Verfahren nach Anspruch 5, ferner mit dem Schritt des Bildens einer zweiten Verbindungsleitung auf dem ersten Substrat durch den ersten Maskenprozess.
- Verfahren nach Anspruch 9, wobei die erste Verbindungsleitung mit der zweiten Verbindungsleitung verbunden ist.
- Verfahren nach Anspruch 9, wobei die zweite Verbindungsleitung im Wesentlichen parallel zur Gate-Leitung angeordnet ist.
- Verfahren nach Anspruch 1, wobei der erste Maskenprozess folgende Schritte umfasst: – Bilden einer ersten und einer zweiten leitenden Schicht auf dem ersten Substrat; – Bilden einer ersten photoempfindlichen Schichtstruktur, einer zweiten photoempfindlichen Schichtstruktur, einer dritten photoempfindlichen Schichtstruktur und einer vierten photoempfindlichen Schichtstruktur mit einer ersten Dicke, und Bilden einer fünften photoempfindlichen Schichtstruktur und einer sechsten photoempfindlichen Schichtstruktur mit einer zweiten Dicke auf dem ersten Substrat; – selektives Entfernen der ersten leitenden Schicht und der zweiten leitenden Schicht unter Verwendung der ersten photoempfindlichen Schichtstruktur, der zweiten photoempfindlichen Schichtstruktur, der dritten photoempfindlichen Schichtstruktur, der vierten photoempfindliche Schichtstruktur, der fünften photoempfindliche Schichtstruktur und der sechsten photoempfindlichen Schichtstruktur als Maske, um eine Gate-Elektrode zu bilden; – Bilden einer Gate-Leitung aus der zweiten leitenden Schicht und einer gemeinsamen Elektrode und eine Pixel-Elektrode aus der ersten leitenden Schicht auf dem ersten Substrat.
- Verfahren nach Anspruch 12, wobei der erste Maskenprozess ferner umfasst: – Bilden einer Verbindungselektroden-Leitschichtstruktur und einer Verbindungsleitungs-Leitschichtstruktur, die aus der zweiten leitenden Schicht in der gleichen Form wie die gemeinsame Elektrode gebildet sind; – Bilden der Pixel-Elektrode an einem oberen Abschnitt der gemeinsamen Elektrode und der Pixel-Elektrode aus der ersten leitenden Schicht; – Entfernen der fünften photoempfindlichen Schichtstruktur und der sechsten photoempfindlichen Schichtstruktur und gleichzeitiges Entfernen eines Teils der ersten photoempfindlichen Schichtstruktur, der zweiten photoempfindlichen Schichtstruktur, der dritten photoempfindlichen Schichtstruktur und der vierten photoempfindlichen Schichtstruktur, um eine siebte photoempfindlichen Schichtstruktur, eine achte photoempfindlichen Schichtstruktur, eine neunte photoempfindlichen Schichtstruktur und eine zehnte photoempfindlichen Schichtstruktur mit einer dritten Dicke zu bilden; und – selektives Entfernen der Verbindungselektroden-Leitschichtstruktur und der Verbindungsleitungs-Leitschichtstruktur unter Verwendung der siebten photoempfindlichen Schichtstruktur, der achten photoempfindlichen Schichtstruktur, der neunten photoempfindlichen Schichtstruktur, und der zehnten photoempfindlichen Schichtstruktur als Maske, um eine Verbindungselektrode, die operativ mit einem Abschnitt der Pixel-Elektrode verbunden ist und erste und zweite Verbindungsleitungen zu bilden, die operativ mit einem Abschnitt der gemeinsamen Elektrode verbunden sind.
- Verfahren nach Anspruch 13, wobei eine Gate-Elektrodenstruktur und eine Gate-Leitungsstruktur aus der ersten leitenden Schicht gebildet sind.
- Verfahren nach Anspruch 13, wobei die erste leitende Schicht ein transparentes leitendes Material wie beispielsweise Indiumzinnoxid (ITO) oder Indiumzinkoxid (IZO) umfasst.
- Verfahren nach Anspruch 13, wobei die zweite leitende Schicht ein opakes leitendes Material wie beispielsweise Aluminium (Al), eine Aluminiumlegierung, Wolfram (W), Kupfer (Cu), Chrom (Cr) oder Molybdän (Mo) umfasst.
- Verfahren nach Anspruch 13, wobei die erste photoempfindliche Schichtstruktur, die zweite photoempfindliche Schichtstruktur, die dritte photoempfindliche Schichtstruktur und die vierte photoempfindliche Schichtstruktur jeweils als siebte photoempfindliche Schichtstruktur, achte photoempfindliche Schichtstruktur, neunte photoempfindliche Schichtstruktur und zehnte photoempfindliche Schichtstruktur strukturiert werden.
- Verfahren nach Anspruch 13, wobei die erste Dicke dicker als die zweite Dicke ist.
- Verfahren nach Anspruch 1, wobei ein Ätzstopper aus der Isolierschicht gebildet ist.
- Verfahren nach Anspruch 1, wobei ein zweites Kontaktloch und ein drittes Kontaktloch einen Abschnitt einer amorphen Silicium-Dünnschicht an einem oberen Abschnitt der Gate-Elektrode freilegen.
- Verfahren nach Anspruch 1, wobei ein Abschnitt eines Ätzstoppers, der zwischen dem zweiten Kontaktloch und dem dritten Kontaktloch strukturiert ist, ein Eindringen einer Ätzlösung oder eines Ätzgases in einen rückseitigen Kanal der aktiven Struktur verhindert, wenn die amorphe Silicium-Dünnschicht strukturiert wird.
- Verfahren nach Anspruch 2, wobei der zweite Maskenprozess folgende Schritte umfasst: – Bilden einer amorphen Silicium-Dünnschicht und einer zweiten Isolierschicht auf dem ersten Substrat; – Bilden einer ersten photoempfindlichen Schichtstruktur mit einer ersten Dicke und einer zweiten photoempfindlichen Schichtstruktur, einer dritten photoempfindlichen Schichtstruktur, einer vierten photoempfindlichen Schichtstruktur, einer fünften photoempfindlichen Schichtstruktur mit einer zweiten Dicke auf dem ersten Substrat; – selektives Entfernen eines Abschnitts der ersten Isolierschicht, einer amorphen Silicium-Dünnschicht und eines Abschnitts der zweiten Isolierschicht unter Verwendung einer ersten photoempfindlichen Schichtstruktur, einer zweiten photoempfindlichen Schichtstruktur, einer dritten photoempfindlichen Schichtstruktur, einer vierten photoempfindlichen Schichtstruktur und einer fünften photoempfindlichen Schichtstruktur als Maske, die zumindest ein Kontaktloch bilden, das einen Abschnitt der Verbindungselektrode freilegt; – Entfernen der zweiten photoempfindlichen Schichtstruktur, der dritten photoempfindlichen Schichtstruktur, der vierten photoempfindlichen Schichtstruktur, der fünften photoempfindlichen Schichtstruktur und fast gleichzeitiges Entfernen eines Teils der ersten photoempfindlichen Schichtstruktur, um eine sechste photoempfindliche Schichtstruktur mit einer dritten Dicke zu bilden; und – selektives Entfernen eines Abschnitts der zweiten Isolierschicht unter Verwendung einer sechsten photoempfindlichen Schichtstruktur als Maske, um ein zweites Kontaktloch und ein drittes Kontaktloch auszubilden, die einen Abschnitt der amorphen Silicium-Dünnschicht und rechte obere Abschnitte der Gate-Elektrode freilegen.
- Verfahren nach Anspruch 22, ferner mit dem Schritt des Bildens eines ersten Lochs, das einen Abschnitt der amorphen Silicium-Dünnschicht an einem oberen Abschnitt der gemeinsamen Leitung freilegt, und des Bildens eines zweiten Lochs, das einen Abschnitt der amorphen Silicium-Dünnschicht in dem Bereich freilegt, wo eine Daten-Leitung gebildet werden soll.
- Verfahren nach Anspruch 22, wobei die zweite Isolierschicht die zweite Isolierschicht bildet, wenn das erste Kontaktloch, das zweite Kontaktloch und das dritte Kontaktloch strukturiert werden.
- Verfahren nach Anspruch 22, wobei die erste photoempfindliche Schichtstruktur als sechste photoempfindliche Schichtstruktur mit einer dritten Dicke strukturiert wird, wobei die reduzierte Dicke durch Abzug der Dicke der zweiten photoempfindlichen Schichtstruktur, der dritten photoempfindlichen Schichtstruktur, der vierten photoempfindlichen Schichtstruktur und der fünften photoempfindlichen Schichtstruktur bei einem Veraschungs-Prozess erhalten wird.
- Verfahren nach Anspruch 22, wobei die erste Dicke dicker als die zweite Dicke ist.
- Verfahren nach Anspruch 6, wobei eine Abschnitt einer Drain-Elektrode sich zum Pixel-Bereich erstreckt, um eine Pixel-Elektrodenleitung zu bilden, die operativ mit der Verbindungselektrode und der Pixel-Elektrode durch das erste Loch verbunden ist.
- Verfahren nach Anspruch 1, ferner mit den Schritten: – Bilden einer n+-dotierten amorphen Silicium-Dünnschicht und einer dritten leitenden Schicht auf dem ersten Substrat; – Bilden einer ersten photoempfindlichen Schichtstruktur, einer zweiten photoempfindlichen Schichtstruktur und einer dritten photoempfindlichen Schichtstruktur mit einer ersten Dicke und einer vierten photoempfindlichen Schichtstruktur mit einer zweiten Dicke auf dem ersten Substrat; – selektives Entfernen eines Abschnitts der dritten leitenden Schicht unter Verwendung der ersten photoempfindlichen Schichtstruktur, der zweiten photoempfindlichen Schichtstruktur, der dritten photoempfindlichen Schichtstruktur und der vierten photoempfindlichen Schichtstruktur als Maske, um eine dritte leitende Schichtstruktur zu bilden, die eine Daten-Leitung aus der dritten leitenden Schicht bildet; – selektives Entfernen der n+-dotierten amorphen Silicium-Dünnschicht und einer ersten Isolierschicht unter Verwendung der ersten photoempfindlichen Schichtstruktur, der zweiten photoempfindlichen Schichtstruktur, der dritten photoempfindlichen Schichtstruktur, der vierten photoempfindlichen Schichtstruktur als Maske, um einen ersten n+-dotierten amorphen Silicium-Dünnfilm und einen zweiten n+-dotierten amorphen Silicium Dünnfilm sowie eine zweite Isolierschichtstruktur zu bilden; – Entfernen der vierten photoempfindlichen Schichtstruktur und gleichzeitiges Entfernen eines Teils der ersten photoempfindlichen Schichtstruktur, der zweiten photoempfindlichen Schichtstruktur und der dritten photoempfindlichen Schichtstruktur, um eine fünfte photoempfindliche Schichtstruktur, eine sechste photoempfindliche Schichtstruktur und eine siebte photoempfindliche Schichtstruktur mit einer dritten Dicke zu bilden; – Entfernen eines Abschnitts der dritten leitenden Schichtstruktur unter Verwendung der fünften photoempfindlichen Schichtstruktur, der sechsten photoempfindlichen Schichtstruktur, der siebten photoempfindlichen Schichtstruktur als Maske, um Source- und Drain-Elektroden aus der dritten leitenden Schicht zu bilden; und – selektives Entfernen der ersten n+-dotierten amorphen Silicium-Dünnschicht, der zweiten n+-dotierten amorphen Silicium-Dünnschicht unter Verwendung der fünften photoempfindlichen Schichtstruktur, der sechsten photoempfindlichen Schichtstruktur und der siebten photoempfindlichen Schichtstruktur als Maske, um eine aktive Struktur zu bilden.
- Verfahren nach Anspruch 28, wobei die dritte leitende Schichtstruktur eine geringere Dicke als ein Abschnitt der ersten photoempfindlichen Schichtstruktur, der zweiten photoempfindlichen Schichtstruktur und der vierten photoempfindlichen Schichtstruktur bei einem unteren Abschnitt des Abschnitts der ersten photoempfindlichen Schichtstruktur, der zweiten photoempfindlichen Schichtstruktur und der vierten photoempfindlichen Schichtstruktur aufweist.
- Verfahren nach Anspruch 28, wobei die Daten-Leitung eine geringere Dicke als die verbleibenden Abschnitte der ersten photoempfindlichen Schichtstruktur aufweist.
- Verfahren nach Anspruch 28, wobei die erste n+-dotierten amorphen Silicium-Dünnschichtstruktur an einem unteren Abschnitt der ersten photoempfindlichen Schichtstruktur gebildet ist.
- Verfahren nach Anspruch 28, wobei die zweite Isolierschichtstruktur an einem unteren Abschnitt der ersten photoempfindlichen Schichtstruktur gebildet ist.
- Verfahren nach Anspruch 28, wobei die zweite n+-dotierte amorphe Silicium-Dünnschichtstruktur nahe dem unteren Abschnitt der ersten photoempfindlichen Schicht gebildet ist.
- Verfahren nach Anspruch 28, wobei die fünfte photoempfindliche Schichtstruktur, die sechste photoempfindliche Schichtstruktur und die siebte photoempfindliche Schichtstruktur fast die gleiche Dicke wie die dritte leitende Schichtstruktur und die Daten-Leitung aufweisen.
- Verfahren nach Anspruch 28, wobei die Source-Elektrode einen unteren Abschnitt eines Abschnitts der fünften photoempfindlichen Schichtstruktur umfasst.
- Verfahren nach Anspruch 28, wobei die Drain- und Pixel-Elektroden einen unteren Abschnitt der sechsten photoempfindlichen Schichtstruktur umfassen.
- Verfahren nach Anspruch 28, ferner mit dem Schritt des Bildens einer ohmschen Kontaktschicht, die die n+-dotierte amorphe Silicium-Dünnschicht an einem oberen Abschnitt der aktiven Struktur umfasst.
- Verfahren nach Anspruch 37, wobei die Pixel-Elektrodenleitung operativ mit der Verbindungselektrode durch die ohmsche Kontaktschicht verbunden ist.
- Verfahren nach Anspruch 28, ferner mit dem Schritt des Bildens einer dritten n+-dotierten amorphen Silicium-Dünnschichtstruktur und einer amorphen Silicium-Dünnschichtstruktur an einem unteren Abschnitt der Daten-Leitung.
- Verfahren nach Anspruch 28, wobei die amorphe Silicium-Dünnschicht an einem Bereich, wo das zweite Loch gebildet ist, strukturiert wird, um fast die gleiche Dicke wie die obere Daten-Leitung aufzuweisen.
- Verfahren nach Anspruch 28, wobei die dritte leitende Schicht ein opakes leitendes Material wie beispielsweise Aluminium (Al), eine Aluminiumlegierung, Wolfram (W), Kupfer (Cu), Chrom (Cr), oder Molybdän (Mo) umfasst.
- Flüssigkristallanzeige (LCD), mit: – einer gemeinsamen Elektrode und einer Pixel-Elektrode, die aus einer ersten leitenden Schicht gebildet sind und einer Gate-Elektrode, einer Gate-Leitung und einer Verbindungselektrode, die aus einer zweiten leitenden Schicht gebildet sind, wobei die gemeinsame Elektrode, die Pixel-Elektrode, die Gate-Elektrode, die Gate-Leitung und die Verbindungselektrode auf dem ersten Substrat gebildet sind; – einer ersten Isolierschicht, die auf dem ersten Substrat gebildet ist; – einem Ätzstopper, der auf dem ersten Substrat gebildet ist und ein erstes Kontaktloch, ein zweites Kontaktloch und ein drittes Kontaktloch aufweist; – einer Source-Elektrode und einer Drain-Elektrode, die auf einer aktiven Struktur gebildet sind, und einer dritten leitenden Schicht, die auf dem ersten Substrat gebildet ist und operativ mit einem Abschnitt der aktiven Struktur durch das zweite Kontaktloch und das dritte Kontaktloch verbunden ist; und – einem zweiten Substrat, das mit dem ersten Substrat in einer gegenüberliegenden Weise verbunden ist.
- Flüssigkristallanzeige (LCD) nach Anspruch 42, ferner mit einer gemeinsamen Leitung, die aus der zweiten leitenden Schicht gebildet ist.
- Flüssigkristallanzeige (LCD) nach Anspruch 43, wobei die gemeinsame Leitung im Wesentlichen parallel zur Gate-Leitung angeordnet ist.
- Flüssigkristallanzeige (LCD) nach Anspruch 43, wobei die gemeinsame Elektrode mit der gemeinsamen Leitung verbunden ist.
- Flüssigkristallanzeige (LCD) nach Anspruch 42, ferner mit einer ersten Verbindungsleitung, die aus der ersten leitenden Schicht gebildet ist.
- Flüssigkristallanzeige (LCD) nach Anspruch 46, ferner mit einer Daten-Leitung, die aus der dritten leitenden Schicht gebildet ist und im Wesentlichen die Gate-Leitung kreuzt, um einen Pixel-Bereich auszubilden.
- Flüssigkristallanzeige (LCD) nach Anspruch 47, wobei die erste Verbindungsleitung nahe einem Rand des Pixel-Bereichs gebildet ist.
- Flüssigkristallanzeige (LCD) nach Anspruch 47, wobei die erste Verbindungsleitung im Wesentlichen parallel zur ersten Verbindungsleitung angeordnet ist.
- Flüssigkristallanzeige (LCD) nach Anspruch 47, ferner mit einer zweiten Verbindungsleitung, die aus der ersten leitenden Schicht gebildet ist.
- Flüssigkristallanzeige (LCD) nach Anspruch 50, wobei die ersten Verbindungsleitungen mit der zweiten Verbindungsleitung verbunden sind.
- Flüssigkristallanzeige (LCD) nach Anspruch 50, wobei die zweite Verbindungsleitung im Wesentlichen parallel zur Gate-Leitung angeordnet ist.
- Flüssigkristallanzeige (LCD) nach Anspruch 42, wobei die erste leitende Schicht ein transparentes leitendes Material wie beispielsweise Indiumzinnoxid (ITO) oder Indiumzinkoxid (IZO) umfasst.
- Flüssigkristallanzeige (LCD) nach Anspruch 42, wobei die zweite leitende Schicht oder die dritte leitende Schicht ein opakes leitendes Material wie beispielsweise Aluminium (Al), eine Aluminiumlegierung, Wolfram (W), Kupfer (Cu), Chrom (Cr), oder Molybdän (Mo) umfasst.
- Flüssigkristallanzeige (LCD) nach Anspruch 42, wobei der Ätzstopper eine Isolierschicht umfasst.
- Flüssigkristallanzeige (LCD) nach Anspruch 42, wobei ein erstes Kontaktloch einen Abschnitt der Verbindungselektrode freilegt.
- Flüssigkristallanzeige (LCD) nach Anspruch 42, wobei ein zweites Kontaktloch und ein drittes Kontaktloch einen Abschnitt der amorphen Silicium-Dünnschicht nahe den linken und rechten oberen Abschnitten der Gate-Elektrode freilegen.
- Flüssigkristallanzeige (LCD) nach Anspruch 42, wobei ein Abschnitt des Ätzstoppers, der zwischen einem zweiten Kontaktloch und einem dritten Kontaktloch strukturiert ist, im Wesentlichen ein Eindringen einer Ätzlösung oder eines Ätzgases in einen rückseitigen Kanal der aktiven Struktur verhindert, wenn eine n+-dotierte amorphe Silicium-Dünnschicht strukturiert wird.
- Flüssigkristallanzeige (LCD) nach Anspruch 47, ferner mit einer Pixel-Elektrodenleitung, die als ein Abschnitt einer Drain-Elektrode gebildet ist, die sich zu einem Pixel-Bereich erstreckt und operativ mit der Verbindungselektrode und der Pixel-Elektrode durch das erste Loch verbunden ist.
- Flüssigkristallanzeige (LCD) nach Anspruch 59, ferner mit einer ohmschen Kontaktschicht, die eine aktive Struktur, die Source-Elektrode und Drain-Elektrode verbindet.
- Flüssigkristallanzeige (LCD) nach Anspruch 60, wobei die Pixel-Elektrodenleitung elektrisch mit der Verbindungselektrode durch die ohmsche Kontaktschicht verbunden ist.
- Flüssigkristallanzeige (LCD) nach Anspruch 59, wobei ein Abschnitt der Pixel-Elektrodenleitung einen Abschnitt der gemeinsamen Leitung mit der ers ten Isolierschicht dazwischen überlappt, um eine Speichervorrichtung zu bilden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060043149A KR100978263B1 (ko) | 2006-05-12 | 2006-05-12 | 액정표시장치 및 그 제조방법 |
KR10-2006-0043149 | 2006-05-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006060731A1 true DE102006060731A1 (de) | 2007-11-22 |
DE102006060731B4 DE102006060731B4 (de) | 2009-09-24 |
Family
ID=38608164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006060731A Expired - Fee Related DE102006060731B4 (de) | 2006-05-12 | 2006-12-21 | Flüssigkristallanzeigevorrichtung und Verfahren zu deren Herstellung |
Country Status (6)
Country | Link |
---|---|
US (2) | US7876390B2 (de) |
JP (1) | JP4680879B2 (de) |
KR (1) | KR100978263B1 (de) |
CN (1) | CN101071217B (de) |
DE (1) | DE102006060731B4 (de) |
TW (1) | TWI318011B (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101096718B1 (ko) * | 2004-12-24 | 2011-12-22 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판의 제조 방법 |
EP2448012B1 (de) * | 2009-06-26 | 2013-12-18 | Sharp Kabushiki Kaisha | Verfahren zum betreiben einen FOTOTRANSISTOR UND DAMIT AUSGESTATTETE ANZEIGEVORRICHTUNG |
KR101323408B1 (ko) * | 2009-12-07 | 2013-10-29 | 엘지디스플레이 주식회사 | 액정표시장치 제조방법 |
JP2011181596A (ja) * | 2010-02-26 | 2011-09-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP5687911B2 (ja) * | 2011-01-25 | 2015-03-25 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板及びその製造方法、並びに液晶表示装置 |
CN202033562U (zh) | 2011-04-29 | 2011-11-09 | 京东方科技集团股份有限公司 | 液晶显示器阵列基板 |
CN102637631B (zh) * | 2011-06-03 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器阵列基板的制造方法 |
CN103946912B (zh) * | 2011-11-24 | 2016-09-21 | 株式会社日本有机雷特显示器 | 显示装置及其控制方法 |
WO2013076771A1 (ja) * | 2011-11-24 | 2013-05-30 | パナソニック株式会社 | 表示装置の駆動方法 |
TWI479663B (zh) * | 2011-12-22 | 2015-04-01 | Au Optronics Corp | 陣列基板及其製作方法 |
JP5945479B2 (ja) * | 2012-09-06 | 2016-07-05 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
CN103022055A (zh) * | 2012-12-28 | 2013-04-03 | 北京京东方光电科技有限公司 | 一种阵列基板及制备方法、显示装置 |
CN103346160B (zh) * | 2013-07-10 | 2016-04-06 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
KR102131195B1 (ko) | 2013-07-16 | 2020-07-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 |
TW201627738A (zh) * | 2015-01-16 | 2016-08-01 | 中華映管股份有限公司 | 畫素結構的製作方法 |
KR102439350B1 (ko) * | 2015-12-31 | 2022-09-02 | 엘지디스플레이 주식회사 | 터치스크린 내장형 표시장치 및 그 제조방법 |
CN107017267A (zh) * | 2017-03-29 | 2017-08-04 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
CN107037643A (zh) * | 2017-06-01 | 2017-08-11 | 厦门天马微电子有限公司 | 液晶显示面板及显示装置 |
CN107331619A (zh) * | 2017-06-28 | 2017-11-07 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示装置、曝光装置 |
KR102085160B1 (ko) * | 2019-02-18 | 2020-04-24 | 이엘케이 주식회사 | 디스플레이 패널 및 그 제조방법 |
CN110346993A (zh) * | 2019-06-19 | 2019-10-18 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示面板 |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0189214B1 (de) * | 1985-01-25 | 1997-07-23 | Nec Corporation | Aufbau eines Flüssigkristall-Mehrfarbenanzeigepaneels |
JP2755376B2 (ja) | 1994-06-03 | 1998-05-20 | 株式会社フロンテック | 電気光学素子の製造方法 |
JP2914559B2 (ja) | 1994-11-08 | 1999-07-05 | 松下電器産業株式会社 | 液晶パネル用基板とその製造方法 |
US6014190A (en) | 1995-11-30 | 2000-01-11 | Samsung Electronics Co., Ltd. | In-plane switching liquid crystal display and a manufacturing method thereof |
JPH10154815A (ja) * | 1996-11-25 | 1998-06-09 | Furontetsuku:Kk | 薄膜トランジスタおよびその製造方法とそれを用いた液晶表示装置 |
KR100262953B1 (ko) * | 1997-06-11 | 2000-08-01 | 구본준 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
JPH1184418A (ja) * | 1997-09-08 | 1999-03-26 | Sanyo Electric Co Ltd | 表示装置 |
US6486933B1 (en) | 1998-03-12 | 2002-11-26 | Samsung Electronics Co., Ltd. | Liquid crystal display with preventing vertical cross-talk having overlapping data lines |
KR100247273B1 (ko) * | 1998-03-12 | 2000-03-15 | 윤종용 | 액정 표시 장치 및 그 제조 방법 |
US6261881B1 (en) * | 1998-08-21 | 2001-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same |
US6246070B1 (en) * | 1998-08-21 | 2001-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same |
KR100459482B1 (ko) * | 1998-10-02 | 2005-06-10 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터및그제조방법 |
TW413949B (en) | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
US6287899B1 (en) | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
KR100494682B1 (ko) * | 1999-06-30 | 2005-06-13 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자 및 그 제조방법 |
CN1195243C (zh) * | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
KR100325079B1 (ko) | 1999-12-22 | 2002-03-02 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율 및 고투과율 액정표시장치의 제조방법 |
JP2001242803A (ja) * | 2000-02-29 | 2001-09-07 | Sony Corp | 表示装置及びその製造方法 |
JP4342711B2 (ja) | 2000-09-20 | 2009-10-14 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
KR100729763B1 (ko) * | 2000-12-04 | 2007-06-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
KR100587217B1 (ko) * | 2000-12-29 | 2006-06-08 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치용 어레이기판 및 그제조방법 |
KR100437475B1 (ko) * | 2001-04-13 | 2004-06-23 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 표시 소자 제조 방법 |
JP3831868B2 (ja) | 2001-08-13 | 2006-10-11 | 大林精工株式会社 | アクティブマトリックス表示装置とその製造方法 |
EP1310822B1 (de) * | 2001-11-13 | 2011-08-03 | HannStar Display Corp. | Elektrodenanordnung für eine in der Ebene schaltende Flüssigkristall-Anzeigevorrichtung |
JP2003188183A (ja) | 2001-12-20 | 2003-07-04 | Fujitsu Display Technologies Corp | 薄膜トランジスタ装置、その製造方法及び液晶表示装置 |
TW586144B (en) | 2002-11-15 | 2004-05-01 | Toppoly Optoelectronics Corp | Method of forming a liquid crystal display |
JP2004302466A (ja) * | 2003-03-29 | 2004-10-28 | Lg Philips Lcd Co Ltd | 水平電界印加型液晶表示装置及びその製造方法 |
TW584908B (en) | 2003-04-15 | 2004-04-21 | Hannstar Display Corp | Method of manufacturing IPS-LCD by using 4-mask process |
JP2005057242A (ja) * | 2003-07-18 | 2005-03-03 | Seiko Epson Corp | 薄膜トランジスタ、アクティブマトリクス基板、表示装置、及び電子機器 |
JP4285158B2 (ja) * | 2003-08-29 | 2009-06-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
CN100371813C (zh) | 2003-10-14 | 2008-02-27 | Lg.菲利浦Lcd株式会社 | 面内切换型液晶显示装置中的液晶显示板及其制造方法 |
KR100585410B1 (ko) | 2003-11-11 | 2006-06-07 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법 |
KR101055188B1 (ko) * | 2003-12-23 | 2011-08-08 | 엘지디스플레이 주식회사 | Cmos - tft 어레이 기판 및 그 제조방법 |
KR100595456B1 (ko) * | 2003-12-29 | 2006-06-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
TWI239651B (en) * | 2004-04-30 | 2005-09-11 | Quanta Display Inc | Manufacturing method of a thin film transistor-liquid crystal display |
KR101085132B1 (ko) * | 2004-12-24 | 2011-11-18 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
KR100934823B1 (ko) * | 2005-05-20 | 2009-12-31 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시소자 및 그 제조방법 |
KR101097167B1 (ko) * | 2005-06-07 | 2011-12-22 | 엘지디스플레이 주식회사 | 유기전계발광표시소자 및 그 제조방법 |
KR101201017B1 (ko) * | 2005-06-27 | 2012-11-13 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
KR20070000893A (ko) * | 2005-06-28 | 2007-01-03 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 |
-
2006
- 2006-05-12 KR KR1020060043149A patent/KR100978263B1/ko active IP Right Grant
- 2006-09-08 US US11/518,116 patent/US7876390B2/en active Active
- 2006-11-01 CN CN2006101431151A patent/CN101071217B/zh not_active Expired - Fee Related
- 2006-12-13 TW TW095146768A patent/TWI318011B/zh not_active IP Right Cessation
- 2006-12-14 JP JP2006336644A patent/JP4680879B2/ja active Active
- 2006-12-21 DE DE102006060731A patent/DE102006060731B4/de not_active Expired - Fee Related
-
2010
- 2010-12-21 US US12/974,842 patent/US8325317B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN101071217B (zh) | 2010-05-12 |
JP4680879B2 (ja) | 2011-05-11 |
TW200743216A (en) | 2007-11-16 |
US8325317B2 (en) | 2012-12-04 |
CN101071217A (zh) | 2007-11-14 |
DE102006060731B4 (de) | 2009-09-24 |
US7876390B2 (en) | 2011-01-25 |
US20070263132A1 (en) | 2007-11-15 |
JP2007304554A (ja) | 2007-11-22 |
TWI318011B (en) | 2009-12-01 |
KR20070109736A (ko) | 2007-11-15 |
KR100978263B1 (ko) | 2010-08-26 |
US20110092008A1 (en) | 2011-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006060731B4 (de) | Flüssigkristallanzeigevorrichtung und Verfahren zu deren Herstellung | |
DE102006057773B4 (de) | Matrixsubstrat für eine In-Plane-Switching LCD-Vorrichtung, In-Plane Switching LCD-Vorrichtung und Verfahren zu dessen Herstellung | |
DE102004053587B4 (de) | Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung | |
DE102005059789B4 (de) | Flüssigkristallanzeigevorrichtung | |
DE102008050200B4 (de) | Flüssigkristallanzeige und Verfahren zum Herstellen derselben | |
DE102013111753B4 (de) | Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben | |
DE102012111587B4 (de) | Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben | |
DE102005029265B4 (de) | Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren | |
DE102005056703B4 (de) | TFT - Arraysubstrat und zugehöriges Herstellungsverfahren | |
DE10355666B4 (de) | Dünnschichttransistor-Matrixsubstrat sowie Verfahren zu dessen Herstellung | |
DE102007061259B4 (de) | Arraysubstrat für ein Flüssigkristalldisplay sowie Verfahren zum Herstellen desselben | |
DE102006061869B4 (de) | Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben | |
DE102012108165B4 (de) | Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben | |
DE4318028B4 (de) | Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung | |
DE602005004726T2 (de) | Tafel mit Dünnschichttransistormatrix für Flüssigkristallanzeigegerät und Herstellungsverfahren dafür | |
DE102011077647B4 (de) | Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur und Herstellungsverfahren für dasselbe | |
DE102004028991B4 (de) | Dünnschichttransistorarray-Substrat und Herstellverfahren für ein solches | |
DE102006026218B4 (de) | Flüssigkristalldisplay-Tafel und Herstellungsverfahren für diese | |
DE102005029418A1 (de) | Flüssigkristalldisplay und Verfahren zu dessen Herstellung | |
DE102005027445A1 (de) | Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches | |
DE102006057081B4 (de) | Arraysubstrat für ein Flüssigkristalldisplay und Verfahren zur Herstellung desselben | |
DE602005003087T2 (de) | Verfahren zur Herstellung einer Flüssigkristallanzeige und Maske zur Verwendung darin | |
DE102018202462B4 (de) | Flüssigkristallanzeigefeld und Flüssigkristallanzeigevorrichtung | |
DE102004048723B4 (de) | Herstellverfahren für ein Dünnschichttransistorarray-Substrat | |
DE102015215577A1 (de) | Flüssigkristallanzeigefeld und Verfahren zum Herstellen desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: LG DISPLAY CO., LTD., SEOUL, KR |
|
8128 | New person/name/address of the agent |
Representative=s name: TER MEER STEINMEISTER & PARTNER GBR PATENTANWAELTE |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |