CN107017267A - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN107017267A
CN107017267A CN201710198640.1A CN201710198640A CN107017267A CN 107017267 A CN107017267 A CN 107017267A CN 201710198640 A CN201710198640 A CN 201710198640A CN 107017267 A CN107017267 A CN 107017267A
Authority
CN
China
Prior art keywords
electrode
substrate
connection electrode
base palte
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710198640.1A
Other languages
English (en)
Inventor
姜涛
万云海
操彬彬
任襄华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710198640.1A priority Critical patent/CN107017267A/zh
Publication of CN107017267A publication Critical patent/CN107017267A/zh
Priority to US15/776,193 priority patent/US11307469B2/en
Priority to PCT/CN2017/106995 priority patent/WO2018176810A1/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了阵列基板及其制备方法、显示装置，该阵列基板包括：衬底、栅极、公共电极、连接电极、栅绝缘层、有源层、漏极、源极和像素电极，其中，源极和像素电极通过连接电极电连接。该阵列基板可以有效降低接触电阻，防止由于接触电阻较高导致的闪烁，像素不良等，提高良率。

Description

阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，具体的，涉及阵列基板及其制备方法、显示装置。
背景技术
TFT-LCD(薄膜晶体管液晶显示器)由于其体积小、重量轻、功耗低、适合制备大尺寸面板以及无辐射等优点，是目前的平板显示市场中的主流显示方式。TFT-LCD主要由TFT基板(阵列基板)和CF基板(彩膜基板)组成，其中TFT基板由一定数量的像素阵列构成，每个像素由一个TFT(薄膜晶体管)进行控制以显示图像。像素阵列可通过反复的薄膜沉积，掩膜曝光，刻蚀等工程完成。其中TFT的信号线通常由Al，Mo，Ni，Cu等金属或合金制成。随着面板尺寸的大型化，信号线的电路延时(RC Delay)效应也越大，对LCD面板的影响也越大，因此，如何降低信号线的RC Delay，对提高LCD的品质，有重要意义。Cu金属的电阻是Al的80％，使用Cu代替Al金属作为信号线，可以大幅降低RC Delay，除此之外，由于Cu电阻小，可以采用较细的金属布线，膜厚也可以做的比较薄，因此，Cu工艺可以提高LCD开口率，大幅降低成本。Cu金属虽然有很多优点，但是，由于Cu的金属活性比较高，容易吸收颗粒，水汽等导致氧化，工艺控制难度比较大。在干法刻蚀中，工艺控制不当，就会容易导致Cu表面腐蚀或氧化，导致Cu与其他金属的接触不良，影响LCD显示。
因而，目前的阵列基板仍有待改进。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
本发明是基于发明人的以下发现而完成的：
目前常见的阵列基板中，参照图1，像素电极9通过a孔与源极602相连，公共电极101通过b孔内的公共电极线202和公共连接电极10与相邻侧的公共电极101相连。a孔和b孔为干法刻蚀一次形成，a孔只需刻穿钝化层7，而b孔则需要同时刻穿钝化层7和栅绝缘层3。为了保持玻璃基板100的刻蚀均一性，防止过孔没有刻穿的情况，过孔刻蚀通常会有30％-40％左右的过刻量，而过刻量以b孔的刻穿时间为基准。通常情况下，在b孔只有30％过刻量时，a孔的过刻量会达到400％-500％左右。因此a孔的钝化层7被刻穿后，大部分时间在刻蚀a孔源极602金属的表面，导致源极602金属表面的过刻量比较大。干法刻蚀时，Cu金属表面受到等离子体的轰击时间越长，Cu表面受到的损害越大，在长时间的过刻后，Cu表面会氧化，并形成许多离子轰击导致的小坑(刻蚀后的Cu金属表面形貌如图2所示)。这些小坑的存在会导致像素电极9与Cu表面进行搭接时，接触电阻增加，从而导致像素充电不足，造成闪烁等不良。要降低a孔的过刻量，可以通过a孔和b孔分别通过两道掩膜和刻蚀进行避免，但是这样会导致掩膜数量增加，大幅增加成本。为此，发明人进行了深入研究，研究发现在形成公共电极的同时，设置连接电极，过孔刻蚀时通过连接电极让像素电极与源极相连，避免了在过孔刻蚀时导致的源极上方由于过刻量较大导致的接触电阻较高的问题，可以有效降低Cu产品的接触电阻，防止由于接触电阻较高导致的闪烁，像素不良等，提高良率。
为此，本发明的一个目的在于提出一种能够有效降低接触电阻、防止闪烁、减少像素不良或提高生产良率的阵列基板。
在本发明的一个方面，本发明提供了一种阵列基板。根据本发明的实施例，该阵列基板包括：衬底、栅极、公共电极、连接电极、栅绝缘层、有源层、漏极、源极和像素电极，其中，所述源极和所述像素电极通过所述连接电极电连接。发明人意外的发现，通过连接电极将像素电极与源极相连，可以在不增加掩膜数量的前提下，避免了在过孔刻蚀时导致的源极上方由于过刻量较大导致的接触电阻较高的问题，可以有效降低接触电阻，防止由于接触电阻较高导致的闪烁，像素不良等，提高良率。
根据本发明的实施例，所述连接电极与所述公共电极同层设置。
根据本发明的实施例，在垂直于所述衬底平面的方向上，所述源极与所述像素电极不重叠。
根据本发明的实施例，形成所述漏极和所述源极的材料包括铜。
根据本发明的实施例，形成所述连接电极的材料包括氧化铟锡。
在本发明的另一个方面，本发明提供了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的阵列基板。本领域技术人员可以理解，该显示装置具有前面所述的阵列基板的所有特征和优点，在此不再一一赘述。
在本发明的又一个方面，本发明提供了一种制备阵列基板的方法。根据本发明的实施例，该方法包括：在衬底的一侧依次形成公共电极、连接电极和栅极；形成栅绝缘层；形成有源层；形成漏极和源极，所述源极与所述连接电极电连接；形成像素电极，所述像素电极与所述连接电极电连接，且通过所述连接电极与所述源极电连接。发明人发现，通过该方法可以有效、快速的制备前面所述的阵列基板，步骤简单，大大提升了生产良率和生产效率，易于大规模生产。
根据本发明的实施例，所述公共电极和所述连接电极通过一次构图工艺形成。
根据本发明的实施例，该制备阵列基板的方法进一步包括在所述公共电极远离所述衬底的一侧形成公共电极线的步骤，且所述栅极和所述公共电极线通过一次构图工艺形成。
根据本发明的实施例，形成有源层进一步包括：在所述栅绝缘层远离所述衬底的一侧形成半导体层；通过一次掩膜，在所述连接电极远离所述衬底的一侧形成第一过孔，并对所述半导体层进行图案化，得到有源层，其中，所述源极通过所述第一过孔与所述连接电极电连接。
根据本发明的实施例，通过一次掩膜，在所述连接电极远离所述衬底的一侧形成第一过孔，并对所述半导体层进行图案化进一步包括：在所述半导体层远离所述衬底的一侧设置半透膜掩膜，其中，在垂直于所述衬底平面的方向上，所述半透膜掩膜对应所述栅极的位置为不透光区，对应所述连接电极的区域为全透光区，其余区域为半透光区；对所述全透光区进行刻蚀，形成所述第一过孔；去除所述半透光区；对未被所述不透光区覆盖的半导体层进行刻蚀，并去除所述不透光区，以形成所述有源层。
根据本发明的实施例，形成所述漏极和源极之后，形成所述像素电极之前，进一步包括：在所述漏极、有源层、源极、连接电极和栅绝缘层远离所述衬底的一侧形成保护层；在所述保护层上设置掩膜；对所述保护层进行刻蚀，以形成第二过孔、第三过孔和钝化层，所述第二过孔形成在所述连接电极远离所述衬底的一侧，所述第三过孔形成在所述公共电极线远离所述衬底的一侧；其中，所述像素电极通过所述第二过孔与所述连接电极电连接，并通过所述第三过孔与所述公共电极线电连接。
根据本发明的实施例，在垂直于所述衬底平面的方向上，所述第二过孔与所述源极不重叠。
附图说明
图1显示了现有阵列基板的结构示意图。
图2显示现有技术中刻蚀后的Cu金属表面形貌。
图3显示了根据本发明一个实施例的阵列基板的结构示意图。
图4显示了根据本发明另一个实施例的阵列基板的结构示意图。
图5和图6A至图6H显示了根据本发明一个实施例的制备阵列基板的方法的流程示意图。
图7和图8A至图8K显示了根据本发明另一个实施例的制备阵列基板的方法的流程示意图。
附图标记：
100：衬底 101：公共电极 102：连接电极 201：栅极 202：公共电极线 3：栅绝缘层4：有源层 42：半导体层 5、8：半透膜掩膜 601：漏极 602：源极 7：钝化层 72：保护层 9：像素电极 10：公共连接电极
具体实施方式
下面详细描述本发明的实施例。下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。
在本发明的一个方面，本发明提供了一种阵列基板。根据本发明的实施例，参照图3，该阵列基板包括：衬底100、栅极201、公共电极101、连接电极102、栅绝缘层3、有源层4、漏极601、源极602和像素电极9，其中，所述源极602和所述像素电极9通过所述连接电极102电连接。发明人意外的发现，通过连接电极将像素电极与源极相连，可以在不增加掩膜次数的同时避免由于过刻量较大导致的接触电阻较高的问题，可以有效减小接触电阻，防止由于接触电阻较高导致的闪烁，像素不良等问题，提高良率。
根据本发明的实施例，可以采用的衬底的具体种类不受特别限制，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，可以采用的衬底包括但不限于玻璃衬底、陶瓷衬底、金属衬底或聚合物衬底等。由此，来源广泛，成本较低，且使用性能良好。
根据本发明的实施例，形成栅极的具体材料也没有特别限制，可以为本领域任何已知的用于制备栅极的材料，为了提高阵列基板的使用性能，可以选择导电性能良好的导体材料形成栅极，例如包括但不限于金属、掺杂的多晶硅等。
根据本发明的实施例，所述连接电极与所述公共电极同层设置。由此，可以通过一步构图工艺形成，操作步骤简单，且利于轻薄化发展趋势。
需要说明的是，本文中所使用的描述方式“一次构图工艺”包括形成膜层结构、涂覆光刻胶、曝光、显影、刻蚀和去除光刻胶的步骤。例如，形成连接电极和公共电极可以通过以下步骤进行：在衬底的一侧形成电极层，在电极层上涂覆光刻胶，并对光刻胶进行曝光和显影处理，然后暴露的电极层进行刻蚀，去除光刻胶，得到图案化的连接电极和公共电极。
根据本发明的实施例，形成连接电极的具体材料也没有特别限制，只要能够在刻蚀步骤中不受损伤，具有良好的导通效果即可。在本发明的一些实施例中，形成所述连接电极的材料包括氧化铟锡。由此，可以在干法刻蚀中不受损伤，有效连接源极和像素电极。
根据本发明的实施例，形成所述公共电极的材料不受限制，本领域技术人员可以根据需要灵活选择，例如包括但不限于氧化铟锡等。在本发明的实施例中，公共电极可以与连接电极同层设置，即可通过一次构图工艺形成，因此，公共电极与连接电极可以采用同样的材料形成。
根据本发明的实施例，在垂直于所述衬底平面的方向上，所述源极与所述像素电极不重叠。由此，可以避免刻蚀过程中对源极造成的损伤，进而减小接触电阻。具体的，在本发明的实施例中，根据制备步骤的需要，一般先将源极通过过孔与连接电极相连，然后再通过另一过孔将像素电极与连接电极相连，通过设置在垂直于衬底平面的方向上，源极与像素电极不重叠，可以在将像素电极与连接电极相连时，过孔刻蚀过程不会对源极产生影响，进而减小接触电阻，提高阵列基板的使用性能。
根据本发明的实施例，形成所述漏极和所述源极的材料也没有特别限制，本领域技术人员可以根据实际需要灵活选择。在本发明的一些实施例中，为了进一步减小信号线的RC Delay和电阻，减小布线宽度，降低膜层厚度，进而提高显示器的品质，形成所述漏极和所述源极的材料可以包括铜。由此，电阻小，可以大幅度降低信号线的RC Delay，同时可以采用较细的金属布线，膜厚也可以做的比较薄，进而，提高LCD开口率，大幅降低成本。
根据本发明的实施例，参照图4，该阵列基板还可以包括公共电极线202和钝化层7，其中，公共电极线202设置在公共电极101远离衬底100的一侧，且与栅极201同层设置；钝化层7设置于漏极601、有源层4、源极602、连接电极102和栅绝缘层3远离衬底100的一侧。由此，可以进一步提高阵列基板的使用性能，且钝化层可以对阵列基板上的其它膜层结构起到良好的保护作用。
根据本发明的实施例，参照图4，详细描述本发明的阵列基板的结构。具体的，该阵列基板包括衬底100，所述栅极201，公共电极101和连接电极102设置于所述衬底100的一侧；所述公共电极线202设置在所述公共电极101远离所述衬底100的一侧，且与所述栅极201同层设置；所述栅绝缘层3设置在所述衬底100、栅极201、连接电极102、公共电极101和公共电极线202远离所述衬底100的一侧；所述有源层4设置于所述栅绝缘层3远离所述衬底100的一侧，且在垂直于所述衬底平面的方向上与所述栅极201重叠；所述漏极601设置在所述栅绝缘层3和所述有源层4远离所述衬底100的一侧；所述源极602设置在所述栅绝缘层3、所述有源层4和所述连接电极102远离所述衬底100的一侧；所述钝化层7设置于所述漏极601、有源层4、源极602、连接电极102和栅绝缘层3远离所述衬底100的一侧；所述像素电极9设置在所述连接电极102、栅绝缘层3和钝化层7远离所述衬底100的一侧；公共连接电极10设置在钝化层7和公共电极线202远离衬底的一侧；第一过孔a1贯穿所述栅绝缘层3，所述源极602通过所述第一过孔a1与所述连接电极102电连接；第二过孔a2贯穿所述钝化层7和所述栅绝缘层3，所述像素电极9通过所述第二过孔a2与所述连接电极102电连接；第三过孔a3贯穿所述钝化层7和所述栅绝缘层3，公共连接电极10通过所述第三过孔a3与所述公共电极线202电连接，进而使得公共电极101与相邻侧的公共电极相连。由此，可以在不增加掩膜次数的同时避免刻蚀时导致的源极由于过刻量较大引起的接触电阻较高的问题，进而减少闪烁、像素不良等问题。
需要说明的是，本发明的附图示出的为阵列基板上一个像素单元的结构示意图，一个阵列基板上包括阵列设置的多个像素单元，上述的公共电极101与相邻侧的公共电极相连是指相邻像素单元中的公共电极通过公共连接电极彼此导通。
根据本发明的实施例，形成所述有源层的材料并没有特别限制，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，有源层可以为a-Si或铟镓锌氧化物等。由此，可以有效形成导电通道，且导通效果理想，有利于提高阵列基板的使用性能。
根据本发明的实施例，形成钝化层的具体材料没有特别限制，可以为本领域任何已知的用于制备钝化层的材料。在本发明的一些实施例中，可以采用的材料包括但不限于氧化硅、氮化硅等。由此，材料来源广泛，易于加工成膜，且能够有效对阵列基板上的其它膜层结构起到保护作用，利于提高阵列基板的使用性能。
根据本发明的实施例，形成公共电极线的材料也没有特别限制，只要满足导电要求，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，公共电极线可以与栅极通过一次构图工艺形成，因此，形成公共电极线的材料可以与形成栅极的材料一致，在此不再过多赘述。
在本发明的另一个方面，本发明提供了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的阵列基板。本领域技术人员可以理解，该显示装置具有前面所述的阵列基板的所有特征和优点，在此不再一一赘述。
根据本发明的实施例，该显示装置的具体种类没有特别限制，可以为本领域任何已知的具有显示功能的装置、设备等，例如包括但不限于显示面板、手机、平板电脑、计算机显示器、电视机、游戏机、可穿戴设备、及各种具有显示功能的家用、生活电器等。
根据本发明的实施例，除了前面所述的阵列基板，本发明的显示装置还包括常规显示装置所具备的必要的结构和部件，例如还可以包括外壳、必要的电路结构等等，在此不再过多赘述。
在本发明的又一个方面，本发明提供了一种制备阵列基板的方法。根据本发明的实施例，参照图5和图6A至图6H，该方法包括以下步骤：
S100：在衬底100的一侧依次形成公共电极101、连接电极102和栅极201，结构示意图参见图6A。
根据本发明的实施例，形成公共电极、连接电极和栅极的具体方法没有特别限制，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，该步骤中可通过镀膜，曝光，刻蚀工艺依次形成公共电极、连接电极和栅极，由此，操作简单、方便，易于控制，对设备和技术人员没有特殊要求，易于实现规模化生产。具体的，在一些实施例中，连接电极和公共电极同层设置，可以通过一次构图工艺形成，即可在衬底的一侧形成电极层，然后在电极层远离衬底的一侧涂覆光刻胶，并对光刻胶进行曝光、显影处理，接着对电极层进行刻蚀，然后去除光刻胶，形成连接电极和公共电极。根据本发明的实施例，该方法中涉及的衬底、栅极、公共电极、连接电极与前面所述的阵列基板中的描述一致，在此不再过多赘述。
S200：形成栅绝缘层3，结构示意图参见图6B。
根据本发明的实施例，形成栅绝缘层的具体方法没有特别限制，本领域技术人员可以根据实际条件灵活选择。在本发明的一些实施例中，形成栅绝缘层的方法包括但不限于沉积法、镀膜法等，具体的，包括但不限于化学气相沉积、物理气相沉积、磁控溅射、真空蒸镀等。由此，工艺成熟，易于操作，且成本较低。
根据本发明的实施例，形成栅绝缘层的材料没有特别限制，只要满足绝缘性能的要求，可以为本领域任何可以作为栅绝缘层的材料。在本发明的一些实施例中，可以采用的用于形成栅绝缘层的材料包括但不限于氧化硅、氮化硅、聚合物等。由此，具有良好的绝缘性能，且材料来源广泛，成本较低。
S300：形成有源层4，结构示意图见图6G。
根据本发明的实施例，该步骤中，有源层4可以通过以下步骤形成：
首先，在所述栅绝缘层3远离所述衬底100的一侧形成半导体层42，结构示意图参见图6C。具体的，形成半导体层42的具体方式没有特别限制，例如可以采用化学气相沉积、物理气相沉积等方法。在本发明的一些具体示例中，可以采用的方法包括但不限于磁控溅射、真空蒸镀等。由此，工艺成熟，操作简单，成本较低。
接着，通过一次掩膜，在所述连接电极102远离所述衬底100的一侧形成第一过孔a1，在所述公共电极远离所述衬底的一侧形成第三过孔a3，并对所述半导体层42进行图案化，得到所述有源层4，其中，所述源极602通过所述第一过孔a1与所述连接电极102电连接。
根据本发明的一些实施例，通过一次掩膜，在所述连接电极102远离所述衬底100的一侧形成第一过孔a1，在所述公共电极远离所述衬底的一侧形成第三过孔a3，并对所述半导体层42进行图案化可以通过以下步骤进行：
在所述半导体层42远离所述衬底100的一侧设置半透膜掩膜5，其中，在垂直于所述衬底平面的方向上，所述半透膜掩膜5对应所述栅极201的位置为不透光区C，对应所述连接电极102和所述公共电极101的区域为全透光区A，其余区域为半透光区B，结构示意图参见图6D。
对所述全透光区A进行刻蚀，形成所述第一过孔a1和第三过孔a3，结构示意图见图6E。根据本发明的实施例，该步骤中采用的刻蚀方法没有特别限制，只要能够有效形成过孔，且不会对其它结构产生负面影响，本领域技术人员可以根据需要灵活选择。在本发明的一些具体示例中，可以采用干法刻蚀，由此，操作方便、快速，且不会影响阵列基板的性能。
去除所述半透光区B，结构示意图参见图6F。根据本发明的实施例，该步骤中去除半透光区B的方式没有特别限制，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，可以通过灰化方法将半透光区B去除。由此，操作简单，方便，成本较低。
对未被所述不透光区C覆盖的半导体层42进行刻蚀，并去除所述不透光区C，以形成所述有源层4，结构示意图参见图6G。由此，可以通过一次掩膜形成有源层4、第一过孔a1和第三过孔a3，步骤简单，成本较低。通过设置第一过孔a1可以在后续步骤中使得源极602与连接电极102电连接，设置第三过孔a3可以在后续步骤中使得相邻像素单元中的公共电极101电连接。根据本发明的实施例，该步骤中对半导体层进行刻蚀的具体方式也没有特别限制，只要能够有效形成有源层4，且不会影响其它结构即可。
S400：形成漏极601和源极602，所述源极602与所述连接电极102电连接，结构示意图见图6H。
根据本发明的实施例，该步骤中通过在栅绝缘层远离衬底的一侧进行源漏极金属的镀膜，曝光，刻蚀形成源极和漏极，其中，源极与连接电极部分搭接。由此，操作简单、方便，易于控制，对设备和技术人员没有特殊要求，易于实现规模化生产。
根据本发明的实施例，该步骤涉及的漏极和源极与前面阵列基板中描述的一致，在此不再赘述。
S500：形成像素电极9和公共连接电极10，其中，所述像素电极9与所述连接电极102电连接，且通过所述连接电极102与所述源极602电连接，结构示意图参见图3。根据本发明的实施例，该步骤中所述的像素电极和公共连接电极可以通过一次构图工艺形成，具体的，可以通过镀膜，曝光，刻蚀形成。由此，通过设置连接电极使得源极与像素电极电连接，可以避免现有技术中将源极与像素电极直接连接，导致刻蚀过程中会对源极造成损伤，导致接触电阻增大，像素闪烁或像素不良的问题，获得的阵列基板良率较高，使用性能较佳。而且，该方法并不会增加掩膜数量，成本较低。
发明人发现，通过该方法可以有效、快速的制备前面所述的阵列基板，步骤简单，大大提升了生产良率和生产效率，易于大规模生产。另外，该方法可以在不增加掩膜次数的同时避免刻蚀时导致的源极由于过刻量较大引起的接触电阻较高的问题，进而减少闪烁、像素不良等问题。
根据本发明的实施例，针对具有不同结构的阵列基板，该方法还可以包括形成公共电极线和钝化层的步骤。下面参照图7和图8A至图8K，详细描述制备阵列基板的方法。具体的，该制备阵列基板的方法可以包括以下步骤：
S10：在衬底100的一侧依次形成公共电极101、公共电极线202、连接电极102和栅极201，结构示意图参见图8A。
具体的，在步骤中，可以按照与步骤S100中相同的步骤形成公共电极101和连接电极102，然后通过一次构图工艺形成栅极201和公共电极线202，其中，公共电极线202形成在公共电极101远离衬底100的一侧，且与公共电极101电连接。
S20：形成栅绝缘层3，结构示意图参见图8B。
根据本发明的实施例，该步骤中与步骤S200中的描述一致，在此不再一一赘述。
S30：形成有源层4，结构示意图参见图8G。
根据本发明的实施例，该步骤中，有源层4可以通过以下步骤形成：
首先，在所述栅绝缘层3远离所述衬底100的一侧形成半导体层42，结构示意图参见图8C。具体的，形成半导体层42的具体方式没有特别限制，例如可以采用化学气相沉积、物理气相沉积等方法。在本发明的一些具体示例中，可以采用的方法包括但不限于磁控溅射、真空蒸镀等。由此，工艺成熟，操作简单，成本较低。
接着，通过一次掩膜，在所述连接电极102远离所述衬底100的一侧形成第一过孔a1，并对所述半导体层42进行图案化，得到所述有源层4，其中，所述源极602通过所述第一过孔a1与所述连接电极102电连接。
根据本发明的一些实施例，通过一次掩膜，在所述连接电极102远离所述衬底100的一侧形成第一过孔a1，并对所述半导体层42进行图案化可以通过以下步骤进行：
在所述半导体层42远离所述衬底100的一侧设置半透膜掩膜5，其中，在垂直于所述衬底平面的方向上，所述半透膜掩膜5对应所述栅极201的位置为不透光区C，对应所述连接电极102的区域为全透光区A，其余区域为半透光区B，结构示意图参见图8D。
对所述全透光区A进行刻蚀，形成所述第一过孔a1，结构示意图见图8E。根据本发明的实施例，该步骤中采用的刻蚀方法没有特别限制，只要能够有效形成过孔，且不会对其它结构产生负面影响，本领域技术人员可以根据需要灵活选择。在本发明的一些具体示例中，可以采用干法刻蚀，由此，操作方便、快速，且不会影响阵列基板的性能。
去除所述半透光区B，结构示意图参见图8F。根据本发明的实施例，该步骤中去除半透光区B的方式没有特别限制，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，可以通过灰化方法将半透光区B去除。由此，操作简单，方便，成本较低。
对未被所述不透光区C覆盖的半导体层42进行刻蚀，并去除所述不透光区C，以形成所述有源层4，结构示意图参见图8G。由此，可以通过一侧掩膜形成有源层4和第一过孔a1，步骤简单，成本较低。根据本发明的实施例，该步骤中对半导体层进行刻蚀的具体方式也没有特别限制，只要能够有效形成有源层4，且不会影响其它结构即可。
S40：形成漏极601和源极602，源极602与连接电极102电连接，结构示意图参见图8H。
根据本发明的实施例，该步骤中通过在栅绝缘层3远离衬底100的一侧进行源漏极金属的镀膜，曝光，刻蚀形成源极602和漏极601，其中，源极602通过第一过孔a1与连接电极102部分搭接。由此，操作简单、方便，易于控制，对设备和技术人员没有特殊要求，易于实现规模化生产。
S50：形成钝化层7，结构示意图参见图8K。
根据本发明的实施例，钝化层7可以通过以下步骤形成：
在所述漏极601、有源层4、源极602、连接电极102和栅绝缘层3远离所述衬底100的一侧形成保护层72，结构示意图参见图8I。根据本发明的实施例，形成保护层72的具体方法没有特别限制，例如可以采用化学气相沉积、物理气相沉积等方法。在本发明的一些具体示例中，可以采用的方法包括但不限于磁控溅射、真空蒸镀等。由此，工艺成熟，操作简单，成本较低。
在所述保护层72上设置掩膜8，结构示意图参见图8J。根据本发明的实施例，该步骤采用的掩膜8可以为半透膜掩膜，具有全透区D和E，且在垂直于衬底平面的方向上，全透区D与源极602不重叠。由此，在后续刻蚀步骤中，不会对源极造成刻蚀损伤，能够有效减小接触电阻，避免闪烁、像素不良等问题，提高阵列基板的生产良率，提高使用性能。
对所述保护层72进行刻蚀，以形成第二过孔a2、第三过孔a3和所述钝化层7，所述第二过孔a2形成在所述连接电极102远离所述衬底100的一侧，所述第三过孔a3形成在所述公共电极线202远离所述衬底100的一侧，结构示意图参见图8K。根据本发明的实施例，该步骤中可以采用干法刻蚀进行，由此可以有效对钝化层进行刻蚀，且不会对其他结构产生负面影响，且工艺成熟、操作方便。
S60：形成像素电极9和公共连接电极10，结构示意图参见图4。
根据本发明的实施例，该步骤中所述的像素电极9和公共连接电极10可以通过一次构图工艺形成，具体的，可以通过镀膜，曝光，刻蚀形成。其中，所述像素电极9通过所述第二过孔a2与所述连接电极102电连接，并通过所述第三过孔a3与所述公共电极线202电连接，公共连接电极10用于使将相邻像素单元的公共电极电连接。由此，可以使得像素电极9与源极602通过连接电极102导通，避免刻蚀过程中对源极602造成损伤，引起接触电阻较高，进而减少闪烁、像素不良等问题。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (13)

1.一种阵列基板，其特征在于，包括衬底、栅极、公共电极、连接电极、栅绝缘层、有源层、漏极、源极和像素电极，其中，所述源极和所述像素电极通过所述连接电极电连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述连接电极与所述公共电极同层设置。
3.根据权利要求1所述的阵列基板，其特征在于，在垂直于所述衬底平面的方向上，所述源极与所述像素电极不重叠。
4.根据权利要求1所述的阵列基板，其特征在于，形成所述漏极和所述源极的材料包括铜。
5.根据权利要求1所述的阵列基板，其特征在于，形成所述连接电极的材料包括氧化铟锡。
6.一种显示装置，其特征在于，包括权利要求1-5中任一项所述的阵列基板。
7.一种制备阵列基板的方法，其特征在于，包括：
在衬底的一侧依次形成公共电极、连接电极和栅极；
形成栅绝缘层；
形成有源层；
形成漏极和源极，所述源极与所述连接电极电连接；
形成像素电极，所述像素电极与所述连接电极电连接，且通过所述连接电极与所述源极电连接。
8.根据权利要求7所述的方法，其特征在于，所述公共电极和所述连接电极通过一次构图工艺形成。
9.根据权利要求7所述的方法，其特征在于，进一步包括在所述公共电极远离所述衬底的一侧形成公共电极线的步骤，且所述栅极和所述公共电极线通过一次构图工艺形成。
10.根据权利要求7所述的方法，其特征在于，所述形成有源层进一步包括：
在所述栅绝缘层远离所述衬底的一侧形成半导体层；
通过一次掩膜，在所述连接电极远离所述衬底的一侧形成第一过孔，并对所述半导体层进行图案化，得到所述有源层，
其中，所述源极通过所述第一过孔与所述连接电极电连接。
11.根据权利要求10所述的方法，其特征在于，所述通过一次掩膜，在所述连接电极远离所述衬底的一侧形成第一过孔，并对所述半导体层进行图案化进一步包括：
在所述半导体层远离所述衬底的一侧设置半透膜掩膜，其中，在垂直于所述衬底平面的方向上，所述半透膜掩膜对应所述栅极的位置为不透光区，对应所述连接电极的区域为全透光区，其余区域为半透光区；
对所述全透光区进行刻蚀，形成所述第一过孔；
去除所述半透光区；
对未被所述不透光区覆盖的半导体层进行刻蚀，并去除所述不透光区，以形成所述有源层。
12.根据权利要求11所述的方法，其特征在于，形成所述漏极和源极之后，形成所述像素电极之前，进一步包括：
在所述漏极、有源层、源极、连接电极和栅绝缘层远离所述衬底的一侧形成保护层；
在所述保护层上设置掩膜；
对所述保护层进行刻蚀，以形成第二过孔、第三过孔和钝化层，所述第二过孔形成在所述连接电极远离所述衬底的一侧，所述第三过孔形成在所述公共电极线远离所述衬底的一侧；
其中，所述像素电极通过所述第二过孔与所述连接电极电连接，并通过所述第三过孔与所述公共电极线电连接。
13.根据权利要求12所述的方法，其特征在于，在垂直于所述衬底平面的方向上，所述第二过孔与所述源极不重叠。
CN201710198640.1A 2017-03-29 2017-03-29 阵列基板及其制备方法、显示装置 Pending CN107017267A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710198640.1A CN107017267A (zh) 2017-03-29 2017-03-29 阵列基板及其制备方法、显示装置
US15/776,193 US11307469B2 (en) 2017-03-29 2017-10-20 Array substrate, method for manufacturing array substrate, and display device
PCT/CN2017/106995 WO2018176810A1 (zh) 2017-03-29 2017-10-20 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710198640.1A CN107017267A (zh) 2017-03-29 2017-03-29 阵列基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN107017267A true CN107017267A (zh) 2017-08-04

Family

ID=59445183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710198640.1A Pending CN107017267A (zh) 2017-03-29 2017-03-29 阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US11307469B2 (zh)
CN (1) CN107017267A (zh)
WO (1) WO2018176810A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018176810A1 (zh) * 2017-03-29 2018-10-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071217A (zh) * 2006-05-12 2007-11-14 Lg.菲利浦Lcd株式会社 液晶显示器制造方法
US20120056182A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
CN102809855A (zh) * 2011-06-01 2012-12-05 乐金显示有限公司 薄膜晶体管基板及其制造方法
CN104867878A (zh) * 2015-05-26 2015-08-26 武汉华星光电技术有限公司 一种ltps阵列基板及其制作方法
CN105070684A (zh) * 2015-07-17 2015-11-18 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103777418B (zh) * 2014-01-27 2016-05-04 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
CN107017267A (zh) * 2017-03-29 2017-08-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071217A (zh) * 2006-05-12 2007-11-14 Lg.菲利浦Lcd株式会社 液晶显示器制造方法
US20120056182A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
CN102809855A (zh) * 2011-06-01 2012-12-05 乐金显示有限公司 薄膜晶体管基板及其制造方法
CN104867878A (zh) * 2015-05-26 2015-08-26 武汉华星光电技术有限公司 一种ltps阵列基板及其制作方法
CN105070684A (zh) * 2015-07-17 2015-11-18 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018176810A1 (zh) * 2017-03-29 2018-10-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US11307469B2 (en) 2017-03-29 2022-04-19 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing array substrate, and display device

Also Published As

Publication number Publication date
WO2018176810A1 (zh) 2018-10-04
US11307469B2 (en) 2022-04-19
US20200225546A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
US8354305B2 (en) Thin film transistor liquid crystal display array substrate and manufacturing method thereof
US7696088B2 (en) Manufacturing methods of metal wire, electrode and TFT array substrate
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN105137672B (zh) 阵列基板及其制造方法
TW200820352A (en) Method of manufacturing a thin-film transistor substrate
CN106935660B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2017202115A1 (zh) 薄膜晶体管及其制作方法、衬底基板及显示装置
CN109742106A (zh) 显示面板及其制作方法、显示装置
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN109872973A (zh) 一种阵列基板及其制造方法
CN105977205B (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
CN105068335A (zh) 一种ffs阵列基板的制造方法
CN109712993A (zh) 阵列基板及制造方法及显示装置
US10312272B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display panel
US20140117372A1 (en) Thin film transistor array substrate and producing method thereof
CN103820784A (zh) 刻蚀剂组合物、金属图案的形成方法和阵列基板的制法
CN104617049B (zh) 一种阵列基板及其制作方法、显示装置
CN107706199A (zh) 一种薄膜晶体管阵列基板的制作方法
CN109037350A (zh) 薄膜晶体管及其制备方法、阵列基板
CN108646487A (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
CN105632896B (zh) 制造薄膜晶体管的方法
CN107017267A (zh) 阵列基板及其制备方法、显示装置
CN106033760B (zh) 像素结构的制作方法
CN103779232B (zh) 一种薄膜晶体管的制作方法
CN104934448B (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170804