CN102809855A - 薄膜晶体管基板及其制造方法 - Google Patents

薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN102809855A
CN102809855A CN2011103993101A CN201110399310A CN102809855A CN 102809855 A CN102809855 A CN 102809855A CN 2011103993101 A CN2011103993101 A CN 2011103993101A CN 201110399310 A CN201110399310 A CN 201110399310A CN 102809855 A CN102809855 A CN 102809855A
Authority
CN
China
Prior art keywords
electrode
pixel region
thin film
film transistor
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103993101A
Other languages
English (en)
Other versions
CN102809855B (zh
Inventor
李敏职
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102809855A publication Critical patent/CN102809855A/zh
Application granted granted Critical
Publication of CN102809855B publication Critical patent/CN102809855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Abstract

本发明讨论了一种薄膜晶体管基板及其制造方法。根据实施方式，所述薄膜晶体管基板包括：选通线，所述选通线沿第一方向布置在基板上；数据线，所述数据线沿着第二方向与所述选通线交叉以限定相邻的第一像素区域和第二像素区域，所述数据线被所述第一像素区域和所述第二像素区域共用；公共线，所述公共线沿着所述第二方向与所述数据线基本平行地排列；薄膜晶体管，所述薄膜晶体管包括与所述选通线连接的栅极、与所述数据线连接的源极、面对所述源极形成的漏极和与所述栅极交叠形成的有源层，其中，栅极绝缘膜介于所述有源层和所述栅极之间；以及像素电极，所述像素电极与所述漏极连接。

Description

薄膜晶体管基板及其制造方法
技术领域
本发明涉及一种薄膜晶体管基板及其制造方法，更具体地讲，涉及一种可提高开口率的薄膜晶体管基板和用于制造所述薄膜晶体管基板的方法。
背景技术
对各种显示装置的需求随着信息社会的发展而增加。因此，已经作出了许多努力来研究和开发诸如液晶显示器(LCD)、等离子体显示面板(PDP)、电致发光显示器(ELD)和真空荧光显示器(VFD)的多种平板显示装置。某些平板显示装置已经应用于显示器或设备。
在各种平板显示装置中，液晶显示器(LCD)装置由于外形纤薄、重量轻和功耗低的有益特征被最为广泛地使用，从而LCD装置提供了对阴极射线管(CRT)的替代。除了诸如用于笔记本计算机或移动终端的显示器的移动型LCD装置以外，还针对计算机监视器和电视机研发了LCD装置，以接收和显示广播信号。
所述LCD装置包括具有滤色器阵列的滤色器基板、具有薄膜晶体管阵列的薄膜晶体管基板和形成在滤色器基板和薄膜晶体管基板之间的液晶层。
滤色器基板具有用于显示颜色的滤色器和用于防止发生漏光的黑底。薄膜晶体管基板具有按矩阵排列形成的多个像素电极，其中，将数据信号分别供应到多个像素电极。而且，薄膜晶体管基板具有多个薄膜晶体管(TFT)，各个薄膜晶体管分别用于驱动像素电极。所述薄膜晶体管基板还包括控制薄膜晶体管的选通线和将数据信号供应到薄膜晶体管的数据线。
上述薄膜晶体管基板包括用于驱动选通线的选通驱动IC和用于驱动数据线的数据驱动IC。随着薄膜晶体管基板的尺寸增大并且需要高分辨率，所需的驱动IC的数目也增多。
但是，由于数据驱动IC比其它装置更贵，因此提出了双速率驱动(DRD：doublerate driving)型薄膜晶体管基板以减小其制造成本。在DRD型薄膜晶体管基板中，相邻的像素区域共用一条数据线。另外，在DRD型薄膜晶体管基板中，所需要的选通线的数目增加到两倍，而所需要的数据线的数目减少到1/2倍，并且所需要的数据驱动IC的数目也减少到1/2倍。在这种情况下，即使数据线的数目减少，也可以获得与现有技术的薄膜晶体管基板的分辨率相同的分辨率。
图1是例示根据现有技术的液晶显示装置的DRD型薄膜晶体管基板的平面图。
如图1所示，在DRD型薄膜晶体管基板中，由于两个相邻的子像素共用一条数据线DL1、DL2或DL3，因此数据线的数目可减少到在非DRD型薄膜晶体管中所需的数据线的数目的一半。但是，由于在DRD型薄膜晶体管基板中额外设置了选通线GL1、GL2、GL3和GL4，因此开口率被减小8％到12％左右。
作为变型形式，提供了边缘电场模式薄膜晶体管基板，其通过在像素电极和公共电极之间形成的边缘电场来操作液晶分子，像素电极和公共电极彼此交叠，并且其间插入绝缘膜。在边缘电场模式薄膜晶体管基板中，在像素区域中形成“”形公共线，以连接共用数据线DL的像素区域的公共电极。“”形公共线旋转±90°，并与选通线GL和数据线DL平行。
公共线与像素电极交叠以形成存储电容器。当像素电极形成在绝缘膜上时，如果发生相对于基板的扭曲，则在数据线DL两侧的像素区域的存储电容器的电容量变化，从而可发生由亮度差引起的斑点，这是不期望发生的。
发明内容
因此，本发明涉及一种薄膜晶体管基板及其制造方法，其基本消除了由于现有技术的局限和缺点造成的一个或更多个问题。
本发明的一个方面是提供一种液晶显示装置的薄膜晶体管基板及其制造方法，其中形成与数据线平行的公共线，并且去除与选通线平行的公共线，从而提高开口率。
本发明的其它优点、目的和特征将一部分在以下描述中进行阐述，并且一部分将基于以下解释对于本领域普通技术人员变得清楚，或者可通过本发明的实践获知。本发明的目的和其它优点可通过在说明书和权利要求以及附图中具体指出的结构实现和获得。
为了实现这些目的和其它优点，并且根据本发明的目的，如本文具体实施和广泛描述的，根据本发明的实施方式的薄膜晶体管基板包括：基板；选通线，所述选通线沿着第一方向排列在所述基板上；数据线，所述数据线沿着第二方向与所述选通线交叉以限定像素区域，并且所述数据线被相邻的像素区域共用；公共线，所述公共线沿着所述第二方向与所述数据线平行地排列；薄膜晶体管，所述薄膜晶体管包括与所述选通线连接的栅极、与所述数据线连接的源极、面对所述源极形成的漏极和与所述栅极交叠形成的有源层，其中，栅极绝缘膜介于所述有源层和所述栅极之间；像素电极，所述像素电极与所述漏极连接；钝化膜，所述钝化膜形成在包括所述薄膜晶体管的所述栅极绝缘膜的整个表面上；公共电极，所述公共电极形成在所述钝化膜上，并通过公共接触孔与所述公共线连接，其中，通过选择性地去除钝化膜形成所述公共接触孔；以及连接部分，所述连接部分形成在所述钝化膜上，与所述数据线交叠，并将相邻像素区域的公共电极彼此连接，其中，钝化膜介于所述连接部分和所述数据线之间。
所述选通线和所述栅极可具有双层结构，在所述双层结构中，按照适当的次序沉积透明导电材料层和非透明导电材料层。
所述像素电极可与所述选通线形成在同一层中，并通过连接电极与所述漏极电连接，其中，所述连接电极沿着像素接触孔形成，通过选择性地去除所述栅极绝缘膜和所述钝化膜形成所述像素接触孔。
所述连接电极可与所述公共电极形成在同一层中。
所述公共电极可形成为与位于所述像素区域的边缘的所述公共线交叠。
在本发明的另一方面，一种用于制造薄膜晶体管基板的方法包括以下步骤：形成选通线和栅极，所述选通线和栅极沿着第一方向排列在基板上；在包括所述选通线和所述栅极的所述基板的整个表面上形成栅极绝缘膜；在栅极绝缘膜上形成与所述栅极相对应的有源层；形成公共线，所述公共线沿与所述选通线交叉的第二方向排列在包括所述有源层的所述栅极绝缘膜的整个表面上，以限定像素区域，并形成数据线以及源极和漏极，所述数据线被相邻的像素电极共用，并且所述公共线沿与所述数据线平行的所述第二方向排列；形成像素电极，所述像素电极与所述漏极连接；在包括所述源极和漏极、所述数据线以及所述公共线的所述栅极绝缘膜的整个表面上形成钝化膜，并通过选择性地去除所述钝化膜形成公共接触孔，所述公共接触孔露出所述公共线；以及在所述钝化膜上形成公共电极和连接部分，所述公共电极通过所述公共接触孔与所述公共线连接，并且所述连接部分与所述数据线交叠，同时所述钝化膜介于它们之间，以将相邻像素区域的公共电极彼此连接。
在该方法中，所述选通线和所述栅极可以形成为双层结构，在所述双层结构中，按照适当的次序沉积透明导电材料层和非透明导电材料层。
在所述方法中，所述像素电极可以以透明导电材料层的单层结构与所述选通线形成在同一层中。
在所述方法中，所述像素电极可以通过像素接触孔与所述漏极电连接，其中，通过选择性地去除所述栅极绝缘膜和所述钝化膜形成所述像素接触孔。
在所述方法中，可以利用半色调掩模形成所述像素电极。
在所述方法中，所述公共电极可以形成为与位于所述像素区域的边缘的所述公共线交叠。
根据本发明实施方式的所述薄膜晶体管基板及其制造方法至少具有以下优点。
首先，共用一条数据线的相邻像素区域的公共电极通过连接部分彼此连接(所述连接部分形成在与所述数据线交叠的区域中，以去除在所述像素区域中与所述选通线平行的公共线)，从而可以提高开口率。
此外，所述像素电极与所述选通线形成在同一层中，并且所述公共电极形成在最上层上，从而所述公共电极可以去除所述数据线和所述像素电极之间的电场干扰。
根据实施方式，本发明提供了一种薄膜晶体管基板，所述薄膜晶体管基板包括：基板；选通线，所述选通线沿着第一方向排列在所述基板上；数据线，所述数据线沿着第二方向排列，与所述选通线交叉以限定相邻的第一像素区域和第二像素区域，所述数据线被所述第一像素区域和所述第二像素区域共用；公共线，所述公共线沿着所述第二方向与所述数据线基本平行地排列；薄膜晶体管，所述薄膜晶体管包括与选通线连接的栅极、与所述数据线连接的源极、面对所述源极形成的漏极和与所述栅极交叠形成的有源层，其中栅极绝缘膜介于所述有源层和所述栅极之间；像素电极，所述像素电极与所述漏极连接；钝化膜，所述钝化膜形成在包括所述薄膜晶体管的所述栅极绝缘膜的整个表面上；以及公共电极，所述公共电极形成在所述钝化膜上，并通过公共接触孔与所述公共线连接，其中，通过选择性地去除钝化膜形成所述公共接触孔。
根据实施方式，本发明提供了一种用于形成薄膜晶体管基板的方法，所述方法包括以下步骤：形成选通线，所述选通线沿着第一方向排列在基板上；形成数据线，所述数据线沿着第二方向排列，所述数据线与所述选通线交叉以限定相邻的第一像素区域和第二像素区域，所述数据线被所述第一像素区域和所述第二像素区域共用；形成公共线，所述公共线沿着所述第二方向与所述数据线基本平行地排列；形成薄膜晶体管，所述薄膜晶体管包括与选通线连接的栅极、与所述数据线连接的源极、面对所述源极的漏极和与所述栅极交叠的有源层，其中，栅极绝缘膜介于所述有源层和所述栅极之间；形成像素电极，所述像素电极与所述漏极连接；在包括所述薄膜晶体管的所述栅极绝缘膜的整个表面上形成钝化膜；以及在所述钝化膜上形成公共电极，并且所述公共电极通过公共接触孔与所述公共线连接。
应该理解，本发明的以上总体描述和以下具体描述是示例性和说明性的，并且旨在提供对权利要求所限定的本发明的进一步解释。
附图说明
附图被包括以提供对本发明的进一步理解，并且被并入和构成本申请的一部分，附图例示了本发明的实施方式，并与说明一起用于解释本发明的原理。在附图中：
图1是例示根据现有技术的液晶显示装置的常规DRD型薄膜晶体管基板的平面图；
图2A是例示根据本发明的实施方式的液晶显示装置的薄膜晶体管基板的平面图；
图2B是沿着图2A中所示的薄膜晶体管基板的线I-I′截取的截面图；
图3A是例示根据现有技术的具有形成在其最上层上的像素电极的常规薄膜晶体管基板的截面图；
图3B是例示根据本发明的实施方式的具有形成在其最上层上的公共电极的薄膜晶体管基板的截面图；
图4A至图4D是例示用于制造根据本发明的实施方式的液晶显示装置的薄膜晶体管基板的方法的平面图；以及
图5A至图5D是沿着图4A至图4D中所示的薄膜晶体管基板的线I-I’截取的截面图。
具体实施方式
现在将详细说明本发明的优选实施方式，其示例示于附图中。将尽可能地贯穿附图使用相同的标号指代相同或相似的部件。
以下将描述根据本发明实施方式的薄膜晶体管基板。这里，根据本发明的薄膜晶体管基板优选地是液晶显示装置的一部分，但是其也可以是其它适合的显示装置或电子器件的一部分。此外，在下文中，虽然可以将通过共享的数据线分离的两个相邻像素区域作为示例进行讨论，但是薄膜晶体管基板包括多个这种像素区域。
图2A是例示根据本发明的实施方式的液晶显示装置的薄膜晶体管基板的平面图，并且图2B是沿着图2A中所示的薄膜晶体管基板的线I-I′截取的截面图。
参照图2A和图2B，本发明的薄膜晶体管基板包括：选通线GL和数据线DL，所述选通线GL和数据线DL布置在基板100上，以通过彼此交叉来限定像素区域；公共线CL，所述公共线CL与数据线DL平行地形成；薄膜晶体管，所述薄膜晶体管形成在选通线GL和数据线DL的交叉区域内；像素电极110b，所述像素电极110b与薄膜晶体管的漏极140b连接并形成为极板形式；以及公共电极170a，所述公共电极170a包括形成在钝化膜160上的多个狭缝，以与像素电极110b一起形成边缘场。这里，覆盖两个相邻的像素区域的公共电极优选地具有相同的狭缝构造/图案，其中，所述狭缝朝向相同的方向。
通过双速率驱动(DRD)模式驱动本发明的上述薄膜晶体管基板，其中，第一像素区域px1和第二像素区域px2共用一条数据线DL(基于所述数据线DL)。在这种情况下，数据线DL的数目和数据驱动IC的数目减少至1/2，从而可以减少薄膜晶体管基板的制造成本。
形成在所述基板100上的选通线和栅极110a可具有双层结构，其中，诸如氧化锡(TO)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)的透明导电材料层和诸如Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金和Al合金的非透明导电材料层按适当的次序沉积在所述基板上，或者，可具有非透明导电材料层的单层结构。在图2A和图2B中，选通线GL和栅极110a按照双层结构形成，其中，按照适当的次序沉积透明导电层和非透明导电层。
栅极110a可从选通线GL突出以供应来自选通线GL的扫描信号。另选地，栅极100a可不从选通线GL的一面突出，而是被限定为选通线GL的一部分区域。
与栅极110a的较下层形成在同一层中的像素电极110b形成为单层极板形式。这里，上面使用的措辞“形成在同一层中”可优选地指像素电极110b和栅极110a的较下层同时形成(即，其使用同一层来形成这两层)并且/或者使用相同的材料形成。在本说明书中的所有其它示例中使用的相同措辞与在这个示例中提及的针对这些层所使用的相同的措辞表示的含义相同。另外，像素电极110b是由对应于栅极110a的较下层的、诸如氧化锡(TO)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)的透明导电材料形成。
在包括栅极110a和像素电极110b的整个表面上，由诸如SiOx和SiNx的无机绝缘材料形成栅极绝缘膜120。包括按照适当的次序沉积的半导体层130a和欧姆接触层130b的有源层130与栅极110a交叠，其中栅极绝缘膜120介于它们之间。
形成在半导体层130a上的欧姆接触层130b用于减小源极140a和漏极140b与半导体层130a之间的电接触电阻。与将源极140a从漏极140b隔开的部分相对应的欧姆接触层130b被去除，以形成露出半导体层130a的沟道。
通过与选通线GL交叉来限定像素区域的数据线DL、公共线CL以及源极140a和漏极140b可形成为其中沉积了多于双层的沉积结构，诸如Al/Cr、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo、Ti/Al(Nd)/Ti、Mo/Al、Mo/Ti/Al(Nd)、Cu合金/Mo、Cu合金/Al、Cu合金/Mo合金、Cu合金/Al合金、Al/Mo合金、Mo合金/Al、Al合金/Mo合金、Mo合金/Al合金和Mo/Al合金，或者可由诸如Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金和Al合金的单层结构的非透明导电材料层形成。例如，可由相同材料同时形成数据线DL、公共线CL以及源极140a和漏极140b。
数据线DL被两个相邻像素区域共用或共享，所述相邻像素区域主要是彼此相邻的第一像素区域px1和第二像素区域px2。源极140a与数据线DL连接，并被供应数据线DL的像素信号。面对源极140a形成漏极140b，其中半导体层130a的沟道介于它们之间。
漏极140b通过沿着像素接触孔160a形成的连接电极170c与同选通线GL形成在同一层中的像素电极110b电连接。通过选择性地去除栅极绝缘膜120和钝化膜160形成像素接触孔160a，以将像素信号从数据线DL供应到像素电极110b。在这种情况下，连接电极170c由透明导电材料形成并与公共电极170a形成在同一层中。
钝化膜160形成在包括薄膜晶体管的栅极绝缘膜120的整个表面上，所述薄膜晶体管包括栅极110a、有源层130以及源极140a和漏极140b。具有多个狭缝的公共电极170a形成在钝化膜160上，并通过公共接触孔160b(图2A)与公共线CL连接，从而可降低接触电阻，其中，通过选择性地去除钝化膜160形成所述公共接触孔160b。
与像素电极110b一样，公共电极170a形成为透明导电材料层的单层结构，并与像素电极110b交叠，从而形成边缘电场，其中，钝化膜160和栅极绝缘膜120介于像素电极110b和公共电极170a之间。如果像素电极110b与数据线DL形成在同一层中，则像素电极110b和公共电极170a彼此交叠，从而形成边缘电场，其中，仅钝化膜160介于像素电极110b和公共电极170a之间。
在具有本发明的薄膜晶体管基板的液晶显示装置中，设置在薄膜晶体管基板和滤色器基板之间的液晶分子因介电各向异性被边缘电场旋转。像素区域的透光率根据液晶分子的旋转程度而变化，从而显示画面图像。
具体地讲，公共电极170a与位于像素区域px1和px2的边缘的各条公共线CL交叠，从而较大地改善了开口率。
如上所述，在常规DRD型薄膜晶体管基板中，彼此相邻的第一像素区域px1和第二像素区域px2共用一条数据线DL，从而可减少数据线DL的数目和数据驱动IC的数目。
然而，在根据现有技术的常规DRD型薄膜晶体管中，在像素区域中与选通线平行的公共线CL较严重地劣化了开口率。如果当形成像素电极110b时发生相对于基板的扭曲，则基于数据线DL的第一像素区域px1和第二像素区域px2的存储电容量变化，从而可能出现由于亮度差造成的斑点。
因此，在本发明的薄膜晶体管基板中，在与数据线DL交叠的区域中形成连接部分170b，以防止开口率变差，其中，所述连接部分170b用于连接共用一条数据线DL的相邻的第一像素区域px1和第二像素区域px2的公共电极170a。连接部分170b优选地可以具有桥形，以连接第一像素区域px1和第二像素区域px2的公共电极170a。
换句话说，第一像素区域px1和第二像素区域px2的公共电极170a通过连接部分170b彼此连接，连接部分170b与数据线DL交叠形成而不位于像素区域内，从而通过本发明，不需要在像素区域中与选通线GL平行的公共线CL，并且将其消除。因此，通过不在像素区域中形成公共线CL，开口率不会变差而是得到提高。
由于共用数据线DL的第一像素区域px1和第二像素区域px2具有相同的结构或基本相同的结构，因此，即使形成在与薄膜晶体管基板相对的滤色器基板中的黑底发生位移，也不会发生第一像素区域px1和第二像素区域px2的亮度差。此外，覆盖第一像素区域px1的公共电极170a和覆盖第二像素区域px2的公共电极170a具有相同的构造或形状，或者具有基本相同的构造/形状。优选地，它们具有一致/相同的构造/形状。例如，如图2A所示，覆盖第一像素区域px1的公共电极170a与覆盖第二像素区域px2的公共电极170a具有相同的狭缝图案。
因此，可防止由于亮度差而产生斑点。另外，可防止由于亮度差导致的显示装置的画面质量变差。
此外，在本发明的薄膜晶体管基板中，公共电极170a形成在薄膜晶体管基板的最上层上，由此，可在数据线DL和像素电极110b之间产生的电场被公共电极170a阻挡，其中，数据线DL排列在第一像素区域px1和第二像素区域px2之间。结果，数据线DL和公共电极170a之间的距离可缩短，这提高了开口率。
更具体地说，图3A是例示根据现有技术的、最上层上形成有像素电极的常规薄膜晶体管基板的截面图，并且图3B是例示根据本发明的实施方式的、在最上层上形成有公共电极的薄膜晶体管基板的截面图。在这些附图中，可以仅示出像素电极、公共电极、数据线和钝化膜。
如图3A所示，在根据现有技术的常规薄膜晶体管基板中，像素电极110b形成在基板的最上层上。当具有黑底(BM)的滤色器基板与薄膜晶体管基板结合(其间具有液晶层)时，BM被布置为与各条数据线相对应或覆盖各条数据线。此时，与一条数据线DL相对应的BM具有宽度“a”，并且像素电极110b形成在公共电极170a上方，同时钝化膜160介于它们之间。因此，在数据线DL和像素电极110b之间形成电场，从而可能不正常地驱动液晶，或者可能发生漏光。为了防止该问题发生，像素电极110b和数据线DL被布置为使得像素电极110b和数据线DL之间的距离变大或增大。但是，当该距离增大时，开口率减小，这是不期望的。
因此，本发明通过将公共电极170a布置在像素电极110b上方来解决现有技术的这些局限。例如，参照图3B，根据本发明的薄膜晶体管基板，通过在基板的最上层上形成公共电极170a，可能在数据线DL和像素电极110b之间出现的电场被公共电极170a阻挡。此外，与像素电极110b相比，公共电极170a(布置在比像素电极110b更高的层中)形成得更靠近数据线DL。在这种情况下，当与本发明的薄膜晶体管基板结合时，滤色器基板的BM形成为具有宽度“b”，该宽度将小于图3A的BM的宽度“a”，这将增大开口率。因此，通过利用本发明，可以增大开口率。也就是说，在本发明中不需要增大公共电极170a和数据线DL之间的距离。由于可以将公共电极170a和数据线DL布置为使得公共电极170a和数据线DL之间的距离减小，因此通过本发明的构造可以改善开口率。
在下文中，将描述用于制造根据本发明的实施方式的薄膜晶体管基板的方法。
图4A至图4D是例示用于制造根据本发明的实施方式的薄膜晶体管基板的方法的平面图；并且，图5A至图5D是沿着图4A至图4D中所示的薄膜晶体管基板的线I-I′截取的截面图。
如图4A和图5A所示，栅极110a、选通线GL和像素电极110b形成在基板100上。例如，通过诸如溅射法的沉积方法将诸如氧化锡(TO)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)的透明导电材料层和诸如Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金和Al合金的非透明导电材料层按照适当的次序沉积在基板100上。
通过利用半色调掩模对透明导电材料层和非透明导电材料层进行图案化，以按照适当的次序沉积的透明导电材料层和非透明导电材料层的双层结构形成栅极110a和选通线GL。并且，极板型像素电极110b形成为仅有透明导电材料层的单层结构。
栅极绝缘膜120形成在包括栅极110a、选通线GL和像素电极110b的基板100的整个表面上。
如图4B和图5B所示，按照适当的次序沉积的有源层130的半导体层130a和欧姆接触层130b与栅极110a相对应地形成在栅极绝缘膜120上。
与选通线GL垂直交叉以限定像素区域的数据线DL、以及彼此以预定的间隔隔开的源极140a和漏极140b通过诸如溅射法的沉积方法形成在包括有源层130的栅极绝缘膜120上。
数据线DL、公共线CL以及源极140a和漏极140b可形成为其中沉积了多于双层的沉积结构，诸如Al/Cr、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo、Ti/Al(Nd)/Ti、Mo/Al、Mo/Ti/Al(Nd)、Cu合金/Mo、Cu合金/Al、Cu合金/Mo合金、Cu合金/Al合金、Al/Mo合金、Mo合金/Al、Al合金/Mo合金、Mo合金/Al合金和Mo/Al合金，或者可由诸如Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金和Al合金的单层结构的非透明导电材料层形成。例如，可由相同的材料同时形成数据线DL、公共线CL以及源极140a和漏极140b。
在这种情况下，为了减少掩模工艺，可以利用半色调掩模同时形成有源层130以及源极140a和漏极140b。
彼此相邻的第一像素区域px1和第二像素区域px2共用或共享数据线DL。漏极140b与像素电极110b通过像素接触孔160a电连接，通过选择性地去除栅极绝缘膜120和钝化膜160形成所述像素接触孔160a，并且通过去除露出在源极140a和漏极140b之间的间隔区域的欧姆接触层130b形成沟道。
如图4C和图5C所示，钝化膜160形成在包括源极140a和漏极140b以及数据线DL的栅极绝缘膜120的整个表面上。通过选择性地去除钝化膜160和栅极绝缘膜120形成露出漏极140b和像素电极110b的像素接触孔160a。
如图4D和图5D所示，透明导电材料层形成在钝化膜160的整个表面上，并随后被图案化以形成具有多个狭缝的公共电极170a。
公共电极170a通过公共接触孔160b与公共线CL电连接，所述公共接触孔160b通过选择性地去除钝化膜160而形成。在这种情况下，公共电极170a与位于像素区域px1和px2的边缘的公共线CL交叠，从而进一步提高开口率。
公共电极170a也与像素电极110b交叠(栅极绝缘膜120和钝化膜160介于它们之间)，从而形成边缘电场。用于连接共同使用数据线DL的第一像素区域px1和第二像素区域px2的公共电极170a的连接部分170b形成在与数据线DL交叠的区域中。
换句话说，彼此相邻的第一像素区域px1和第二像素区域px2的公共电极170a通过连接部分170b彼此连接，所述连接部分170b形成为与数据线DL交叠并且不位于像素区域内，由此，不再需要在像素区域px1和px2中的与选通线GL平行的公共线CL(在现有技术中需要且存在)，并因此将其消除。因此，通过公共线CL可以提高开口率。
具体地讲，在形成用于将漏极140b与像素电极110b连接的连接电极170c的同时形成公共电极170a和连接部分170b，由此，漏极140b与像素电极110b电连接。结果，漏极140b将像素信号从数据线DL供应到像素电极110b。
在本发明的薄膜晶体管基板中，公共电极170a形成在基板的最上层上，由此，可以通过公共电极170a来阻挡可以在数据线DL和像素电极110b之间产生的电场，这进一步提高了开口率。
对于本领域技术人员明显的是，在不脱离本发明的精神或范围的情况下，可以在本发明中作出各种修改和改变。因此，本发明旨在覆盖落入权利要求及其等同物的范围内的本发明的修改和变形。
本申请要求于2011年6月1日提交的韩国专利申请第10-2011-0053026号的优先权权益，通过引用将上述申请并入，如同在此进行了完整阐述一样。

Claims (20)

1.一种薄膜晶体管基板，所述薄膜晶体管基板包括：
基板；
选通线，所述选通线沿着第一方向排列在所述基板上；
数据线，所述数据线沿着第二方向与所述选通线交叉排列以限定相邻的第一像素区域和第二像素区域，所述数据线被所述第一像素区域和所述第二像素区域共用；
公共线，所述公共线沿着所述第二方向与所述数据线基本平行地排列；
薄膜晶体管，所述薄膜晶体管包括与所述选通线连接的栅极、与所述数据线连接的源极、面对所述源极形成的漏极和与所述栅极交叠形成的有源层，其中，栅极绝缘膜介于所述有源层和所述栅极之间；
像素电极，所述像素电极与所述漏极连接；
钝化膜，所述钝化膜形成在包括所述薄膜晶体管的所述栅极绝缘膜的整个表面上；以及
公共电极，所述公共电极形成在所述钝化膜上，并通过公共接触孔与所述公共线连接，其中，通过选择性地去除所述钝化膜形成所述公共接触孔。
2.根据权利要求1所述的薄膜晶体管基板，所述薄膜晶体管基板还包括：
连接部分，所述连接部分形成在所述钝化膜上并位于所述数据线上方，其中，所述钝化膜介于所述连接部分和所述数据线之间，所述连接部分将所述第一像素区域和所述第二像素区域的所述公共电极彼此连接。
3.根据权利要求1所述的薄膜晶体管基板，其中，所述选通线和所述栅极具有双层结构，在所述双层结构中，按顺序沉积透明导电材料层和非透明导电材料层。
4.根据权利要求1所述的薄膜晶体管基板，其中，利用相同材料形成所述像素电极和所述选通线，并且所述像素电极通过连接电极与所述漏极电连接。
5.根据权利要求4所述的薄膜晶体管基板，其中，利用相同材料形成所述连接电极和所述公共电极。
6.根据权利要求1所述的薄膜晶体管基板，其中，所述公共电极形成在位于所述第一像素区域和所述第二像素区域的边缘处的所述公共线上方。
7.根据权利要求2所述的薄膜晶体管基板，其中，利用相同材料形成所述公共电极和所述连接部分。
8.根据权利要求2所述的薄膜晶体管基板，其中，所述连接部分是桥形的，用于连接所述第一像素区域和所述第二像素区域的公共电极。
9.根据权利要求1所述的薄膜晶体管基板，其中，所述公共电极在所述第一像素区域或所述第二像素区域、所述公共线以及所述公共线与所述第一像素区域或所述第二像素区域之间的区域的上方延伸。
10.根据权利要求1所述的薄膜晶体管基板，其中，所述公共电极包括覆盖所述第一像素区域的第一公共电极和覆盖所述第二像素区域的第二公共电极，并且所述第一公共电极和所述第二公共电极具有相同的图案。
11.一种用于形成薄膜晶体管基板的方法，所述方法包括以下步骤：
形成选通线，所述选通线沿着第一方向排列在基板上；
形成数据线，所述数据线沿着第二方向排列，所述数据线与所述选通线交叉以限定相邻的第一像素区域和第二像素区域，所述数据线被所述第一像素区域和所述第二像素区域共用；
形成公共线，所述公共线沿着所述第二方向与所述数据线基本平行地排列；
形成薄膜晶体管，所述薄膜晶体管包括与所述选通线连接的栅极、与所述数据线连接的源极、面对所述源极的漏极以及与所述栅极交叠的有源层，其中，栅极绝缘膜介于所述有源层和所述栅极之间；
形成像素电极，所述像素电极与所述漏极连接；
在包括所述薄膜晶体管的所述栅极绝缘膜的整个表面上形成钝化膜；以及
在所述钝化膜上形成公共电极，并且所述公共电极通过公共接触孔与所述公共线连接。
12.根据权利要求11所述的方法，所述方法还包括：
在所述钝化膜上形成连接部分，并且所述连接部分位于所述数据线上方，其中，所述钝化膜介于所述连接部分和所述数据线之间，所述连接部分将所述第一像素区域和所述第二像素区域的所述公共电极彼此连接。
13.根据权利要求11所述的方法，其中，所述选通线和所述栅极具有双层结构，在所述双层结构中，按顺序沉积透明导电材料层和非透明导电材料层。
14.根据权利要求11所述的方法，其中，所述像素电极和所述选通线同时形成，并且所述像素电极通过连接电极与所述漏极电连接。
15.根据权利要求14所述的方法，其中，所述连接电极和所述公共电极同时形成。
16.根据权利要求11所述的方法，其中，所述公共电极形成在位于所述第一像素区域和所述第二像素区域的边缘处的所述公共线上方。
17.根据权利要求12所述的方法，其中，同时形成所述公共电极和所述连接部分。
18.根据权利要求12所述的方法，其中，所述连接部分是桥形的，用于连接所述第一像素区域和所述第二像素区域的所述公共电极。
19.根据权利要求11所述的方法，其中，所述公共电极在所述第一像素区域或所述第二像素区域、所述公共线以及所述公共线与所述第一像素区域或所述第二像素区域之间的区域的上方延伸。
20.根据权利要求11所述的方法，其中，形成所述公共电极的步骤包括以下步骤：
形成覆盖所述第一像素区域的第一公共电极，和
形成覆盖所述第二像素区域的第二公共电极，
其中所述第一公共电极和所述第二公共电极具有相同的图案。
CN201110399310.1A 2011-06-01 2011-12-05 薄膜晶体管基板及其制造方法 Active CN102809855B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0053026 2011-06-01
KR1020110053026A KR101888422B1 (ko) 2011-06-01 2011-06-01 박막 트랜지스터 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN102809855A true CN102809855A (zh) 2012-12-05
CN102809855B CN102809855B (zh) 2015-06-03

Family

ID=47233587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110399310.1A Active CN102809855B (zh) 2011-06-01 2011-12-05 薄膜晶体管基板及其制造方法

Country Status (4)

Country Link
US (1) US8426230B2 (zh)
KR (1) KR101888422B1 (zh)
CN (1) CN102809855B (zh)
TW (1) TWI464882B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869567A (zh) * 2012-12-10 2014-06-18 三菱电机株式会社 阵列基板以及显示装置
WO2014153958A1 (zh) * 2013-03-25 2014-10-02 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法以及显示装置
CN104635391A (zh) * 2013-11-12 2015-05-20 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
CN105070684A (zh) * 2015-07-17 2015-11-18 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置
CN106847830A (zh) * 2017-03-02 2017-06-13 上海天马微电子有限公司 阵列基板及其制作方法、显示面板
CN107017267A (zh) * 2017-03-29 2017-08-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN111308820A (zh) * 2020-03-11 2020-06-19 京东方科技集团股份有限公司 阵列基板、显示装置及其控制方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101830179B1 (ko) * 2011-11-03 2018-02-21 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
TWI451179B (zh) * 2011-11-17 2014-09-01 Au Optronics Corp 畫素結構及其製造方法
KR101944503B1 (ko) * 2012-06-21 2019-04-18 삼성디스플레이 주식회사 센서 기판 및 이를 포함하는 센싱 표시 패널
CN103268045B (zh) * 2012-09-24 2016-08-10 厦门天马微电子有限公司 Tft阵列基板及其制作方法、液晶显示设备
CN102929060B (zh) * 2012-11-16 2015-06-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102091434B1 (ko) * 2013-07-29 2020-03-23 삼성디스플레이 주식회사 표시 장치
KR20150038942A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102046848B1 (ko) * 2013-12-20 2019-11-20 엘지디스플레이 주식회사 액정표시장치
KR102141542B1 (ko) 2013-12-31 2020-09-14 엘지디스플레이 주식회사 표시장치
KR102102914B1 (ko) * 2018-12-31 2020-04-21 엘지디스플레이 주식회사 액정 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414082A (zh) * 2007-10-17 2009-04-22 乐金显示有限公司 面内切换模式液晶显示器及其制造方法
CN101667397A (zh) * 2008-09-04 2010-03-10 乐金显示有限公司 液晶显示设备及其驱动方法
US20100127960A1 (en) * 2008-11-27 2010-05-27 Jung Yongchae Liquid crystal display
CN101770125A (zh) * 2010-01-11 2010-07-07 深超光电（深圳）有限公司 双扫描线像素阵列基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544946B (en) * 2002-07-12 2003-08-01 Hannstar Display Corp Manufacturing method of X-ray inspecting instrument array unit
KR100719922B1 (ko) * 2005-03-03 2007-05-18 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 모드 액정표시장치
KR100735219B1 (ko) * 2005-08-25 2007-07-03 비오이 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치 및 그 제조방법
KR101374102B1 (ko) * 2007-04-30 2014-03-25 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
KR101341008B1 (ko) * 2007-08-09 2013-12-13 엘지디스플레이 주식회사 횡전계 액정 표시 장치
KR101613723B1 (ko) * 2009-06-23 2016-04-29 엘지디스플레이 주식회사 액정표시장치
JP5608394B2 (ja) * 2010-03-09 2014-10-15 株式会社ジャパンディスプレイ 液晶表示装置
KR101717076B1 (ko) * 2010-11-20 2017-03-17 엘지디스플레이 주식회사 네로우 베젤 타입 어레이 기판 및 이를 구비한 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414082A (zh) * 2007-10-17 2009-04-22 乐金显示有限公司 面内切换模式液晶显示器及其制造方法
CN101667397A (zh) * 2008-09-04 2010-03-10 乐金显示有限公司 液晶显示设备及其驱动方法
US20100127960A1 (en) * 2008-11-27 2010-05-27 Jung Yongchae Liquid crystal display
CN101770125A (zh) * 2010-01-11 2010-07-07 深超光电（深圳）有限公司 双扫描线像素阵列基板

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869567A (zh) * 2012-12-10 2014-06-18 三菱电机株式会社 阵列基板以及显示装置
CN103869567B (zh) * 2012-12-10 2016-08-31 三菱电机株式会社 阵列基板以及显示装置
US9666608B2 (en) 2012-12-10 2017-05-30 Mitsubishi Electric Corporation Array substrate and display device
WO2014153958A1 (zh) * 2013-03-25 2014-10-02 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法以及显示装置
US9070599B2 (en) 2013-03-25 2015-06-30 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof and display device
CN103178119B (zh) * 2013-03-25 2015-07-29 京东方科技集团股份有限公司 阵列基板、阵列基板制备方法以及显示装置
CN104635391B (zh) * 2013-11-12 2017-09-29 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
CN104635391A (zh) * 2013-11-12 2015-05-20 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
CN105070684B (zh) * 2015-07-17 2018-01-05 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置
US9761617B2 (en) 2015-07-17 2017-09-12 Boe Technology Group Co., Ltd. Method for manufacturing array substrate, array substrate and display device
CN105070684A (zh) * 2015-07-17 2015-11-18 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置
CN106847830A (zh) * 2017-03-02 2017-06-13 上海天马微电子有限公司 阵列基板及其制作方法、显示面板
CN106847830B (zh) * 2017-03-02 2019-06-14 上海天马微电子有限公司 阵列基板及其制作方法、显示面板
CN107017267A (zh) * 2017-03-29 2017-08-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
WO2018176810A1 (zh) * 2017-03-29 2018-10-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US11307469B2 (en) 2017-03-29 2022-04-19 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing array substrate, and display device
CN111308820A (zh) * 2020-03-11 2020-06-19 京东方科技集团股份有限公司 阵列基板、显示装置及其控制方法
US11645995B2 (en) 2020-03-11 2023-05-09 Beijing Boe Display Technology Co., Ltd. Array substrate with feedback signal line, display apparatus and control method thereof

Also Published As

Publication number Publication date
TW201251029A (en) 2012-12-16
US8426230B2 (en) 2013-04-23
KR20120134245A (ko) 2012-12-12
TWI464882B (zh) 2014-12-11
US20120305947A1 (en) 2012-12-06
KR101888422B1 (ko) 2018-08-16
CN102809855B (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
CN102809855B (zh) 薄膜晶体管基板及其制造方法
EP2660651B1 (en) Array substrate, manufacturing method therefor and display device
US9151992B2 (en) Color filter substrate and liquid crystal display device including the same
US20110085121A1 (en) Fringe Field Switching Mode Liquid Crystal Display Device and Method of Fabricating the Same
CN101017302B (zh) 液晶显示装置及其制造方法
CN103474436B (zh) 一种阵列基板及其制作方法、显示装置
US7551257B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
JP2020532755A (ja) アレイ基板、ディスプレイパネル、ディスプレイデバイス
CN102062976A (zh) 边缘场开关模式液晶显示装置及其制造方法
CN104714344A (zh) 蓝相液晶显示装置及其制作方法
CN102629056A (zh) Tft阵列基板及显示设备
CN103309100B (zh) 液晶显示装置及其制造方法
KR101818452B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20140141833A (ko) 액정표시장치 및 이의 제조 방법
JP2010217893A (ja) 水平電界型液晶ディスプレイ装置およびその製造方法
US20160299389A1 (en) Array substrate and method for manufacturing the same
CN101750823A (zh) 显示装置
US8125604B2 (en) Liquid crystal display device
KR20130015245A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
CN102314029A (zh) 液晶显示面板及其制造方法
JP6804428B2 (ja) アレイ基板およびそれを含む液晶表示装置
KR102082264B1 (ko) 고 개구율을 갖는 수평 전계 방식 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
US11201175B2 (en) Array substrate with capacitance forming portion to hold potential at electrode
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR101308454B1 (ko) 액정 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant