JP2018060942A - レジスト除去方法及び半導体素子の製造方法 - Google Patents
レジスト除去方法及び半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2018060942A JP2018060942A JP2016198353A JP2016198353A JP2018060942A JP 2018060942 A JP2018060942 A JP 2018060942A JP 2016198353 A JP2016198353 A JP 2016198353A JP 2016198353 A JP2016198353 A JP 2016198353A JP 2018060942 A JP2018060942 A JP 2018060942A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- exposure
- resist pattern
- substrate
- removal method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
すなわち、本発明は、上記課題を解決するために、以下の手段を提供する。
まず図1に示す基板10を準備する。基板10は、半導体基板1と、n型エピタキシャル層2と、p型不純物領域3と、裏面オーミック電極4と、ショットキー電極5と、を有する。
図2及び図3に示すように、上記の手順で形成された基板10上に、レジスト6を塗布し、露光、現像し、レジストパターン16を形成する。
ショットキー電極5は、モリブデン(Mo)、チタン(Ti)等の金属であり、レジストパターン形成後のエッチングには、リン酸・酢酸・硝酸などの酸が用いられる。その為、耐酸性に優れるネガポジ兼用レジストを用いるのが好ましい。
図2に示すように、マスクMを介してレジスト6を感光する。図2では、レジストにネガポジ兼用レジストを用い、ネガポジ兼用レジストがポジ型として機能する露光量を照射した場合を示す。ネガポジ兼用レジストがポジ型として機能することで、感光した部分が現像液に対して溶解性が増大する。そして、レジスト6が形成された基板10を現像液に浸すことで、感光した部分が溶解し、レジストパターン16が形成される。
検査工程では、レジストパターン16の形状を確認する。レジストパターン16が所望の形状になっていないと、所望のショットキー電極パターン15(図4参照)を得ることができない。
<エッチング工程>
まず、正常なレジストパターン16が形成され、検査工程に合格した場合について説明する。正常なレジストパターン16が形成された場合は、レジストパターン16をマスクとしてショットキー電極5の一部をエッチングして、図4に示すショットキー電極パターン15を得る。エッチングには、ショットキー電極5を溶解できる液を用いる。
最後に、ショットキー電極パターン15上に残ったレジストパターン16を除去する。レジストパターン16は、アセトンやIPA等の有機溶剤で除去することができる。レジストパターン16を除去することで、ショットキーバリアダイオード20が得られる。
<再露光工程>
図6は、本実施形態にかかるレジスト除去工程を説明するための模式図である。図6では、レジストパターン16’が、p型不純物領域3の両方に架かっていない。そのため、検査工程では、不良と判断される。
除去工程では、再露光工程で感光したレジストパターン16’を除去する。レジストパターン16’の除去は、デベロッパーを用いた現像処理によって行われる。
平坦なSiC基板上に、ネガポジ兼用レジストとしてAZ5214E(Clariant社製)を1.8μm形成した。そして、ニコン社製のステッパーi−12を用いて、500mW/cm2の照度で、110msec露光した。当該露光強度では、ネガポジ兼用レジストは、ポジ型の挙動を示す。
実施例2では、レジスト除去の際の露光時間を200msecにした点のみが実施例1と異なる。図9は、実施例2のウェハパーティクルカウンタの測定結果を示す図である。実施例2でカウントされたパーティクルは、0.21μm以下が20個、0.5μm〜0.7μmが1個、0.7μm〜1.0μmが4個、1μm〜3μmが2個であった。カウントされたパーティクルの総数は、27個だった。
実施例3では、レジスト除去の際の露光時間を300msecにした点のみが実施例1と異なる。図10は、実施例3のウェハパーティクルカウンタの測定結果を示す図である。実施例3でカウントされたパーティクルは、0.21μm以下が41個、0.3μm〜0.5μmが3個、0.7μm〜1.0μmが2個であった。カウントされたパーティクルの総数は、46個だった。
実施例4では、レジスト除去の際の露光時間を400msecにした点のみが実施例1と異なる。図11は、実施例4のウェハパーティクルカウンタの測定結果を示す図である。実施例4でカウントされたパーティクルは、0.21μm以下が7個、5.0μm〜7.7μmが1個であった。カウントされたパーティクルの総数は、8個だった。
比較例1では、レジスト除去の前に、100℃で1分間ポストベークを行った点が実施例1と異なる。図12は、比較例1のウェハパーティクルカウンタの測定結果を示す図である。比較例1でカウントされたパーティクルは、0.21μm以下が1529個、0.21μm〜0.3μmが1543個、0.3μm〜0.5μmが393個、0.5μm〜0.7μmが79個、0.7μm〜1.0μmが196個、1μm〜3μmが8個、3μm〜5μmが1個、5μm〜7.7μmが15個であった。カウントされたパーティクルの総数は、3764個だった。
比較例2では、レジスト除去の際の露光時間を200msecにした点のみが比較例1と異なる。図13は、比較例2のウェハパーティクルカウンタの測定結果を示す図である。比較例2でカウントされたパーティクルは、0.21μm以下が9個、0.5μm〜0.7μmが2個、0.7μm〜1.0μmが148個、1μm〜3μmが5個、3μm〜5μmが5個、5μm〜7.7μmが13個であった。カウントされたパーティクルの総数は、182個だった。
Claims (9)
- 基板上に、レジストを塗布し、露光、現像し、レジストパターンを形成するパターニング工程と、
前記レジストパターンに加熱処理を施す前に、レジストパターンの形状を確認する検査工程と、
前記検査工程により不良と確認された半導体基板の前記レジストパターンを再露光する再露光工程と、
前記再露光後の半導体基板から前記レジストパターンを除去する除去工程と、
を有するレジスト除去方法。 - 前記再露光工程における再露光が、全面露光である請求項1に記載のレジスト除去方法。
- 前記再露光工程における再露光の単位面積当たりの総エネルギー量が、前記パターニング工程における露光の単位面積当たりの総エネルギー量以上である請求項1又は2のいずれかに記載のレジスト除去方法。
- 前記再露光工程における再露光の単位面積当たりの照度と、前記パターニング工程における露光の単位面積当たりの照度が等しい請求項1〜3のいずれか一項に記載のレジスト除去方法。
- 前記再露光工程における露光時間は、前記パターニング工程における露光時間より長い請求項4に記載のレジスト除去方法。
- 前記パターニング工程における現像条件と、前記除去工程において前記レジストパターンを除去するために行う現像条件とが、同一である請求項1〜5のいずれか一項に記載のレジスト除去方法。
- 前記レジストが、ネガ型とポジ型の挙動が切り替わるネガポジ兼用レジストである請求項1〜6のいずれか一項に記載のレジスト除去方法。
- 前記基板が、半導体基板上に金属膜が形成されたものである請求項1〜7のいずれか一項に記載のレジスト除去方法。
- 請求項1〜8のいずれか一項に記載のレジスト除去方法により不良のレジストパターンを除去し、前記不良のレジストパターンが除去された基板上に素子を形成する半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016198353A JP2018060942A (ja) | 2016-10-06 | 2016-10-06 | レジスト除去方法及び半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016198353A JP2018060942A (ja) | 2016-10-06 | 2016-10-06 | レジスト除去方法及び半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018060942A true JP2018060942A (ja) | 2018-04-12 |
Family
ID=61910050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016198353A Pending JP2018060942A (ja) | 2016-10-06 | 2016-10-06 | レジスト除去方法及び半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018060942A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06202128A (ja) * | 1992-12-28 | 1994-07-22 | Sharp Corp | 薄膜加工方法 |
JPH06317809A (ja) * | 1993-05-07 | 1994-11-15 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
JP2000235949A (ja) * | 1998-12-17 | 2000-08-29 | Tokyo Electron Ltd | 塗布現像処理装置及び塗布現像処理方法 |
JP2003507765A (ja) * | 1999-08-13 | 2003-02-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 向上したレジスト除去のためのリワークの間の露光 |
JP2003059815A (ja) * | 2001-08-21 | 2003-02-28 | Nikon Corp | 基板処理方法及び装置 |
JP2012256726A (ja) * | 2011-06-09 | 2012-12-27 | Panasonic Corp | レジスト膜のリワーク方法および半導体装置の製造方法ならびに基板処理システム |
-
2016
- 2016-10-06 JP JP2016198353A patent/JP2018060942A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06202128A (ja) * | 1992-12-28 | 1994-07-22 | Sharp Corp | 薄膜加工方法 |
JPH06317809A (ja) * | 1993-05-07 | 1994-11-15 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
JP2000235949A (ja) * | 1998-12-17 | 2000-08-29 | Tokyo Electron Ltd | 塗布現像処理装置及び塗布現像処理方法 |
JP2003507765A (ja) * | 1999-08-13 | 2003-02-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 向上したレジスト除去のためのリワークの間の露光 |
JP2003059815A (ja) * | 2001-08-21 | 2003-02-28 | Nikon Corp | 基板処理方法及び装置 |
JP2012256726A (ja) * | 2011-06-09 | 2012-12-27 | Panasonic Corp | レジスト膜のリワーク方法および半導体装置の製造方法ならびに基板処理システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9223220B2 (en) | Photo resist baking in lithography process | |
JP2005123312A (ja) | コンタクトホールの形成方法 | |
US9372406B2 (en) | Film portion at wafer edge | |
US8338086B2 (en) | Method of slimming radiation-sensitive material lines in lithographic applications | |
US8394576B2 (en) | Method for patterning a photosensitive layer | |
US20060257749A1 (en) | Method for reducing critical dimension | |
JP4413880B2 (ja) | 半導体装置の製造方法 | |
TWI600982B (zh) | 具有浮置保護劑之微影光阻 | |
US20130045591A1 (en) | Negative tone develop process with photoresist doping | |
JP2019054085A (ja) | 半導体装置の製造方法 | |
JP2018060942A (ja) | レジスト除去方法及び半導体素子の製造方法 | |
JP2013232576A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2004117728A (ja) | マスク、マスクの製造方法及び半導体装置の製造方法 | |
JP2018110214A (ja) | 最適化されたゲート酸化物厚さを有するメモリデバイスの作成 | |
JP4512979B2 (ja) | 半導体装置の製造方法 | |
US20200168457A1 (en) | Method of manufacturing semiconductor structure | |
JP2009105248A (ja) | パターン形成方法 | |
JP2010026416A (ja) | フォトマスクパターンの作成方法 | |
US8916052B2 (en) | Resist technique | |
TWI707199B (zh) | 使層圖樣化之方法 | |
US20120220129A1 (en) | Method for forming mask for forming contact holes of semiconductor device | |
JP5966808B2 (ja) | 半導体装置の製造方法 | |
US8163466B2 (en) | Method for selectively adjusting local resist pattern dimension with chemical treatment | |
KR20020066373A (ko) | 레지스트 패턴 형성 방법 및 미세 패턴 형성 방법 | |
KR100684271B1 (ko) | 금속, 반도체, 절연체 패턴의 선폭과 크기를 줄이는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200714 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210202 |