JP7410261B1 - 半導体発光素子および半導体発光素子の製造方法 - Google Patents

半導体発光素子および半導体発光素子の製造方法 Download PDF

Info

Publication number
JP7410261B1
JP7410261B1 JP2022196624A JP2022196624A JP7410261B1 JP 7410261 B1 JP7410261 B1 JP 7410261B1 JP 2022196624 A JP2022196624 A JP 2022196624A JP 2022196624 A JP2022196624 A JP 2022196624A JP 7410261 B1 JP7410261 B1 JP 7410261B1
Authority
JP
Japan
Prior art keywords
layer
contact electrode
current diffusion
thickness
slope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022196624A
Other languages
English (en)
Inventor
紀隆 丹羽
哲彦 稲津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to JP2022196624A priority Critical patent/JP7410261B1/ja
Application granted granted Critical
Publication of JP7410261B1 publication Critical patent/JP7410261B1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】半導体発光素子の信頼性を向上させる。【解決手段】半導体発光素子は、半導体層５０の上面５０ａと接触するコンタクト電極５２と、コンタクト電極５２を被覆する保護層５６，５８と、保護層５６，５８上に設けられるパッド電極６０と、を備える。コンタクト電極５２は、コンタクト電極５２の縁に向けてコンタクト電極５２の厚みｔ５が小さくなるようにコンタクト電極５２の上面５２ａが傾斜する第１傾斜部５２ｂを備える。コンタクト電極５２の縁が延びる方向およびコンタクト電極５２の厚み方向と直交する所定方向における第１傾斜部５２ｂの幅ｗ３は、コンタクト電極５２の第１傾斜部５２ｂとは異なる部分の厚みの１０倍以上である。【選択図】図２

Description

本発明は、半導体発光素子および半導体発光素子の製造方法に関する。
半導体発光素子は、基板上に積層されるｎ型半導体層、活性層およびｐ型半導体層を有し、ｎ型半導体層上にｎ側電極が設けられ、ｐ型半導体層上にｐ側電極が設けられる。半導体発光素子の表面には、ＳｉＯ２などの誘電体材料から構成される保護層が設けられる（例えば、特許文献１参照）。
特開２０１６－１７１１４１号公報
半導体発光素子の電極を被覆する誘電体保護層は、電極の縁を被覆する部分において膜厚が減少することがある。この場合、膜厚が減少する部分において誘電体保護層による被覆性が低下し、半導体発光素子の信頼性に影響が生じうる。
本発明はこうした課題に鑑みてなされたものであり、半導体発光素子の信頼性を向上させる技術を提供することを目的とする。
本発明のある態様の半導体発光素子は、ｎ型半導体層と、ｎ型半導体層の第１上面上に設けられる活性層と、活性層上に設けられるｐ型半導体層と、ｎ型半導体層の第１上面とは異なる第２上面と接触する、または、ｐ型半導体層の上面と接触するコンタクト電極と、ｎ型半導体層、活性層、ｐ型半導体層およびコンタクト電極を被覆し、誘電体材料から構成される保護層と、保護層上に設けられるパッド電極と、を備える。コンタクト電極は、コンタクト電極の縁に向けてコンタクト電極の厚みが小さくなるようにコンタクト電極の上面が傾斜する第１傾斜部を備える。コンタクト電極の縁が延びる方向およびコンタクト電極の厚み方向と直交する所定方向における第１傾斜部の幅は、コンタクト電極の第１傾斜部とは異なる部分の厚みの１０倍以上である。
本発明の別の態様は、半導体発光素子の製造方法である。この方法は、ｎ型半導体層上に活性層を形成する工程と、活性層上にｐ型半導体層を形成する工程と、ｐ型半導体層および活性層のそれぞれの一部を除去して、ｎ型半導体層の上面を露出させる工程と、ｎ型半導体層の上面と接触するｎ側コンタクト電極を形成する工程と、ｐ型半導体層の上面と接触するｐ側コンタクト電極を形成する工程と、ｎ型半導体層、活性層、ｐ型半導体層、ｎ側コンタクト電極およびｐ側コンタクト電極を被覆する誘電体材料から構成される保護層を形成する工程と、保護層を部分的に除去してｎ側開口およびｐ側開口を形成する工程と、ｎ側開口を塞ぐようにして保護層上に重なるｎ側パッド電極を形成する工程と、ｐ側開口を塞ぐようにして保護層上に重なるｐ側パッド電極を形成する工程と、を備える。ｎ側コンタクト電極を形成する工程およびｐ側コンタクト電極を形成する工程の少なくとも一方は、アンダーカット形状の第１開口を有する第１レジストを形成する工程と、第１レジストをマスクとして、第１開口内に電極層を堆積させる工程と、第１レジストを剥離して除去する工程と、を備える。第１レジストの第１開口の縁が延びる方向および第１レジストの厚み方向と直交する所定方向における第１レジストのアンダーカット形状の幅は、５μｍ以上１０μｍ以下であり、第１レジストのアンダーカット形状の高さは、１μｍ以下である。
本発明によれば、半導体発光素子の信頼性を向上できる。
第１実施形態に係る半導体発光素子の構成を概略的に示す断面図である。 第１実施形態に係るコンタクト電極および電流拡散層の傾斜構造を概略的に示す断面図である。 第１実施形態に係るコンタクト電極の形成工程を概略的に示す断面図である。 第１実施形態に係る電流拡散層の形成工程を概略的に示す断面図である。 第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 第２実施形態に係る半導体発光素子の構成を概略的に示す断面図である。 第２実施形態に係るコンタクト電極および電流拡散層の傾斜構造を概略的に示す断面図である。 第２実施形態に係る電流拡散層の形成工程を概略的に示す断面図である。
以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、説明の理解を助けるため、各図面における各構成要素の寸法比は、必ずしも実際の発光素子の寸法比と一致しない。
本実施形態に係る半導体発光素子は、中心波長λが約３６０ｎｍ以下となる「深紫外光」を発するように構成され、いわゆるＤＵＶ－ＬＥＤ（Deep UltraViolet-Light Emitting Diode）チップである。このような波長の深紫外光を出力するため、バンドギャップが約３．４ｅＶ以上となる窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料が用いられる。本実施形態では、特に、中心波長λが約２４０ｎｍ～３２０ｎｍの深紫外光を発する場合について示す。
本明細書において、「ＡｌＧａＮ系半導体材料」とは、少なくとも窒化アルミニウム（ＡｌＮ）および窒化ガリウム（ＧａＮ）を含む半導体材料のことをいい、窒化インジウム（ＩｎＮ）などの他の材料を含有する半導体材料を含むものとする。したがって、本明細書にいう「ＡｌＧａＮ系半導体材料」は、例えば、Ｉｎ１－ｘ－ｙＡｌｘＧａｙＮ（０＜ｘ＋ｙ≦１、０＜ｘ＜１、０＜ｙ＜１）の組成で表すことができ、ＡｌＧａＮまたはＩｎＡｌＧａＮを含む。本明細書の「ＡｌＧａＮ系半導体材料」は、例えば、ＡｌＮおよびＧａＮのそれぞれのモル分率が１％以上であり、好ましくは５％以上、１０％以上または２０％以上である。
また、ＡｌＮを含まない材料を区別するために「ＧａＮ系半導体材料」ということがある。「ＧａＮ系半導体材料」には、ＧａＮやＩｎＧａＮが含まれる。同様に、ＧａＮを含まない材料を区別するために「ＡｌＮ系半導体材料」ということがある。「ＡｌＮ系半導体材料」には、ＡｌＮやＩｎＡｌＮが含まれる。
（第１実施形態）
図１は、第１実施形態に係る半導体発光素子１０の構成を概略的に示す断面図である。半導体発光素子１０は、基板２０と、ベース層２２と、ｎ型半導体層２４と、活性層２６と、ｐ型半導体層２８と、ｐ側コンタクト電極３０と、ｎ側コンタクト電極３２と、ｐ側電流拡散層３４と、ｎ側電流拡散層３６と、第１保護層３８と、第２保護層４０と、ｐ側パッド電極４２と、ｎ側パッド電極４４とを備える。
図１において、矢印Ａで示される方向を「上下方向」または「厚み方向」ということがある。また、基板２０から見て、基板２０から離れる方向を上側、基板２０に向かう方向を下側ということがある。また、図１において、矢印Ｂで示される方向を「横方向」または「幅方向」ということがある。矢印Ｂで示される方向は、例えば、矢印Ａで示される厚み方向に直交する方向であって、半導体発光素子１０の各構成要素の縁が延びる方向に直交する方向である。
基板２０は、第１主面２０ａと、第１主面２０ａとは反対側の第２主面２０ｂとを有する。第１主面２０ａは、ベース層２２からｐ型半導体層２８までの各層を成長させるための結晶成長面である。基板２０は、半導体発光素子１０が発する深紫外光に対して透光性を有する材料から構成され、例えば、サファイア（Ａｌ２Ｏ３）から構成される。第１主面２０ａには、深さおよびピッチがサブミクロン（１μｍ以下）である微細な凹凸パターンが形成される。このような基板２０は、パターン化サファイア基板（ＰＳＳ；Patterned Sapphire Substrate）とも呼ばれる。第２主面２０ｂは、活性層２６が発する深紫外光を外部に取り出すための光取り出し面である。基板２０は、ＡｌＮから構成されてもよいし、ＡｌＧａＮから構成されてもよい。基板２０は、第１主面２０ａがパターン化されていない平坦面によって構成される通常の基板であってもよい。
ベース層２２は、基板２０の第１主面２０ａの上に設けられる。ベース層２２は、ｎ型半導体層２４を形成するための下地層（テンプレート層）である。ベース層２２は、例えば、アンドープのＡｌＮ層であり、具体的には高温成長させたＡｌＮ（ＨＴ－ＡｌＮ；High Temperature-AlN）層である。ベース層２２は、ＡｌＮ層上に形成されるアンドープのＡｌＧａＮ層をさらに含んでもよい。基板２０がＡｌＮ基板またはＡｌＧａＮ基板である場合、ベース層２２は、アンドープのＡｌＧａＮ層のみから構成されてもよい。つまり、ベース層２２は、アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含む。
ｎ型半導体層２４は、ベース層２２の上面２２ａに設けられる。ｎ型半導体層２４は、ｎ型のＡｌＧａＮ系半導体材料から構成され、例えば、ｎ型の不純物としてＳｉがドープされる。ｎ型半導体層２４は、活性層２６が発する深紫外光を透過するように組成比が選択され、例えば、ＡｌＮのモル分率が２５％以上、好ましくは、４０％以上または５０％以上となるように構成される。ｎ型半導体層２４は、活性層２６が発する深紫外光の波長よりも大きいバンドギャップを有し、例えば、バンドギャップが４．３ｅＶ以上となるように構成される。ｎ型半導体層２４は、ＡｌＮのモル分率が８０％以下、つまり、バンドギャップが５．５ｅＶ以下となるように構成されることが好ましく、ＡｌＮのモル分率が７０％以下（つまり、バンドギャップが５．２ｅＶ以下）となるように構成されることがより望ましい。ｎ型半導体層２４は、１μｍ以上３μｍ以下の厚さを有し、例えば、２μｍ程度の厚さを有する。
ｎ型半導体層２４は、不純物であるＳｉの濃度が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下となるように構成される。ｎ型半導体層２４は、Ｓｉ濃度が５×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下となるように構成されることが好ましく、７×１０１８／ｃｍ３以上２×１０１９／ｃｍ３以下となるように構成されることがより好ましい。ある実施例において、ｎ型半導体層２４のＳｉ濃度は、１×１０１９／ｃｍ３前後であり、具体的には８×１０１８／ｃｍ３以上１．５×１０１９／ｃｍ３以下の範囲である。
ｎ型半導体層２４は、第１上面２４ａと、第２上面２４ｂと、側面２４ｃとを有する。第１上面２４ａは、活性層２６が形成される部分であり、第２上面２４ｂは、活性層２６が形成されない部分である。側面２４ｃは、第１上面２４ａに対して第１角度θ１で傾斜している。第１角度θ１は、４０度より大きく（つまり４０度を含まない）、７０度以下である。
活性層２６は、ｎ型半導体層２４の第１上面２４ａに設けられる。活性層２６は、ＡｌＧａＮ系半導体材料から構成され、ｎ型半導体層２４とｐ型半導体層２８の間に挟まれてダブルへテロ構造を形成する。活性層２６は、波長３５５ｎｍ以下の深紫外光を出力するためにバンドギャップが３．４ｅＶ以上となるように構成され、例えば、波長３２０ｎｍ以下の深紫外光を出力できるようにＡｌＮ組成比が選択される。
活性層２６は、例えば、単層または多層の量子井戸構造を有し、アンドープのＡｌＧａＮ系半導体材料から構成される障壁層と、アンドープのＡｌＧａＮ系半導体材料から構成される井戸層とを含む。活性層２６は、例えば、ｎ型半導体層２４と接触する第１障壁層と、第１障壁層上に設けられる第１井戸層とを含む。第１井戸層とｐ型半導体層２８の間に、障壁層および井戸層の一以上のペアが追加的に設けられてもよい。障壁層および井戸層のそれぞれは、１ｎｍ以上２０ｎｍ以下の厚さを有し、例えば、２ｎｍ以上１０ｎｍ以下の厚さを有する。活性層２６は、第２角度θ２で傾斜する側面（または傾斜面）を有する。第２角度θ２は、第１角度θ１よりも小さく、４０度以下である。
活性層２６とｐ型半導体層２８の間には、電子ブロック層がさらに設けられてもよい。電子ブロック層は、アンドープのＡｌＧａＮ系半導体材料から構成され、例えば、ＡｌＮのモル分率が４０％以上、好ましくは、５０％以上となるように構成される。電子ブロック層は、ＡｌＮのモル分率が８０％以上となるように構成されてもよく、ＧａＮを含有しないＡｌＮ系半導体材料から構成されてもよい。電子ブロック層は、１ｎｍ以上１０ｎｍ以下の厚さを有し、例えば、２ｎｍ以上５ｎｍ以下の厚さを有する。電子ブロック層は、第２角度θ２で傾斜する側面（または傾斜面）を有する。
ｐ型半導体層２８は、活性層２６の上に形成される。ｐ型半導体層２８は、ｐ型のＡｌＧａＮ系半導体材料層またはｐ型のＧａＮ系半導体材料層であり、例えば、ｐ型の不純物としてマグネシウム（Ｍｇ）がドープされるＡｌＧａＮ層またはＧａＮ層である。ｐ型半導体層２８は、例えば、２０ｎｍ以上４００ｎｍ以下の厚さを有する。ｐ型半導体層２８は、第２角度θ２で傾斜する側面（または傾斜面）を有する。
ｐ型半導体層２８は、複数層によって構成されてもよい。ｐ型半導体層２８は、例えば、ｐ型クラッド層とｐ型コンタクト層を有してもよい。ｐ型クラッド層は、ｐ型コンタクト層と比較してＡｌＮ比率の高いｐ型ＡｌＧａＮ層であり、活性層２６と接触するように設けられる。ｐ型コンタクト層は、ｐ型クラッド層と比較してＡｌＮ比率の低いｐ型ＡｌＧａＮ層またはｐ型ＧａＮ層である。ｐ型コンタクト層は、ｐ型クラッド層の上に設けられ、ｐ側コンタクト電極３０と接触するように設けられる。ｐ型クラッド層は、ｐ型第１クラッド層と、ｐ側第２クラッド層とを有してもよい。
ｐ型第１クラッド層は、活性層２６が発する深紫外光を透過するように組成比が選択される。ｐ型第１クラッド層は、例えば、ＡｌＮのモル分率が２５％以上、好ましくは、４０％以上または５０％以上となるように構成される。ｐ型第１クラッド層のＡｌＮ比率は、例えば、ｎ型半導体層２４のＡｌＮ比率と同程度、または、ｎ型半導体層２４のＡｌＮ比率よりも大きい。ｐ型クラッド層のＡｌＮ比率は、７０％以上または８０％以上であってもよい。ｐ型第１クラッド層は、１０ｎｍ以上１００ｎｍ以下の厚さを有し、例えば、１５ｎｍ以上７０ｎｍ以下の厚さを有する。
ｐ型第２クラッド層は、ｐ型第１クラッド層上に設けられる。ｐ型第２クラッド層は、ＡｌＮ比率が中程度のｐ型ＡｌＧａＮ層であり、ｐ型第１クラッド層よりもＡｌＮ比率が低く、ｐ型コンタクト層よりもＡｌＮ比率が高い。ｐ型第２クラッド層は、例えば、ＡｌＮのモル分率が２５％以上、好ましくは、４０％以上または５０％以上となるように形成される。ｐ型第２クラッド層のＡｌＮ比率は、例えば、ｎ型半導体層２４のＡｌＮ比率の±１０％程度となるように形成される。ｐ型第２クラッド層は、５ｎｍ以上２５０ｎｍ以下の厚さを有し、例えば、１０ｎｍ以上１５０ｎｍ以下の厚さを有する。なお、ｐ型第２クラッド層が設けられなくてもよく、ｐ型クラッド層がｐ型第１クラッド層のみで構成されてもよい。
ｐ型コンタクト層は、相対的に低ＡｌＮ比率のｐ型ＡｌＧａＮ層またはｐ型ＧａＮ層である。ｐ型コンタクト層は、ｐ側コンタクト電極３０と良好なオーミック接触を得るためにＡｌＮ比率が２０％以下となるよう構成され、好ましくは、ＡｌＮ比率が１０％以下、５％以下または０％となるように形成される。つまり、ｐ型コンタクト層は、実質的にＡｌＮを含まないｐ型ＧａＮ系半導体材料で形成されうる。その結果、ｐ型コンタクト層は、活性層２６が発する深紫外光を吸収しうる。ｐ型コンタクト層は、活性層２６が発する深紫外光の吸収量を小さくするために薄く形成されることが好ましい。ｐ型コンタクト層は、５ｎｍ以上３０ｎｍ以下の厚さを有し、例えば、１０ｎｍ以上２０ｎｍ以下の厚さを有する。
ｐ側コンタクト電極３０は、ｐ型半導体層２８の上面２８ａに設けられる。ｐ側コンタクト電極３０は、ｐ型半導体層２８（例えば、ｐ型コンタクト層）と接触する。ｐ側コンタクト電極３０は、ｐ型半導体層２８（例えば、ｐ型コンタクト層）とオーミック接触可能な材料で構成される。ｐ側コンタクト電極３０は、例えば、ｐ型半導体層２８の上面２８ａと接触するＲｈ層を含む。ｐ側コンタクト電極３０は、例えばＲｈ層のみからなる。ｐ側コンタクト電極３０に含まれるＲｈ層の厚さは、５０ｎｍ以上２００ｎｍ以下であり、例えば７０ｎｍ以上１５０ｎｍ以下である。この場合、ｐ側コンタクト電極３０の厚みｔ１は、０．１μｍ以上０．２μｍ以下であってもよい。
ｐ側コンタクト電極３０は、第１Ｒｈ層、Ｔｉ層、第２Ｒｈ層、ＴｉＮ層を順に積層させたＲｈ／Ｔｉ／Ｒｈ／ＴｉＮの積層構造を有してもよい。ｐ側コンタクト電極３０の第１Ｒｈ層は、ｐ型半導体層２８の上面２８ａと接触する。ｐ側コンタクト電極３０の第１Ｒｈ層の厚さは、５０ｎｍ以上２００ｎｍ以下であり、例えば７０ｎｍ以上１５０ｎｍ以下である。ｐ側コンタクト電極３０のＴｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｐ側コンタクト電極３０の第２Ｒｈ層の厚さは、５ｎｍ以上１００ｎｍ以下であり、例えば、１０ｎｍ以上５０ｎｍ以下である。ｐ側コンタクト電極３０のＴｉＮ層は、導電性を有するＴｉＮから構成される。ｐ側コンタクト電極３０ＴｉＮ層の厚さは、５ｎｍ以上１００ｎｍ以下であり、例えば、１０ｎｍ以上５０ｎｍ以下である。この場合、ｐ側コンタクト電極３０の厚みｔ１は、０．１μｍ以上０．４μｍ以下であってもよい。
ｐ側コンタクト電極３０は、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウム錫酸化物（ＩＴＯ）などの透明導電性酸化物（ＴＣＯ）から構成されてもよい。ｐ側コンタクト電極３０は、Ｎｉ／Ａｕの積層構造を有してもよい。これらの場合、ｐ側コンタクト電極３０の厚みｔ１は、０．１μｍ以上０．３μｍ以下であってもよい。
ｐ側コンタクト電極３０は、第１ｐ側傾斜部３０ｂと、第１ｐ側基部３０ｃとを備える。第１ｐ側傾斜部３０ｂおよび第１ｐ側基部３０ｃは、同一の材料で構成される。ｐ側コンタクト電極３０が積層構造を有する場合、第１ｐ側傾斜部３０ｂおよび第１ｐ側基部３０ｃは、同一の積層構造を有することができる。
第１ｐ側傾斜部３０ｂは、ｐ側コンタクト電極３０の縁を形成する部分であり、ｐ側コンタクト電極３０の縁に向けて厚みｔ１が小さくなるように上面３０ａが傾斜する部分である。第１ｐ側傾斜部３０ｂの厚みは、第１ｐ側基部３０ｃの厚みｔ１の９０％以下である。第１ｐ側傾斜部３０ｂの幅は、第１ｐ側基部３０ｃの厚みｔ１の１０倍以上となるように構成される。第１ｐ側傾斜部３０ｂの幅は、例えば、５μｍ以上１０μｍ以下である。ここで、第１ｐ側傾斜部３０ｂの幅は、例えば、矢印Ｂで示される所定方向における幅であり、矢印Ａで示される厚み方向に直交し、ｐ側コンタクト電極３０の縁が延びる方向（例えば、図１の紙面を貫通する方向）に直交する方向の幅である。これにより、第１ｐ側傾斜部３０ｂは、上面３０ａの傾斜が緩やかとなるように形成される。
第１ｐ側基部３０ｃは、ｐ側コンタクト電極３０の中央部であり、厚みｔ１が実質的に一定となるように上面３０ａが平坦となる部分である。ここで、厚みｔ１が実質的に一定とは、厚みｔ１の変化が±５％以内となることをいう。第１ｐ側基部３０ｃは、第１ｐ側傾斜部３０ｂとは異なる部分である。第１ｐ側基部３０ｃの厚みｔ１は、例えば、０．１μｍ以上１μｍ以下である。
ｎ側コンタクト電極３２は、ｎ型半導体層２４の第２上面２４ｂに設けられる。ｎ側コンタクト電極３２は、例えば、第１Ｔｉ層、Ａｌ層、第２Ｔｉ層、ＴｉＮ層を順に積層させたＴｉ／Ａｌ／Ｔｉ／ＴｉＮの積層構造を有する。ｎ側コンタクト電極３２の第１Ｔｉ層は、ｎ型半導体層２４の第２上面２４ｂと接触する。ｎ側コンタクト電極３２の第１Ｔｉ層の厚さは、１ｎｍ以上１０ｎｍ以下であり、好ましくは５ｎｍ以下または２ｎｍ以下である。ｎ側コンタクト電極３２のＡｌ層は、第１Ｔｉ層上に設けられ、第１Ｔｉ層と接触する。ｎ側コンタクト電極３２のＡｌ層の厚さは、２００ｎｍ以上であり、例えば３００ｎｍ以上１０００ｎｍ以下である。ｎ側コンタクト電極３２の第２Ｔｉ層は、Ａｌ層上に設けられ、Ａｌ層と接触する。ｎ側コンタクト電極３２の第２Ｔｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｎ側コンタクト電極３２のＴｉＮ層は、第２Ｔｉ層上に設けられ、第２Ｔｉ層と接触する。ｎ側コンタクト電極３２のＴｉＮ層は、導電性を有するＴｉＮから構成される。ｎ側コンタクト電極３２のＴｉＮ層の厚さは、５ｎｍ以上１００ｎｍ以下であり、例えば、１０ｎｍ以上５０ｎｍ以下である。ｎ側コンタクト電極３２の厚みｔ２は、０．２μｍ以上１μｍ以下である。
ｎ側コンタクト電極３２は、第１内側傾斜部３２ｂと、第１ｎ側基部３２ｃと、第１外側傾斜部３２ｄとを備える。第１内側傾斜部３２ｂと、第１ｎ側基部３２ｃと、第１外側傾斜部３２ｄとは、同一の材料で構成される。ｎ側コンタクト電極３２が積層構造を有する場合、第１内側傾斜部３２ｂと、第１ｎ側基部３２ｃと、第２外側傾斜部３０ｄとは、同一の積層構造を有することができる。
第１内側傾斜部３２ｂは、ｎ側コンタクト電極３２の縁を形成する部分であり、活性層２６に近づくにつれて厚みｔ２が小さくなるように上面３２ａが傾斜する部分である。第１外側傾斜部３２ｄは、ｎ側コンタクト電極３２の縁を形成する部分であり、活性層２６から離れるにつれて厚みｔ２が小さくなるように上面３２ａが傾斜する部分である。第１内側傾斜部３２ｂおよび第１外側傾斜部３２ｄのそれぞれの厚みは、第１ｎ側基部３２ｃの厚みｔ２の９０％以下である。第１内側傾斜部３２ｂおよび第１外側傾斜部３２ｄのそれぞれの幅は、第１ｎ側基部３２ｃの厚みｔ２の１０倍以上となるように構成される。第１内側傾斜部３２ｂおよび第１外側傾斜部３２ｄのそれぞれの幅は、例えば、５μｍ以上１０μｍ以下である。ここで、第１内側傾斜部３２ｂおよび第１外側傾斜部３２ｄのそれぞれの幅は、例えば、矢印Ｂで示される所定方向における幅であり、矢印Ａで示される厚み方向に直交し、ｎ側コンタクト電極３２の縁が延びる方向（例えば、図１の紙面を貫通する方向）に直交する方向の幅である。
第１ｎ側基部３２ｃは、ｎ側コンタクト電極３２の中央部であり、厚みｔ２が実質的に一定となるように上面３２ａが平坦となる部分である。ここで、厚みｔ２が実質的に一定とは、厚みｔ２の変化が±５％以内となることをいう。第１ｎ側基部３２ｃは、第１内側傾斜部３２ｂおよび第１外側傾斜部３２ｄとは異なる部分である。第１ｎ側基部３２ｃの厚みｔ２は、例えば、０．１μｍ以上１μｍ以下であり、好ましくは０．２μｍ以上であり、より好ましくは０．５μｍ以上である。
ｐ側電流拡散層３４は、ｐ側コンタクト電極３０の全体を被覆するように設けられる。ｐ側電流拡散層３４は、第１ＴｉＮ層、金属層および第２ＴｉＮ層を順に積層させた構造を有する。ｐ側電流拡散層３４は、第１ＴｉＮ層の下に設けられる追加の金属層をさらに有してもよい。ｐ側電流拡散層３４は、例えば、Ｔｉ層、第１ＴｉＮ層、Ｔｉ層、Ｒｈ層、第２ＴｉＮ層を順に積層させたＴｉ／ＴｉＮ／Ｔｉ／Ｒｈ／ＴｉＮの積層構造を有する。ｐ側電流拡散層３４は、第２ＴｉＮ層の上に設けられる追加の金属層をさらに有してもよい。ｐ側電流拡散層３４は、Ｔｉ／ＴｉＮ／Ｔｉ／Ｒｈ／ＴｉＮ／Ｔｉ／Ａｕの積層構造を有してもよい。
ｐ側電流拡散層３４の第１ＴｉＮ層および第２ＴｉＮ層は、導電性を有するＴｉＮから構成される。ｐ側電流拡散層３４の第１ＴｉＮ層および第２ＴｉＮ層のそれぞれ厚さは、１０ｎｍ以上２００ｎｍ以下であり、例えば、５０ｎｍ以上１５０ｎｍ以下である。ｐ側電流拡散層３４の第１ＴｉＮ層および第２ＴｉＮ層の間に設けられるＴｉ層およびＲｈ層のそれぞれの厚さは、１０ｎｍ以上２００ｎｍ以下であり、例えば、２０ｎｍ以上１５０ｎｍ以下である。ｐ側電流拡散層３４は、第１ＴｉＮ層と第２ＴｉＮ層の間において、交互に積層される複数のＴｉ層および複数のＲｈ層を有してもよい。ｐ側電流拡散層３４の第１ＴｉＮ層の下に設けられるＴｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｐ側電流拡散層３４の第２ＴｉＮ層の上に設けられるＴｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｐ側電流拡散層３４のＡｕ層の厚さは、１００ｎｍ以上５００ｎｍ以下であり、例えば、１５０ｎｍ以上３００ｎｍ以下である。ｐ側電流拡散層３４の厚みｔ３は、例えば、０．２μｍ以上１μｍ以下である。
ｐ側電流拡散層３４は、第２ｐ側傾斜部３４ｂと、第２ｐ側基部３４ｃとを備える。第２ｐ側傾斜部３４ｂおよび第２ｐ側基部３４ｃは、同一の材料で構成される。ｐ側電流拡散層３４が積層構造を有する場合、第２ｐ側傾斜部３４ｂおよび第２ｐ側基部３４ｃは、同一の積層構造を有することができる。
第２ｐ側傾斜部３４ｂは、ｐ側電流拡散層３４の縁を形成する部分であり、ｐ側電流拡散層３４の縁に向けて上面３４ａの高さｈ１が小さくなるように上面３４ａが傾斜する部分である。ここで、ｐ側電流拡散層３４の上面３４ａの高さｈ１とは、例えば、ｐ型半導体層２８の上面２８ａからの厚み方向の距離であり、ｐ側コンタクト電極３０の厚みｔ１とｐ側電流拡散層３４の厚みｔ３の合計に相当する。第２ｐ側傾斜部３４ｂの上面３４ａの高さは、第２ｐ側基部３４ｃの上面３４ａの高さｈ１の９０％以下である。第２ｐ側傾斜部３４ｂの幅は、第２ｐ側基部３４ｃの上面３４ａの高さｈ１の１０倍以上となるように構成される。第２ｐ側傾斜部３４ｂの幅は、例えば、５μｍ以上２０μｍ以下である。ここで、第２ｐ側傾斜部３４ｂの幅は、例えば、矢印Ｂで示される所定方向における幅であり、矢印Ａで示される厚み方向に直交し、ｐ側電流拡散層３４の縁が延びる方向（図１の紙面を貫通する方向）に直交する方向の幅である。これにより、第２ｐ側傾斜部３４ｂは、上面３４ａの傾斜が緩やかとなるように形成される。第２ｐ側傾斜部３４ｂは、第１ｐ側傾斜部３０ｂと重なる重畳部分と、第１ｐ側傾斜部３０ｂと重ならない非重畳部分とを含む。第２ｐ側傾斜部３４ｂの非重畳部分は、ｐ型半導体層２８の上面２８ａと接する。
第２ｐ側基部３４ｃは、ｐ側電流拡散層３４の中央部であり、ｐ側電流拡散層３４の上面３４ａの高さｈ１が実質的に一定となるように上面３４ａが平坦となる部分である。ｐ側電流拡散層３４の上面３４ａの高さｈ１が実質的に一定とは、高さｈ１の変化が±５％以内となることをいう。第２ｐ側基部３４ｃは、第２ｐ側傾斜部３４ｂとは異なる部分である。第２ｐ側基部３４ｃの厚みｔ３は、例えば、０．１μｍ以上１μｍ以下である。第２ｐ側基部３４ｃの上面３４ａの高さｈ１は、例えば、０．２μｍ以上２μｍ以下である。第２ｐ側基部３４ｃは、第１ｐ側基部３０ｃと重なる。第２ｐ側基部３４ｃは、第１ｐ側傾斜部３０ｂと重ならない。
ｎ側電流拡散層３６は、ｎ側コンタクト電極３２の全体を被覆するように設けられる。ｎ側電流拡散層３６は、ｐ側電流拡散層３４と同様、第１ＴｉＮ層、金属層および第２ＴｉＮ層を順に積層させた構造を有する。ｎ側電流拡散層３６は、第１ＴｉＮ層の下に設けられる追加の金属層をさらに有してもよい。ｎ側電流拡散層３６は、例えば、Ｔｉ層、第１ＴｉＮ層、Ｔｉ層、Ｒｈ層、第２ＴｉＮ層を順に積層させたＴｉ／ＴｉＮ／Ｔｉ／Ｒｈ／ＴｉＮの積層構造を有する。ｎ側電流拡散層３６は、第２ＴｉＮ層の上に設けられる追加の金属層をさらに有してもよい。ｎ側電流拡散層３６は、Ｔｉ／ＴｉＮ／Ｔｉ／Ｒｈ／ＴｉＮ／Ｔｉ／Ａｕの積層構造を有してもよい。
ｎ側電流拡散層３６の第１ＴｉＮ層および第２ＴｉＮ層は、導電性を有するＴｉＮから構成される。ｎ側電流拡散層３６の第１ＴｉＮ層および第２ＴｉＮ層のそれぞれ厚さは、１０ｎｍ以上２００ｎｍ以下であり、例えば、５０ｎｍ以上１５０ｎｍ以下である。ｎ側電流拡散層３６の第１ＴｉＮ層および第２ＴｉＮ層の間に設けられるＴｉ層およびＲｈ層のそれぞれの厚さは、１０ｎｍ以上２００ｎｍ以下であり、例えば、２０ｎｍ以上１５０ｎｍ以下である。ｎ側電流拡散層３６は、第１ＴｉＮ層と第２ＴｉＮ層の間において、交互に積層される複数のＴｉ層および複数のＲｈ層を有してもよい。ｎ側電流拡散層３６の第１ＴｉＮ層の下に設けられるＴｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｎ側電流拡散層３６の第２ＴｉＮ層の上に設けられるＴｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｎ側電流拡散層３６のＡｕ層の厚さは、１００ｎｍ以上５００ｎｍ以下であり、例えば、１５０ｎｍ以上３００ｎｍ以下である。ｎ側電流拡散層３６の厚みｔ３は、例えば、０．２μｍ以上１μｍ以下である。
ｎ側電流拡散層３６は、第２内側傾斜部３６ｂと、第２ｎ側基部３６ｃと、第２外側傾斜部３６ｄとを備える。第２内側傾斜部３６ｂと、第２ｎ側基部３６ｃと、第２外側傾斜部３６ｄとは、同一の材料で構成される。ｎ側電流拡散層３６が積層構造を有する場合、第２内側傾斜部３６ｂと、第２ｎ側基部３６ｃと、第２外側傾斜部３６ｄとは、同一の積層構造を有することができる。
第２内側傾斜部３６ｂは、ｎ側電流拡散層３６の縁を形成する部分であり、活性層２６に近づくにつれて上面３６ａの高さｈ２が小さくなるように上面３６ａが傾斜する部分である。第２外側傾斜部３６ｄは、ｎ側電流拡散層３６の縁を形成する部分であり、活性層２６から離れるにつれて上面３６ａの高さｈ２が小さくなるように上面３６ａが傾斜する部分である。第２内側傾斜部３６ｂおよび第２外側傾斜部３６ｄのそれぞれの幅は、第２ｎ側基部３６ｃの高さｈ２の１０倍以上となるように構成される。ここで、ｎ側電流拡散層３６の上面３６ａの高さｈ２とは、ｎ型半導体層２４の第２上面２４ｂからの厚み方向の距離であり、ｎ側コンタクト電極３２の厚みｔ２とｎ側電流拡散層３６の厚みｔ４の合計に相当する。第２内側傾斜部３６ｂおよび第２外側傾斜部３６ｄのそれぞれの上面３６ａの高さは、第２ｎ側基部３６ｃの上面３６ａの高さｈ２の９０％以下である。第２内側傾斜部３６ｂおよび第２外側傾斜部３６ｄのそれぞれの幅は、例えば、５μｍ以上２０μｍ以下である。ここで、第２内側傾斜部３６ｂおよび第２外側傾斜部３６ｄのそれぞれの幅は、例えば、矢印Ｂで示される方向における幅であり、矢印Ａで示される厚み方向に直交し、ｎ側電流拡散層３６の縁が延びる方向（例えば、図１の紙面を貫通する方向）に直交する方向の幅である。これにより、第２内側傾斜部３６ｂおよび第２外側傾斜部３６ｄは、上面３６ａの傾斜が緩やかとなるように形成される。第２内側傾斜部３６ｂおよび第２外側傾斜部３６ｄのそれぞれは、第１内側傾斜部３２ｂまたは第１外側傾斜部３２ｄと重なる重畳部分と、第１内側傾斜部３２ｂまたは第１外側傾斜部３２ｄと重ならない非重畳部分とを含む。第２内側傾斜部３６ｂおよび第２外側傾斜部３６ｄのそれぞれの非重畳部分は、ｎ型半導体層２４の第２上面２４ｂと接する。
第２ｎ側基部３６ｃは、ｎ側電流拡散層３６の中央部であり、ｎ側電流拡散層３６の上面３６ａの高さｈ２が実質的に一定となるように上面３６ａが平坦となる部分である。ｎ側電流拡散層３６の上面３６ａの高さｈ２が実質的に一定とは、高さｈ２の変化が±５％以内となることをいう。第２ｎ側基部３６ｃは、第２内側傾斜部３６ｂおよび第２外側傾斜部３６ｄとは異なる部分である。第２ｎ側基部３６ｃの上面３６ａの高さｈ２は、例えば、０．２μｍ以上２μｍ以下である。第２ｎ側基部３６ｃの厚みｔ４は、例えば、０．１μｍ以上１μｍ以下である。第２ｎ側基部３６ｃは、第１ｎ側基部３２ｃと重なる。第２ｎ側基部３６ｃは、第１内側傾斜部３２ｂおよび第１外側傾斜部３２ｄと重ならない。
第１保護層３８は、素子上部の全体を被覆するように設けられる。第１保護層３８は、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８、ｐ側コンタクト電極３０、ｎ側コンタクト電極３２、ｐ側電流拡散層３４およびｎ側電流拡散層３６を被覆する。第１保護層３８は、ｐ側電流拡散層３４の上に設けられる第１ｐ側パッド開口３８ｐと、ｎ側電流拡散層３６の上に設けられる第１ｎ側パッド開口３８ｎとを有する。第１保護層３８は、第１ｐ側パッド開口３８ｐと異なる箇所においてｐ側電流拡散層３４を被覆し、第１ｎ側パッド開口３８ｎとは異なる箇所においてｎ側電流拡散層３６を被覆する。第１保護層３８は、ｎ型半導体層２４の外周においてベース層２２と接触する。第１保護層３８は、ベース層２２の上面２２ａに接触し、ｎ型半導体層２４の第２上面２４ｂおよび側面２４ｃに接触し、活性層２６の側面に接触し、ｐ型半導体層２８の上面２８ａおよび側面に接触し、ｐ側電流拡散層３４に接触し、ｎ側電流拡散層３６に接触する。
第１ｐ側パッド開口３８ｐは、ｐ側電流拡散層３４の第２ｐ側基部３４ｃと重なる位置に設けられる。第１ｐ側パッド開口３８ｐは、例えば、ｐ側電流拡散層３４の第２ｐ側傾斜部３４ｂとは重ならない位置に設けられる。第１ｎ側パッド開口３８ｎは、ｎ側電流拡散層３６の第２ｎ側基部３６ｃと重なる位置に設けられる。第１ｎ側パッド開口３８ｎは、例えば、ｎ側電流拡散層３６の第２内側傾斜部３６ｂおよび第２外側傾斜部３６ｄと重ならない位置に設けられる。
第１保護層３８は、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）などの酸化物誘電体材料から構成される。第１保護層３８は、好ましくはＳｉＯ２から構成される。第１保護層３８の厚さは、３００ｎｍ以上１５００ｎｍ以下であり、例えば６００ｎｍ以上１０００ｎｍ以下である。
第２保護層４０は、素子上部の全体を被覆するように設けられ、第１保護層３８の表面全体を被覆するように設けられる。第２保護層４０は、ｐ側電流拡散層３４の上に設けられる第２ｐ側パッド開口４０ｐと、ｎ側電流拡散層３６の上に設けられる第２ｎ側パッド開口４０ｎとを有する。第２保護層４０は、第２ｐ側パッド開口４０ｐおよび第２ｎ側パッド開口４０ｎとは異なる箇所において第１保護層３８を被覆する。第２保護層４０は、第１ｐ側パッド開口３８ｐおよび第１ｎ側パッド開口３８ｎのそれぞれの内側にも設けられる。第２保護層４０は、第１ｐ側パッド開口３８ｐを規定する第１保護層３８の内周面３８ａを被覆し、第１ｎ側パッド開口３８ｎを規定する第１保護層３８の内周面３８ｂを被覆する。第２保護層４０は、第１保護層３８の外周においてベース層２２と接触する。第２保護層４０は、ベース層２２の上面２２ａに接触し、第１保護層３８の内周面３８ａ，３８ｂに接触し、ｐ側電流拡散層３４に接触し、ｎ側電流拡散層３６に接触する。
第２ｐ側パッド開口４０ｐは、ｐ側電流拡散層３４の第２ｐ側基部３４ｃと重なる位置に設けられる。第２ｐ側パッド開口４０ｐは、例えば、ｐ側電流拡散層３４の第２ｐ側傾斜部３４ｂとは重ならない位置に設けられる。第２ｎ側パッド開口４０ｎは、ｎ側電流拡散層３６の第２ｎ側基部３６ｃと重なる位置に設けられる。第１ｎ側パッド開口３８ｎは、例えば、ｎ側電流拡散層３６の第２内側傾斜部３６ｂおよび第２外側傾斜部３６ｄとは重ならない位置に設けられる。
第２保護層４０は、耐湿性に優れた誘電体材料である窒化シリコン（ＳｉＮｘ）から構成される。第２保護層４０の厚さは、５０ｎｍ以上５００ｎｍ以下であり、例えば１００ｎｍ以上４００ｎｍ以下である。
ｐ側パッド電極４２およびｎ側パッド電極４４は、半導体発光素子１０をサブマウント基板などに実装する際に接合される部分である。ｐ側パッド電極４２およびｎ側パッド電極４４は、例えば、Ｎｉ／Ａｕ、Ｔｉ／ＡｕまたはＴｉ／Ｐｔ／Ａｕの積層構造を含む。ｐ側パッド電極４２およびｎ側パッド電極４４のそれぞれの厚さは、１００ｎｍ以上であり、例えば２００ｎｍ以上１０００ｎｍ以下である。
ｐ側パッド電極４２は、ｐ側電流拡散層３４の上に設けられ、第２ｐ側パッド開口４０ｐにおいてｐ側電流拡散層３４と接触する。ｐ側パッド電極４２は、ｐ側電流拡散層３４を介してｐ側コンタクト電極３０と電気的に接続される。ｐ側パッド電極４２は、第２ｐ側パッド開口４０ｐを塞ぐように設けられ、第２ｐ側パッド開口４０ｐの外側において第２保護層４０の上に重なる。ｐ側パッド電極４２は、第１ｐ側パッド開口３８ｐの外側において第１保護層３８の上に重なってもよい。ｐ側パッド電極４２は、ｐ側電流拡散層３４の第２ｐ側基部３４ｃと接触する。ｐ側パッド電極４２は、ｐ側電流拡散層３４の第２ｐ側傾斜部３４ｂと接触しない。ｐ側パッド電極４２は、ｐ側電流拡散層３４の第２ｐ側傾斜部３４ｂの上に重なってもよい。
ｎ側パッド電極４４は、ｎ側電流拡散層３６の上に設けられ、第２ｎ側パッド開口４０ｎにおいてｎ側電流拡散層３６と接触する。ｎ側パッド電極４４は、ｎ側電流拡散層３６を介してｎ側コンタクト電極３２と電気的に接続される。ｎ側パッド電極４４は、第２ｎ側パッド開口４０ｎを塞ぐように設けられ、第２ｎ側パッド開口４０ｎの外側において第２保護層４０の上に重なる。ｎ側パッド電極４４は、第１ｎ側パッド開口３８ｎの外側において第１保護層３８の上に重なってもよい。ｎ側パッド電極４４は、ｎ側電流拡散層３６の第２ｎ側基部３６ｃと接触する。ｎ側パッド電極４４は、ｎ側電流拡散層３６の第２内側傾斜部３６ｂおよび第２外側傾斜部３６ｄと接触しない。ｎ側パッド電極４４は、ｎ側電流拡散層３６の第２内側傾斜部３６ｂおよび第２外側傾斜部３６ｄの上に重なってもよい。
図２は、第１実施形態に係るコンタクト電極５２および電流拡散層５４の傾斜構造を概略的に示す断面図である。図２は、半導体層５０の上にコンタクト電極５２、電流拡散層５４、第１保護層５６、第２保護層５８およびパッド電極６０が積層された構造を示す。
半導体層５０は、上述のｎ型半導体層２４またはｐ型半導体層２８に対応する。第１保護層５６および第２保護層５８は、上述の第１保護層３８および第２保護層４０にそれぞれ対応する。半導体層５０がｐ型半導体層２８である場合、コンタクト電極５２はｐ側コンタクト電極３０であり、電流拡散層５４はｐ側電流拡散層３４であり、パッド電極６０はｐ側パッド電極４２である。半導体層５０がｎ型半導体層２４である場合、コンタクト電極５２はｎ側コンタクト電極３２であり、電流拡散層５４はｎ側電流拡散層３６であり、パッド電極６０はｎ側パッド電極４４である。
コンタクト電極５２は、第１傾斜部５２ｂと、第１基部５２ｃとを備える。第１傾斜部５２ｂは、上述の第１ｐ側傾斜部３０ｂ、第１内側傾斜部３２ｂまたは第１外側傾斜部３２ｄに対応する。第１傾斜部５２ｂは、コンタクト電極５２の縁に向けて厚みｔ５が小さくなる部分である。第１傾斜部５２ｂは、例えば、第１傾斜部５２ｂの厚みが第１基部５２ｃの厚みｔ５の９０％以下となる部分である。矢印Ｂで示される所定方向における第１傾斜部５２ｂの幅ｗ１は、第１基部５２ｃの厚みｔ５の１０倍以上である。矢印Ｂで示される所定方向における第１傾斜部５２ｂの幅ｗ１は、例えば、５μｍ以上１０μｍ以下である。第１基部５２ｃは、上述の第１ｐ側基部３０ｃまたは第１ｎ側基部３２ｃに対応する。第１基部５２ｃは、コンタクト電極５２の厚みｔ５が実質的に一定となるように上面５２ａが平坦となる部分である。第１基部５２ｃの厚みｔ５は、例えば、０．１μｍ以上１μｍ以下である。
電流拡散層５４は、第２傾斜部５４ｂと、第２基部５４ｃとを備える。第２傾斜部５４ｂは、上述の第２ｐ側傾斜部３４ｂ、第２内側傾斜部３６ｂまたは第２外側傾斜部３６ｄに対応する。第２傾斜部５４ｂは、電流拡散層５４の縁に向けて上面５４ａの高さｈ３が小さくなる部分である。第２傾斜部５４ｂは、例えば、第２傾斜部５４ｂの上面５４ａの高さが第２基部５４ｃの上面５４ａの高さｈ３の９０％以下となる部分である。矢印Ｂで示される所定方向における第２傾斜部５４ｂの幅ｗ２は、第２基部５４ｃの上面５４ａの高さｈ３の１０倍以上である。第２基部５４ｃの上面５４ａの高さｈ３は、半導体層５０の上面５０ａからの高さであり、第１基部５２ｃの厚みｔ５と第２基部５４ｃの厚みｔ６の合計に相当する。矢印Ｂで示される所定方向における第２傾斜部５４ｂの幅ｗ２は、例えば、５μｍ以上２０μｍ以下である。第２基部５４ｃは、上述の第２ｐ側基部３４ｃまたは第２ｎ側基部３６ｃに対応する。第２基部５４ｃは、電流拡散層５４の上面５４ａの高さｈ３が実質的に一定となるように上面５４ａが平坦となる部分である。第２基部５４ｃの上面５４ａの高さｈ３は、例えば、０．２μｍ以上２μｍ以下である。第２基部５４ｃの厚みｔ６は、例えば、０．１μｍ以上１μｍ以下である。
第２傾斜部５４ｂは、非重畳部分５４ｅと、重畳部分５４ｆとを含む。非重畳部分５４ｅは、第２傾斜部５４ｂのうち第１傾斜部５２ｂと重ならない部分である。図２の例において、非重畳部分５４ｅは、コンタクト電極５２と重ならない部分であり、コンタクト電極５２の縁よりも外側に設けられる。非重畳部分５４ｅの厚みｔ６、電流拡散層５４の縁に向けて小さくなるように構成される。重畳部分５４ｆは、第２傾斜部５４ｂのうち第１傾斜部５２ｂの上に重なる部分である。図２の例において、重畳部分５４ｆは、コンタクト電極５２と重なる部分であり、コンタクト電極５２の縁よりも内側に設けられる。重畳部分５４ｆは、電流拡散層５４の厚みｔ６が変化する第１重畳部分５４ｇと、電流拡散層５４の厚みｔ６が実質的に一定となる第２重畳部分５４ｈとを含む。第１重畳部分５４ｇの厚みｔ６は、電流拡散層５４の縁に向けて、つまり、第２重畳部分５４ｈから非重畳部分５４ｅに向けて、小さくなるように構成される。
矢印Ｂで示される所定方向における非重畳部分５４ｅの幅ｗ３は、第１傾斜部５２ｂの幅ｗ１の半分以上であり、好ましくは６０％以上である。非重畳部分５４ｅの幅ｗ３は、例えば、２μｍ以上１０μｍ以下である。矢印Ｂで示される所定方向における第１重畳部分５４ｇの幅ｗ４は、第１傾斜部５２ｂの幅ｗ１の半分未満であり、好ましくは４０％以下である。第１重畳部分５４ｇの幅ｗ４は、例えば、１μｍ以上５μｍ以下である。矢印Ｂで示される所定方向における第２重畳部分５４ｈの幅ｗ３は、第１傾斜部５２ｂの幅ｗ１の半分以上であり、好ましくは６０％以上である。第２重畳部分５４ｈの幅ｗ３は、例えば、２μｍ以上１０μｍ以下である。
第１保護層５６は、第２基部５４ｃと重なる位置に設けられる第１パッド開口５６ｃを有する。第１パッド開口５６ｃは、上述の第１ｎ側パッド開口３８ｎまたは第１ｐ側パッド開口３８ｐに対応する。第２保護層５８は、第２基部５４ｃと重なる位置に設けられる第２パッド開口５８ｃを有する。第２パッド開口５８ｃは、上述の第２ｎ側パッド開口４０ｎまたは第２ｐ側パッド開口４０ｐに対応する。第２保護層５８は、第１パッド開口５６ｃを規定する第１保護層５６の内周面５６ａを被覆する。パッド電極６０は、第１パッド開口５６ｃおよび第２パッド開口５８ｃにおいて電流拡散層５４の上面５４ａと接触する。
図２の構成において、電流拡散層５４の上面５４ａの傾斜は、第１重畳部分５４ｇの位置で大きくなりやすい。なぜなら、第１重畳部分５４ｇの上面５４ａの傾斜は、厚みｔ５が変化する第１傾斜部５２ｂによる傾斜の寄与と、厚みｔ６が変化する第１重畳部分５４ｇによる傾斜の寄与との合計に相当するためである。図２の構成において、第１重畳部分５４ｇの幅ｗ４を相対的に小さくすることにより、上面５４ａの傾斜が大きくなりやすい第１重畳部分５４ｇの幅ｗ４を相対的に小さくできる。その結果、電流拡散層５４の上面５４ａの上に積層される第１保護層５６、第２保護層５８およびパッド電極６０の傾斜を小さくすることができ、第１保護層５６、第２保護層５８およびパッド電極６０の厚みを均一化することができる。これにより、第１保護層５６および第２保護層５８の厚みが局所的に小さくなることで被覆性が低下することを防止できる。また、パッド電極６０の厚みが局所的に小さくなることで導電性が低下することを防止できる。その結果、半導体発光素子１０の信頼性を向上できる。
また、第１傾斜部５２ｂの幅ｗ１を第１基部５２ｃの厚みｔ５の１０倍以上とすることにより、第１傾斜部５２ｂの上面５２ａの傾斜を小さくできる。同様に、第２傾斜部５４ｂの幅ｗ２を第２基部５４ｃの上面５４ａの高さｈ３の１０倍以上とすることにより、第２傾斜部５４ｂの上面５４ａの傾斜を小さくできる。その結果、電流拡散層５４の上面５４ａの上に積層される第１保護層５６、第２保護層５８およびパッド電極６０の傾斜を小さくすることができ、第１保護層５６、第２保護層５８およびパッド電極６０の厚みを均一化することができる。これにより、第１保護層５６および第２保護層５８の厚みが局所的に小さくなることで被覆性が低下することを防止できる。また、パッド電極６０の厚みが局所的に小さくなることで導電性が低下することを防止できる。その結果、半導体発光素子１０の信頼性を向上できる。
図３は、第１実施形態に係るコンタクト電極５２の形成工程を概略的に示す断面図である。まず、半導体層５０の上面５０ａに第１レジスト６２を形成する。第１レジスト６２は、リソグラフィ技術を用いて形成できる。第１レジスト６２は、コンタクト電極５２の形成領域に位置する第１開口６２ａを有し、第１開口６２ａを除く領域に形成される。第１レジスト６２の第１開口６２ａは、いわゆるアンダーカット形状を有する。第１レジスト６２は、第１開口６２ａに向けて突出する庇部６２ｂを有する。半導体層５０の上面５０ａと庇部６２ｂの間には、アンダーカット形状の隙間６２ｃが設けられる。アンダーカット形状の隙間６２ｃの高さｈ６は、０．１μｍ以上１μｍ以下である。矢印Ｂで示される所定方向におけるアンダーカット形状の隙間６２ｃの幅ｗ６は、５μｍ以上１０μｍ以下である。
次に、第１レジスト６２の上から電極層６４を堆積させ、第１開口６２ａ内にコンタクト電極５２を形成する。電極層６４は、例えば、スパッタリング法を用いて堆積させることができる。スパッタリング法を用いることにより、半導体層５０の上面５０ａに対して（例えば±１０度以上の)角度分布を有するスパッタリング粒子を入射させることができる。その結果、アンダーカット形状の隙間６２ｃの奥側にスパッタリング粒子を効果的に到達させることができ、コンタクト電極５２の第１傾斜部５２ｂの幅ｗ１を大きくすることができる。コンタクト電極５２の第１傾斜部５２ｂは、第１レジスト６２（庇部６２ｂ）と重なる領域Ｃ１および第１レジスト６２とは重ならない領域Ｃ２にわたって形成される。コンタクト電極５２の形成後、第１レジスト６２は、除去される。
図４は、第１実施形態に係る電流拡散層５４の形成工程を概略的に示す断面図である。まず、半導体層５０の上面５０ａに第２レジスト６６を形成する。第２レジスト６６は、リソグラフィ技術を用いて形成できる。第２レジスト６６は、電流拡散層５４の形成領域に位置する第２開口６６ａを有し、第２開口６６ａを除く領域に形成される。第２レジスト６６の第２開口６６ａは、いわゆるアンダーカット形状を有する。第２レジスト６６は、第２開口６６ａに向けて突出する庇部６６ｂを有する。半導体層５０の上面５０ａと庇部６６ｂの間には、アンダーカット形状の隙間６６ｃが設けられる。アンダーカット形状の隙間６６ｃの高さｈ７は、０．１μｍ以上１μｍ以下である。矢印Ｂで示される所定方向におけるアンダーカット形状の隙間６６ｃの幅ｗ７は、５μｍ以上１０μｍ以下である。第２レジスト６６は、例えば、コンタクト電極５２と重ならない位置に形成される。
次に、第２レジスト６６の上から積層構造６８を堆積させ、第２開口６６ａ内に電流拡散層５４を形成する。積層構造６８は、例えば、Ｔｉ／ＴｉＮ／Ｔｉ／Ｒｈ／ＴｉＮを順に積層させた構造を有する。積層構造６８は、例えば、スパッタリング法を用いて堆積させることができる。スパッタリング法を用いることにより、半導体層５０の上面５０ａに対して（例えば±１０度以上の）角度分布を有するスパッタリング粒子を入射させることができる。その結果、アンダーカット形状の隙間６６ｃの奥側にスパッタリング粒子を効果的に到達させることができ、電流拡散層５４の第２傾斜部５４ｂの幅ｗ２を大きくすることができる。電流拡散層５４の第２傾斜部５４ｂは、第２レジスト６６（庇部６６ｂ）と重なる領域Ｃ３および第２レジスト６６とは重ならない領域Ｃ４にわたって形成される。第２傾斜部５４ｂの非重畳部分５４ｅは、例えば、第２レジスト６６（庇部６６ｂ）と重なる領域Ｃ３に形成される。第２傾斜部５４ｂの第１重畳部分５４ｇおよび第２重畳部分５４ｈは、例えば、第２レジスト６６と重ならない領域Ｃ４に形成される。電流拡散層５４の形成後、第２レジスト６６は、除去される。
つづいて、第１実施形態に係る半導体発光素子１０の製造方法について説明する。図５～図１３は、第１実施形態に係る半導体発光素子１０の製造工程を概略的に示す。まず、図５において、基板２０の第１主面２０ａの上にベース層２２、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８を順に形成する。
基板２０は、例えばパターン化サファイア基板である。ベース層２２は、例えばＨＴ－ＡｌＮ層と、アンドープのＡｌＧａＮ層とを含む。ｎ型半導体層２４、活性層２６およびｐ型半導体層２８は、ＡｌＧａＮ系半導体材料、ＡｌＮ系半導体材料またはＧａＮ系半導体材料から構成される半導体層であり、有機金属化学気相成長（ＭＯＶＰＥ；Metal Organic Vapor Phase Epitaxy）法や、分子線エピタキシ（ＭＢＥ；Molecular Beam Epitaxy）法などの周知のエピタキシャル成長法を用いて形成できる。
つづいて、図５に示すように、例えば公知のリソグラフィ技術を用いて、ｐ型半導体層２８の上面２８ａにマスク７０を形成する。マスク７０を形成した状態において、マスク７０と重ならない領域にあるｐ型半導体層２８および活性層２６をドライエッチングなどにより除去し、ｎ型半導体層２４の第２上面２４ｂを露出させる。このエッチング工程により、ｎ型半導体層２４の第２上面２４ｂが形成される。その後、マスク７０が除去される。
次に、図６に示すように、ｐ型半導体層２８の上面２８ａに位置する第１ｐ側開口７２ａを有する第１ｐ側レジスト７２を形成する。第１ｐ側レジスト７２は、第１ｐ側開口７２ａとは異なる領域に形成される。第１ｐ側レジスト７２は、図３の第１レジスト６２と同様に形成できる。第１ｐ側レジスト７２は、第１ｐ側開口７２ａに向けて突出する庇部７２ｂを有し、ｐ型半導体層２８の上面２８ａと庇部７２ｂの間にアンダーカット形状の隙間７２ｃが設けられる。つづいて、第１ｐ側レジスト７２の上から電極層を堆積させることにより、第１ｐ側開口７２ａ内のｐ型半導体層２８の上面２８ａにｐ側コンタクト電極３０を形成する。ｐ側コンタクト電極３０を形成するための電極層は、スパッタリング法を用いて形成できる。アンダーカット形状の第１ｐ側開口７２ａを有する第１ｐ側レジスト７２を用いることにより、第１ｐ側傾斜部３０ｂを備えるｐ側コンタクト電極３０を形成できる。ｐ側コンタクト電極３０の形成後、第１ｐ側レジスト７２が除去される。
次に、図７に示すように、ｎ型半導体層２４の第２上面２４ｂに位置する第１ｎ側開口７４ａを有する第１ｎ側レジスト７４を形成する。第１ｎ側レジスト７４は、第１ｎ側開口７４ａとは異なる領域に形成される。第１ｎ側レジスト７４は、図３の第１レジスト６２と同様に形成できる。第１ｎ側レジスト７４は、第１ｎ側開口７４ａに向けて突出する庇部７４ｂを有し、ｎ型半導体層２４の第２上面２４ｂと庇部７４ｂの間にアンダーカット形状の隙間７４ｃが設けられる。つづいて、第１ｎ側レジスト７４の上から電極層を堆積させることにより、第１ｎ側開口７４ａ内のｎ型半導体層２４の第２上面２４ｂにｎ側コンタクト電極３２が形成される。ｎ側コンタクト電極３２を形成するための電極層は、スパッタリング法を用いて形成できる。アンダーカット形状の第１ｎ側開口７４ａを有する第１ｎ側レジスト７４を用いることにより、第１内側傾斜部３２ｂおよび第１外側傾斜部３２ｄを備えるｎ側コンタクト電極３２を形成できる。ｎ側コンタクト電極３２の形成後、第１ｎ側レジスト７４が除去される。
なお、図６および図７の工程は、順序を入れ替えてもよい。つまり、図７に示されるｎ側コンタクト電極３２の形成工程の後に、図６に示されるｐ側コンタクト電極３０の形成工程を実行してもよい。
次に、図８に示すように、ｐ型半導体層２８の上面２８ａに位置する第２ｐ側開口７６ｐを有し、ｎ型半導体層２４の第２上面２４ｂに位置する第２ｎ側開口７６ｎを有する第２レジスト７６を形成する。第２レジスト７６は、第２ｐ側開口７６ｐおよび第２ｎ側開口７６ｎとは異なる領域に形成される。第２レジスト７６は、図４の第２レジスト６６と同様に形成される。第２レジスト７６は、第２ｐ側開口７６ｐまたは第２ｎ側開口７６ｎに向けて突出する庇部７６ｂを有する。ｐ型半導体層２８の上面２８ａと庇部７４ｂの間、および、ｎ型半導体層２４の第２上面２４ｂと庇部７４ｂの間には、アンダーカット形状の隙間７６ｃが設けられる。第２レジスト７６は、ｐ側コンタクト電極３０およびｎ側コンタクト電極３２のそれぞれと庇部７６ｂが重ならないように形成される。
つづいて、第２レジスト７６の上から積層構造を堆積させることにより、第２ｐ側開口７６ｐ内のｐ側コンタクト電極３０の上にｐ側電流拡散層３４を形成し、第２ｎ側開口７６ｎ内のｎ側コンタクト電極３２の上にｎ側電流拡散層３６を形成する。ｐ側電流拡散層３４およびｎ側電流拡散層３６を形成するための積層構造は、スパッタリング法を用いて形成できる。アンダーカット形状の第２ｐ側開口７６ｐを有する第２レジスト７６を用いることにより、第２ｐ側傾斜部３４ｂを備えるｐ側電流拡散層３４を形成できる。また、アンダーカット形状の第２ｎ側開口７６ｎを有する第２レジスト７６を用いることにより、第２内側傾斜部３６ｂおよび第２外側傾斜部３６ｄを備えるｎ側電流拡散層３６を形成できる。ｐ側電流拡散層３４およびｎ側電流拡散層３６の形成後、第２レジスト７６が除去される。
なお、ｐ側電流拡散層３４およびｎ側電流拡散層３６は、別々に形成されてもよい。例えば、第２ｐ側開口７６ｐのみを有する第２ｐ側レジストを用いてｐ側電流拡散層３４を形成し、第２ｎ側開口７６ｎのみを有する第２ｎ側レジストを用いてｎ側電流拡散層３６を形成してもよい。この場合、ｐ側電流拡散層３４を形成した後にｎ側電流拡散層３６を形成してもよいし、ｎ側電流拡散層３６を形成した後にｐ側電流拡散層３４を形成してもよい。
次に、図９に示すように、例えば公知のリソグラフィ技術を用いて、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８、ｐ側電流拡散層３４およびｎ側電流拡散層３６の上にマスク７８を形成する。マスク７８を形成した状態において、マスク７８と重ならない領域にあるｎ型半導体層２４の外周部をドライエッチングなどにより除去し、ベース層２２の上面２２ａを露出させる。このエッチング工程により、ｎ型半導体層２４の側面２４ｃが形成される。その後、マスク７８が除去される。
次に、図１０に示すように、素子上部の全体を被覆するように第１保護層３８を形成する。第１保護層３８は、例えば、ＳｉＯ２から構成されることができ、プラズマ励起化学気相成長（ＰＥＣＶＤ；Plasma Enhanced Chemical Vapor Deposition）法を用いて形成できる。第１保護層３８は、ベース層２２の上面２２ａと、ｎ型半導体層２４の第２上面２４ｂおよび側面２４ｃと、活性層２６の側面と、ｐ型半導体層２８の上面２８ａおよび側面と、ｐ側電流拡散層３４と、ｎ側電流拡散層３６と接触し、これらを被覆するように形成される。
次に、図１１に示すように、例えば公知のリソグラフィ技術を用いて、第１保護層３８の上にマスク８０を形成し、マスク８０と重ならない領域にある第１保護層３８をドライエッチングなどにより除去する。ｐ側電流拡散層３４上の第１保護層３８を除去することにより、ｐ側電流拡散層３４の上面３４ａが露出する第１ｐ側パッド開口３８ｐが形成される。ｎ側電流拡散層３６上の第１保護層３８を除去することにより、ｎ側電流拡散層３６の上面３６ａが露出する第１ｎ側パッド開口３８ｎが形成される。また、第１保護層３８の外周部を除去することにより、ベース層２２の上面２２ａが露出する。その後、マスク８０が除去される。
次に、図１２に示すように、素子上部の全体を被覆するように第２保護層４０を形成する。第２保護層４０は、例えば、ＳｉＮｘから構成されることができ、ＰＥＣＶＤ法を用いて形成できる。第２保護層４０は、ベース層２２の上面２２ａと、第１保護層３８と接触し、これらを被覆するように形成される。第２保護層４０は、第１ｐ側パッド開口３８ｐにおいて、第１ｐ側パッド開口３８ｐを規定する第１保護層３８の内周面３８ａと、ｐ側電流拡散層３４の上面３４ａとに接触し、これらを被覆する。第２保護層４０は、第１ｎ側パッド開口３８ｎにおいて、第１ｎ側パッド開口３８ｎを規定する第１保護層３８の内周面３８ｂと、ｎ側電流拡散層３６の上面３６ａとに接触し、これらを被覆する。
次に、図１３に示すように、例えば公知のリソグラフィ技術を用いて、第２保護層４０の上にマスク８２を形成し、マスク８２と重ならない領域にある第２保護層４０をドライエッチングなどにより除去する。ｐ側電流拡散層３４上の第２保護層４０を除去することにより、ｐ側電流拡散層３４の上面３４ａが露出する第２ｐ側パッド開口４０ｐが形成される。ｎ側電流拡散層３６上の第２保護層４０を除去することにより、ｎ側電流拡散層３６の上面３６ａが露出する第２ｎ側パッド開口４０ｎが形成される。また、第２保護層４０の外周部を除去することにより、ベース層２２の上面２２ａが露出する。その後、マスク８２が除去される。
次に、図１に示すように、第２ｐ側パッド開口４０ｐにおいてｐ側電流拡散層３４と接続するｐ側パッド電極４２を形成し、第２ｎ側パッド開口４０ｎにおいてｎ側電流拡散層３６と接続するｎ側パッド電極４４を形成する。ｐ側パッド電極４２は、第２ｐ側パッド開口４０ｐの外側において第２保護層４０の上に重なるように形成される。ｎ側パッド電極４４は、第２ｎ側パッド開口４０ｎの外側において第２保護層４０の上に重なるように形成される。ｐ側パッド電極４２およびｎ側パッド電極４４は、同時に形成できるが、別々に形成されてもよい。
以上の工程により、図１に示す半導体発光素子１０ができあがる。
本実施形態によれば、ＳｉＯ２から構成される第１保護層３８と、ＳｉＮｘから構成される第２保護層４０とを組み合わせることにより、半導体発光素子１０の耐湿性を向上させることができる。また、第１ｐ側パッド開口３８ｐおよび第１ｎ側パッド開口３８ｎを規定する第１保護層３８の内周面３８ｃ，３８ｄを第２保護層４０によって被覆することにより、半導体発光素子１０の耐湿性をさらに向上できる。
本実施形態によれば、ｐ側コンタクト電極３０の縁に第１ｐ側傾斜部３０ｂが設けられるため、ｐ側コンタクト電極３０を被覆するｐ側電流拡散層３４、第１保護層３８、第２保護層４０およびｐ側パッド電極４２の上面の傾斜を緩やかにできる。同様に、ｎ側コンタクト電極３２の縁に第１内側傾斜部３２ｂおよび第１外側傾斜部３２ｄが設けられるため、ｎ側コンタクト電極３２を被覆するｎ側電流拡散層３６、第１保護層３８、第２保護層４０およびｎ側パッド電極４４の上面の傾斜を緩やかにできる。その結果、第１保護層３８および第２保護層４０の膜厚を均一化することができ、封止性を向上できる。また、ｐ側パッド電極４２およびｎ側パッド電極４４の膜厚を均一化することができ、導電性の低下を抑制できる。
本実施形態によれば、ｐ側電流拡散層３４の縁に第２ｐ側傾斜部３４ｂが設けられるため、ｐ側電流拡散層３４を被覆する第１保護層３８、第２保護層４０およびｐ側パッド電極４２の上面の傾斜を緩やかにできる。同様に、ｎ側電流拡散層３６の縁に第２内側傾斜部３６ｂおよび第２外側傾斜部３６ｄが設けられるため、ｎ側電流拡散層３６を被覆する第１保護層３８、第２保護層４０およびｐ側パッド電極４２の上面の傾斜を緩やかにできる。その結果、第１保護層３８および第２保護層４０の膜厚を均一化することができ、封止性を向上できる。また、ｐ側パッド電極４２およびｎ側パッド電極４４の膜厚を均一化することができ、導電性の低下を抑制できる。
本実施形態に係る半導体発光素子１０は、耐湿性に優れるため、パッケージ内に封止することなく使用できる。半導体発光素子１０は、第２保護層４０が外部環境に露出した状態のまま通電使用でき、例えば、チップオンサブマウント（ＣｏＳ；Chip on Submount）の形態で使用できる。
（第２実施形態）
図１４は、第２実施形態に係る半導体発光素子１０Ａの構成を概略的に示す断面図である。第２実施形態では、ｐ側電流拡散層８４の形成範囲がｐ側コンタクト電極３０の形成範囲よりも狭く、ｎ側電流拡散層８６の形成範囲がｎ側コンタクト電極３２の形成範囲よりも狭い点で、上述の第１実施形態と相違する。以下、第２実施形態について、第１実施形態との相違点を中心に説明し、共通点について適宜説明を省略する。
半導体発光素子１０Ａは、基板２０と、ベース層２２と、ｎ型半導体層２４と、活性層２６と、ｐ型半導体層２８と、ｐ側コンタクト電極３０と、ｎ側コンタクト電極３２と、ｐ側電流拡散層８４と、ｎ側電流拡散層８６と、第１保護層３８と、第２保護層４０と、ｐ側パッド電極４２と、ｎ側パッド電極４４とを備える。
ｐ側電流拡散層８４は、第１実施形態に係るｐ側電流拡散層３４と同様に構成されるが、ｐ側電流拡散層８４の形成範囲がｐ側コンタクト電極３０の形成範囲より狭い点で、上述の第１実施形態と相違する。ｐ側電流拡散層８４は、ｐ側コンタクト電極３０の上面３０ａに設けられ、ｐ型半導体層２８の上面２８ａとは接触しない。ｐ側電流拡散層８４は、第２ｐ側傾斜部８４ｂと、第２ｐ側基部８４ｃとを備える。第２ｐ側傾斜部８４ｂおよび第２ｐ側基部８４ｃは、同一の材料で構成される。ｐ側電流拡散層８４は、第１実施形態に係るｐ側電流拡散層３４と同様の積層構造を有することができる。第２ｐ側傾斜部８４ｂおよび第２ｐ側基部８４ｃは、同一の積層構造を有することができる。
第２ｐ側傾斜部８４ｂは、第１ｐ側傾斜部３０ｂと重なる重畳部分と、第１ｐ側傾斜部３０ｂとは重ならない非重畳部分とを含む。第２ｐ側傾斜部８４ｂの非重畳部分は、第１ｐ側基部３０ｃと重なり、第１ｐ側傾斜部３０ｂとは重ならない。第２ｐ側基部８４ｃは、第１ｐ側基部３０ｃと重なり、第１ｐ側傾斜部３０ｂとは重ならない。
ｎ側電流拡散層８６は、第１実施形態に係るｎ側電流拡散層３６と同様に構成されるが、ｎ側電流拡散層８６の形成範囲がｎ側コンタクト電極３２の形成範囲より狭い点で、上述の第１実施形態と相違する。ｎ側電流拡散層８６は、ｎ側コンタクト電極３２の上面３２ａに設けられ、ｎ型半導体層２４の第２上面２４ｂとは接触しない。ｎ側電流拡散層８６は、第２内側傾斜部８６ｂと、第２ｎ側基部８６ｃと、第２外側傾斜部８６ｄとを備える。第２内側傾斜部８６ｂ、第２ｎ側基部８６ｃおよび第２外側傾斜部８６ｄは、同一の材料で構成される。ｎ側電流拡散層８６は、第１実施形態に係るｎ８６と同様の積層構造を有することができる。第２内側傾斜部８６ｂ、第２ｎ側基部８６ｃおよび第２外側傾斜部８６ｄは、同一の積層構造を有することができる。
第２内側傾斜部８６ｂおよび第２外側傾斜部８６ｄのそれぞれは、第１内側傾斜部３２ｂまたは第１外側傾斜部３２ｄと重なる重畳部分と、第１内側傾斜部３２ｂまたは第１外側傾斜部３２ｄとは重ならない非重畳部分とを含む。第２内側傾斜部８６ｂおよび第２外側傾斜部８６ｄのそれぞれの非重畳部分は、第２ｎ側基部３６ｃと重なる。第２ｎ側基部８６ｃは、第１ｎ側基部３２ｃと重なり、第１内側傾斜部３２ｂおよび第１外側傾斜部３２ｄとは重ならない。
図１５は、第２実施形態に係るコンタクト電極５２および電流拡散層８８の傾斜構造を概略的に示す断面図である。図１５は、図２と同様の構造を示し、半導体層５０の上にコンタクト電極５２、電流拡散層８８、第１保護層５６、第２保護層５８およびパッド電極６０が積層された構造を示す。図１５の構成は、電流拡散層８８がコンタクト電極５２の縁よりも内側に配置される点で図２の構成と相違する。
電流拡散層８８は、第２傾斜部８８ｂと、第２基部８８ｃとを備える。第２傾斜部８８ｂは、上述の第２ｐ側傾斜部８４ｂ、第２内側傾斜部８６ｂまたは第２外側傾斜部８６ｄに対応する。第２傾斜部８８ｂは、電流拡散層８８の縁に向けて上面８８ａの高さｈ１０が小さくなる部分である。第２傾斜部８８ｂの上面８８ａの高さは、第２基部８８ｃの上面８８ａの高さｈ３の９０％以下である。矢印Ｂで示される所定方向における第２傾斜部８８ｂの幅ｗ１０は、第２基部８８ｃの上面８８ａの高さｈ１０の１０倍以上である。第２基部８８ｃの上面８８ａの高さｈ１０は、半導体層５０の上面５０ａからの高さであり、第１基部５２ｃの厚みｔ５と第２基部８８ｃの厚みｔ８の合計に相当する。第２傾斜部８８ｂの幅ｗ１０は、例えば、５μｍ以上２０μｍ以下である。第２基部８８ｃは、上述の第２ｐ側基部３４ｃまたは第２ｎ側基部３６ｃに対応する。第２基部８８ｃは、電流拡散層８８の上面８８ａの高さｈ１０が実質的に一定となるように上面８８ａが平坦となる部分である。第２基部８８ｃの上面８８ａの高さｈ１０は、例えば、０．２μｍ以上２μｍ以下である。第２基部８８ｃの厚みｔ８は、例えば、０．１μｍ以上１μｍ以下である。
第２傾斜部８８ｂは、非重畳部分８８ｅと、重畳部分８８ｆとを含む。非重畳部分８８ｅは、第２傾斜部８８ｂのうち第１傾斜部５２ｂと重ならない部分である。図１５の例において、非重畳部分８８ｅは、第１基部５２ｃと重なる部分である。重畳部分８８ｆは、第２傾斜部８８ｂのうち第１傾斜部５２ｂの上に重なる部分である。図１５の例において、非重畳部分８８ｅおよび重畳部分８８ｆはいずれも、電流拡散層８８の縁に向けて電流拡散層８８の厚みｔ８が変化するよう構成される。つまり、非重畳部分８８ｅおよび重畳部分８８ｆは、電流拡散層８８の縁に向けて、電流拡散層８８の厚みｔ８が小さくなるように構成される。
矢印Ｂで示される所定方向における非重畳部分８８ｅの幅ｗ８は、第１傾斜部５２ｂの幅ｗ１の半分以上であり、好ましくは６０％以上である。非重畳部分８８ｅの幅ｗ８は、例えば、２μｍ以上１０μｍ以下である。矢印Ｂで示される所定方向における重畳部分８８ｆの幅ｗ９は、第１傾斜部５２ｂの幅ｗ１の半分未満であり、好ましくは４０％以下である。重畳部分８８ｆの幅ｗ９は、例えば、１μｍ以上５μｍ以下である。
図１５の構成において、電流拡散層８８の上面８８ａの傾斜は、重畳部分８８ｆの位置で大きくなりやすい。なぜなら、重畳部分８８ｆの上面８８ａの傾斜は、厚みｔ５が変化する第１傾斜部５２ｂによる傾斜の寄与と、厚みｔ８が変化する重畳部分８８ｇによる傾斜の寄与との合計に相当するためである。図１５の構成において、重畳部分８８ｆの幅ｗ９を相対的に小さくすることにより、上面８８ａの傾斜が大きくなりやすい重畳部分８８ｆの幅ｗ９を相対的に小さくできる。その結果、電流拡散層８８の上面８８ａの上に積層される第１保護層５６、第２保護層５８およびパッド電極６０の傾斜を小さくすることができ、第１保護層５６、第２保護層５８およびパッド電極６０の厚みを均一化することができる。これにより、第１保護層５６および第２保護層５８の厚みが局所的に小さくなることで被覆性が低下することを防止できる。また、パッド電極６０の厚みが局所的に小さくなることで導電性が低下することを防止できる。その結果、半導体発光素子１０の信頼性を向上できる。
また、第１傾斜部５２ｂの幅ｗ１を第１基部５２ｃの厚みｔ５の１０倍以上とすることにより、第１傾斜部５２ｂの上面５２ａの傾斜を小さくすることができる。同様に、第２傾斜部８８ｂの幅ｗ１０を第２基部８８ｃの上面８８ａの高さｈ１０の１０倍以上とすることにより、第２傾斜部８８ｂの上面８８ａの傾斜を小さくすることができる。その結果、電流拡散層８８の上面８８ａの上に積層される第１保護層５６、第２保護層５８およびパッド電極６０の傾斜を小さくすることができ、第１保護層５６、第２保護層５８およびパッド電極６０の厚みを均一化することができる。これにより、第１保護層５６および第２保護層５８の厚みが局所的に小さくなることで被覆性が低下することを防止できる。また、パッド電極６０の厚みが局所的に小さくなることで導電性が低下することを防止できる。その結果、半導体発光素子１０の信頼性を向上できる。
図１６は、第２実施形態に係る電流拡散層８８の形成工程を概略的に示す断面図である。図１６は、図３のコンタクト電極５２の形成工程後の工程を示す。まず、コンタクト電極５２が形成された半導体層５０の上に第２レジスト９０を形成する。第２レジスト９０は、リソグラフィ技術を用いて形成できる。第２レジスト９０は、電流拡散層８８の形成領域に位置する第２開口９０ａを有し、第２開口９０ａを除く領域に形成される。第２レジスト９０の第２開口９０ａは、いわゆるアンダーカット形状を有する。第２レジスト９０は、第２開口９０ａに向けて突出する庇部９０ｂを有し、コンタクト電極５２の上面５２ａと庇部９０ｂの間にアンダーカット形状の隙間９０ｃが設けられる。アンダーカット形状の隙間９０ｃの高さｈ１０は、０．１μｍ以上１μｍ以下である。矢印Ｂで示される所定方向におけるアンダーカット形状の隙間９０ｃの幅ｗ１１は、５μｍ以上１０μｍ以下である。第２レジスト９０の庇部９０ｂは、コンタクト電極５２と重なる位置に形成される。第２レジスト９０の庇部９０ｂは、例えば、コンタクト電極５２の第１基部５２ｃと重なる位置に形成される。
次に、第２レジスト９０の上から積層構造９２を堆積させ、第２開口９０ａ内に電流拡散層８８を形成する。積層構造９２は、例えば、Ｔｉ／ＴｉＮ／Ｔｉ／Ｒｈ／ＴｉＮを順に積層させた構造を有する。積層構造９２は、例えば、スパッタリング法を用いて堆積させることができる。スパッタリング法を用いることにより、半導体層５０の上面５０ａに対して（例えば±１０度以上の）角度分布を有するスパッタリング粒子を入射させることができる。その結果、アンダーカット形状の隙間９０ｃの奥側にスパッタリング粒子を効果的に到達させることができ、電流拡散層８８の第２傾斜部８８ｂの幅ｗ１０を大きくすることができる。電流拡散層８８の第２傾斜部８８ｂは、第２レジスト９０（庇部９０ｂ）と重なる領域Ｃ５および第２レジスト９０とは重ならない領域Ｃ６にわたって形成される。第２傾斜部８８ｂの非重畳部分８８ｅは、第２レジスト９０（庇部９０ｂ）と重ならない領域Ｃ６に形成される。第２傾斜部８８ｂの非重畳部分８８ｅは、第２レジスト９０（庇部９０ｂ）と重なる領域Ｃ５に形成されてもよい。第２傾斜部８８ｂの重畳部分８８ｆは、例えば、第２レジスト９０と重なる領域Ｃ５に形成される。電流拡散層８８の形成後、第２レジスト９０は、除去される。
つづいて、第２実施形態に係る半導体発光素子１０Ａの製造方法について説明する。第２実施形態に係る半導体発光素子１０Ａは、図５～図１３に示す第１実施形態と同様の工程で形成することができる。
第２実施形態では、図８に示すｐ側電流拡散層３４およびｎ側電流拡散層３６を形成する工程において、図１６に示す第２レジスト９０と同様の第２レジストを用いる。つまり、第２レジストの庇部がｐ側コンタクト電極３０およびｎ側コンタクト電極３２のそれぞれと重なるように形成される第２レジストを用いることにより、ｐ側電流拡散層８４およびｎ側電流拡散層８６を形成することができる。
本実施形態においても、第１実施形態と同様の効果を奏することができる。
さらに別の実施の形態では、第１実施形態に係るｐ側電流拡散層３４と、第２実施形態に係るｎ側電流拡散層８６とを組み合わせてもよい。つまり、半導体発光素子は、ｐ側コンタクト電極３０の形成範囲よりも広い範囲に形成されるｐ側電流拡散層３４と、ｎ側コンタクト電極３２の形成範囲よりも狭い範囲に形成されるｎ側電流拡散層８６とを備えてもよい。
さらに別の実施の形態では、第２実施形態に係るｐ側電流拡散層８４と、第１実施形態に係るｎ側電流拡散層３６とを組み合わせてもよい。つまり、半導体発光素子は、ｐ側コンタクト電極３０の形成範囲よりも狭い範囲に形成されるｐ側電流拡散層８４と、ｎ側コンタクト電極３２の形成範囲よりも広い範囲に形成されるｎ側電流拡散層３６とを備えてもよい。
以上、本発明を実施形態にもとづいて説明した。本発明は上述の実施形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
以下、本発明のいくつかの態様について説明する。
本発明の第１の態様は、ｎ型半導体層と、前記ｎ型半導体層の第１上面上に設けられる活性層と、前記活性層上に設けられるｐ型半導体層と、前記ｎ型半導体層の前記第１上面とは異なる第２上面と接触する、または、前記ｐ型半導体層の上面と接触するコンタクト電極と、前記ｎ型半導体層、前記活性層、前記ｐ型半導体層および前記コンタクト電極を被覆し、誘電体材料から構成される保護層と、前記保護層上に設けられるパッド電極と、を備え、前記コンタクト電極は、前記コンタクト電極の縁に向けて前記コンタクト電極の厚みが小さくなるように前記コンタクト電極の上面が傾斜する第１傾斜部を備え、前記コンタクト電極の縁が延びる方向および前記コンタクト電極の厚み方向と直交する所定方向における前記第１傾斜部の幅は、前記コンタクト電極の前記第１傾斜部とは異なる部分の厚みの１０倍以上である、半導体発光素子である。第１の態様によれば、コンタクト電極の縁に第１傾斜部が設けられ、第１傾斜部の幅がコンタクト電極の厚みの１０倍以上であるため、第１傾斜部の上面の傾斜を緩やかにできる。そのため、第１傾斜部を被覆する保護層の膜厚を均一化し、保護層による封止性を高めることができる。その結果、半導体発光素子の信頼性を向上できる。
本発明の第２の態様は、前記コンタクト電極の前記第１傾斜部とは異なる部分の厚みは、０．１μｍ以上１μｍ以下である、第１の態様に記載の半導体発光素子である。第２の態様によれば、コンタクト電極の厚みを０．１μｍ以上にすることにより、第１傾斜部とは異なる部分において好適なコンタクト抵抗を実現できる。また、コンタクト電極の厚みを１μｍ以下にすることにより、第１傾斜部の幅が過度に大きくなることを防ぎ、第１傾斜部とは異なる部分の幅が小さくなることを防ぐことができる。これにより、第１傾斜部とは異なる部分において好適なコンタクト抵抗を実現できる。
本発明の第３の態様は、前記所定方向における前記第１傾斜部の幅は、５μｍ以上１０μｍ以下である、第１または第２の態様に記載の半導体発光素子である。第３の態様によれば、第１傾斜部の幅を５μｍ以上とすることにより、第１傾斜部の上面の傾斜を緩やかにできる。また、第１傾斜部の幅を１０μｍ以下とすることにより、第１傾斜部とは異なる部分の幅が小さくなることを防ぐことができる。
本発明の第４の態様は、前記コンタクト電極上に設けられ、前記保護層によって被覆され、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を含む電流拡散層をさらに備え、前記電流拡散層は、前記電流拡散層の縁に向けて前記電流拡散層の上面の高さが小さくなるように傾斜する第２傾斜部を備え、前記所定方向における前記第２傾斜部の幅は、前記電流拡散層の前記第２傾斜部とは異なる部分の厚みの１０倍以上である、第１から第３のいずれか一つの態様に記載の半導体発光素子である。第４の態様によれば、電流拡散層の縁に第２傾斜部が設けられ、第２傾斜部の幅が電流拡散層の厚みの１０倍以上であるため、第２傾斜部の上面の傾斜を緩やかにできる。そのため、第２傾斜部を被覆する保護層の膜厚を均一化し、保護層による封止性を高めることができる。その結果、半導体発光素子の信頼性を向上できる。
本発明の第５の態様は、前記コンタクト電極の前記第１傾斜部とは異なる部分の厚みと、前記電流拡散層の前記第２傾斜部とは異なる部分の厚みとの合計は、０．２μｍ以上２μｍ以下である、第４の態様に記載の半導体発光素子である。第５の態様によれば、コンタクト電極と電流拡散層の厚みの合計を０．２μｍ以上にすることにより、第１傾斜部および第２傾斜部とは異なる部分において好適なコンタクト抵抗および電流拡散機能を実現できる。また、コンタクト電極と電流拡散層の厚みの合計を２μｍ以下にすることにより、第２傾斜部の幅が過度に大きくなることを防ぎ、第２傾斜部とは異なる部分の幅が小さくなることを防ぐことができる。これにより、第２傾斜部とは異なる部分において好適な電流拡散機能を実現できる。
本発明の第６の態様は、前記第２傾斜部は、前記第１傾斜部の上に重なる重畳部分と、前記第１傾斜部の上に重ならない非重畳部分とを含み、前記所定方向における前記第２傾斜部の前記非重畳部分の幅は、前記所定方向における前記第１傾斜部の幅の半分以上である、第４または第５の態様に記載の半導体発光素子である。第６の態様によれば、第２傾斜部の非重畳部分の幅を大きくすることにより、電流拡散層の上面において傾斜が大きくなりやすい重畳部分の幅を小さくすることができる。これにより、第２傾斜部を被覆する保護層の膜厚を均一化し、保護層による封止性を高めることができる。
本発明の第７の態様は、前記非重畳部分は、前記コンタクト電極の上に重ならない、第６の態様に記載の半導体発光素子である。第７の態様によれば、コンタクト電極の形成範囲の外側に電流拡散層が設けられるため、コンタクト電極の全体を電流拡散層によって被覆することができる。その結果、コンタクト電極を電流拡散層によって保護するとともに、より好適な電流拡散機能を実現できる。
本発明の第８の態様は、前記非重畳部分は、前記コンタクト電極の前記第１傾斜部とは異なる部分の上に重なる、第６の態様に記載の半導体発光素子である。第８の態様によれば、電流拡散層の形成範囲の外側にコンタクト電極が設けられるため、コンタクト電極の面積を最大化することができる。その結果、より好適なコンタクト抵抗および電流拡散機能を実現できる。
本発明の第９の態様は、前記コンタクト電極は、前記ｎ型半導体層の前記第２上面と接触するｎ側コンタクト電極を備え、前記ｎ側コンタクト電極は、前記活性層に近づくにつれて前記ｎ側コンタクト電極の厚みが小さくなるように前記ｎ側コンタクト電極の上面が傾斜する第１内側傾斜部と、前記活性層から離れるにつれて前記ｎ側コンタクト電極の厚みが小さくなるように前記ｎ側コンタクト電極の上面が傾斜する第１外側傾斜部とを備え、前記所定方向における前記第１内側傾斜部および前記第１外側傾斜部のそれぞれの幅は、前記ｎ側コンタクト電極の前記第１内側傾斜部および前記第１外側傾斜部とは異なる部分の厚みの１０倍以上である、第１から第８のいずれか一つの態様に記載の半導体発光素子である。第９の態様によれば、第１内側傾斜部および第１外側傾斜部のそれぞれの幅がｎ側コンタクト電極の厚みの１０倍以上であるため、第１内側傾斜部および第１外側傾斜部のそれぞれの上面の傾斜を緩やかにできる。これにより、第１内側傾斜部および第１外側傾斜部を被覆する保護層の膜厚を均一化し、保護層による封止性を高めることができる。その結果、半導体発光素子の信頼性を向上できる。
本発明の第１０の態様は、前記ｎ側コンタクト電極上に設けられ、前記保護層によって被覆され、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を含むｎ側電流拡散層をさらに備え、前記ｎ側電流拡散層は、前記活性層に近づくにつれて前記ｎ側電流拡散層の高さが小さくなるように前記ｎ側電流拡散層の上面が傾斜する第２内側傾斜部と、前記活性層から離れるにつれて前記ｎ側電流拡散層の高さが小さくなるように前記ｎ側電流拡散層の上面が傾斜する第２外側傾斜部とを備え、前記所定方向における前記第２内側傾斜部および前記第２外側傾斜部のそれぞれの幅は、前記ｎ側電流拡散層の前記第２内側傾斜部および前記第２外側傾斜部とは異なる部分の厚みの１０倍以上である、第９の態様に記載の半導体発光素子である。第１０の態様によれば、第２内側傾斜部および第２外側傾斜部のそれぞれの幅がｎ側電流拡散層の厚みの１０倍以上であるため、第２内側傾斜部および第２外側傾斜部のそれぞれの上面の傾斜を緩やかにできる。これにより、第２内側傾斜部と第２外側傾斜部を被覆する保護層の膜厚を均一化し、保護層による封止性を高めることができる。
本発明の第１１の態様は、前記コンタクト電極は、前記ｐ型半導体層の前記上面と接触するｐ側コンタクト電極を備え、前記ｐ側コンタクト電極は、前記ｐ側コンタクト電極の縁に近づくにつれて前記ｐ側コンタクト電極の厚みが小さくなるように前記ｐ側コンタクト電極の上面が傾斜する第１ｐ側傾斜部を備え、前記所定方向における前記第１ｐ側傾斜部の幅は、前記ｐ側コンタクト電極の前記第１ｐ側傾斜部とは異なる部分の厚みの１０倍以上である、第１から第１０のいずれか一つの態様に記載の半導体発光素子である。第１１の態様によれば、第１ｐ側傾斜部の幅がｐ側コンタクト電極の厚みの１０倍以上であるため、第１ｐ側傾斜部の上面の傾斜を緩やかにできる。これにより、第１ｐ側傾斜部を被覆する保護層の膜厚を均一化し、保護層による封止性を高めることができる。
本発明の第１２の態様は、前記ｐ側コンタクト電極上に設けられ、前記保護層によって被覆され、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を含むｐ側電流拡散層をさらに備え、前記ｐ側電流拡散層は、前記ｐ側電流拡散層の縁に近づくにつれて前記ｐ側電流拡散層の高さが小さくなるように前記ｐ側電流拡散層の上面が傾斜する第２ｐ側傾斜部を備え、前記所定方向における前記第２ｐ側傾斜部の幅は、前記ｐ側電流拡散層の前記第２ｐ側傾斜部とは異なる部分の厚みの１０倍以上である、第１１の態様に記載の半導体発光素子である。第１２の態様によれば、第２ｐ側傾斜部の幅がｐ側電流拡散層の厚みの１０倍以上であるため、第２ｐ側傾斜部の上面の傾斜を緩やかにできる。これにより、第２ｐ側傾斜部を被覆する保護層の膜厚を均一化し、保護層による封止性を高めることができる。
本発明の第１３の態様は、ｎ型半導体層上に活性層を形成する工程と、前記活性層上にｐ型半導体層を形成する工程と、前記ｐ型半導体層および前記活性層のそれぞれの一部を除去して、前記ｎ型半導体層の上面を露出させる工程と、前記ｎ型半導体層の前記上面と接触するｎ側コンタクト電極を形成する工程と、前記ｐ型半導体層の上面と接触するｐ側コンタクト電極を形成する工程と、前記ｎ型半導体層、前記活性層、前記ｐ型半導体層、前記ｎ側コンタクト電極および前記ｐ側コンタクト電極を被覆する誘電体材料から構成される保護層を形成する工程と、前記保護層を部分的に除去してｎ側開口およびｐ側開口を形成する工程と、前記ｎ側開口を塞ぐようにして前記保護層上に重なるｎ側パッド電極を形成する工程と、前記ｐ側開口を塞ぐようにして前記保護層上に重なるｐ側パッド電極を形成する工程と、を備え、前記ｎ側コンタクト電極を形成する工程および前記ｐ側コンタクト電極を形成する工程の少なくとも一方は、アンダーカット形状の第１開口を有する第１レジストを形成する工程と、前記第１レジストをマスクとして、前記第１開口内に電極層を堆積させる工程と、前記第１レジストを剥離して除去する工程と、を備え、前記第１レジストの前記第１開口の縁が延びる方向および前記第１レジストの厚み方向と直交する所定方向における前記第１レジストの前記アンダーカット形状の幅は、５μｍ以上１０μｍ以下であり、前記第１レジストの前記アンダーカット形状の高さは、１μｍ以下である、半導体発光素子の製造方法である。第１３の態様によれば、第１レジストのアンダーカット形状の幅を５μｍ以上１０μｍ以下とし、第１レジストのアンダーカット形状の高さを１μｍ以下とすることにより、第１開口内に形成される電極層の上面の傾斜を緩やかにできる。これにより、電極層を被覆する保護層の膜厚を均一化し、保護層による封止性を高めることができる。
本発明の第１４の態様は、前記電極層を堆積させる工程は、前記第１レジストの前記第１開口を通過するスパッタ粒子を堆積させることを備える、第１３の態様に記載の半導体発光素子の製造方法である。第１４の態様によれば、スパッタ粒子を用いて電極層を堆積させることにより、アンダーカット形状の開口の奥側にスパッタ粒子を到達させることができ、第１開口内に形成される電極層の上面の傾斜を緩やかにできる。
本発明の第１５の態様は、前記ｎ側コンタクト電極上に、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を含むｎ側電流拡散層を形成する工程と、前記ｐ側コンタクト電極上に、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を含むｐ側電流拡散層を形成する工程と、をさらに備え、前記保護層は、前記ｎ側電流拡散層および前記ｐ側電流拡散層をさらに被覆するように形成され、前記ｎ側電流拡散層を形成する工程および前記ｐ側電流拡散層を形成する工程の少なくとも一方は、アンダーカット形状の第２開口を有する第２レジストを形成する工程と、前記第２レジストをマスクとして、前記第２開口内に前記積層構造を堆積させる工程と、前記第２レジストを剥離して除去する工程と、を備え、前記第２レジストの前記第２開口の縁が延びる方向および前記第２レジストの厚み方向と直交する所定方向における前記第２レジストの前記アンダーカット形状の幅は、５μｍ以上１０μｍ以下であり、前記第２レジストの前記アンダーカット形状の高さは、１μｍ以下である、第１３または第１４の態様に記載の半導体発光素子の製造方法である。第１５の態様によれば、第２レジストのアンダーカット形状の幅を５μｍ以上１０μｍ以下とし、第２レジストのアンダーカット形状の高さを１μｍ以下とすることにより、第２開口内に形成される電流拡散層の上面の傾斜を緩やかにできる。これにより、電流拡散層を被覆する保護層の膜厚を均一化し、保護層による封止性を高めることができる。
本発明の第１６の態様は、前記積層構造を堆積させる工程は、前記第２レジストの前記第２開口を通過するスパッタ粒子を堆積させることを備える、第１５の態様に記載の半導体発光素子の製造方法である。第１６の態様によれば、スパッタ粒子を用いて電流拡散層を堆積させることにより、アンダーカット形状の開口の奥側にスパッタ粒子を到達させることができ、第２開口内に形成される電流拡散層の上面の傾斜を緩やかにできる。
１０…半導体発光素子、２４…ｎ型半導体層、２４ａ…第１上面、２４ｂ…第２上面、２６…活性層、２８…ｐ型半導体層、２８ａ…上面、３０…ｐ側コンタクト電極、３０ａ…上面、３０ｂ…第１ｐ側傾斜部、３０ｃ…第１ｐ側基部、３２…ｎ側コンタクト電極、３２ａ…上面、３２ｂ…第１内側傾斜部、３２ｃ…第１ｎ側基部、３２ｄ…第１外側傾斜部、３４…ｐ側電流拡散層、３４ａ…上面、３４ｂ…第２ｐ側傾斜部、３４ｃ…第２ｐ側基部、３６…ｎ側電流拡散層、３６ａ…上面、３６ｂ…第２内側傾斜部、３６ｃ…第２ｎ側基部、３６ｄ…第２外側傾斜部、３８…第１保護層、４０…第２保護層、４２…ｐ側パッド電極、４４…ｎ側パッド電極、５０…半導体層、５２…コンタクト電極、５２ａ…上面、５２ｂ…第１傾斜部、５２ｃ…第１基部、５４…電流拡散層、５４ａ…上面、５４ｂ…第２傾斜部、５４ｃ…第２基部、５４ｅ…非重畳部分、５４ｆ…重畳部分、５４ｇ…第１重畳部分、５４ｈ…第２重畳部分、５８…第２保護層、６０…パッド電極、６２…第１レジスト、６２ａ…第１開口、６６…第２レジスト、６６ａ…第２開口。

Claims (16)

  1. ｎ型半導体層と、
    前記ｎ型半導体層の第１上面上に設けられる活性層と、
    前記活性層上に設けられるｐ型半導体層と、
    前記ｎ型半導体層の前記第１上面とは異なる第２上面と接触する、または、前記ｐ型半導体層の上面と接触するコンタクト電極と、
    前記ｎ型半導体層、前記活性層、前記ｐ型半導体層および前記コンタクト電極を被覆し、誘電体材料から構成される保護層と、
    前記保護層上に設けられるパッド電極と、を備え、
    前記コンタクト電極は、前記コンタクト電極の縁に向けて前記コンタクト電極の厚みが小さくなるように前記コンタクト電極の上面が傾斜する第１傾斜部を備え、
    前記コンタクト電極の縁が延びる方向および前記コンタクト電極の厚み方向と直交する所定方向における前記第１傾斜部の幅は、前記コンタクト電極の前記第１傾斜部とは異なる部分の厚みの１０倍以上である、半導体発光素子。
  2. 前記コンタクト電極の前記第１傾斜部とは異なる部分の厚みは、０．１μｍ以上１μｍ以下である、請求項１に記載の半導体発光素子。
  3. 前記所定方向における前記第１傾斜部の幅は、５μｍ以上１０μｍ以下である、請求項１に記載の半導体発光素子。
  4. 前記コンタクト電極上に設けられ、前記保護層によって被覆され、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を含む電流拡散層をさらに備え、
    前記電流拡散層は、前記電流拡散層の縁に向けて前記電流拡散層の上面の高さが小さくなるように傾斜する第２傾斜部を備え、
    前記所定方向における前記第２傾斜部の幅は、前記電流拡散層の前記第２傾斜部とは異なる部分の厚みの１０倍以上である、請求項１から３のいずれか一項に記載の半導体発光素子。
  5. 前記コンタクト電極の前記第１傾斜部とは異なる部分の厚みと、前記電流拡散層の前記第２傾斜部とは異なる部分の厚みとの合計は、０．２μｍ以上２μｍ以下である、請求項４に記載の半導体発光素子。
  6. 前記第２傾斜部は、前記第１傾斜部の上に重なる重畳部分と、前記第１傾斜部の上に重ならない非重畳部分とを含み、
    前記所定方向における前記第２傾斜部の前記非重畳部分の幅は、前記所定方向における前記第１傾斜部の幅の半分以上である、請求項４に記載の半導体発光素子。
  7. 前記非重畳部分は、前記コンタクト電極の上に重ならない、請求項６に記載の半導体発光素子。
  8. 前記非重畳部分は、前記コンタクト電極の前記第１傾斜部とは異なる部分の上に重なる、請求項６に記載の半導体発光素子。
  9. 前記コンタクト電極は、前記ｎ型半導体層の前記第２上面と接触するｎ側コンタクト電極を備え、
    前記ｎ側コンタクト電極は、前記活性層に近づくにつれて前記ｎ側コンタクト電極の厚みが小さくなるように前記ｎ側コンタクト電極の上面が傾斜する第１内側傾斜部と、前記活性層から離れるにつれて前記ｎ側コンタクト電極の厚みが小さくなるように前記ｎ側コンタクト電極の上面が傾斜する第１外側傾斜部とを備え、
    前記所定方向における前記第１内側傾斜部および前記第１外側傾斜部のそれぞれの幅は、前記ｎ側コンタクト電極の前記第１内側傾斜部および前記第１外側傾斜部とは異なる部分の厚みの１０倍以上である、請求項１から３のいずれか一項に記載の半導体発光素子。
  10. 前記ｎ側コンタクト電極上に設けられ、前記保護層によって被覆され、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を含むｎ側電流拡散層をさらに備え、
    前記ｎ側電流拡散層は、前記活性層に近づくにつれて前記ｎ側電流拡散層の高さが小さくなるように前記ｎ側電流拡散層の上面が傾斜する第２内側傾斜部と、前記活性層から離れるにつれて前記ｎ側電流拡散層の高さが小さくなるように前記ｎ側電流拡散層の上面が傾斜する第２外側傾斜部とを備え、
    前記所定方向における前記第２内側傾斜部および前記第２外側傾斜部のそれぞれの幅は、前記ｎ側電流拡散層の前記第２内側傾斜部および前記第２外側傾斜部とは異なる部分の厚みの１０倍以上である、請求項９に記載の半導体発光素子。
  11. 前記コンタクト電極は、前記ｐ型半導体層の前記上面と接触するｐ側コンタクト電極を備え、
    前記ｐ側コンタクト電極は、前記ｐ側コンタクト電極の縁に近づくにつれて前記ｐ側コンタクト電極の厚みが小さくなるように前記ｐ側コンタクト電極の上面が傾斜する第１ｐ側傾斜部を備え、
    前記所定方向における前記第１ｐ側傾斜部の幅は、前記ｐ側コンタクト電極の前記第１ｐ側傾斜部とは異なる部分の厚みの１０倍以上である、請求項１から３のいずれか一項に記載の半導体発光素子。
  12. 前記ｐ側コンタクト電極上に設けられ、前記保護層によって被覆され、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を含むｐ側電流拡散層をさらに備え、
    前記ｐ側電流拡散層は、前記ｐ側電流拡散層の縁に近づくにつれて前記ｐ側電流拡散層の高さが小さくなるように前記ｐ側電流拡散層の上面が傾斜する第２ｐ側傾斜部を備え、
    前記所定方向における前記第２ｐ側傾斜部の幅は、前記ｐ側電流拡散層の前記第２ｐ側傾斜部とは異なる部分の厚みの１０倍以上である、請求項１１に記載の半導体発光素子。
  13. ｎ型半導体層上に活性層を形成する工程と、
    前記活性層上にｐ型半導体層を形成する工程と、
    前記ｐ型半導体層および前記活性層のそれぞれの一部を除去して、前記ｎ型半導体層の上面を露出させる工程と、
    前記ｎ型半導体層の前記上面と接触するｎ側コンタクト電極を形成する工程と、
    前記ｐ型半導体層の上面と接触するｐ側コンタクト電極を形成する工程と、
    前記ｎ型半導体層、前記活性層、前記ｐ型半導体層、前記ｎ側コンタクト電極および前記ｐ側コンタクト電極を被覆する誘電体材料から構成される保護層を形成する工程と、
    前記保護層を部分的に除去してｎ側開口およびｐ側開口を形成する工程と、
    前記ｎ側開口を塞ぐようにして前記保護層上に重なるｎ側パッド電極を形成する工程と、
    前記ｐ側開口を塞ぐようにして前記保護層上に重なるｐ側パッド電極を形成する工程と、を備え、
    前記ｎ側コンタクト電極を形成する工程および前記ｐ側コンタクト電極を形成する工程の少なくとも一方は、
    アンダーカット形状の第１開口を有する第１レジストを形成する工程と、
    前記第１レジストをマスクとして、前記第１開口内に電極層を堆積させる工程と、
    前記第１レジストを剥離して除去する工程と、を備え、
    前記第１レジストの前記第１開口の縁が延びる方向および前記第１レジストの厚み方向と直交する所定方向における前記第１レジストの前記アンダーカット形状の幅は、５μｍ以上１０μｍ以下であり、前記第１レジストの前記アンダーカット形状の高さは、１μｍ以下である、半導体発光素子の製造方法。
  14. 前記電極層を堆積させる工程は、前記第１レジストの前記第１開口を通過するスパッタ粒子を堆積させることを備える、請求項１３に記載の半導体発光素子の製造方法。
  15. 前記ｎ側コンタクト電極上に、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を含むｎ側電流拡散層を形成する工程と、
    前記ｐ側コンタクト電極上に、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を含むｐ側電流拡散層を形成する工程と、をさらに備え、
    前記保護層は、前記ｎ側電流拡散層および前記ｐ側電流拡散層をさらに被覆するように形成され、
    前記ｎ側電流拡散層を形成する工程および前記ｐ側電流拡散層を形成する工程の少なくとも一方は、
    アンダーカット形状の第２開口を有する第２レジストを形成する工程と、
    前記第２レジストをマスクとして、前記第２開口内に前記積層構造を堆積させる工程と、
    前記第２レジストを剥離して除去する工程と、を備え、
    前記第２レジストの前記第２開口の縁が延びる方向および前記第２レジストの厚み方向と直交する所定方向における前記第２レジストの前記アンダーカット形状の幅は、５μｍ以上１０μｍ以下であり、前記第２レジストの前記アンダーカット形状の高さは、１μｍ以下である、請求項１３または１４に記載の半導体発光素子の製造方法。
  16. 前記積層構造を堆積させる工程は、前記第２レジストの前記第２開口を通過するスパッタ粒子を堆積させることを備える、請求項１５に記載の半導体発光素子の製造方法。
JP2022196624A 2022-12-08 2022-12-08 半導体発光素子および半導体発光素子の製造方法 Active JP7410261B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022196624A JP7410261B1 (ja) 2022-12-08 2022-12-08 半導体発光素子および半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022196624A JP7410261B1 (ja) 2022-12-08 2022-12-08 半導体発光素子および半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP7410261B1 true JP7410261B1 (ja) 2024-01-09

Family

ID=89451935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022196624A Active JP7410261B1 (ja) 2022-12-08 2022-12-08 半導体発光素子および半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP7410261B1 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204397A (ja) 2011-03-23 2012-10-22 Toshiba Corp 半導体発光装置およびその製造方法
WO2014122709A1 (ja) 2013-02-07 2014-08-14 シャープ株式会社 半導体装置およびその製造方法
JP2014207327A (ja) 2013-04-12 2014-10-30 スタンレー電気株式会社 半導体発光素子
JP2014220539A (ja) 2014-08-27 2014-11-20 株式会社東芝 半導体発光素子
US20190027649A1 (en) 2017-07-18 2019-01-24 Samsung Electronics Co., Ltd. Semiconductor light-emitting device
JP2019047026A (ja) 2017-09-05 2019-03-22 株式会社ジャパンディスプレイ 表示装置
JP2020140980A (ja) 2019-02-26 2020-09-03 ローム株式会社 電極構造および半導体発光装置
JP6839320B1 (ja) 2020-05-13 2021-03-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP2021039183A (ja) 2019-08-30 2021-03-11 キヤノン株式会社 半導体装置、表示装置、及び光電変換装置
JP2021180241A (ja) 2020-05-13 2021-11-18 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP2022033861A (ja) 2016-04-08 2022-03-02 株式会社半導体エネルギー研究所 トランジスタ

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204397A (ja) 2011-03-23 2012-10-22 Toshiba Corp 半導体発光装置およびその製造方法
WO2014122709A1 (ja) 2013-02-07 2014-08-14 シャープ株式会社 半導体装置およびその製造方法
JP2014207327A (ja) 2013-04-12 2014-10-30 スタンレー電気株式会社 半導体発光素子
JP2014220539A (ja) 2014-08-27 2014-11-20 株式会社東芝 半導体発光素子
JP2022033861A (ja) 2016-04-08 2022-03-02 株式会社半導体エネルギー研究所 トランジスタ
US20190027649A1 (en) 2017-07-18 2019-01-24 Samsung Electronics Co., Ltd. Semiconductor light-emitting device
JP2019047026A (ja) 2017-09-05 2019-03-22 株式会社ジャパンディスプレイ 表示装置
JP2020140980A (ja) 2019-02-26 2020-09-03 ローム株式会社 電極構造および半導体発光装置
JP2021039183A (ja) 2019-08-30 2021-03-11 キヤノン株式会社 半導体装置、表示装置、及び光電変換装置
JP6839320B1 (ja) 2020-05-13 2021-03-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP2021180241A (ja) 2020-05-13 2021-11-18 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Similar Documents

Publication Publication Date Title
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6811293B1 (ja) 半導体発光素子および半導体発光素子の製造方法
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
US9112115B2 (en) Nitride semiconductor ultraviolet light-emitting element
JP6902569B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6780083B1 (ja) 半導体発光素子
US8507935B2 (en) Light emitting element and light emitting device
CN113675310B (zh) 半导体发光元件及半导体发光元件的制造方法
JP6995227B1 (ja) 半導体発光素子および半導体発光素子の製造方法
KR20140028803A (ko) 반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법
US9871168B2 (en) Light emitting diode device having connected light emitting diode elements and method of fabricating the same
JP7410261B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7345524B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7344937B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7344936B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7370438B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7370437B1 (ja) 半導体発光素子および半導体発光素子の製造方法
US20220336719A1 (en) Semiconductor light-emitting element
JP7269414B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7472354B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7217819B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7339994B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI832544B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP2024054528A (ja) 半導体発光素子および半導体発光素子の製造方法
JP7295924B2 (ja) 半導体発光素子および半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230614

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231221

R150 Certificate of patent or registration of utility model

Ref document number: 7410261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150