TWI387822B - 薄膜電晶體陣列基板及其製造方法 - Google Patents

薄膜電晶體陣列基板及其製造方法 Download PDF

Info

Publication number
TWI387822B
TWI387822B TW097124764A TW97124764A TWI387822B TW I387822 B TWI387822 B TW I387822B TW 097124764 A TW097124764 A TW 097124764A TW 97124764 A TW97124764 A TW 97124764A TW I387822 B TWI387822 B TW I387822B
Authority
TW
Taiwan
Prior art keywords
transparent conductive
conductive layer
layer
patterned transparent
patterned
Prior art date
Application number
TW097124764A
Other languages
English (en)
Other versions
TW201003261A (en
Inventor
Yao Hong Chien
Chih Chieh Wang
Xuan Yu Liu
Li Shan Chen
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW097124764A priority Critical patent/TWI387822B/zh
Priority to US12/396,492 priority patent/US7812352B2/en
Publication of TW201003261A publication Critical patent/TW201003261A/zh
Priority to US12/854,914 priority patent/US7968367B2/en
Application granted granted Critical
Publication of TWI387822B publication Critical patent/TWI387822B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體陣列基板及其製造方法
本發明是有關於一種薄膜電晶體陣列基板(TFT array substrate)及其製造方法，且特別是有關於一種具有良好的開口率(aperture ratio)以及儲存電容(Cst)的薄膜電晶體陣列基板及其製造方法。
隨著光電技術與半導體製程的發展，薄膜電晶體液晶顯示器已成為諸多顯示裝置中的主流。薄膜電晶體液晶顯示器主要由薄膜電晶體陣列基板(TFT array substrate)、彩色濾光陣列基板(Color Filter substrate,CF substrate)和液晶層(Liquid Crystal layer)所構成，其中，薄膜電晶體陣列基板包括多個以陣列排列之畫素結構(pixel structure)，而每一個畫素結構包括一個薄膜電晶體以及一個畫素電極(pixel electrode)。為了維持良好的顯示品質，在畫素結構中通常會再形成儲存電容。
圖1A繪示為習知一種具有低溫多晶矽薄膜電晶體的薄膜電晶體陣列基板的俯視示意圖。圖1B繪示為沿圖1A的A-A’線之剖面示意圖。請共同參照圖1A與圖1B，薄膜電晶體陣列基板100包括基板110、圖案化多晶矽層120、第一圖案化絕緣層130、第一金屬層140、第二圖案化絕緣層150、第二金屬層160、第三圖案化絕緣層170以及透明導電層180，其中透明導電層180包括一畫素電極180a。
請繼續參照圖1A與圖1B，基板110具有一畫素區112 與位於畫素區112周圍的焊墊區114。圖案化多晶矽層120設置於基板110上，此圖案化多晶矽層120包括源極122與汲極124。第一圖案化絕緣層130覆蓋圖案化多晶矽層120。第一金屬層140設置於第一圖案化絕緣層130上，此第一金屬層140包括閘極142、與閘極142電性連接之掃描線144、以及設置於畫素區112中的共用電極146。第二圖案化絕緣層150覆蓋第一金屬層140，且第一圖案化絕緣層130與第二圖案化絕緣層150中具有一開口190而曝露出汲極124。第二金屬層160設置於第二圖案化絕緣層150上，並且，第二金屬層160透過開口190與汲極124電性連接。第二金屬層160還包括與源極122電性連接之資料線162，此資料線162是透過開口192而於源極122電性連接。
第三圖案化絕緣層170覆蓋第二金屬層160且具有一開口194而曝露出與汲極124電性連接之第二金屬層160。畫素電極180a經由開口194而電性連接第二金屬層160，繼而再電性連接到汲極124。特別是，如圖1B所繪示，在畫素區112中的汲極124、第一圖案化絕緣層130、共用電極146、第二圖案化絕緣層150以及第二金屬層160構成了儲存電容Cst。
圖1C繪示為圖1A之薄膜電晶體陣列基板的透光區與非透光區的示意圖。請參照圖1C，薄膜電晶體陣列基板100中具有透光區102與不透光區104。由上述內容可知，使用金屬膜層的區域將不會透光。特別是，如圖1A與圖 1B所示，在畫素區112中的儲存電容Cst具有共用電極146與第二金屬層160，因此成為不透光區104。亦即，薄膜電晶體陣列基板100的開口率將嚴重損失。
圖2A繪示為習知一種具有非晶矽薄膜電晶體的薄膜電晶體陣列基板的俯視示意圖。圖2B繪示為沿圖2A的D-D’線之剖面示意圖。此薄膜電晶體陣列基板200包括基板210、第一金屬層220、第一絕緣層230、通道層240、第二金屬層250、第二絕緣層260以及透明導電層270，其中，透明導電層270包括一畫素電極270a。
請繼續參照圖2A與圖2B，基板210具有畫素區212與位於畫素區212周邊的焊墊區214。第一金屬層220設置於基板210上，第一金屬層220包括閘極222、與閘極222電性連接之掃描線224、以及位在畫素區212中的共用電極226。第一絕緣層230覆蓋第一金屬層220。通道層240設置於閘極222上方之第一絕緣層230上。第二金屬層250設置於第一絕緣層230上，第二金屬層250包括設置在通道層240兩側的源極252與汲極254、以及與源極252電性連接之資料線256。第二絕緣層260覆蓋第二金屬層250且曝露出汲極254。畫素電極270a設置於第二絕緣層260上，且畫素電極270a電性連接汲極254。特別是，如圖2A與圖2B所繪示，在畫素區212中的共用電極226、第一絕緣層230、第二絕緣層260以及畫素電極270a構成了儲存電容Cst。
圖2C繪示為圖2A之薄膜電晶體陣列基板的透光區與 非透光區的示意圖。請參照圖2C，薄膜電晶體陣列基板200中具有透光區202與不透光區204。同樣地，使用金屬膜層的區域將不會透光。特別是，共用電極226設置在畫素區212中的大部分區域，使得薄膜電晶體陣列基板200的開口率嚴重損失。
圖3A繪示為習知另一種具有非晶矽薄膜電晶體的薄膜電晶體陣列基板的俯視示意圖。圖3B繪示為沿圖3A中之E-E’線的剖面示意圖。請共同參照圖3A與圖3B，此薄膜電晶體陣列基板202與圖2A所繪示之薄膜電晶體陣列基板200類似，相同的構件標示以相同的符號，不同之處僅在於儲存電容的設計。
如圖3B所繪示，在此薄膜電晶體陣列基板202中，是利用共用電極226、第一絕緣層230、第二金屬層250、第二絕緣層260與畫素電極270a構成雙儲存電容。然而，由於共用電極226為金屬膜層而不透光，所以，此薄膜電晶體陣列基板202的開口率也會下降。承上所述，在習知的薄膜電晶體陣列基板100、200、202中，若是欲增加儲存電容的儲存電容量，勢必要增加共用電極146、226的面積。然而，在增加共用電極146、226的面積時，又會降低薄膜電晶體陣列基板100、200、202的開口率。
圖4A繪示為沿圖1A之B-B’線的剖面示意圖。圖4B繪示為沿圖1A之C-C’線的剖面示意圖。請先參照圖1A與圖4A，此薄膜電晶體陣列基板100具有掃描焊墊114a，掃描焊墊114a包括基板110、第一圖案化絕緣層130、第 一金屬層140、第二圖案化絕緣層150、第三圖案化絕緣層170以及透明導電層180。特別是，透明導電層180透過開口172而與第一金屬層140電性連接。
請再參照圖1A與圖4B，資料焊墊114b包括基板110、第一絕緣層130、第二絕緣層150、第二金屬層160第三絕緣層170以及透明導電層180。特別是，透明導電層180透過開口172而與第二金屬層160電性連接。
值得注意的是，第一金屬層140與第二金屬層160所使用的金屬大多為Cr、Mo、AlNd/AlNdN、Mo/Al/Mo等。為解決第一金屬層140與第二金屬層160表面容易氧化的問題，通常會在形成第一金屬層140與第二金屬層160之後，再通入氮氣以使得第一金屬層140與第二金屬層160上分別形成氮化金屬膜層140’與160’。
然而，透明導電層180的材質通常為銦錫氧化物，並且，銦錫氧化物與氮化金屬膜層140’、160’之間的接觸阻抗通常較高。因此，掃描焊墊114a與資料焊墊114b將具有較高的接觸阻抗，使電子訊號產生損失。
有鑑於此，本發明提供一種薄膜電晶體陣列基板，具有良好的開口率且同時能保持良好的儲存電容，還能降低掃描/資料焊墊的接觸阻抗。
本發明還提供一種薄膜電晶體陣列基板的製造方法，適於製造具有良好的儲存電容與開口率的薄膜電晶體陣列基板，並且，此薄膜電晶體陣列基板的掃描/資料焊墊 具有低接觸阻抗。
基於上述，本發明提出一種薄膜電晶體陣列基板，包括基板、圖案化多晶矽層、第一圖案化絕緣層、第一圖案化透明導電層、第一金屬層、第二圖案化絕緣層、第二圖案化透明導電層、第二金屬層、第三圖案化絕緣層以及第三圖案化透明導電層。基板具有一畫素區與位於畫素區周邊的焊墊區。圖案化多晶矽層設置於基板上的畫素區中，此圖案化多晶矽層包括源極與汲極。第一圖案化絕緣層覆蓋圖案化多晶矽層。第一圖案化透明導電層設置於第一圖案化絕緣層上。第一金屬層部分設置於第一圖案化透明導電層上，此第一金屬層包括閘極、與閘極電性連接之掃描線、以及設置於畫素區中的共用線，其中，共用線的下方設置有部分的第一圖案化透明導電層。第二圖案化絕緣層覆蓋第一金屬層，且第一圖案化絕緣層與第二圖案化絕緣層具有第一開口，以曝露出汲極。第二圖案化透明導電層設置於第二圖案化絕緣層上，且部分第二圖案化透明導電層經由第一開口電性連接汲極。第二金屬層部分設置於第二圖案化透明導電層上，其中，第二金屬層包括與源極電性連接之資料線，且資料線下方設置有部分的第二圖案化透明導電層。第三圖案化絕緣層覆蓋第二金屬層、且具有一第二開口曝露出與汲極電性連接之第二圖案化透明導電層。第三圖案化透明導電層設置於第三圖案化絕緣層上，第三圖案化透明導電層包括一畫素電極位於畫素區中，且畫素電極經由第二開口電性連接第二圖案化透明導電層。
在一實施例中，上述之汲極、第一圖案化絕緣層與共用線下方的第一圖案化透明導電層構成一第一儲存電容，而位於共用線下方的第一圖案化透明導電層、第二圖案化絕緣層與位於共用線上方的第二圖案化透明導電層構成一第二儲存電容。
在一實施例中，上述之薄膜電晶體陣列基板更包括一掃描焊墊，設置於焊墊區中且與掃描線電性連接，掃描焊墊包括第一圖案化透明導電層、第一金屬層與第三圖案化透明導電層。第一金屬層設置於第一圖案化透明導電層上，其中第一金屬層具有一開口。第三圖案化透明導電層經由此開口而與第一圖案化透明導電層電性連接。
在一實施例中，上述之薄膜電晶體陣列基板更包括一資料焊墊，設置於焊墊區中且與資料線電性連接，資料焊墊包括第二圖案化透明導電層、第二金屬層與第三圖案化透明導電層。第二金屬層設置於第二圖案化透明導電層上，其中第二金屬層具有一開口。第三圖案化透明導電層經由此開口而與第二圖案化透明導電層電性連接。
在一實施例中，上述之第二金屬層還設置於共用線上方之第二圖案化透明導電層上，且畫素電極經由第二開口電性連接第二金屬層。
本發明再提出一種薄膜電晶體陣列基板的製造方法，包括下列步驟。提供一基板，此基板具有畫素區與位於畫素區周邊的焊墊區。於基板上的畫素區中形成圖案化多晶矽層，此圖案化多晶矽層包括源極與汲極。形成第一 圖案化絕緣層覆蓋圖案化多晶矽層。於第一圖案化絕緣層上形成第一圖案化透明導電層。於第一圖案化透明導電層上形成第一金屬層，此第一金屬層部分設置於第一圖案化透明導電層上，且第一金屬層包括閘極、與閘極電性連接之掃描線、以及設置於畫素區中的共用線，其中，共用線的下方設置有部分的第一圖案化透明導電層。形成第二圖案化絕緣層覆蓋第一金屬層，且第一圖案化絕緣層與第二圖案化絕緣層具有第一開口，以曝露出汲極。於第二圖案化絕緣層上形成第二圖案化透明導電層，且部分第二圖案化透明導電層經該第一開口電性連接汲極。於第二圖案化透明導電層上形成第二金屬層，此第二金屬層部分設置於第二圖案化透明導電層上，其中，第二金屬層包括與源極電性連接之資料線，且資料線下方設置有部分的第二圖案化透明導電層。形成第三圖案化絕緣層覆蓋第二金屬層，第三圖案化絕緣層具有第二開口，曝露出與汲極電性連接之第二圖案化透明導電層。於第三圖案化絕緣層上形成第三圖案化透明導電層，此第三圖案化透明導電層包括畫素電極位於畫素區中，且畫素電極經由第二開口電性連接第二圖案化透明導電層。
在一實施例中，上述之薄膜電晶體陣列基板的製造方法更包括於焊墊區中形成掃描焊墊，此掃描焊墊與掃描線電性連接，形成掃描焊墊的方法包括下列步驟。首先，於焊墊區中形成第一圖案化透明導電層。接著，於第一圖案化透明導電層上形成第一金屬層，其中第一金屬層具有一 開口。之後，於第一金屬層上形成第三圖案化透明導電層，此第三圖案化透明導電層經由開口而與第一圖案化透明導電層電性連接。
在一實施例中，上述之薄膜電晶體陣列基板的製造方法更包括於焊墊區中形成資料焊墊，此資料焊墊與資料線電性連接，形成資料焊墊的方法包括下列步驟。首先，於焊墊區中形成第二圖案化透明導電層。繼之，於第二圖案化透明導電層上形成第二金屬層，其中第二金屬層具有一開口。之後，於第二金屬層上形成第三圖案化透明導電層，此第三圖案化透明導電層經由開口而與第二圖案化透明導電層電性連接。
在一實施例中，上述之薄膜電晶體陣列基板的製造方法更包括於共用線上方之第二圖案化透明導電層上形成第二金屬層，且畫素電極經由第二開口電性連接第二金屬層。
在一實施例中，上述之共用線與第一圖案化透明導電層的形成方法包括下列步驟。首先，於基板上形成第一透明導電材料層。接著，於第一透明導電材料層上形成第一金屬材料層。之後，以半調式光罩為罩幕，對第一金屬材料層與第一透明導電材料層進行微影蝕刻製程，以形成共用線與第一圖案化透明導電層。
本發明又提出一種薄膜電晶體陣列基板，包括基板、第一圖案化透明導電層、第一金屬層、第一絕緣層、通道層、第二圖案化透明導電層、第二金屬層、第二絕緣層以及第三圖案化透明導電層。基板具有畫素區與位於畫素區 周邊的焊墊區。第一圖案化透明導電層設置於基板上。第一金屬層部分設置於第一圖案化透明導電層上，第一金屬層包括閘極、與閘極電性連接之掃描線、以及位在畫素區中的共用線，其中，共用線的下方設置有部分的第一圖案化透明導電層。第一絕緣層覆蓋第一金屬層。通道層設置於閘極上方之第一絕緣層上。第二圖案化透明導電層設置於基板上。第二金屬層部分設置於第二圖案化透明導電層上，第二金屬層包括設置在通道層兩側的源極與汲極、與源極電性連接之資料線，其中，汲極的下方設置有部分的第二圖案化透明導電層。第二絕緣層覆蓋第二金屬層且曝露出汲極下方的第二圖案化透明導電層。第三圖案化透明導電層設置於第二絕緣層上，第三圖案化透明導電層包括畫素電極位於畫素區中，且畫素電極電性連接汲極下方的第二圖案化透明導電層。
在一實施例中，上述之共用線與第一圖案化透明導電層用以作為一儲存電容之下電極，而位於共用線與第一圖案化透明導電層上方之畫素電極即作為儲存電容之上電極。
在一實施例中，上述之共用線的下方設置有第一圖案化透明導電層，共用線的上方設置有第二圖案化透明導電層與畫素電極，而且畫素電極與第二圖案化透明導電層電性連接。
在一實施例中，上述之共用線與第一圖案化透明導電層用以作為一儲存電容之下電極，而位於共用線與第一圖 案化透明導電層上方之第二圖案化透明導電層與畫素電極即作為儲存電容之上電極。
在一實施例中，上述之薄膜電晶體陣列基板更包括一掃描焊墊，設置於焊墊區中且與掃描線電性連接，掃描焊墊包括第一圖案化透明導電層、第一金屬層與第三圖案化透明導電層。
第一金屬層設置於第一圖案化透明導電層上，其中第一金屬層具有一開口。第三圖案化透明導電層經由開口而與第一圖案化透明導電層電性連接。
在一實施例中，上述之薄膜電晶體陣列基板更包括一資料焊墊，設置於焊墊區中且與資料線電性連接，資料焊墊包括第二圖案化透明導電層、第二金屬層與第三圖案化透明導電層。第二金屬層設置於第二圖案化透明導電層上，其中第二金屬層具有一開口。第三圖案化透明導電層經由開口而與第二圖案化透明導電層電性連接。
本發明又提出一種薄膜電晶體陣列基板的製造方法，包括下列步驟。首先，提供基板，此基板具有畫素區與位於畫素區周邊的焊墊區。於基板上形成第一圖案化透明導電層。於部分第一圖案化透明導電層上形成第一金屬層，此第一金屬層包括閘極、與閘極電性連接之掃描線、以及位在畫素區中的共用線，其中，共用線的下方設置有部分的第一圖案化透明導電層。形成第一絕緣層覆蓋第一金屬層。於閘極上方之第一絕緣層上形成通道層。於基板上形成第二圖案化透明導電層。於部分第二圖案化透明導 電層上形成第二金屬層，此第二金屬層包括設置在通道層兩側的源極與汲極、與源極電性連接之資料線，其中，汲極的下方設置有部分的第二圖案化透明導電層。形成第二絕緣層覆蓋第二金屬層、且曝露出汲極下方的第二圖案化透明導電層。於基板上形成第三圖案化透明導電層，第三圖案化透明導電層包括畫素電極，且畫素電極電性連接汲極下方的第二圖案化透明導電層。
在一實施例中，上述之作為一儲存電容之下電極的共用線與第一圖案化透明導電層的形成方法包括下列步驟。於基板上形成一第一透明導電材料層。於第一透明導電材料層上形成一第一金屬材料層。以一半調式光罩為罩幕，對第一金屬材料層與第一透明導電材料層進行微影蝕刻製程，以形成共用線與第一圖案化透明導電層。
在一實施例中，上述之薄膜電晶體陣列基板的製造方法更包括於焊墊區中形成掃描焊墊，掃描焊墊與掃描線電性連接，形成掃描焊墊的方法包括下列步驟。於焊墊區中形成第一圖案化透明導電層。於第一圖案化透明導電層上形成第一金屬層，其中第一金屬層具有一開口。於第一金屬層上形成第三圖案化透明導電層，第三圖案化透明導電層經由開口而與第一圖案化透明導電層電性連接。
在一實施例中，上述之薄膜電晶體陣列基板的製造方法更包括於焊墊區中形成資料焊墊，資料焊墊與資料線電性連接，形成資料焊墊的方法包括下列步驟。於焊墊區中形成第二圖案化透明導電層。於第二圖案化透明導電層上 形成第二金屬層，其中第二金屬層具有一開口。於第二金屬層上形成第三圖案化透明導電層，第三圖案化透明導電層經由開口而與第二圖案化透明導電層電性連接。
本發明因在第一金屬層的下方設置第一圖案化透明導電層，且在第二金屬層的下方設置第一圖案化透明導電層。並且，利用第一圖案化透明導電層與第二圖案化透明導電層分別取代儲存電容中作為下電極的第一金屬層與第二金屬層。因此，可提昇薄膜電晶體陣列基板的開口率，也可同時保持良好的儲存電容值。另外，掃描焊墊與資料焊墊也具有低的接觸阻抗，而有利於電子訊號之傳遞。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
具有低溫多晶矽薄膜電晶體的薄膜電晶體陣列基板 第一實施例
圖5A繪示為本發明一實施例之一種具有低溫多晶矽薄膜電晶體的薄膜電晶體陣列基板的俯視示意圖。圖5B繪示為沿圖5A的K-K’線之剖面示意圖。請共同參照圖5A與圖5B，此薄膜電晶體陣列基板300包括基板310、圖案化多晶矽層320、第一圖案化絕緣層330、第一圖案化透明導電層342、第一金屬層350、第二圖案化絕緣層360、第二圖案化透明導電層344、第二金屬層370、第三圖案化絕緣層380以及第三圖案化透明導電層346。
請繼續參照圖5A與圖5B，基板310具有一畫素區 312、與位於畫素區312周邊的焊墊區314。此基板310可以是玻璃基板或是石英基板。圖案化多晶矽層320設置於基板310上的畫素區312中，此圖案化多晶矽層320包括源極322與汲極324。特別是，圖案化多晶矽層320的汲極324還延伸到畫素區312中，並且圖案化多晶矽層320的厚度為500Å左右，可讓光線透過。
第一圖案化絕緣層330(繪示於圖5B中)覆蓋圖案化多晶矽層320。此第一圖案化絕緣層330的材質例如為氧化矽、氮化矽、氮氧化矽或其他類似的材質。
第一圖案化透明導電層342設置於第一圖案化絕緣層330上。第一圖案化透明導電層342的材質可以是銦錫氧化物、銦鋅氧化物或是其他類似的材質。特別是，第一金屬層350部分設置於第一圖案化透明導電層342上，此第一金屬層350包括閘極352、與閘極352電性連接之掃描線354、以及設置於畫素區312中的共用線356，其中，共用線356的下方設置有部分的第一圖案化透明導電層342。另外，第一金屬層350的材質例如是Cr、Mo、AlNd/AlNdN、Mo/Al/Mo等。
第二圖案化絕緣層360(繪示於圖5B中)覆蓋第一金屬層350，且第一圖案化絕緣層330與第二圖案化絕緣層360具有第一開口332，以曝露出汲極324。第二圖案化絕緣層360的材質例如為氧化矽、氮化矽、氮氧化矽或其他類似的材質。
第二圖案化透明導電層344設置於第二圖案化絕緣層 360上，且部分第二圖案化透明導電層344經由第一開口332電性連接汲極324。第二圖案化透明導電層344的材質可以是銦錫氧化物、銦鋅氧化物或是其他類似的材質。特別是，第二金屬層370部分設置於第二圖案化透明導電層344上，其中，第二金屬層370包括與源極322電性連接之資料線372，且資料線372下方設置有部分的第二圖案化透明導電層344。
請再參照圖5A與圖5B，第三圖案化絕緣層380覆蓋第二金屬層370且具有一第二開口382，以曝露出與汲極324電性連接之第二圖案化透明導電層344。此第三圖案化絕緣層380的材質例如為氧化矽、氮化矽、氮氧化矽或其他類似的材質。
第三圖案化透明導電層346設置於第三圖案化絕緣層380上，第三圖案化透明導電層346包括一畫素電極346a，且畫素電極346a經由第二開口382電性連接第二圖案化透明導電層344。
承上述，如圖5A與圖5B之薄膜電晶體陣列基板300，利用在第一金屬層350的下方設置第一圖案化透明導電層342，並且，在畫素區312中僅剩下提供電壓的共用線356是不透光的金屬材質。亦即，此實施例利用第一圖案化透明導電層342以及部分位於第一圖案化透明導電層342上方的共用線356，進而取代習知中的大面積的共用電極146(如圖1A所繪示)，所以，此實施例可同時提昇開口率、並且保持良好的儲存電容值。
更詳細而言，請參照圖5B，汲極324、第一圖案化絕緣層330與共用線356下方的第一圖案化透明導電層342構成一第一儲存電容Cst1，而位於共用線356下方的第一圖案化透明導電層342、第二圖案化絕緣層360與位於共用線356上方的第二圖案化透明導電層344構成一第二儲存電容Cst2。也就是說，此薄膜電晶體陣列基板300具有雙層電容結構。
特別是，由於共用線356僅部分地位於第一圖案化透明導電層342上，所以光線可穿透第一儲存電容Cst1，進而具有良好的開口率。另外，在畫素區312中的第一圖案化透明導電層342可作為共用電極，使此薄膜電晶體陣列基板300同時具有良好的儲存電容值。
圖5C繪示為圖5A之薄膜電晶體陣列基板的透光區與非透光區的示意圖。請共同參照圖5A與圖5C，使用金屬材質的區域為不透光區304，使用圖案化透明導電層342、344的區域為透光區302。
承上述，在畫素區312中僅有共用線356為金屬材質，並且以第一圖案化透明導電層342取代大部分之第一金屬層350的面積，所以，使薄膜電晶體陣列基板300具有良好的開口率。另外，可利用第一圖案化透明導電層342作為共用電極，進而使得薄膜電晶體陣列基板300具有良好的儲存電容值。
圖5D繪示為沿圖5A之L-L’線的剖面示意圖。請共同參照圖5A與圖5D，此薄膜電晶體陣列基板300更包括 一掃描焊墊314a，設置於焊墊區314中且與掃描線354電性連接，掃描焊墊314a包括第一圖案化透明導電層342、第一金屬層350與第三圖案化透明導電層346。第一金屬層350設置於第一圖案化透明導電層342上，其中第一金屬層350具有一開口350a。第三圖案化透明導電層346經由此開口350a而與第一圖案化透明導電層342電性連接。
圖5E繪示為沿圖5A之M-M’線的剖面示意圖。請共同參照圖5A與圖5E，此薄膜電晶體陣列基板300更包括一資料焊墊314b，設置於焊墊區314中且與資料線372電性連接，資料焊墊314b包括第二圖案化透明導電層344、第二金屬層370與第三圖案化透明導電層346。第二金屬層370設置於第二圖案化透明導電層344上，其中第二金屬層370具有一開口370a。第三圖案化透明導電層346經由此開口370a而與第二圖案化透明導電層344電性連接。
值得注意的是，在掃描焊墊314a的第一金屬層350具有一開口350a，所以，第三圖案化透明導電層346可以經由開口350a而與第一金屬層350下方的第一圖案化透明導電層342相接觸。由於兩者材質相同，第一圖案化透明導電層342與第三圖案化透明導電層346之間的界面可視為幾乎沒有接觸阻抗存在。
特別是，第三圖案化透明導電層346並不是直接與第一金屬層350上方的氮化金屬膜層350’相互接觸，所以，可大幅降低接觸阻抗。同樣地，如圖5E所繪示之資料焊墊314b也是採用相同的設計，而有利於電子訊號的傳遞。
第二實施例
圖6A繪示為本發明一實施例之另一種具有低溫多晶矽薄膜電晶體的薄膜電晶體陣列基板的俯視示意圖。圖6B繪示為沿圖6A的O-O’線之剖面示意圖。
此薄膜電晶體陣列基板400與圖5A、圖5B所繪示的薄膜電晶體陣列基板300類似，相同的元件標示以相同的標號。膜層的材質、設置方式與圖5A、5B所述的內容相類似，在此不予以重述。
值得注意的是，在此實施例的薄膜電晶體陣列基板400中，第二金屬層370還設置於共用線356上方之第二圖案化透明導電層344上，且畫素電極346a經由第二開口382電性連接第二金屬層370。如此，可以形成具有更大的儲存電容值的雙層電容結構，而有利於提昇顯示品質。同樣地，薄膜電晶體陣列基板400的掃描焊墊314a與資料焊墊314b也具有如圖5D、5E繪示之類似設計，在此不予以重述。
具有低溫多晶矽薄膜電晶體的薄膜電晶體陣列基板的製造方法 第一實施例
請繼續參照圖5A與圖5B，此薄膜電晶體陣列基板300的製造方法包括下列步驟。首先，提供一基板310，此基板310具有畫素區312與位於畫素區312周邊的焊墊區314。此基板310可以是玻璃基板或是石英基板。
接著，於基板310上的畫素區中312形成圖案化多晶 矽層320，此圖案化多晶矽層320包括源極322與汲極324。形成圖案化多晶矽層320的方法例如是先於基板310上形成一層多晶矽層(未繪示)，之後再利用微影蝕刻製程對該多晶矽層進行圖案化。
再來，形成第一圖案化絕緣層330覆蓋圖案化多晶矽層320。此第一圖案化絕緣層330形成的方式例如是利用化學氣相沈積法於該基板310上沈積第一絕緣層(未繪示)，在後續的製程中，再繼續進行圖案化製程以形成第一圖案化絕緣層330。第一圖案化絕緣層330的材質例如為氧化矽、氮化矽、氮氧化矽或其他類似的材質。
繼之，於第一圖案化絕緣層330上形成第一圖案化透明導電層342。形成第一圖案化透明導電層342的方法例如是濺鍍法。並且，第一圖案化透明導電層342的材質可以是銦錫氧化物、銦鋅氧化物或是其他類似的材質。
接著，於第一圖案化透明導電層342上形成第一金屬層350，此第一金屬層350部分設置於第一圖案化透明導電層342上，且第一金屬層350包括閘極352、與閘極352電性連接之掃描線354、以及設置於畫素區312中的共用線356，其中，共用線356的下方設置有部分的第一圖案化透明導電層342。形成第一金屬層350的方法例如是濺鍍法，並且，第一金屬層350的材質例如是Cr、Mo、AlNd/AlNdN、Mo/Al/Mo等。
值得注意的是，在製作如圖5B繪示之共用線356、以及位於共用線356下方且作為共用電極的第一圖案化透明 導電層342時，總共需要兩道光罩。因此，為了節省光罩的數量、又能夠同時製作出如圖5B所繪示之共用線356與第一圖案化透明導電層342的結構，在另一實施例中，可透過半調式光罩(half tone photomask)或灰階調式光罩(gray tone mask)的使用，且配合微影蝕刻製程，以得到上述的結構。
更詳細而言，請參照圖5B，共用線356與其底下的第一圖案化透明導電層342的形成方法包括下列步驟。首先，於基板310上形成一第一透明導電材料層(未繪示)。接著，於第一透明導電材料層上形成一第一金屬材料層(未繪示)。之後，以一半調式光罩(未繪示)為罩幕，對第一金屬材料層與第一透明導電材料層進行微影蝕刻製程，以形成如圖5B所繪示之部分共用線356位於第一圖案化透明導電層342上方的結構。由於半調式光罩或灰階調式光罩配合微影蝕刻製程的方法為眾所周知的技術，在此不予以詳細敘述。
繼之，形成第二圖案化絕緣層360覆蓋第一金屬層350，且第一圖案化絕緣層330與第二圖案化絕緣層360具有第一開口332，以曝露出汲極324。此第二圖案化絕緣層360形成的方式例如是利用化學氣相沈積法於該基板310上沈積第二絕緣層(未繪示)，且繼續進行圖案化製程以在第一絕緣層(未繪示)與第二絕緣層(未繪示)中形成第一開口332。也就是說，於此步驟中同時形成了具有第一開口332的第一圖案化絕緣層330與第二圖案化絕 緣層360。同樣地，第二圖案化絕緣層360的材質例如為氧化矽、氮化矽、氮氧化矽或其他類似的材質。
接著，於第二圖案化絕緣層360上形成第二圖案化透明導電層344，且部分第二圖案化透明導電層344經該第一開口332電性連接汲極324。
再來，於第二圖案化透明導電層344上形成第二金屬層370，此第二金屬層370部分設置於第二圖案化透明導電層344上，其中，第二金屬層370包括與源極322電性連接之資料線372，且資料線372下方設置有部分第二圖案化透明導電層344。
繼之，形成第三圖案化絕緣層380覆蓋第二金屬層370，第三圖案化絕緣層380具有第二開口382，曝露出與汲極324電性連接之第二圖案化透明導電層344。形成第三圖案化絕緣層380的方法例如是先於基板310上全面覆蓋一層第三絕緣層(未繪示)，之後在圖案化此第三絕緣層而形成第二開口382。
之後，於第三圖案化絕緣層380上形成第三圖案化透明導電層346，此第三圖案化透明導電層346包括畫素電極346a位於畫素區312中，且畫素電極346a經由第二開口382電性連接第二圖案化透明導電層344。
上述之薄膜電晶體陣列基板300的製造方法適於製造具有良好的儲存電容與開口率的薄膜電晶體陣列基板300，並能利用半調式光罩或灰階調式光罩以減少光罩使用數量。
請繼續參照圖5A與圖5D，上述之薄膜電晶體陣列基板300的製造方法更包括於焊墊區314中形成掃描焊墊314a，此掃描焊墊314a與掃描線354電性連接，形成掃描焊墊314a的方法包括下列步驟。
首先，於焊墊區314中形成第一圖案化透明導電層342。此第一圖案化透明導電層342是形成在已經成膜於基板310上的第一圖案化絕緣層330上。
接著，於第一圖案化透明導電層342上形成第一金屬層350，其中第一金屬層350具有一開口350a。特別是，開口350a可以是對於第二圖案化絕緣層360、第三圖案化絕緣層380以及第一金屬層350同時進行蝕刻而形成。
之後，於第一金屬層350上形成第三圖案化透明導電層346，此第三圖案化透明導電層346經由開口350a而與第一圖案化透明導電層342電性連接。
請再參照圖5A與圖5E，同樣地，上述之薄膜電晶體陣列基板300的製造方法更包括於焊墊區314中形成資料焊墊314b，此資料焊墊314b與資料線372電性連接，形成資料焊墊314b的方法包括下列步驟。
首先，於焊墊區314中形成第二圖案化透明導電層344。此第二圖案化透明導電層344是形成在第一圖案化絕緣層330上方的第二圖案化絕緣層360上。
繼之，於第二圖案化透明導電層344上形成第二金屬層370，其中第二金屬層370具有一開口370a。同樣地，開口370a可以是對於第三圖案化絕緣層380、以及第二金 屬層370同時進行蝕刻而形成。
之後，於第二金屬層370上形成第三圖案化透明導電層346，此第三圖案化透明導電層346經由開口370a而與第二圖案化透明導電層344電性連接。
經由上述的薄膜電晶體陣列基板300的製作方法，可以製作具有低接觸阻抗的掃描焊墊314a與資料焊墊314b，而有利於電子訊號的傳遞。
第二實施例
同樣地，請參照圖6A與圖6B，此實施例的薄膜電晶體陣列基板400的製造方法與上述之薄膜電晶體陣列基板300的製造方法相類似，相同的構件標示以相同的符號。
特別是，此薄膜電晶體陣列基板400更包括於共用線356上方之第二圖案化透明導電層344上形成第二金屬層370，且畫素電極346a經由第二開口382電性連接第二金屬層370。
如圖6B所繪示，第二金屬層370的下方具有一部份的第二圖案化透明導電層344，而另一部份的第二圖案化透明導電層344延伸到畫素區312中。同樣地，要形成此結構需要兩道光罩。但是，為了不增加光罩的使用數量，同樣可以利用半調式光罩(half tone photomask)或灰階調式光罩(gray tone mask)且配合微影蝕刻製程，以得到如圖6B所繪示之結構。
在此實施例中，同樣地可以對於掃描焊墊314a與資料焊墊314b採取與上述實施例相同的設計，以降低接觸阻 抗，在此不再予以重述。
具有非晶矽薄膜電晶體的薄膜電晶體陣列基板 第一實施例
圖7A繪示為本發明一實施例之一種具有非晶矽薄膜電晶體的薄膜電晶體陣列基板的俯視示意圖。圖7B繪示為沿圖7A的F-F’線之剖面示意圖。圖7C繪示為沿圖7A的G-G’線之剖面示意圖。圖7D繪示為沿圖7A的H-H’線之剖面示意圖。請共同參照圖7A~圖7D，此薄膜電晶體陣列基板500包括基板510、第一圖案化透明導電層520、第一金屬層530、第一絕緣層540、通道層550、第二圖案化透明導電層560、第二金屬層570、第二絕緣層580以及第三圖案化透明導電層590。
請繼續共同參照圖7A~圖7D，基板510具有畫素區512與位於畫素區512周邊的焊墊區514。此基板510可以是玻璃基板或是石英基板。第一圖案化透明導電層520設置於基板510上。第一圖案化透明導電層520的材質可以是銦錫氧化物、銦鋅氧化物或是其他類似的材質。
特別是，第一金屬層530部分設置於第一圖案化透明導電層520上，第一金屬層530包括閘極532、與閘極532電性連接之掃描線534、以及位在畫素區512中的共用線536，其中，共用線536的下方設置有部分的第一圖案化透明導電層520。另外，第一金屬層530的材質例如是Cr、Mo、AlNd/AlNdN、Mo/Al/Mo等。
第一絕緣層540覆蓋第一金屬層530(繪示於圖7B、 圖7C中)。第一絕緣層540的材質例如為氧化矽、氮化矽、氮氧化矽或其他類似的材質。通道層550設置於閘極532上方之第一絕緣層540上。通道層550的材質例如為非晶矽層。
第二圖案化透明導電層560設置於基板510上。特別是，第二金屬層570部分設置於第二圖案化透明導電層560上，第二金屬層570包括設置在通道層550兩側的源極572與汲極574、與源極572電性連接之資料線576，其中，汲極574的下方設置有部分的第二圖案化透明導電層560。
第二絕緣層580覆蓋第二金屬層570且曝露出汲極574下方的第二圖案化透明導電層560。值得注意的是，如圖7A與圖7D所繪示，僅有部分的汲極574位於第二圖案化透明導電層560上，並沒有將全部的汲極574延伸到畫素區512中，並且，延伸到畫素區512中的部分以第二圖案化透明導電層560取代。
第三圖案化透明導電層590設置於第二絕緣層580上，第三圖案化透明導電層590包括畫素電極590a位於畫素區512中，且畫素電極590a電性連接汲極574下方的第二圖案化透明導電層560。特別是，由於畫素電極590a與第二圖案化透明導電層560為相同的材質，所以可以降低接觸阻抗，以利電子訊號的傳遞。
承上述，如圖7A~7D之薄膜電晶體陣列基板500，利用在第一金屬層530的下方設置第一圖案化透明導電層520，並且，使得在畫素區512中，僅剩下提供電壓的共用 線536是不透光的金屬材質。也就是說，此實施例利用第一圖案化透明導電層520以及部分位於第一圖案化透明導電層520上方的共用線536，進而取代習知中的大面積的共用電極226(如圖2A所繪示)，所以，此實施例可同時提昇開口率、並且保持良好的儲存電容值、以及降低接觸阻抗。
再者，僅使部分汲極572位於通道層550上，而利用第二圖案化透明導電層560延伸到畫素區512中(如圖7A所繪示)。如此，可進一步提昇薄膜電晶體陣列基板500的開口率。
請繼續參照圖7A與圖7C，共用線536與第一圖案化透明導電層520用以作為儲存電容Cst之下電極，而畫素電極590a即作為儲存電容Cst之上電極。
圖7E繪示為沿圖7A之I-I’線的剖面示意圖。請共同參照圖7A與圖7E，薄膜電晶體陣列基板500可以更包括一掃描焊墊514a，設置於焊墊區514中且與掃描線534電性連接。掃描焊墊514a包括第一圖案化透明導電層520、第一金屬層530與第三圖案化透明導電層590。第一金屬層530設置於第一圖案化透明導電層520上，其中第一金屬層530具有一開口530a。第三圖案化透明導電層590經由開口530a而與第一圖案化透明導電層520電性連接。
圖7F繪示為沿圖7A之J-J’線的剖面示意圖。請共同參照圖7A與圖7F，薄膜電晶體陣列基板500更包括一資料焊墊514b，設置於焊墊區514中且與資料線576電性連 接。資料焊墊514b包括第二圖案化透明導電層560、第二金屬層570與第三圖案化透明導電層590。第二金屬層570設置於第二圖案化透明導電層560上，其中第二金屬層570具有一開口570a。第三圖案化透明導電層590經由開口570a而與第二圖案化透明導電層560電性連接。
值得注意的是，在掃描焊墊514a的第一金屬層530具有一開口530a，所以，第三圖案化透明導電層590可以經由開口530a而與第一金屬層530下方的第一圖案化透明導電層520相接觸。由於兩者材質相同，第一圖案化透明導電層520與第三圖案化透明導電層590之間的界面可視為幾乎沒有接觸阻抗存在。
特別是，第三圖案化透明導電層590並不是直接與第一金屬層530上方的氮化金屬膜層530’相互接觸，所以，可大幅降低接觸阻抗。同樣地，如圖7F所繪示之資料焊墊514b也是採用相同的設計，而有利於電子訊號的傳遞。
第二實施例
圖8A繪示為本發明一實施例之另一種具有非晶矽薄膜電晶體的薄膜電晶體陣列基板的俯視示意圖。圖8B繪示為沿圖8A的O-O’線之剖面示意圖。圖8C繪示為沿圖8A的P-P’線之剖面示意圖。
此薄膜電晶體陣列基板600與圖7A~7D所繪示的薄膜電晶體陣列基板500類似，相同的元件標示以相同的標號。膜層的材質、設置方式與圖7A~圖7D所述的內容相類似，在此不予以重述。
值得注意的是，如圖8A~圖8C所繪示，在此實施例的薄膜電晶體陣列基板600中，共用線536的下方設置有第一圖案化透明導電層520，共用線536的上方設置有第二圖案化透明導電層560與畫素電極590a，而且畫素電極590a與第二圖案化透明導電層560電性連接。
特別是，上述之共用線536與第一圖案化透明導電層520用以作為儲存電容Cst之下電極，而位於共用線536與第一圖案化透明導電層520上方之第二圖案化透明導電層560與畫素電極590a即作為儲存電容Cst之上電極。如此，可以形成具有更大的儲存電容值的雙層電容結構，而有利於提昇顯示品質。同樣地，如圖8A所繪示之薄膜電晶體陣列基板600的掃描焊墊514a與資料焊墊514b也具有如圖7E、7F繪示之類似設計，在此不予以重述。
具有非晶矽薄膜電晶體的薄膜電晶體陣列基板的製造方法 第一實施例
請繼續參照圖7A~7C，此薄膜電晶體陣列基板500的製造方法包括下列步驟。首先，提供基板510，此基板510具有畫素區512與位於畫素區512周邊的焊墊區514。此基板310可以是玻璃基板或是石英基板。
接著，於基板510上形成第一圖案化透明導電層520。形成第一圖案化透明導電層520的方法例如是濺鍍法。並且，第一圖案化透明導電層520的材質可以是銦錫氧化物、銦鋅氧化物或是其他類似的材質。
再來，於部分第一圖案化透明導電層520上形成第一金屬層530，此第一金屬層530包括閘極532、與閘極532電性連接之掃描線534、以及位在畫素區512中的共用線536，其中，共用線536的下方設置有部分的第一圖案化透明導電層520。形成第一金屬層350的方法例如是濺鍍法，並且，第一金屬層350的材質例如是Cr、Mo、AlNd/AlNdN、Mo/Al/Mo等。
值得注意的是，在製作如圖7A~7C所繪示之共用線536、以及位於共用線536下方且作為共用電極的第一圖案化透明導電層520時，總共需要兩道光罩。因此，為了節省光罩的數量、又能夠同時製作出如圖7A~7C所繪示之共用線536及其下方的第一圖案化透明導電層520的結構，在另一實施例中，可透過半調式光罩(half tone photomask)或灰階調式光罩(gray tone mask)的使用，且配合微影蝕刻製程，以得到上述的結構。
繼之，形成第一絕緣層540覆蓋第一金屬層530。此第一絕緣層540形成的方式例如是利用化學氣相沈積法。並且，第一絕緣層540的材質例如為氧化矽、氮化矽、氮氧化矽或其他類似的材質。
再來，於閘極532上方之第一絕緣層540上形成通道層550。通道層550的材質例如為非晶矽。
繼之，於基板510上形成第二圖案化透明導電層560。此第二圖案化透明導電層560的材質例如為銦錫氧化物、銦鋅氧化物或是其他類似的材質。
再來，於部分第二圖案化透明導電層560上形成第二金屬層570，此第二金屬層570包括設置在通道層550兩側的源極572與汲極574、與源極572電性連接之資料線576，其中，汲極574的下方設置有部分的第二圖案化透明導電層560。值得注意的是，此第二圖案化透明導電層560延伸到畫素區312中，而汲極574僅位在通道層550上，如圖7D所繪示。
繼之，形成第二絕緣層580覆蓋第二金屬層570、且曝露出汲極下方的第二圖案化透明導電層560。
之後，於基板510上形成第三圖案化透明導電層590，第三圖案化透明導電層包括畫素電極590a，且畫素電極590a電性連接汲極574下方的第三圖案化透明導電層590，如圖7D所示。
另外，如圖7E所繪示，上述之薄膜電晶體陣列基板500的製造方法更包括於焊墊區514中形成掃描焊墊514a，掃描焊墊514a與掃描線534電性連接。形成掃描焊墊514a的方法包括下列步驟。於焊墊區514中形成第一圖案化透明導電層520。於第一圖案化透明導電層520上形成第一金屬層530，其中第一金屬層530具有一開口530a。於第一金屬層530上形成第三圖案化透明導電層590，第三圖案化透明導電層590經由開口530a而與第一圖案化透明導電層520電性連接。
再者，如圖7F所示，上述之薄膜電晶體陣列基板500的製造方法更包括於焊墊區514中形成資料焊墊514b，資 料焊墊514b與資料線576電性連接。形成資料焊墊514b的方法包括下列步驟。於焊墊區514中形成第二圖案化透明導電層560。於第二圖案化透明導電層560上形成第二金屬層570，其中第二金屬層570具有一開口570a。於第二金屬層570上形成第三圖案化透明導電層590，第三圖案化透明導電層590經由開口570a而與第二圖案化透明導電層560電性連接。
承上所述，藉由上述之薄膜電晶體陣列基板500的製造方法適於製造具有良好的儲存電容與開口率的薄膜電晶體陣列基板500，並能利用半調式光罩或灰階調式光罩以減少光罩使用數量。另外，也可以製作具有低接觸阻抗的掃描焊墊514a與資料焊墊514b，而有利於電子訊號的傳遞。
第二實施例
同樣地，請參照圖8A~8C，此實施例的薄膜電晶體陣列基板600的製造方法與上述之薄膜電晶體陣列基板500的製造方法相類似，相同的構件標示以相同的符號。
特別是，在此實施例的薄膜電晶體陣列基板600中，共用線536的下方形成有第一圖案化透明導電層520，共用線536的上方形成有第二圖案化透明導電層560與畫素電極590a，而且畫素電極590a與第二圖案化透明導電層560電性連接。如此，可得到更佳之儲存電容值。
另外，請參照圖8C，形成第一金屬層530及其下方的第一圖案化透明導電層520的結構，通常需要兩道光 罩。但是，為了不增加光罩的使用數量，同樣可以利用半調式光罩或灰階調式光罩、且配合微影蝕刻製程，以得到如圖8C所繪示的結構。
在此實施例中，同樣地可以對於掃描焊墊514a與資料焊墊514b採取與上述實施例相同的設計，以降低接觸阻抗，在此不再予以重述。
綜上所述，本發明之薄膜電晶體陣列基板及其製造方法具有以下優點：
(1)於第一金屬層與第二金屬層的下方設置圖案化透明導電層，藉以替代大部分面積之第一金屬層與第二金屬層，所以，可以增加開口率，且同時保持良好的儲存電容值。
(2)此薄膜電晶體陣列基板的掃描焊墊與資料焊墊具有低接觸阻抗，而有利於電子訊號的傳遞。
(3)於第一金屬層與第二金屬層的下方形成圖案化透明導電層的結構，可透過半調式光罩或灰階式光罩而製作，所以，不會增加光罩的使用數量。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、202、300、400、500、600‧‧‧薄膜電晶體陣列基板
102、202、302‧‧‧透光區
104、204、304‧‧‧不透光區
110、210、310、510‧‧‧基板
112、212、312、512‧‧‧畫素區
114、214、314、514‧‧‧焊墊區
114a、314a、514a‧‧‧掃描焊墊
114b、314b、514b‧‧‧資料焊墊
120、320‧‧‧圖案化多晶矽層
122、252、322、572‧‧‧源極
124、254、324、574‧‧‧汲極
130、330‧‧‧第一圖案化絕緣層
140、220、350、530‧‧‧第一金屬層
140’、160’、350’、530’‧‧‧氮化金屬膜層
142、222、352、532‧‧‧閘極
144、224、354、534‧‧‧掃描線
146、226‧‧‧共用電極
150、360‧‧‧第二圖案化絕緣層
160、250、370、570‧‧‧第二金屬層
162、256、372、576‧‧‧資料線
170、380‧‧‧第三圖案化絕緣層
172、190、192、194‧‧‧開口
180、270‧‧‧透明導電層
180a、270a、346a、590a‧‧‧畫素電極
230、540‧‧‧第一絕緣層
240、550‧‧‧通道層
260、580‧‧‧第二絕緣層
332‧‧‧第一開口
342、520‧‧‧第一圖案化透明導電層
344、560‧‧‧第二圖案化透明導電層
346、590‧‧‧第三圖案化透明導電層
350a、370a、530a、570a‧‧‧開口
356、536‧‧‧共用線
382‧‧‧第二開口
Cst‧‧‧儲存電容
Cst1‧‧‧第一儲存電容
Cst2‧‧‧第二儲存電容
圖1A繪示為習知一種具有低溫多晶矽薄膜電晶體的 薄膜電晶體陣列基板的俯視示意圖。
圖1B繪示為沿圖1A的A-A’線之剖面示意圖。
圖1C繪示為圖1A之薄膜電晶體陣列基板的透光區與非透光區的示意圖。
圖2A繪示為習知一種具有非晶矽薄膜電晶體的薄膜電晶體陣列基板的俯視示意圖。
圖2B繪示為沿圖2A的D-D’線之剖面示意圖。
圖2C繪示為圖2A之薄膜電晶體陣列基板的透光區與非透光區的示意圖。
圖3A繪示為習知另一種具有非晶矽薄膜電晶體的薄膜電晶體陣列基板的俯視示意圖。
圖3B繪示為沿圖3A中之E-E’線的剖面示意圖。
圖4A繪示為沿圖1A之B-B’線的剖面示意圖。
圖4B繪示為沿圖1A之C-C’線的剖面示意圖。
圖5A繪示為本發明一實施例之一種具有低溫多晶矽薄膜電晶體的薄膜電晶體陣列基板的俯視示意圖。
圖5B繪示為沿圖5A的K-K’線之剖面示意圖。
圖5C繪示為圖5A之薄膜電晶體陣列基板的透光區與非透光區的示意圖。
圖5D繪示為沿圖5A之L-L’線的剖面示意圖。
圖5E繪示為沿圖5A之M-M’線的剖面示意圖。
圖6A繪示為本發明一實施例之另一種具有低溫多晶矽薄膜電晶體的薄膜電晶體陣列基板的俯視示意圖。
圖6B繪示為沿圖6A的O-O’線之剖面示意圖。
圖7A繪示為本發明一實施例之一種具有非晶矽薄膜 電晶體的薄膜電晶體陣列基板的俯視示意圖。
圖7B繪示為沿圖7A的F-F’線之剖面示意圖。
圖7C繪示為沿圖7A的G-G’線之剖面示意圖。
圖7D繪示為沿圖7A的H-H’線之剖面示意圖。
圖7E繪示為沿圖7A之I-I’線的剖面示意圖。
圖7F繪示為沿圖7A之J-J’線的剖面示意圖。
圖8A繪示為本發明一實施例之另一種具有非晶矽薄膜電晶體的薄膜電晶體陣列基板的俯視示意圖。
圖8B繪示為沿圖8A的O-O’線之剖面示意圖。
圖8C繪示為沿圖8A的P-P’線之剖面示意圖。
300‧‧‧薄膜電晶體陣列基板
310‧‧‧基板
324‧‧‧汲極
330‧‧‧第一圖案化絕緣層
332‧‧‧第一開口
342‧‧‧第一圖案化透明導電層
344‧‧‧第二圖案化透明導電層
346a‧‧‧畫素電極
352‧‧‧閘極
356‧‧‧共用線
360‧‧‧第二圖案化絕緣層
372‧‧‧資料線
380‧‧‧第三圖案化絕緣層
382‧‧‧第二開口
Cst1‧‧‧第一儲存電容
Cst2‧‧‧第二儲存電容

Claims (20)

  1. 一種薄膜電晶體陣列基板，包括：一基板，具有一畫素區、與位於該畫素區周邊的一焊墊區；一圖案化多晶矽層，設置於該基板上的該畫素區中，該圖案化多晶矽層包括一源極與一汲極；一第一圖案化絕緣層，覆蓋該圖案化多晶矽層；一第一圖案化透明導電層，設置於該第一圖案化絕緣層上；一第一金屬層，部分設置於該第一圖案化透明導電層上，該第一金屬層包括一閘極、與該閘極電性連接之一掃描線、以及設置於該畫素區中的一共用線，其中，該共用線的下方設置有部分的該第一圖案化透明導電層；一第二圖案化絕緣層，覆蓋該第一金屬層，且該第一圖案化絕緣層與該第二圖案化絕緣層具有一第一開口，以曝露出該汲極；一第二圖案化透明導電層，設置於該第二圖案化絕緣層上，且部分該第二圖案化透明導電層經由該第一開口電性連接該汲極；一第二金屬層，部分設置於該第二圖案化透明導電層上，其中，該第二金屬層包括與該源極電性連接之一資料線，且該資料線下方設置有部分的該第二圖案化透明導電層；一第三圖案化絕緣層，覆蓋該第二金屬層、且具有一 第二開口曝露出與該汲極電性連接之該第二圖案化透明導電層；以及一第三圖案化透明導電層，設置於該第三圖案化絕緣層上，該第三圖案化透明導電層包括一畫素電極位於該畫素區中，且該畫素電極經由該第二開口電性連接該第二圖案化透明導電層。
  2. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該汲極、該第一圖案化絕緣層與該共用線下方的該第一圖案化透明導電層構成一第一儲存電容，而位於該共用線下方的該第一圖案化透明導電層、該第二圖案化絕緣層與位於該共用線上方的該第二圖案化透明導電層構成一第二儲存電容。
  3. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，更包括一掃描焊墊，設置於該焊墊區中且與該掃描線電性連接，該掃描焊墊包括：該第一圖案化透明導電層；該第一金屬層，設置於該第一圖案化透明導電層上，其中該第一金屬層具有一開口；以及該第三圖案化透明導電層，經由該開口而與該第一圖案化透明導電層電性連接。
  4. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，更包括一資料焊墊，設置於該焊墊區中且與該資料線電性連接，該資料焊墊包括：該第二圖案化透明導電層； 該第二金屬層，設置於該第二圖案化透明導電層上，其中該第二金屬層具有一開口；以及該第三圖案化透明導電層，經由該開口而與該第二圖案化透明導電層電性連接。
  5. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該第二金屬層還設置於該共用線上方之該第二圖案化透明導電層上，且該畫素電極經由該第二開口電性連接該第二金屬層。
  6. 一種薄膜電晶體陣列基板的製造方法，包括：提供一基板，該基板具有一畫素區、與位於該畫素區周邊的一焊墊區；於該基板上的該畫素區中形成一圖案化多晶矽層，該圖案化多晶矽層包括一源極與一汲極；形成一第一圖案化絕緣層覆蓋該圖案化多晶矽層；於該第一圖案化絕緣層上形成一第一圖案化透明導電層；於該第一圖案化透明導電層上形成一第一金屬層，該第一金屬層部分設置於該第一圖案化透明導電層上，且該第一金屬層包括一閘極、與該閘極電性連接之一掃描線、以及設置於該畫素區中的一共用線，其中，該共用線的下方設置有部分的該第一圖案化透明導電層；形成一第二圖案化絕緣層覆蓋該第一金屬層，且該第一圖案化絕緣層與該第二圖案化絕緣層具有一第一開口，以曝露出該汲極； 於該第二圖案化絕緣層上形成一第二圖案化透明導電層，且部分該第二圖案化透明導電層經由該第一開口電性連接該汲極；於該第二圖案化透明導電層上形成一第二金屬層，該第二金屬層部分設置於該第二圖案化透明導電層上，其中，該第二金屬層包括與該源極電性連接之一資料線，且該資料線下方設置有部分的該第二圖案化透明導電層；形成一第三圖案化絕緣層覆蓋該第二金屬層，該第三圖案化絕緣層具有一第二開口，曝露出與該汲極電性連接之該第二圖案化透明導電層；以及於該第三圖案化絕緣層上形成一第三圖案化透明導電層，該第三圖案化透明導電層包括一畫素電極位於該畫素區中，且該畫素電極經由該第二開口電性連接該第二圖案化透明導電層。
  7. 如申請專利範圍第6項所述之薄膜電晶體陣列基板的製造方法，更包括於該焊墊區中形成一掃描焊墊，該掃描焊墊與該掃描線電性連接，形成該掃描焊墊的方法包括：於該焊墊區中形成該第一圖案化透明導電層；於該第一圖案化透明導電層上形成該第一金屬層，其中該第一金屬層具有一開口；以及於該第一金屬層上形成該第三圖案化透明導電層，該第三圖案化透明導電層經由該開口而與該第一圖案化透明導電層電性連接。
  8. 如申請專利範圍第6項所述之薄膜電晶體陣列基板 的製造方法，更包括於該焊墊區中形成一資料焊墊，該資料焊墊與該資料線電性連接，形成該資料焊墊的方法包括：於該焊墊區中形成該第二圖案化透明導電層；於該第二圖案化透明導電層上形成該第二金屬層，其中該第二金屬層具有一開口；以及於該第二金屬層上形成該第三圖案化透明導電層，該第三圖案化透明導電層經由該開口而與該第二圖案化透明導電層電性連接。
  9. 如申請專利範圍第6項所述之薄膜電晶體陣列基板的製造方法，更包括於該共用線上方之該第二圖案化透明導電層上形成該第二金屬層，且該畫素電極經由該第二開口電性連接該第二金屬層。
  10. 如申請專利範圍第6項所述之薄膜電晶體陣列基板的製造方法，其中該共用線與該第一圖案化透明導電層的形成方法包括：於該基板上形成一第一透明導電材料層；於該第一透明導電材料層上形成一第一金屬材料層；以及以一半調式光罩為罩幕，對該第一金屬材料層與該第一透明導電材料層進行微影蝕刻製程，以形成該共用線與該第一圖案化透明導電層。
  11. 一種薄膜電晶體陣列基板，包括：一基板，具有一畫素區、與位於該畫素區周邊的一焊墊區； 一第一圖案化透明導電層，設置於該基板上；一第一金屬層，部分設置於該第一圖案化透明導電層上，該第一金屬層包括一閘極、與該閘極電性連接之一掃描線、以及位在該畫素區中的一共用線，其中，該共用線的下方設置有部分該第一圖案化透明導電層；一第一絕緣層，覆蓋該第一金屬層；一通道層，設置於該閘極上方之該第一絕緣層上；一第二圖案化透明導電層，設置於該基板上；一第二金屬層，部分設置於該第二圖案化透明導電層上，該第二金屬層包括設置在該通道層兩側的一源極與一汲極、與該源極電性連接之一資料線，其中，該汲極的下方設置有部分的該第二圖案化透明導電層；一第二絕緣層，覆蓋該第二金屬層且曝露出該汲極下方的該第二圖案化透明導電層；以及一第三圖案化透明導電層，設置於該第二絕緣層上，該第三圖案化透明導電層包括一畫素電極位於該畫素區中，且該畫素電極電性連接該汲極下方的該第二圖案化透明導電層。
  12. 如申請專利範圍第11項所述之薄膜電晶體陣列基板，其中該共用線與該第一圖案化透明導電層用以作為一儲存電容之下電極，而位於該共用線與該第一圖案化透明導電層上方之該畫素電極即作為該儲存電容之上電極。
  13. 如申請專利範圍第11項所述之薄膜電晶體陣列基板，其中該共用線的下方設置有該第一圖案化透明導電 層，該共用線的上方設置有該第二圖案化透明導電層與該畫素電極，而且該畫素電極與該第二圖案化透明導電層電性連接。
  14. 如申請專利範圍第13項所述之薄膜電晶體陣列基板，其中該共用線與該第一圖案化透明導電層用以作為一儲存電容之下電極，而位於該共用線與該第一圖案化透明導電層上方之該第二圖案化透明導電層與該畫素電極即作為該儲存電容之上電極。
  15. 如申請專利範圍第11項所述之薄膜電晶體陣列基板，更包括一掃描焊墊，設置於該焊墊區中且與該掃描線電性連接，該掃描焊墊包括：該第一圖案化透明導電層；該第一金屬層，設置於該第一圖案化透明導電層上，其中該第一金屬層具有一開口；以及該第三圖案化透明導電層，經由該開口而與該第一圖案化透明導電層電性連接。
  16. 如申請專利範圍第11項所述之薄膜電晶體陣列基板，更包括一資料焊墊，設置於該焊墊區中且與該資料線電性連接，該資料焊墊包括：該第二圖案化透明導電層；該第二金屬層，設置於該第二圖案化透明導電層上，其中該第二金屬層具有一開口；以及該第三圖案化透明導電層，經由該開口而與該第二圖案化透明導電層電性連接。
  17. 一種薄膜電晶體陣列基板的製造方法，包括：提供一基板，該基板具有一畫素區與位於該畫素區周邊的一焊墊區；於該基板上形成一第一圖案化透明導電層；於部分該第一圖案化透明導電層上形成一第一金屬層，該第一金屬層包括一閘極、與該閘極電性連接之一掃描線、以及位在該畫素區中的一共用線，其中，該共用線的下方設置有部分的該第一圖案化透明導電層；形成一第一絕緣層覆蓋該第一金屬層；於該閘極上方之該第一絕緣層上形成一通道層；於該基板上形成一第二圖案化透明導電層；於部分該第二圖案化透明導電層上形成一第二金屬層，該第二金屬層包括設置在該通道層兩側的一源極與一汲極、與該源極電性連接之一資料線，其中，該汲極的下方設置有部分的該第二圖案化透明導電層；形成一第二絕緣層覆蓋該第二金屬層、且曝露出該汲極下方的該第二圖案化透明導電層；以及於該基板上形成一第三圖案化透明導電層，該第三圖案化透明導電層包括一畫素電極，且該畫素電極電性連接該汲極下方的第二圖案化透明導電層。
  18. 如申請專利範圍第17項所述之薄膜電晶體陣列基板的製造方法，其中作為一儲存電容之下電極的該共用線與該第一圖案化透明導電層的形成方法包括：於該基板上形成一第一透明導電材料層； 於該第一透明導電材料層上形成一第一金屬材料層；以及以一半調式光罩為罩幕，對該第一金屬材料層與該第一透明導電材料層進行微影蝕刻製程，以形成該共用線與該第一圖案化透明導電層。
  19. 如申請專利範圍第17項所述之薄膜電晶體陣列基板的製造方法，更包括於該焊墊區中形成一掃描焊墊，該掃描焊墊與該掃描線電性連接，形成該掃描焊墊的方法包括：於該焊墊區中形成該第一圖案化透明導電層；於該第一圖案化透明導電層上形成該第一金屬層，其中該第一金屬層具有一開口；以及於該第一金屬層上形成該第三圖案化透明導電層，該第三圖案化透明導電層經由該開口而與該第一圖案化透明導電層電性連接。
  20. 如申請專利範圍第17項所述之薄膜電晶體陣列基板的製造方法，更包括於該焊墊區中形成一資料焊墊，該資料焊墊與該資料線電性連接，形成該資料焊墊的方法包括：於該焊墊區中形成該第二圖案化透明導電層；於該第二圖案化透明導電層上形成該第二金屬層，其中該第二金屬層具有一開口；以及於該第二金屬層上形成該第三圖案化透明導電層，該第三圖案化透明導電層經由該開口而與該第二圖案化透明導電層電性連接。
TW097124764A 2008-07-01 2008-07-01 薄膜電晶體陣列基板及其製造方法 TWI387822B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW097124764A TWI387822B (zh) 2008-07-01 2008-07-01 薄膜電晶體陣列基板及其製造方法
US12/396,492 US7812352B2 (en) 2008-07-01 2009-03-03 Thin film transistor array substrate
US12/854,914 US7968367B2 (en) 2008-07-01 2010-08-12 Fabricating method of thin film transistor array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097124764A TWI387822B (zh) 2008-07-01 2008-07-01 薄膜電晶體陣列基板及其製造方法

Publications (2)

Publication Number Publication Date
TW201003261A TW201003261A (en) 2010-01-16
TWI387822B true TWI387822B (zh) 2013-03-01

Family

ID=41463676

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097124764A TWI387822B (zh) 2008-07-01 2008-07-01 薄膜電晶體陣列基板及其製造方法

Country Status (2)

Country Link
US (2) US7812352B2 (zh)
TW (1) TWI387822B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511283B (zh) * 2013-11-07 2015-12-01 Chunghwa Picture Tubes Ltd 畫素陣列基板及有機發光二極體顯示器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453516B (zh) * 2011-07-13 2014-09-21 Au Optronics Corp 畫素結構及其製作方法
US20130026474A1 (en) * 2011-07-26 2013-01-31 Shenzhen China Star Optoelectronics Technology Co. Ltd Storage capacitor architecture for pixel structure and manufacturing method thereof
KR101970783B1 (ko) 2012-05-07 2019-04-23 삼성디스플레이 주식회사 반도체 장치
TWI450653B (zh) * 2012-12-06 2014-08-21 Wintek Corp 接墊結構
CN103022052B (zh) * 2012-12-14 2015-04-08 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN103926760B (zh) 2013-01-14 2017-08-25 瀚宇彩晶股份有限公司 像素结构及像素阵列基板
JP6146441B2 (ja) * 2015-07-17 2017-06-14 セイコーエプソン株式会社 電気光学装置及び電子機器
GB2575458A (en) * 2018-07-10 2020-01-15 Flexenable Ltd Optoelectronic devices
CN117116147A (zh) * 2019-11-04 2023-11-24 群创光电股份有限公司 电子装置
CN112181208B (zh) * 2020-10-30 2023-06-02 业泓科技(成都)有限公司 触控辨识装置、显示装置及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045219A (ja) * 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
JPH05150269A (ja) 1991-11-29 1993-06-18 Casio Comput Co Ltd 薄膜トランジスタパネル
US5459595A (en) * 1992-02-07 1995-10-17 Sharp Kabushiki Kaisha Active matrix liquid crystal display
JP3087668B2 (ja) * 1996-05-01 2000-09-11 日本電気株式会社 液晶表示装置、その製造方法およびその駆動方法
KR100235592B1 (ko) * 1997-01-22 1999-12-15 구본준 평행전계형 액정표시장치
KR100333179B1 (ko) * 1998-06-30 2002-08-24 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시소자및그의제조방법
JP4043112B2 (ja) * 1998-09-21 2008-02-06 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置およびその駆動方法
TW514762B (en) * 2000-03-06 2002-12-21 Hitachi Ltd Liquid crystal display element having controlled storage capacitance
JP4278834B2 (ja) 2000-06-02 2009-06-17 株式会社日立製作所 液晶表示装置とその製造方法
US6778229B2 (en) * 2001-10-02 2004-08-17 Fujitsu Display Technologies Corporation Liquid crystal display device and method of fabricating the same
KR100951348B1 (ko) * 2003-04-04 2010-04-08 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511283B (zh) * 2013-11-07 2015-12-01 Chunghwa Picture Tubes Ltd 畫素陣列基板及有機發光二極體顯示器

Also Published As

Publication number Publication date
US20100001286A1 (en) 2010-01-07
US7968367B2 (en) 2011-06-28
TW201003261A (en) 2010-01-16
US7812352B2 (en) 2010-10-12
US20100304525A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
TWI387822B (zh) 薄膜電晶體陣列基板及其製造方法
US5208690A (en) Liquid crystal display having a plurality of pixels with switching transistors
US5191453A (en) Active matrix substrate for liquid-crystal display and method of fabricating the active matrix substrate
US6468840B2 (en) Active matrix substrate and manufacturing method thereof
TWI261716B (en) Liquid crystal display apparatus and fabrication thereof
US6893908B2 (en) Thin film transfer array substrate for liquid crystal display and method for fabricating same
US8957418B2 (en) Semiconductor device and display apparatus
US7381988B2 (en) Array substrate for liquid crystal display device and the fabrication method of the same
KR100978260B1 (ko) 액정표시장치 및 그 제조방법
JP4592677B2 (ja) 液晶表示装置のアレイ基板及びその製造方法
US7799619B2 (en) Thin film transistor array substrate and fabricating method thereof
US7336324B2 (en) Array substrate for liquid crystal display device and fabricating method thereof
US8405788B2 (en) TFT-LCD array substrate and manufacturing method thereof
US8278157B2 (en) Methods for fabricating array substrates
US8187929B2 (en) Mask level reduction for MOSFET
CN112133710A (zh) 显示设备
US9129868B2 (en) Mask level reduction for MOFET
US7852452B2 (en) Pixel structure of an LCD and fabricating method including performing a third photomask process for reducing the thickness of the semiconductor layer between the source and drain patterns
US6331880B1 (en) Liquid crystal display and method for forming the same
TWI392057B (zh) 薄膜電晶體陣列基板及其製造方法
JP2002190598A (ja) 薄膜トランジスタアレイ基板およびその製造方法
KR20110056962A (ko) 박막 트랜지스터 기판의 제조방법
WO2019091182A1 (zh) 阵列基板及其制作方法、显示装置
TW201322340A (zh) 畫素結構及其製作方法
CN101728399B (zh) 薄膜晶体管数组基板及其制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees