TWI479245B - 畫素結構 - Google Patents

畫素結構 Download PDF

Info

Publication number
TWI479245B
TWI479245B TW098145641A TW98145641A TWI479245B TW I479245 B TWI479245 B TW I479245B TW 098145641 A TW098145641 A TW 098145641A TW 98145641 A TW98145641 A TW 98145641A TW I479245 B TWI479245 B TW I479245B
Authority
TW
Taiwan
Prior art keywords
drain
pixel structure
gate
electrode
extension electrode
Prior art date
Application number
TW098145641A
Other languages
English (en)
Other versions
TW201100939A (en
Inventor
Chih Chung Liu
Kenny Li
Original Assignee
Century Display Shenzhen Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Century Display Shenzhen Co filed Critical Century Display Shenzhen Co
Publication of TW201100939A publication Critical patent/TW201100939A/zh
Application granted granted Critical
Publication of TWI479245B publication Critical patent/TWI479245B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

畫素結構
本發明是有關於一種畫素結構，且特別是有關於一種閘極-汲極寄生電容恒定的畫素結構。
一般的薄膜電晶體液晶顯示器主要是由一薄膜電晶體陣列基板、一對向基板以及一夾於前述二基板之間的液晶層所構成。薄膜電晶體陣列主要包括多條掃描線、多條資料線，排列於掃描線與資料線間之薄膜電晶體陣列以及與每一薄膜電晶體對應配置之一畫素電極(Pixel Electrode)。而上述之薄膜電晶體系包括閘極、半導體層、源極與汲極，其系用來作為液晶顯示單元的開關元件。
薄膜電晶體陣列基板的製作過程通常包括多次的微影及蝕刻步驟。在一般的製造技術當中，閘極與掃描線是第一金屬層，源極、汲極與資料線是第二金屬層。而且，在第一金屬層以及第二金屬層之間至少具有一層介電層。薄膜電晶體的結構中，閘極與汲極至少有部分重疊，因此閘極與汲極之間通常會存在所謂的閘極-汲極寄生電容(以下稱作Cgd)。
就液晶顯示器而言，施加在液晶電容Clc上的電壓與液晶分子的光穿透率之間具有特定關係。因此，只要依據所要顯示的畫面來控制施加在液晶電容Clc上的電壓，即可使顯示器顯示預定之畫 面。但由於閘極-汲極寄生電容Cgd的存在，液晶電容Clc上所保持的電壓將會隨著資料配線上的訊號變化而有所改變。此電壓變動量稱為饋通電壓(feed-through vol tage)△Vp，其可表示為公式(1)：△Vp=[Cgd/(Clc+Cgd+Cst)](Vgon-Vgoff) (1)
其中Vgon-Vgoff為施加於掃描線上的脈衝電壓之振幅，而Cst為儲存電容。
在目前的主動元件陣列製程中，機台移動時的位移偏差量將導致各個元件之相對位置有所差異。特別是，閘極與汲極的重疊面積不同時，將使得閘極-汲極寄生電容Cgd不同。如此一來，不同顯示畫素的具有不同的饋通電壓△Vp，進而在顯示過程中產生顯示亮度不均勻的問題。也就是說，維持閘極-汲極寄生電容Cgd的恒定性，是主動元件陣列佈局一直想要達到的目標。
本發明提供一種畫素結構，在製程誤差之下閘極-汲極寄生電容不會浮動。
本發明提出一種畫素結構，包括一掃描線、一資料線、一閘極、一半導體層、一源極、一汲極、一延伸電極以及一畫素電極。掃描線與資料線彼此交錯並且電性絕緣。閘極電性連接至掃描線。半導體層位於閘極上方。源極與汲極皆至少位於半導體層上。汲極包括一接觸部、一電極部以及一連接部。接觸部位於閘極之外，電極部位於半導體層上。連接部由接觸部沿一方向延伸以連接至電極部並與閘極部分重疊。連接部具有一第一寬度。延伸電極 連接掃描線，且延伸電極的一末端沿上述方向指向半導體層並與汲極重疊。延伸電極具有一第二寬度，且第一寬度實質上等於第二寬度。畫素電極連接汲極的接觸部。該畫素結構還包括一半導體圖案，配置於該延伸電極與該汲極之間且位於該延伸電極與該汲極重疊區域，且該半導體圖案與該半導體層間隔設置。
在本發明之一實施例中，上述之畫素結構更包括一半導體圖案。半導體圖案例如配置於延伸電極與汲極之間且位於延伸電極與汲極重疊區域。
在本發明之一實施例中，上述之延伸電極遠離末端的一端連接於掃描線。舉例而言，延伸電極的形狀可以為L形。另外，延伸電極實質上還可以為U型。
在本發明之一實施例中，上述之汲極的電極部為一U型部，以圍繞源極，且U型部具有一底部以及由底部兩端垂直延伸的兩分支。此時，汲極的連接部連接U型部的底部或其中一該分支。
在本發明之一實施例中，上述之源極也可以為一U型源極，U型源極圍繞汲極的電極部。當源極為U型源極時，汲極的電極部與連接部連接成一長條圖案。
在本發明之一實施例中，上述之汲極更包括一凸出部，接觸部位於連接部與凸出部之間，且凸出部平行上述方向而與延伸電極重疊。
在本發明之一實施例中，上述之汲極更包括一凸出部，凸出部平行閘極的邊緣而不與閘極重疊，且凸出部連接於接觸部而與延伸電極重疊。
在本發明之一實施例中，上述之汲極為一體成型。
在本發明之一實施例中，上述之源極與資料線為一體成型。
在本發明之一實施例中，上述之閘極位於掃描線中。所以，延伸電極也可以是連接閘極。
在本發明之一實施例中，上述之閘極由掃描線凸出。
基於上述，本發明配置與掃描線或是閘極連接的一延伸電極，且延伸電極的末端與汲極重疊。因此，閘極與汲極的相對位置因為製程中的對位誤差而偏移時，閘極-汲極寄生電容仍與預定的佈局方式相同。如此一來，本發明的畫素結構對於製程誤差的容受度較高且品質穩定。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200、300、400、500‧‧‧畫素結構
110、510‧‧‧掃描線
120‧‧‧資料線
130、530‧‧‧閘極
140‧‧‧半導體層
150、250、350、550‧‧‧源極
160、260、360、460、560‧‧‧汲極
162、562‧‧‧接觸部
164、264、364、564‧‧‧電極部
166、566‧‧‧連接部
170、570‧‧‧延伸電極
172、572‧‧‧末端
174‧‧‧端
180‧‧‧畫素電極
190‧‧‧半導體圖案
468、568‧‧‧凸出部
D‧‧‧方向
W1、W2、W3‧‧‧寬度
圖1繪示為本發明第一實施例的畫素結構局部上視示意圖。
圖2繪示為本發明第二實施例的畫素結構局部上視示意圖。
圖3繪示為本發明第三實施例的畫素結構局部上視示意圖。
圖4繪示為本發明第四實施例的畫素結構局部上視示意圖。
圖5繪示為本發明第五實施例的畫素結構局部上視示意圖。
圖1繪示為本發明第一實施例的畫素結構局部上視示意圖。請參照圖1，畫素結構100包括一掃描線110、一資料線120、一閘極130、一半導體層140、一源極150、一汲極160、一延伸電極170 以及一畫素電極180。掃描線110與資料線120彼此交錯並且電性絕緣。閘極130電性連接至掃描線110。半導體層140位於閘極130上方。源極150與汲極160皆至少位於半導體層140上，且源極150連接至資料線120。延伸電極170連接掃描線110，而畫素電極180則電性連接汲極160。另外，畫素結構100更包括一半導體圖案190。半導體圖案190例如配置於延伸電極170與汲極160之間且位於延伸電極170與汲極160重疊區域。閘極130、半導體層140、源極150以及汲極160共同構成一薄膜電晶體TFT。當畫素結構100顯示畫面時，薄膜電晶體TFT的開啟可以將資料線120上的訊號傳送至畫素電極180。
本實施例的汲極160包括一接觸部162、一電極部164以及一連接部166。接觸部162位於閘極130之外，電極部164位於半導體層140上。連接部164由接觸部162沿一方向D延伸以連接至電極部164並與閘極130部分重疊。在本實施例中，接觸部162例如是汲極160與畫素電極180接觸的部位，而電極部164例如是位於閘極130上方與半導體層140接觸的部位。此外，電極部164與源極150之間維持一特定的間距以使薄膜電晶體TFT具有良好的工作效率。
在本實施例中，閘極130與延伸電極170直接由掃描線110凸伸出來，所以掃描線110、閘極130與延伸電極170會彼此電性連接。一般而言，製作畫素結構100的過程中，掃描線110、閘極130與延伸電極170是由一第一金屬層圖案化而成，資料線120、源極150與汲極160則是由一第二金屬層圖案化而成。另外，所屬技術領域中具有通常知識者都應瞭解，第一金屬層與第二金屬層之間 以及第二金屬層與畫素電極180之間都另外配置有至少一層絕緣層(未繪示)，以維持畫素結構100中每一個元件的電性特性。
特別的是，第一金屬層與第二金屬層是利用不同的光罩以顯影蝕刻製程進行圖案化而形成對應的元件。所以，掃描線110、閘極130與延伸電極170的相對位置不會因製程誤差而改變。同樣地，資料線120、源極150與汲極160的相對位置不會因製程誤差而改變。不過，當微影蝕刻製程的對位元步驟中發生了誤差將使閘極130與汲極160的相對位置發生變化。也就是說，對位元步驟的誤差會使得閘極130與汲極160的相對位置偏離預設的佈局方式。如此一來，閘極130與汲極160重疊的面積將不同於預設值，也就是說閘極-汲極寄生電容將無法維持恒定。由先前技術可知，閘極-汲極寄生電容的浮動對畫素結構100的顯示效果有負面的影響。因此，本實施例的畫素結構100具有延伸電極170以助於維持閘極-汲極寄生電容的恒定性。
詳言之，本實施例的延伸電極170與汲極160之間的關係如下所述。延伸電極170的一末端172沿方向D指向半導體層140並與汲極160的接觸部162重疊。延伸電極170實質上為L形的圖案，且延伸電極170遠離末端172的另一端174直接連接掃描線110，所以延伸電極170與掃描線110或閘極130具有相同的電位。由於延伸電極170連接掃描線110以電性連接閘極130且延伸電極170與接觸部162之間夾有半導體圖案190，延伸電極170與汲極160之間的電容作用實質上等同於閘極130與汲極160之間的電容作用。也因此，畫素結構100中的閘極-汲極寄生電容是決定於延伸電極170與接觸部162的重疊面積以及閘極130與汲極160的重疊面積。
在製作畫素結構100的過程中，對位誤差會使汲極160相對於閘極130朝向方向D或遠離方向D平移。若汲極160沿方向D移動，連接部166與閘極130的重疊面積會增加。同時，接觸部162也會沿方向D接近閘極130移動。因此，接觸部162與延伸電極170的重疊面積會減小。在本實施例中，連接部166具有一第一寬度W1，而延伸電極170的末端172具有一第二寬度W2，且第一寬度W1實質上等於第二寬度W2。所以，在這樣的設計之下，即使製程上發生對位誤差，延伸電極170與接觸部162的重疊面積以及閘極130與汲極160的重疊面積的總和仍為遲不變。換言之，畫素結構100中閘極-汲極寄生電容仍可維持恒定。
詳言之，在本實施例中，第一寬度W1實質上等於第二寬度W2。所以，在對位誤差下，連接部166與閘極130重疊面積的增加量實質上可以等於接觸部162與延伸電極170重疊面積的減小量。相似地，對位誤差使得汲極160相對於閘極130遠離方向D平移，則連接部166與閘極130重疊面積的減少量實質上可以等於接觸部162與延伸電極170重疊面積的增加量。借著這樣的設計，在發生對位誤差後，畫素結構100中的閘極-汲極寄生電容會與預先設定的數值相等。也就是說，汲極160重疊於閘極130及延伸電極170的總面積大小不會因對位誤差而改變。因此，畫素結構100對於製程誤差的容受度較大，且也具有較好的品質。
上述實施例的薄膜電晶體TFT僅是本發明的一種設計方式。例如，在本實施例中，薄膜電晶體TFT的汲極160具有U型的電極部164，而源極150的形狀為L形。L形源極150的一端連接資料線120，而另一端被U型電極部164包圍。具體而言，U型電極部164具有一 底部164a以及由底部164a兩端垂直伸出的兩分支164b與164c。另外，連接部166的一端連接於其中一個分支164c。在其他的實施方式中，薄膜電晶體TFT也可以依照以下所述的其他方式進行佈局，不過本發明並不限定於此。
圖2繪示為本發明第二實施例的畫素結構局部上視示意圖。請參照圖2，畫素結構200與前述之畫素結構100相似，所以圖1與圖2中相同的元件符號表示相同的構件。具體來說，兩者之差異在於源極250與汲極260的設計。詳言之，畫素結構200的汲極260也具有U型的電極部264。不過，與前述實施例不同之處在於，汲極260中，連接部166連接U型電極部264的底部。此外，本實施例的源極250例如為直條狀，且源極250的一端連接資料線120而另一端被U型的電極部264包圍。
值得一提的是，畫素結構200中也設置有延伸電極170以及半導體圖案190。延伸電極170的末端沿方向D指向半導體層140，且延伸電極170的末端與接觸部162重疊。半導體圖案190則夾於延伸電極170的末端與接觸部162之間。所以，延伸電極170與接觸部162之間的電容作用實質上等同於電極部264與閘極之間的電容作用。此外，借著延伸部170末端與連接部166具有大致相同的寬度且延伸部170末端與連接部166分別位於接觸部162相對兩側的設計，汲極260相對於閘極130橫向偏移後薄膜電晶體TFT中的閘極-汲極寄生電容仍固定不變。換言之，畫素結構200的品質相當良好且不易因製程誤差而有負面的影響。
此外，圖3繪示為本發明第三實施例的畫素結構的局部上視示意圖。請參照圖3，畫素結構300中除了源極350與汲極360的設計不 同於畫素結構100的設計外，其餘構件都與畫素結構100的設計相同。因此，圖3與圖1中相同的元件符號也代表著相同的構件。
詳言之，畫素結構300具有U型的源極350。此外，汲極360的電極部364與連接部166構成一長條狀圖案，其中U型的源極350例如包圍電極部364。實際上，電極部364與連接部166分別為長條狀圖案中的不同部位，電極部364為長條狀圖案被源極350包圍的部位，而連接部166則是長條狀圖案中由接觸部162沿方向D延伸以延伸至閘極130所在區域內的部位。
在本實施例中，畫素結構300也具有恒定的閘極-汲極寄生電容。亦即，本實施例也配置有連接掃描線110的延伸電極170以及對應的半導體圖案190，其中延伸電極170與接觸部162重疊而半導體圖案190位於此重疊區域中。此外，連接部166的第一寬度W1等於延伸電極170末端的第二寬度W2。所以，當閘極130與汲極360的相對位置改變時，汲極360與延伸圖案170的重疊面積以及汲極360與閘極130的重疊面積都會隨之改變。如此一來，即使製程中發生對位元誤差，畫素結構300也具有與預設佈局相同的工作效率，也就是說閘極-汲極寄生電容仍與預設佈局一樣。所以，畫素結構300具有較大的製程誤差容受度且品質較容易控制。
再進一步來說，圖4繪示為本發明第四實施例的畫素結構局部上視示意圖。請參照圖4，畫素結構400的設計是由畫素結構300的設計延伸而來。所以，畫素結構300與畫素結構400中相同的元件符號皆表示著相同的組件。詳言之，為了維持閘極-汲極寄生電容的恒定性，畫素結構400的汲極460更包括一凸出部468。接觸部162位於連接部166與凸出部468之間。值得一提的是，本實施 例中，凸出部468平行方向D延伸而使延伸電極170與凸出部468重疊。
換言之，本實施例將汲極460遠離連接部166的一側向外延伸以形成與延伸電極170重疊的凸出部468來維持閘極-汲極寄生電容的恒定。另外，為了確保在對位誤差下，閘極130與汲極460之間的寄生電容仍不改變，本實施例的凸出部468具有一第三寬度W3，且第三寬度W3至少等於或大於第二寬度W2。也就是說，在任何條件下，延伸電極170末端線上寬方向上都會完全被凸出部468遮蔽。如此一來，畫素結構400可具有良好的品質且對於對位誤差的容受度也大幅提升。
上述實施方式皆以L形的延伸電極作為說明。不過，延伸電極的形狀也可以隨不同的畫素結構設計而有所改變。舉例來說，圖5繪示為本發明第五實施例的畫素結構的局部上視示意圖。請參照圖5，畫素結構500包括一掃描線510、一資料線120、一閘極530、一半導體層140、一源極550、一汲極560、一延伸電極570、一畫素電極180以及一半導體圖案190。掃描線510與資料線120彼此交錯並且電性絕緣。閘極530實質上為掃描線510的一部份。半導體層140位於閘極530上方。源極550與汲極560皆至少位於半導體層140上，且源極550連接至資料線120。延伸電極570連接掃描線510，並且延伸電極570實質上是由閘極530所在位置延伸出來的。換句話說，本實施例的延伸電極570是連接閘極530。畫素電極180則連接汲極560。另外，半導體圖案190例如配置於延伸電極570與汲極560之間且位於延伸電極570與汲極560重疊區域中。
詳言之，本實施例的延伸電極570例如為U型，其一端連接閘極 530而另一端未與其他元件連接。汲極560包括一接觸部562、一電極部564、一連接部566以及一凸出部568。接觸部562位於掃描線510以及閘極530之外而不重疊於閘極530或掃描線510。電極部564位於半導體層140上，且電極部564被U型的源極550包圍。連接部566部分地位於閘極530之外並由接觸部562沿方向D延伸以連接於電極部564。凸出部568連接于接觸部562且平行閘極530的邊緣以使延伸電極570與凸出部568重疊。
在本實施例中，延伸電極570具有不與任何元件連接的一末端572，且末端572沿方向D指向半導體層140以與汲極560的凸出部568重疊。當對位元步驟沿方向D或背離方向D發生誤差時，閘極530與汲極560的相對位置會拉近或是拉遠。當閘極530與汲極560的相對位置拉近時，汲極560的連接部566與閘極530的重疊面積會增加。此時，凸出部568與延伸電極570的重疊面積會減小。反之，當閘極530與汲極560的相對位置拉遠時，連接部566與閘極530的重疊面積會減小，而凸出部568與延伸電極570的重疊面積會增加。
在此，延伸電極570與閘極530電性連接，所以延伸電極570與凸出部568之間的電容作用實質上等於連接部566與閘極530之間的電容作用。基於這樣的關係，畫素結構500中的閘極-汲極寄生電容是否發生改變可以決定於延伸電極570與凸出部568的重疊面積以及連接部566與閘極530的重疊面積是否發生改變。因此，為了使閘極530與汲極560的重疊面積維持固定，連接部566的一第一寬度W1實質上等於末端572的一第二寬度W2。如此一來，當製作畫素結構500的過程中發生對位誤差而使閘極530與汲極560的相 對位置發生改變，汲極560重疊於閘極530以及延伸電極570的總面積不會改變。因此，畫素結構500的閘極-汲極寄生電容為恒定的，不受製程的誤差而改變。並且，畫素結構500具有良好的品質及穩定的元件特性。
綜上所述，本發明在畫素結構中配置電性連接於閘極的一延伸電極，且延伸電極與汲極重疊。此外，延伸電極與汲極重疊的部位系位於汲極遠離閘極的一側。因此，製作畫素結構的過程中，若有對位誤差發生，則汲極重疊於閘極與延伸電極的總面積仍維持恒定，藉以使得畫素結構中的閘極-汲極寄生電容不受對位誤差而改變。如此一來，畫素結構具有良好的品質，在顯示器的應用上也不容易產生畫面閃爍的問題。此外，本發明的畫素結構對於對位元誤差的容忍度也可大幅提高。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為准。
100‧‧‧畫素結構
110‧‧‧掃描線
120‧‧‧資料線
130‧‧‧閘極
140‧‧‧半導體層
150‧‧‧源極
160‧‧‧汲極
162‧‧‧接觸部
164‧‧‧電極部
166‧‧‧連接部
170‧‧‧延伸電極
172‧‧‧末端
174‧‧‧端
180‧‧‧畫素電極
190‧‧‧半導體圖案
D‧‧‧方向
W1、W2‧‧‧寬度

Claims (16)

  1. 一種畫素結構，包括：一掃描線以及一資料線，彼此交錯並且電性絕緣；一閘極，電性連接至該掃描線；一半導體層，位於該閘極上方；一源極，至少位於該半導體層上；一汲極，至少位於該半導體層上，該汲極包括：一接觸部，位於該閘極之外；一電極部，位於該半導體層上；一連接部，由該接觸部沿一方向延伸以連接至該電極部並與該閘極部分重疊，且該連接部具有一第一寬度；一延伸電極，連接該掃描線，且該延伸電極的一末端沿該方向指向該半導體層並與該汲極的接觸部重疊，而該延伸電極具有一第二寬度，且該第一寬度實質上等於該第二寬度；以及一畫素電極，連接該汲極的該接觸部；其中，該畫素結構還包括一半導體圖案，配置於該延伸電極與該汲極之間且位於該延伸電極與該汲極重疊區域，且該半導體圖案與該半導體層間隔設置。
  2. 如申請專利範圍第1項所述之畫素結構，其中該源極與該電極部之間維持一間距，該源極一端連接至該資料線，且該源極另一端與該電極部形成包圍與被包圍的狀態。
  3. 如申請專利範圍第1項所述之畫素結構，其中該延伸電極遠離該末端的一端連接於該掃描線。
  4. 如申請專利範圍第3項所述之畫素結構，其中該延伸電極的形狀為L形。
  5. 如申請專利範圍第3項所述之畫素結構，其中該延伸電極實質上為U型。
  6. 如申請專利範圍第1項所述之畫素結構，其中該汲極的該電極部為一U型部，以圍繞該源極，且該U型部具有一底部以及由該底部兩端垂直延伸的兩分支。
  7. 如申請專利範圍第6項所述之畫素結構，其中該汲極的該連接部連接該U型部的該底部或其中一該分支。
  8. 如申請專利範圍第1項所述之畫素結構，其中該源極為一U型源極，U型源極圍繞該汲極的該電極部。
  9. 如申請專利範圍第8項所述之畫素結構，其中該汲極的該電極部與該連接部連接成一長條圖案。
  10. 如申請專利範圍第1項所述之畫素結構，其中該汲極更包括一凸出部，該接觸部位於該連接部與該凸出部之間，且該凸出部平行該方向而與該延伸電極重疊。
  11. 如申請專利範圍第1項所述之畫素結構，其中該汲極更包括一凸出部，平行該閘極的邊緣而不與該閘極重疊，且該凸出部連接於該接觸部而與該延伸電極重疊。
  12. 如申請專利範圍第1項所述之畫素結構，其中該汲極為一體成型。
  13. 如申請專利範圍第1項所述之畫素結構，其中該源極與該資料線為一體成型。
  14. 如申請專利範圍第1項所述之畫素結構，其中該閘極位於該掃描線中。
  15. 如申請專利範圍第14項所述之畫素結構，其中該延伸電極連接該閘極。
  16. 如申請專利範圍第1項所述之畫素結構，其中該閘極由該掃描線凸出。
TW098145641A 2009-01-09 2009-12-29 畫素結構 TWI479245B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2009100365635A CN101707211B (zh) 2009-01-09 2009-01-09 像素薄膜晶体管结构
PCT/CN2009/072493 WO2010078743A1 (zh) 2009-01-09 2009-06-26 像素薄膜晶体管结构

Publications (2)

Publication Number Publication Date
TW201100939A TW201100939A (en) 2011-01-01
TWI479245B true TWI479245B (zh) 2015-04-01

Family

ID=42316215

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098145641A TWI479245B (zh) 2009-01-09 2009-12-29 畫素結構

Country Status (4)

Country Link
US (1) US8188518B2 (zh)
CN (1) CN101707211B (zh)
TW (1) TWI479245B (zh)
WO (1) WO2010078743A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544110B (zh) * 2012-03-19 2014-08-13 深圳市华星光电技术有限公司 具有寄生电容补正结构的薄膜晶体管及用该薄膜晶体管的液晶显示器
TWI566024B (zh) * 2012-09-20 2017-01-11 友達光電股份有限公司 薄膜電晶體
TWI489191B (zh) 2012-09-20 2015-06-21 Au Optronics Corp 畫素結構及薄膜電晶體
KR102053410B1 (ko) * 2013-04-24 2019-12-09 삼성디스플레이 주식회사 박막 트랜지스터 및 유기 발광 표시 장치
CN103412449B (zh) * 2013-07-23 2015-11-18 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN103489923B (zh) 2013-10-16 2017-02-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、修复方法和阵列基板
TWI569430B (zh) * 2015-01-21 2017-02-01 友達光電股份有限公司 感測裝置
CN107482021B (zh) 2017-08-21 2020-01-24 京东方科技集团股份有限公司 阵列基板及显示装置
CN112640131A (zh) * 2018-08-30 2021-04-09 凸版印刷株式会社 薄膜晶体管阵列

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI226962B (en) * 2004-01-05 2005-01-21 Au Optronics Corp Liquid crystal display device with a capacitance-compensated structure
US20080111934A1 (en) * 2006-11-10 2008-05-15 Hongjiang Wu Tft-lcd array substrate and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5782665A (en) * 1995-12-29 1998-07-21 Xerox Corporation Fabricating array with storage capacitor between cell electrode and dark matrix
TWI287132B (en) * 2001-11-23 2007-09-21 Chi Mei Optoelectronics Corp A liquid crystal display having reduced flicker
CN2622731Y (zh) * 2003-04-11 2004-06-30 广辉电子股份有限公司 薄膜晶体管液晶显示器
TWI224868B (en) * 2003-10-07 2004-12-01 Ind Tech Res Inst Method of forming poly-silicon thin film transistor
KR100584715B1 (ko) * 2004-04-06 2006-05-29 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR101134932B1 (ko) * 2005-06-14 2012-04-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101350795B1 (ko) * 2007-06-11 2014-01-10 삼성디스플레이 주식회사 엑스레이 검출기용 박막 트랜지스터 어레이
KR101041618B1 (ko) * 2008-04-24 2011-06-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI226962B (en) * 2004-01-05 2005-01-21 Au Optronics Corp Liquid crystal display device with a capacitance-compensated structure
US20080111934A1 (en) * 2006-11-10 2008-05-15 Hongjiang Wu Tft-lcd array substrate and manufacturing method thereof

Also Published As

Publication number Publication date
TW201100939A (en) 2011-01-01
CN101707211A (zh) 2010-05-12
US20100320473A1 (en) 2010-12-23
WO2010078743A1 (zh) 2010-07-15
US8188518B2 (en) 2012-05-29
CN101707211B (zh) 2011-11-30

Similar Documents

Publication Publication Date Title
TWI479245B (zh) 畫素結構
JP4304216B2 (ja) 液晶表示装置用アレイ基板とその製造方法
JP4737163B2 (ja) トランジスタ及びそれを備える表示装置
US8120720B2 (en) Pixel structure
US7576828B2 (en) Liquid crystal display device with spacer facing capacitance electrode
WO2011079533A1 (zh) 像素结构
US9164341B2 (en) Active matrix substrate, liquid crystal display device and method for manufacturing active matrix substrate
TWI402596B (zh) 具有電容補償的畫素結構
US9726954B2 (en) Active matrix substrate with thin film transistor and aperture portions, liquid crystal display device, and method for manufacturing active matrix substrate
US20010030719A1 (en) Liquid crystal dlsplay and manufacturing method therefor
TW201303457A (zh) 畫素結構、主動元件陣列基板以及平面顯示面板
JP2007123794A (ja) 薄膜トランジスタ、画素構造およびその修正方法
US20070132902A1 (en) Lcd and method of manufacturing the same
CN108508661B (zh) 液晶显示面板及液晶显示装置
US20170256566A1 (en) Semiconductor device
JP5936839B2 (ja) アレイ基板およびその製造方法、並びに液晶ディスプレー
JP4553318B2 (ja) 液晶ディスプレイ
US8247817B2 (en) Liquid crystal display device
US20160329358A1 (en) Pixel structure
WO2011066699A1 (zh) 像素结构
TWI416231B (zh) 畫素陣列基板
US7932519B1 (en) Pixel structure
KR100511172B1 (ko) 박막트랜지스터의 구조
JP5518382B2 (ja) 液晶表示装置
JP4441507B2 (ja) 液晶表示装置