KR101041618B1 - 액정표시장치용 어레이 기판과 그 제조방법 - Google Patents

액정표시장치용 어레이 기판과 그 제조방법 Download PDF

Info

Publication number
KR101041618B1
KR101041618B1 KR1020080038195A KR20080038195A KR101041618B1 KR 101041618 B1 KR101041618 B1 KR 101041618B1 KR 1020080038195 A KR1020080038195 A KR 1020080038195A KR 20080038195 A KR20080038195 A KR 20080038195A KR 101041618 B1 KR101041618 B1 KR 101041618B1
Authority
KR
South Korea
Prior art keywords
gate
pixel
repair
pattern
data
Prior art date
Application number
KR1020080038195A
Other languages
English (en)
Other versions
KR20090112356A (ko
Inventor
이상협
이진석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080038195A priority Critical patent/KR101041618B1/ko
Priority to US12/314,558 priority patent/US8629951B2/en
Priority to TW097148681A priority patent/TWI413838B/zh
Priority to CN2008101872717A priority patent/CN101566770B/zh
Publication of KR20090112356A publication Critical patent/KR20090112356A/ko
Application granted granted Critical
Publication of KR101041618B1 publication Critical patent/KR101041618B1/ko
Priority to US14/102,917 priority patent/US9069220B2/en
Priority to US14/706,540 priority patent/US9618816B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

본 발명에 따른 액정표시장치용 어레이 기판은, 기판 상에 일 방향으로 형성된 다수의 게이트 배선과; 상기 다수의 게이트 배선과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 배선과; 상기 다수의 각 게이트 배선과 제 1 간격 이격하며 나란하게 형성되고, 상기 다수의 각 데이터 배선과 교차하며 형성된 섬형상의 다수의 리페어 패턴과; 상기 다수의 각 화소영역에 상기 다수의 게이트 배선 및 데이터 배선과 연결되며 구성된 박막트랜지스터와; 상기 다수의 각 화소영역 내에 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결되며 형성된 화소전극을 포함하는 액정표시장치용 어레이 기판을 포함한다.
리페어 패턴, 암점화, 라인불량, 레이저CVD, 리페어, 어레이기판

Description

액정표시장치용 어레이 기판과 그 제조방법{Array substrate for LCD device and method of fabricating the same}
본 발명은 액정표시장치용 어레이 기판에 관한 것으로 특히, 리페어 패턴을 포함한 액정표시장치용 어레이 기판과 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상을 표현하게 된다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(상부기판)과 화소전극이 형성된 어레이 기판(하부기판)과, 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
현재는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD device : Active Matrix LCD device)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. 이하, 도 1을 참조하여 액정표시장치를 개략적으로 설명한다.
도 1은 종래의 액정표시장치를 개략적으로 도시한 분해사시도이다.
도시한 바와 같이, 일반적인 액정표시장치는 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 투명한 기판(12)의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(20)은 투명기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(Tr) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적(R), 녹(G), 청(B)색의 컬러필터 패턴(26a, 26b, 26c)을 포함하는 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
그리고, 도면상에 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제(sealant) 등으로 봉함된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 구비되어 있다.
또한, 어레이 기판의 외측면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(Tr)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터배선(16)의 화상신호가 전달되면 이들 화소전극(18)과 공통전극(28) 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
도 2는 종래의 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 액정표시장치용 어레이 기판(10)에는 서로 소정 간격 이격하며 일방향으로 연장하는 다수의 게이트 배선(14)이 형성되어 있으며, 도면에 나타나지 않았지만, 상기 게이트 배선(14)의 일끝단에는 외부의 구동회로기판(미도시)과 연결하기 위한 게이트 패드(미도시)가 형성되어 있다.
또한, 상기 게이트 배선(14)과 교차하여 화소영역(P)을 정의하는 다수의 데이터 배선(16)이 타방향으로 연장 형성되고 있으며, 이때, 상기 각 데이터 배선(16)의 일 끝단에도 외부의 구동회로기판(미도시)과 연결하기 위한 데이터 패드(미도시)가 형성되어 있다.
또한, 상기 각각의 게이트 배선(14)과 데이터 배선(16)의 교차지점에는 게이트 전극(15), 반도체층(40), 소스 전극(43) 및 드레인 전극(47)을 포함하는 박막트랜지스터(Tr)가 구성되어 있으며, 상기 화소전극(18)이 상기 각 게이트 배선(14)과 중첩함으로써 상기 화소전극(18)에 다음 신호가 인가될 때까지 현재 인가된 전압을 유지시키기 위한 스토리지 캐패시터(StgC)가 형성되어 있다.
전술한 구성을 갖는 액정표시장치용 어레이 기판(10)은 매우 많은 공정 단계예를들어 1회의 마스크 공정의 경우, 포토레지스트 도포, 노광, 현상, 식각, 스트립 등의 단계를 포함하며, 통상적으로 4회 내지 5회의 마스크 공정을 진행해야 완성하게 되므로 최소 25개 이상의 단계를 거쳐야 된다. 이렇게 많은 단계의 공정을 진행하는 도중 정전기 등이 발생하거나 또는 금속이물이 상기 게이트 및 데이터 배선(14, 16) 또는 박막트랜지스터(Tr)에 부착됨으로써 단락(short) 또는 단선(open)이 발생하여 각 화소전극(18)에 계속 신호전압이 입력되거나 또는 신호전압이 인가되지 않는 상태 즉, 화소영역의 온(on)/오프(off)가 조절되지 않는 상태가 된다. 따라서 계속적으로 하나의 화소영역(P) 또는 그 화소영역(P)이 위치한 가로라인 또는 세로라인에 속한 모든 화소영역(P)이 휘점인 상태를 유지하거나 또는 계속 암점인 상태를 유지하는 불량이 발생한다.
통상적으로 액정표시장치에는 그 크기별, 해상도별로 적게는 수 만개에서 많게는 수 천 만개의 화소가 형성되고 있으며, 이러한 수만 내지 수천만의 화소 전체가 모두 정상 동작을 하도록 어레이 기판을 제조하는 데에는 실패비용이 너무 커지게 되어 제조비용이 상승하게 되므로 어느 한도 내에서는 불량 화소가 발생하더라 도 양품으로 제공하고 있다. 하지만, 게이트 배선과 데이터 배선이 중첩되는 부분에서 단락이 발생하는 경우, 상기 두 배선에 연결된 화소영역 모두가 암점 또는 휘점을 유지하게 되어 라인 단위 불량이 되므로 이러한 경우는 모두 불량처리 되고 있다.
최근에는 표시품질 향상이라는 고객의 요구가 가중되어 조금이라도 더 우수한 표시품질을 갖는 액정표시장치를 제공하고자, 상기 불량화소에 대한 리페어 공정을 진행하고 있다.
조금 더 상세히 설명하면, 전압을 인가하지 않았을 때 화이트인 상태를 유지하고, 전압인 인가되었을 때, 인가된 전압의 크기에 따라 투과되는 빛량을 조절함으로서 적정 레벨의 화이트 휘도를 갖도록 작동하며 전압이 최대로 인가되었을 경우 빛을 완전히 차단하여 블랙 상태를 나타내는 특성을 갖는 노말리 화이트 모드로 동작하는 액정표시장치인 경우, 만약 휘점인 상태를 계속 유지하게 되는 화소불량이 발생하게 되면 시각적으로 확연히 인식되므로, 상기 불량화소를 암점 상태로 유지시키기 위한 리페어 공정을 진행하고 있다.
이는 사람의 눈의 인지도에 있어서, 통상적으로 블랙 바탕에 흰색 점이 보여지는 것이 흰색 바탕에 검은색 점이 보여지는 것보다는 훨씬 쉽게 인식되어 지기 때문에, 인식도를 낮추기 위해 화소불량이 발생하면 암점화하는 것이 일반적인 것이 되고 있다.
따라서, 액정표시장치용 어레이 기판 제조 시, 암점화 불량화소는 그대로 두고, 휘점화된 불량화소를 암점화되도록 리페어 함으로써 불량화소에 대한 인식도를 낮춘 액정표시장치를 제공하고 있다.
종래의 액정표시장치용 어레이 기판에 있어서, 불량이 발생한 화소를 암점화 시키는 것은 통상적으로 노말리 화이트 모드로 동작하는 액정표시장치용 어레이 기판인 경우 계속적으로 전압이 인가되도록 하면 되므로 불량화소를 암점화 하는 것을 간략히 도시한 도 3에 도시한 바와 같이, 박막트랜지스터(Tr)와 상기 화소전극(18)간의 연결을 끊고 즉, 화소전극(18)과 연결된 드레인 전극(47)을 레이저를 조사하여 절단하고, 상기 화소전극(18)이 게이트 배선(14)과 중첩하는 부분에 레이저를 조사하여 상기 게이트 배선(14)과 상기 화소전극(18)을 전기적으로 연결되도록 도통시킴으로써 불량화소를 암점화하고 있으며, 노말리 블랙 모드로 동작하는 액정표시장치용 어레이 기판인 경우, 화소전극(18)에 전압이 인가되지 않도록 하면 되므로 상기 화소전극(18)과 연결된 드레인 전극(47) 레이저로써 절단함으로써 암점화 하였다.
하지만 전술한 리페어 공정의 경우, 화소단위의 불량이 발생한 경우에 적용되고 있으며, 게이트 배선과 데이터 배선이 단락되어 라인 불량이 발생한 경우는 적용할 수 없으므로 여전히 실패비용이 높아 제품의 제조 비용을 상승시키는 요인되고 있다.
상술한 문제를 해결하고자 본 발명에 따른 액정표시장치용 어레이 기판은 화 소영역 내에 데이터 배선과 교차하는 바(bar) 형태의 리페어 패턴을 구비함으로써 이러한 리페어 패턴을 통해 게이트 및 데이터 배선의 교차지점에서 단락에 의해 발생하는 라인불량을 하나의 화소영역만을 암점화 하는 점불량으로 변환하여 불량률을 저감시킬 수 있는 것이 가능한 액정표시장치용 어레이 기판을 제공하는 것을 그 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판은, 기판 상에 일 방향으로 형성된 다수의 게이트 배선과; 상기 다수의 게이트 배선과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 배선과; 상기 다수의 각 게이트 배선과 제 1 간격 이격하며 나란하게 상기 다수의 각 데이터 배선과 교차하며 그 양끝단이 교차하는 상기 데이터 배선 외측으로 각각 노출된 형태를 가지며 상기 게이트 배선을 형성한 동일한 물질로써 동일한 층에 형성된 섬형상의 다수의 리페어 패턴과; 상기 다수의 각 화소영역에 상기 다수의 게이트 배선 및 데이터 배선과 연결되며 구성된 박막트랜지스터와; 상기 다수의 각 화소영역 내에 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결되며 형성된 화소전극을 포함한다.
상기 다수의 게이트 배선이 형성된 동일한 층에 상기 다수의 각 게이트 배선과 나란하게 연장하는 다수의 스토리지 배선과, 상기 다수의 각 스토리지 배선에서 상기 다수의 각 화소영역의 내측으로 상기 각 데이터 배선을 따라 이와 인접하여 분기하는 스토리지 패턴을 포함한다.
상기 다수의 게이트 및 데이터 배선이 교차하는 중첩 부분 중 상기 게이트 배선과 데이트 배선의 단락이 발생한 부분 외측으로 상기 게이트 배선이 절단된 것이 특징이며, 상기 데이터 배선과 중첩되는 절단된 게이트 배선을 기준으로 이와 이격하는 각각의 게이트 배선의 끝단을 노출시키는 제 1 홈과, 상기 단락이 발생한 영역에서 가장 인접한 상기 리페어 패턴의 양끝단을 각각 노출시키는 제 2 홈과, 상기 제 1 및 제 2 홈을 각각 채우며 형성된 금속재질의 제 1 및 제 2 콘택패턴과, 상기 제 1 콘택패턴과 제 2 콘택패턴을 배선형태로 연결시키는 금속재질의 연결패턴을 포함한다. 또한, 상기 연결패턴과 중첩되는 화소전극은 상기 연결패턴의 외주를 따라 절단된 것이 특징이며, 상기 게이트 및 데이터 배선이 단락된 부분과 인접한 박막트랜지스터의 드레인 전극은 절단된 것이 특징이다.
상기 다수의 각 리페어 패턴은 그 양끝단이 이와 인접한 게이트 배선과 연결된 것이 특징이며, 상기 다수의 게이트 및 데이터 배선이 교차하는 중첩 부분 중 상기 게이트 배선과 데이트 배선의 단락이 발생한 부분 외측으로 이와 연결된 상기 게이트 배선이 절단된 것이 특징이다.
상기 제 1 간격은 3㎛ 내지 5㎛인 것이 특징이다.
본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은, 다수의 화소영역이 정의된 기판 상에 일 방향으로 다수의 게이트 배선과, 상기 다수의 각 게이트 배선과 이격하며 나란하게 동일한 층에 동일한 물질로 바(bar) 형태의 다수의 리페어 패턴을 형성하는 단계와; 게이트 절연막을 개재하여 상기 다수의 게이트 배선과 교차하여 상기 다수의 화소영역 각각을 정의하며 동시에 상기 다수의 리페어 패턴과 교차하는 다수의 데이터 배선을 형성하는 단계와; 상기 다수의 각 화소영역에 상기 다수의 게이트 배선 및 데이터 배선과 연결되며 구성된 박막트랜지스터를 형성하는 단계와; 상기 다수의 각 화소영역 내에 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결되며 형성된 화소전극을 형성하는 단계와; 상기 서로 교차하는 다수의 게이트 배선과 데이터 배선의 중첩영역 중 단락이 발생된 부분 양 외측의 상기 게이트 배선에 레이저를 조사하여 단선시키는 단계와; 레이저를 조사하여 상기 단선된 게이트 배선의 상기 단락이 발생한 부분과 인접하는 게이트 배선의 끝단을 각각 노출시키는 제 1 홈과, 상기 단락이 발생한 부분과 가장 인접하여 위치한 상기 리페어 패턴의 양 끝단을 노출시키는 제 2 홈을 형성하는 단계와; 레이저 CVD 리페어 장치를 이용하여 상기 제 1 홈에 금속재질의 제 1 콘택패턴을, 상기 제 2 홈에 금속재질의 제 2 콘택패턴을 형성하는 단계와; 상기 레이저 CVD 리페어 장치를 이용하여 상기 각각의 제 1 콘택패턴과 제 2 콘택패턴을 연결시키는 금속재질의 연결패턴을 형성하는 단계를 포함하며, 상기 다수의 각 리페어 패턴은 그 양끝단이 교차하는 상기 데이터 배선 외측으로 각각 노출된 형태를 갖도록 형성하는 것이 특징이다.
본 발명에 따른 또 다른 액정표시장치용 어레이 기판의 제조 방법은, 다수의 화소영역이 정의된 절연 기판 상에 일 방향으로 다수의 게이트 배선과, 상기 다수의 각 게이트 배선과 동일한 층에 동일한 물질로 제 1 간격 이격하며 나란하게 상기 다수의 각 데이터 배선과 교차하며 형성된 제 1 부분과 상기 각 제 1 부분의 양끝단 및 상기 제 1 부분과 상기 제 1 간격 이격하는 상기 게이트 배선과 연결된 제 2 부분으로 이루어진 다수의 리페어 패턴을 형성하는 단계와; 게이트 절연막을 개재하여 상기 다수의 게이트 배선 및 제 1 부분과 교차하여 상기 각 다수의 화소영역을 정의하는 다수의 데이터 배선을 형성하는 단계와; 상기 다수의 각 화소영역에 상기 다수의 게이트 배선 및 데이터 배선과 연결되며 구성된 박막트랜지스터를 형성하는 단계와; 상기 다수의 각 화소영역 내에 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결되며 형성된 화소전극을 형성하는 단계와; 서로 교차하는 상기 다수의 게이트 배선과 데이터 배선의 중첩영역 중 단락이 발생된 부분을 기준으로 이와 연결된 상기 게이트 배선에 레이저를 조사하여 상기 단락이 발생된 부분의 외측으로 레이저를 조사하여 단선시키는 단계를 포함한다.
본 발명의 제 1 실시예 및 그 변형예에 따른 액정표시장치용 어레이 기판은 특히 게이트 배선과 데이터 배선의 단락에 의한 라인 불량 발생 시, 단락된 부분 외측의 게이트 배선을 단선시키고, 상기 단선된 게이트 배선의 끝단을 리페어 패턴과 레이저를 이용한 CVD 리페어 공정을 진행하여 연결패턴을 통해 전기적으로 연결시킴으로써 하나의 화소영역에 대해서만 암점화된 점불량으로 변환시킴으로써 불량률을 낮추는 효과가 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
<제 1 실시예>
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판에 있어 하나의 화소영역을 개략적으로 도시한 평면도이다.
도시한 바와 같이, 본 발명에 따른 액정표시장치용 어레이 기판(101)에는 일 방향으로 연장하는 다수의 게이트 배선(104)과, 상기 다수의 게이트 배선(104)과 교차하여 다수의 화소영역(P)을 정의하는 다수의 데이터 배선(140)이 형성되어 있으며, 이들 서로 교차하는 다수의 게이트 및 데이터 배선(104, 140) 각각의 끝단에는 외부에서 신호전압 등을 인가 받기 위한 게이트 및 데이트 패드전극(미도시)이 형성되어 있다.
또한, 상기 다수의 게이트 배선(104)과 데이터 배선(140)에 의해 둘러싸인 영역으로 정의되는 다수의 각 화소영역(P)에는 이를 정의하는 상기 게이트 및 데이터 배선(104, 140)과 연결된 박막트랜지스터(Tr)가 형성되어 있다. 상기 박막트랜지스터(Tr)는 구체적으로 순차 적층된 형태로, 상기 게이트 배선(104)과 전기적으로 연결되며 형성된 게이트 전극(107)과, 게이트 절연막(미도시)과, 액티브층(미도시)과 서로 이격하는 오믹콘택층(미도시)으로 구성된 반도체층(130)과, 상기 오믹콘택층(미도시)과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극(143, 146)으로 구성되고 있다. 이때 상기 소스 전극(143)은 상기 데이터 배선(140)과 전기적으로 연결되고 있다.
또한, 상기 각 화소영역(P)에는 상기 박막트랜지스터(Tr)의 드레인 전극(146)과 전기적으로 연결된 화소전극(160)이 형성되어 있다.
또한, 상기 각 화소영역(P)에는 상기 게이트 배선(104)이 제 1 스토리지 전극을 이루며, 이와 중첩하며 형성된 상기 화소전극(160)이 제 2 스토리지 전극을 이루며, 이들 제 1 및 제 2 스토리지 전극 사이에 형성된 상기 게이트 절연막과 보호층을 유전체층으로 하여 구성된 제 1 스토리지 커패시터(StgC1)가 형성되어 있 다.
또한, 본 발명의 가장 특징적인 것으로써, 상기 게이트 배선(104)의 길이방향으로 서로 이웃한 2개의 화소영역(P)에 걸쳐 상기 게이트 배선(104)과 인접하여 나란하게 형성되어 있다. 또한 상기 두 화소영역(P)의 경계를 이루는 데이터 배선(140)과 교차하는 형태로 리페어 패턴(120)이 형성되어 있다. 이때 상기 데이터 배선(140)과 교차하는 상기 리페어 패턴(120)은 상기 데이터 배선(140) 외부로 그 양끝단이 노출된다. 상기 노출된 양끝단은 추후 불량 발생 시 리페어가 가능한 최소한의 정도로 노출되는 것이 특징이다. 일례로 상기 리페어 패턴(120)이 상기 데이터 배선(140) 외부로 노출되는 부분의 길이 방향 폭은 8㎛ 내지 15㎛ 정도가 되도록 형성되고 있는 것이 특징이다.
또한, 상기 리페어 패턴(120)은 상기 게이트 배선(104)과 동일한 층에 동일한 물질로 그 길이 방향이 상기 게이트 배선(104)의 길이방향과 나란하게 바(bar) 형태로 형성되고 있는 것이 특징이다. 상기 리페어 패턴은 이와 가장 인접한 게이트 배선(104)에 대해 이를 패터닝 노광장비의 해상도가 뒷받침되는 최소한의 이격간격, 일례로 3㎛ 내지 5㎛ 정도의 이격간격(d1)을 가지을 가지는 것이 특징이다.
전술한 바와같이 상기 리페어 패턴(120)을 최소의 면적을 갖도록 형성하는 이유는 화소영역 내의 개구율 저하를 최소화하며, 상기 데이터 배선(140)과 중첩됨으로써 발생하는 기생용량을 최소화하기 위함이다. 이러한 형태를 갖는 리페어 패턴(120)을 이용한 라인 불량 발생 시의 리페어 방법은 추후 설명한다.
본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판(101)의 경우, 도 면에 있어서는 박막트랜지스터(Tr)의 구조를 단순화하여 간략히 도시하였지만, 상기 박막트랜지스터(Tr)의 평면 구조는 다양한 형태로 변경될 수 있다. 본 발명의 제 1 실시예에 따른 제 1 변형예로서 소스 및 드레인 전극 사이로 노출된 액티브층이 "U"자 형태 또는 "⊂"형태를 갖도록 상기 데이터 배선과 연결된 소스 전극의 중앙부가 패인 형태를 갖고, 상기 패인 부분으로 드레인 전극이 삽입된 구조를 이룰 수도 있으며, 나아가 상기 게이트 전극은 상기 게이트 배선에서 분기한 형태를 갖도록 할 수도 있고, 또한 게이트 배선 자체로 그 일부가 게이트 전극을 이루도록 형성될 수도 있다.
한편, 본 발명의 제 1 실시예의 제 2 변형예에 따른 액정표시장치용 어레이 기판에 있어, 하나의 화소영역(P)을 개략적으로 도시한 평면도(박막트랜지스터(Tr)의 경우 그 채널 형태가 평면적으로"⊂"형태를 갖는 것을 일례로 도시하였으며, 제 1 실시예와 동일한 구성요소에 대해서는 제 1 실시예에 부여된 도면부호와 동일한 도면부호를 부여함)인 도 5를 참조하면, 본 발명의 제 1 실시예의 제 2 변형예에 따른 액정표시장치용 어레이 기판(101)의 경우, 전술한 제 1 실시예에 따른 어레이 기판의 평면 구조에 부가하여 상기 게이트 배선(104)과 나란하게 이와 소정간격 이격하여 형성된 스토리지 배선(113)과, 상기 스토리지 배선(113)에서 각 화소영역(P) 내부로 상기 화소영역(P)을 정의하는 좌측 및 우측 데이터 배선(140)과 나란하게 그 내측으로 이격하여 분기한 2개의 스토리지 패턴(117(117a, 117b))을 더욱 포함하여 구성되고 있다. 이러한 구성의 경우 상기 2개의 스토리지 패턴(117)과 이를 연결하는 스토리지 배선(113)이 제 3 스토리지 전극이 되며, 이와 중첩하는 화소전극(160)이 제 4 스토리지 전극을 이루어 이들이 제 2 스토리지 커패시터(StgC2)를 이룬다. 따라서, 본 발명의 제 1 실시예의 제 2 변형예의 경우, 제 1 실시예 대비 제 2 스토리지 커패시터(StgC2)를 더 구성하게 됨으로써 더 큰 스토리지 용량을 갖는 어레이 기판을 제공하는 것이 특징이다.
이러한 제 1 실시예의 제 2 변형예의 경우, 상기 리페어 패턴(120)은 상기 스토리지 패턴(117)의 끝단과도 3㎛ 내지 5㎛ 정도의 이격간격(d2)을 가지며, 동시에 상기 게이트 배선(104)과도 3㎛ 내지 5㎛ 정도 이격간격(d1)을 가지며 형성되고 있다. 즉, 상기 리페어 패턴(120)은 게이트 배선(104)과 상기 스토리지 패턴(117)의 끝단 사이의 영역에 이들 두 구성요소(104, 117)와 각각 3㎛ 내지 5㎛ 정도의 이격간격(d1, d2)을 가지며 위치하고 있는 것이 특징이다. 이때, 상기 리페어 패턴(120)과 게이트 배선(104)간의 이격간격(d1)과, 상기 스토리지 패턴(미도시)과 상기 리페어 패턴(120)의 이격간격(d2)을 3㎛ 내지 5㎛라 언급하고 있지만, 이는 현재 사용되는 노광장비의 해상도에 기인한 것으로, 기술 개발되어 더 우수한 해상력을 갖는 노광 장비가 개발되고 이를 이용하여 3㎛ 이하의 이격간격을 갖도록 형성할 수 있다면, 이들 구성요소간의 이격간격(d1, d2)은 3㎛ 미만의 크기가 되어도 무방하다.
한편, 상기 리페어 패턴(120)은 그 길이가, 이와 교차하는 데이터 배선(140)과 상기 데이터 배선(140) 양측으로 이와 가장 이격하며 형성된 상기 스토리지 패턴(117)의 폭 크기보다 같거나 작게 형성되는 것이 특징이다. 즉, 상기 리페어 패턴(120)의 양끝단은 각각 상기 스토리지 패턴(117)의 최외각 측단보다는 상기 데이 터 배선(140)에 더 인접하도록 형성되는 것이 특징이다. 상기 리페어 패턴(120)이 이렇게 데이터 배선(140)을 기준으로 상기 스토리지 패턴(117)의 폭방향으로 이의 외측으로 노출되지 않도록 형성하는 것은 개구율 저하를 방지하기 위함이다. 도면에는 나타나지 않았지만, 이러한 구조를 갖는 어레이 기판(101)에 대응하여 컬러필터 기판이 구비되고 이들 두 기판(101, 미도시) 사이에 액정층이 개재됨으로써 액정표시장치를 이루게 되는데, 상기 컬러필터 기판에는 상기 게이트 및 데이터 배선(104, 140)과 스위칭 영역에 대응하여 블랙매트릭스가 형성되고 있으며, 상기 블랙매트릭스는 합착 마진을 고려하여 상기 게이트 및 데이터 배선(104, 140)의 폭보다 넓은 폭을 가지며 형성되고 있다. 이때, 상기 블랙매트릭스에 의해 가려지지 않는 부분이 실질적인 개구영역이 된다. 특히 데이터 배선(140)에 대응해서는 상기 스토리지 패턴(117) 폭 방향의 끝단까지가 통상적으로 블랙매트릭스에 의해 가려지게 된다. 따라서 상기 스토리지 패턴(117)의 끝단 외부로 상기 리페어 패턴(120)이 노출되면 블랙매트릭스에 의해 가려지는 부분보다 화소영역(P)을 더 가리게 되므로 개구율이 저하되게 된다. 그러므로 이를 방지하기 위해 전술한 바와 같이 스토리지 패턴(117) 외부로 노출되지 않는 범위에서 상기 리페어 패턴(120)을 형성하는 것이다.
다음, 전술한 제 1 실시예, 제 1 실시예의 제 1 및 제 2 변형예의 구조를 갖는 어레이 기판의 단면도를 참조하여 그 단면 구조에 대해 설명한다. 설명의 편의를 위해 화소영역(P)내 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA), 리페어 패턴(120)을 형성해야 하는 영역을 리페어 영역(RA), 제 1 스토리 지 커패시터(StgC1)가 형성될 영역을 스토리지 영역(StgA)이라 정의한다.
도 6과 도 7은 도 4를 각각 절단선 Ⅵ-Ⅵ과 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 단면도이다.
도시한 바와 같이, 기판(101) 상에 게이트 배선(104)이 형성되어 있으며, 각 화소영역(P)의 스위칭 영역(TrA)에는 상기 게이트 배선(104)에서 분기하거나 또는 상기 게이트 배선(104) 그 자체 일부로서 게이트 전극(107)이 형성되어 있으며, 상기 게이트 배선(104)과 인접한 리페어 영역(RA)에 있어서는 상기 게이트 배선(104) 및 게이트 전극(107)과 동일한 물질 및 동일한 층에 바(bar) 형태의 리페어 패턴(120)이 상기 게이트 배선(104)으로부터 3㎛ 내지 5㎛ 정도의 이격간격(도 4의 d1)을 가지며 형성되어 있다. 상기 리페어 패턴(120)은 섬형상을 이룬다. 이때 상기 게이트 배선(104)의 일부는 스토리지 영역(StgA)에 구비됨으로서 제 1 스토리지 전극(110)을 이루게 된다.
한편, 제 1 실시예의 제 2 변형예의 경우, 상기 기판(101) 상에 상기 게이트 배선(104)과 게이트 전극(107)과 리페어 패턴(120) 이외에 상기 게이트 배선(104)의 길이방향으로 연장하며 나란하게 스토리지 배선(도 5의 113)이 형성되어 있으며, 상기 각 화소영역(P)에는 상기 스토리지 배선(도 5의 113)에서 분기하여 상기 화소영역(P)의 최외각에 스토리지 패턴(도 5의 117)이 형성되어 있다. 이때 상기 스토리지 패턴(도 5의 117)의 끝단과 상기 리페어 패턴(120)과는 3㎛ 내지 5㎛ 정도의 이격간격을 가지며 형성되고 있는 것이 특징이다.
또한, 상기 기판(101) 상에는 상기 게이트 배선(104)의 일끝단과 연결된 게 이트 패드전극(미도시)이 형성되어 있다.
다음, 상기 게이트 배선(104) 및 게이트 전극(107)과 상기 리페어 패턴(120)과 제 2 변형예의 경우 스토리지 배선(도 5의 113) 및 스토리지 패턴(도 5의 117) 상부로 게이트 절연막(125)이 전면에 형성되어 있다.
또한, 상기 게이트 절연막(125) 위로 상기 스위칭 영역(TrA)에 있어서는 순수 비정질 실리콘으로 이루어진 액티브층(130a)과 그 상부로 서로 이격하며 불순물 비정질 실리콘으로 이루어진 오믹콘택층(130b)으로 구성된 반도체층(130)이 형성되어 있으며, 상기 오믹콘택층(130b) 위로 서로 이격하며 소스 및 드레인 전극(143, 146)이 형성되어 있다.
또한, 상기 게이트 절연막(125) 위로 상기 소스 전극(143)과 연결되며 하부의 게이트 배선(104) 및 상기 리페어 패턴(120)과 교차하며 데이터 배선(140)이 형성되어 있으며, 상기 데이터 배선(140)의 일끝단과 연결되며 데이터 패드전극(미도시)이 형성되어 있다. 이때 상기 데이터 배선(140) 하부에는 상기 반도체층(130)과 동일한 물질로 이루어진 제 1 패턴(133a)과 제 2 패턴(133b)의 반도체 패턴(133)이 형성되고 있다. 이때 상기 반도체 패턴(133)은 제조 방법을 달리함으로써 생략될 수 있다.
다음, 상기 데이터 배선(140)과 소스 및 드레인 전극(143, 146) 위로 전면에 보호층(150)이 형성되어 있다. 이때, 상기 보호층(150)은 상기 드레인 전극(146) 일부를 노출시키는 드레인 콘택홀(155)과 상기 데이터 패드전극(미도시)을 노출시키는 데이터 패드 콘택홀(미도시)이 형성되어 있으며, 동시에 상기 보호층(150)과 게이트 절연막(125)에는 상기 게이트 패드전극(미도시)에 대해 이를 노출시키는 게이트 패드 콘택홀(미도시)이 형성되어 있다.
다음, 상기 드레인 콘택홀(155)과 게이트 및 데이터 패드 콘택홀(미도시)을 갖는 보호층(150) 위로 투명 도전성 물질로써 각 화소영역(P)별로 화소전극(160)이 형성되어 있다. 이때, 상기 화소전극(160)은 상기 드레인 콘택홀(155)을 통해 상기 드레인 전극(146)과 접촉하며, 동시에 그 일측이 연장하여 전단의 게이트 배선(104)과 중첩하며 형성되어 있으며, 상기 전단의 게이트 배선(104)과 중첩하는 부분이 제 2 스토리지 전극(163)을 이루고 있는 것이 특징이다. 이때, 상기 화소전극(160)과 전단의 게이트 배선(104)의 중첩하는 부분은 제 1 스토리지 커패시터(StgC1)를 이룬다. 상기 화소전극(160)은 상기 리페어 패턴(120)과 일부 중첩하며 형성되고 있는 것을 보이고 있지만, 상기 리페어 패턴(120)과 중첩되지 않으며 형성될 수도 있다.
또한, 제 1 실시예의 변형예의 경우, 상기 화소전극(160)은 제 3 스토리지 전극을 이루는 상기 스토리지 배선(도 5의 113) 및 스토리지 패턴(도 5의 117)과도 중첩하며 형성되며, 상기 스토리지 배선(도 5의 113) 및 스토리지 패턴(도 5의 117)과 각각 중첩하는 부분이 제 4 스토리지 전극을 이룸으로써 제 2 스토리지 커패시터(도 5의 StgC2)를 형성하는 것이 특징이다.
한편, 상기 화소전극(160)을 이루는 동일한 물질로 상기 게이트 패드전극(미도시)과 상기 게이트 패드 콘택홀(미도시)을 통해 접촉하며 게이트 보조 패드전극(미도시)이 형성되어 있으며, 상기 데이터 패드전극(미도시)과 상기 데이터 패드 콘택홀(미도시)을 통해 접촉하며 데이터 보조 패드전극(미도시)이 형성되어 있다.
전술한 바와 같이, 액정표시장치용 어레이 기판(101)을 구성함으로써 게이트 및 데이터 배선(104, 140)의 단락에 의한 라인불량이 발생할 경우, 상기 게이트 배선(104)과 데이터 배선(140)이 중첩되는 영역 외측의 게이트 배선(104)에 대해 레이저를 조사하여 이를 절단하고, 동시에 상기 게이트 배선(104)과 연결되는 리페어 패턴(120)이 속한 화소영역(P)에 있어 상기 리페어 패턴(120)과 중첩하는 화소전극(160)에 대해서 상기 리페어 패턴(120)과 상기 게이트 배선(104)과 추후 레이저를 이용한 CVD 리페어에 의해 형성될 연결배선(미도시)의 외주를 따라 절단한다. 이는 상기 리페어 패턴(120) 및 추후 형성될 연결배선(미도시)과 중첩하는 화소전극 부분이 상기 리페어 패턴(120) 및 연결배선(미도시)과 전기적으로 연결됨으로써 이와 중첩하지 않는 화소전극(160)과 전기적으로 연결되는 것을 방지하기 위함이다.
이후, 레이저를 이용한 CVD(Chemical Vapor Deposition) 리페어를 실시하여 상기 리페어 패턴(120)의 양끝단과 상기 서로 단락이 발생한 부분을 제외한 절단된 게이트 배선(104)의 양 끝단에 대해 동시에 접촉하는 연결배선(미도시)을 형성하고 상기 게이트 배선(104)과 리페어 패턴(120)을 전기적으로 연결시킴으로써 라인불량을 화소단위의 점 불량으로 바꿀 수 있다.
이때, 상기 레이저 조사에 의한 게이트 배선(104)의 절단 공정 진행 시 상기 게이트 배선(104)과 데이터 배선(140)의 단락된 부분을 포함하는 화소영역(P)에 속한 드레인 전극(146)에 대해서도 절단을 실시함으로써 박막트랜지스터(Tr)와 화소 전극(160)이 전기적으로 분리되도록 함으로써 암점화 시킬 수 있다. 이러한 드레인 전극(146)의 절단은 생략할 수도 있다.
본 발명에 이용되는 레이저를 이용한 CVD 리페어 공정에 대해서는 추후 본 발명에 따른 어레이 기판의 제조방법 설명 시 상세히 설명한다.
<제 2 실시예>
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판에 있어 하나의 화소영역(P)을 개략적으로 도시한 평면도이다. 이때 제 1 실시예와 동일한 구성요소에 대해서는 100을 더하여 도면부호를 부여하였다. 대부분의 구성요소는 제 2 실시예와 동일한 구성 및 형태를 가지며, 따라서 차별적인 구성을 갖는 부분 위주로 설명하였다.
본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판(201)에 있어 가장 특징적인 구성은, 게이트 배선(204(204a, 204b))의 형태에 있으며, 나아가 별도의 리페어 패턴을 형성하지 않는다는 것에 있다.
도시한 바와 같이, 서로 교차하여 다수의 화소영역(P)을 정의하며 다수의 게이트 및 데이터 배선(204(204a, 204b), 240)이 교차하며 형성되어 있으며, 각 화소영역(P)에 있어서는 상기 게이트 및 데이터 배선(204, 240)과 각각 연결되며 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있다. 이때 상기 박막트랜지스터(Tr)는 도면에 나타낸 형태 이외에 제 1 실시예의 제 1 변형예와 같이 그 채널이 "U"또는 "⊂"형태로 구성될 수도 있다.
또한, 각 화소영역(P)에는 상기 박막트랜지스터(Tr)의 드레인 전극(246)과 드레인 콘택홀(255)을 통해 전기적으로 연결된 화소전극(260)이 전단의 게이트 배선(204)과 일부 중첩하며 형성되어 있다. 각 게이트 배선(204)의 일끝단에는 게이트 패드전극(미도시)이, 각 데이터 배선(240)의 일끝단에는 데이터 패드전극(미도시)이 형성되어 있다. 또한, 상기 전단의 게이트 배선(204)과 상기 화소전극(260)이 중첩하는 부분은 제 1 스토리지 커패시터(StgC1)를 이루고 있다.
이러한 구조를 갖는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판(201)에 있어 각 게이트 배선(204(204a, 204b))을 살펴보면, 제 1 실시예의 바(bar) 형태를 갖는 게이트 배선 형태와는 달리, 상기 데이터 배선(240)과 교차하는 부분에 대해서는 그 중앙에 홀(206)을 가져 상기 홀(206)을 우회하는 형태로 하나의 패스에서 2개의 패스로 제 1 배선(204a)과 제 2 배선(204b)으로 분기한 후 상기 데이터 배선(240)을 교차한 다음 다시 하나의 패스(204a)로 합쳐지는 형태를 갖는 것이 특징이다.
전술한 구성을 갖는 제 2 실시예의 따른 어레이 기판(201)의 변형예로서, 본 발명의 제 2 실시예의 변형예에 따른 액정표시장치용 어레이 기판에 있어 하나의 화소영역(P)을 개략적으로 도시한 평면도인 도 9(동일한 구성요소에 대해서는 제 2 실시예에 부여된 도면부호와 동일한 도면부호 부여함)를 참조하면, 모든 구성요소는 전술한 제 2 실시예와 동일하며, 이에 부가하여 제 1 실시예의 제 2 변형예와 같이 게이트 배선(204(204a, 204b))과 나란하게 연장하는 스토리지 배선(213)과 이에서 각 화소영역별로 분기하는 스토리지 패턴(217)을 더욱 포함하고 있으며, 이들 스토리지 배선(213) 및 스토리지 패턴(217)과 중첩하는 화소전극(260) 부분이 제 2 스토리지 커패시터(StgC2)를 구성하고 있는 것이 특징이다.
전술한 구성을 갖는 본 발명의 제 2 실시예 및 그 변형예에 따른 액정표시장치용 어레이 기판(201)은 게이트 배선(204)과 데이터 배선(240)이 중첩하는 일 부분에서 단락이 발생한다 하여도 레이저를 이용한 CVD 리페어에 의한 연결배선 형성없이 단순히 레이저 조사에 의해 단락이 발생한 게이트 배선(204)과 데이터 배선(240)의 일 중첩부분을 절단하여 상기 게이트 배선(204)과 전기적으로 단절시키기만 하면 되므로 제 1 실시예에 따른 어레이 기판 대비 리페어 공정을 단순화하는 장점을 갖는다. 이때, 상기 게이트 배선(204)과 데이터 배선(240)의 중첩되는 부분에서의 단락은 하나의 화소영역(P)에 대해 이를 정의하는 게이트 배선(204) 및 데이터 배선(240)의 중첩하는 2영역 모두에서 발생할 가능성은 매우 희박하므로 2영역 모두 단락이 발생할 경우를 제외하고 단락이 발생한 어느 하나의 중첩된 부분만을 레이저를 사용하여 절단함으로써 전기적으로 단절시켜 라인불량을 방지할 수 있게 된다.
<제조방법>
이후에는 본 발명의 제 1 및 제 2 실시예와 그 변형예에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다. 제조방법에 있어서는 가장 많은 구성요소를 갖는 제 1 실시예의 제 2 변형예 위주로 설명하며 그 외의 제 1 실시예, 제 1 실시예의 제 1 변형예와, 제 2 실시예 및 그 변형예에 대해서는 차별점이 있 는 부분에 대해서만 간단히 부가하여 설명한다. 설명의 편의를 위해 화소영역(P)내 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA), 리페어 패턴(118)을 형성해야 하는 영역을 리페어 영역(RA), 제 1 및 제 2 스토리지 커패시터(StgC)가 형성될 영역을 스토리지 영역(StgA)이라 정의한다.
도 10a 내지 10d는 본 발명의 제 1 실시예의 제 2 변형예의 하나의 화소영역(P)에 대한 제조 단계별 공정 평면도이며, 도 11a 내지 11d와 도 12a 내지 도 12d는 도 5를 각각 절단선 XI-XI, XⅡ-XⅡ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이다.
우선, 도 10a, 11a 및 도 12a에 도시한 바와 같이, 투명한 절연기판(101) 상에 금속물질을 전면에 증착하여 금속물질층(미도시)을 형성한 한 후, 포토레지스트의 도포, 마스크를 이용한 노광, 포토레지스트의 현상, 포토레지스트 사이로 노출된 금속물질층(미도시)의 식각 등을 포함하는 마스크 공정을 진행하여 상기 금속물질층(미도시)을 패터닝함으로써 일방향으로 연장하며 서로 이격한 다수의 게이트 배선(104)을 형성하고, 동시에 스위칭 영역(TrA)에 있어서 상기 게이트 배선(104)과 연결된 게이트 전극(107)을 형성하며, 상기 게이트 배선(104)의 일 끝단에 게이트 패드전극(미도시)을 형성한다.
또한, 동일한 공정에 의해 상기 게이트 배선(104)과 이격하며 각 리페어 영역(RA)에 상기 게이트 배선(104)과 나란한 방향으로 바(bar) 형태를 갖는 리페어 패턴(120)을 형성하며, 나아가 상기 게이트 배선(104)을 기준으로 상기 리페어 패턴(120)과 대칭되는 부분의 각 화소영역(P) 내에 상기 게이트 배선(104)과 나란하 게 스토리지 배선(113)을 형성하고, 동시에 상기 스토리지 배선(113)에서 분기한 형태로 스토리지 패턴(117)을 각 화소영역(P)의 최외측에 형성한다. 이때 상기 리페어 패턴(120)은 각 화소영역(P) 내에서 상기 게이트 배선(104)과 상기 스토리지 패턴(117)의 끝단 사이에 위치하며, 상기 게이트 배선(104) 및 상기 스토리지 패턴(117)의 끝단으로부터 각각 3㎛ 내지 5㎛ 정도의 이격간격(d1, d2)을 갖도록 형성하는 것이 바람직하며, 상기 리페어 패턴(120)의 길이방향의 끝단은 상기 스토리지 패턴(117)의 폭 방향의 양끝단과 일치하거나, 상기 스토리지 패턴(117)의 폭 방향의 양끝단 보다 내측에 위치하도록 형성하는 것이 바람직하다.
한편, 상기 스토리지 배선(113) 및 스토리지 패턴(117)은 제 1 실시예, 제 1 변형예의 제 1 변형예와 제 2 실시예의 경우 생략되며, 제 1 실시예의 제 2 변형예 및 제 2 실시예의 변형예의 경우에만 형성되게 된다. 또한, 제 2 실시예의 경우, 상기 리페어 패턴 또한 생략되며, 제 2 실시예 및 그 변형예의 경우, 게이트 배선(도 8, 9의 204)이 추후 형성될 데이터 배선(도 8, 9의 240)과 교차되는 부분에 대응해서는 홀(도 8, 9의 206)을 가져 마치 하나의 배선(도 8, 9의 204a)에서 2개의 배선(도 8, 9의 204a, 204b)으로 분기한 후, 다시 하나의 배선(도 8, 9의 204a)으로 합쳐지게 되는 형태로 형성됨으로써 각 화소영역(P) 별로 각 데이터 배선(도 8, 9의 240)과 중첩되는 영역이 2개가 되도록 하는 것이 특징이다.
다음, 도 10b, 11b 및 도 12b에 도시한 바와 같이, 상기 게이트 배선(104)과 게이트 전극(107)과 상기 리페어 패턴(120)과 스토리지 배선(113) 및 스토리지 패 턴(117) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(125)을 형성한다.
이후, 상기 게이트 절연막(125) 위로 전면에 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)과 제 2 금속물질층(미도시)을 형성하고, 이를 회절노광 또는 하프톤 노광을 포함하는 마스크 공정을 진행하여 이를 패터닝함으로써 각 화소영역(P) 내의 스위칭 영역(TrA)에 있어서는 순수 비정질 실리콘의 액티브층(130a)과 그 상부로 서로 이격하는 불순물 비정질 실리콘의 오믹콘택층(130b)과, 상기 오믹콘택층(130b) 위로 서로 이격하는 소스 및 드레인 전극(143, 146)을 형성한다. 동시에, 상기 게이트 배선(104)과 교차하여 화소영역(P)을 정의하며, 상기 리페어 패턴(120)과 교차하는 데이터 배선(140)을 형성한다. 동시에 상기 데이터 배선(140) 끝단에 데이터 패드전극(미도시)을 형성한다. 이때, 상기 데이터 배선(140) 하부에는 상기 액티브층(130a)과 오믹콘택층(130b)을 이루는 동일한 물질로써 제 1 및 제 2 반도체 패턴(133a, 133b)이 형성된다. 하지만, 상기 데이터 배선(140) 하부에 형성된 상기 제 1 및 제 2 반도체 패턴(133a, 133b)은 제조 방법을 달리함으로써 생략될 수도 있다. 즉, 상기 순수 및 불순물 비정질 실리콘층(미도시)을 형성 후 이를 패터닝하여 섬형상의 반도체층을 형성하고, 이후 상기 반도체층 상부로 상기 제 2 금속물질층(미도시)을 증착하고 패터닝하는 방법으로 진행될 수도 있다.
다음, 도 10c, 11c 및 도 12c에 도시한 바와 같이, 상기 데이터 배선(140)과 소스 및 드레인 전극(143, 146)이 형성된 기판(101) 상에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 전면에 증착하여 보호층(150)을 형성하고, 마스크 공정을 진행하여 상기 보호층(150)을 패터닝함으로써 상기 드레인 전극(146)을 노출하는 드레인 콘택홀(155)과 상기 데이터 패드전극(미도시)을 노출시키는 데이터 패드 콘택홀(미도시)을 형성하고, 동시에 상기 보호층(150)과 그 하부의 게이트 절연막(125)까지 함께 패터닝함으로써 상기 게이트 패드전극(미도시)을 노출시키는 게이트 패드 콘택홀(미도시)을 형성한다.
다음, 도 10d, 11d 및 도 12d에 도시한 바와 같이, 상기 드레인 콘택홀(155) 과 게이트 및 데이터 패드 콘택홀(미도시)을 갖는 보호층(150) 위로 투명 도전성 물질 예를들면, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하여 투명 도전성 물질층을 형성하고, 마스크 공정을 진행하여 이를 패터닝함으로써 각 화소영역(P)별로 분리된 형태의 화소전극(160)을 형성함으로써 본 발명의 각 실시예에 따른 어레이 기판(101)을 완성한다. 이때, 상기 화소전극(160)은 상기 드레인 콘택홀(155)을 통해 상기 드레인 전극(146)과 접촉하며, 상기 스토리지 배선(113) 및 스토리지 패턴(117)과 전단의 게이트 배선(104)과 중첩하도록 형성하는 것이 특징이다. 따라서, 상기 화소전극(160)과 중첩되는 게이트 배선(104) 부분은 제 1 스토리지 전극(110)을 이루고 이와 중첩하는 화소전극(160) 부분은 제 2 스토리지 전극(163)을 이룸으로써 이들 서로 중첩하는 제 1 및 제 2 스토리지 전극(110, 163)과 이들 사이에 위치한 게이트 절연막(125)과 보호층(150)과 더불어 제 1 스토리지 커패시터(StgC1)를 형성하게 된다. 또한, 상기 스토리지 배선(113) 및 스토리지 패턴(117)은 그 자체로 제 3 스토리지 전극을 이루며, 이들과 중첩하는 화소전극(160) 부분은 제 4 스토리지 전극(166)을 이루게 되며, 상기 이들 구성요소 사이에 위치한 게이트 절연막(125) 및 보호층(150)과 더불어 제 2 스토리지 커패시터(StgC2)를 형성하게 된다.
한편, 제 1 실시예 및 그 제 1 변형예와, 제 2 실시예의 경우 상기 스토리지 배선(113)과 스토리지 전극(117)은 형성되지 않는 바, 상기 제 2 스토리지 커패시터(StgC2)는 형성되지 않는 구조가 된다.
이후에는 전술한 구조와 제조 방법에 의해 제조된 어레이 기판에 대해 게이트배선과 데이터 배선이 중첩하는 부분에서 단락이 발생하여 라인불량을 이루게 된 것을 화소불량으로 바꿈으로써 양품화하는 리페어 공정에 대해 설명한다.
<리페어 공정>
우선, 제 1 실시예, 제 1 실시예의 제 1 및 제 2 변형예에 따른 어레이 기판의 리페어 공정에 대해 설명한다.
도 13은 본 발명의 제 1 실시예에 따른 어레이 기판의 게이트 및 데이터 배선의 단락이 발생한 화소영역(P) 및 그 주변 부분에 대해 리페어 공정을 진행한 상태를 도시한 평면도이다. 도 14a 내지 도 14d는 본 발명의 제 1 실시예에 따른 어레이 기판의 게이트 및 데이터 배선의 단락이 발생한 화소영역(P) 및 그 주변 부분 에 대한 리페어 공정 진행에 따른 단계별 평면도이며, 도 15a 내지 도 15d는 도 13의 절단선 XV-XV를 따라 절단한 부분에 대한 리페어 공정 진행 단계별 단면도이며, 도 16a 내지 도 16d는 도 13의 절단선 XⅥ-XⅥ를 따라 절단한 부분에 대한 리페어 공정 진행 단계별 단면도다.
우선, 도 13을 참조하면, 게이트 배선(104)과 데이터 배선(140)의 단락이 발생한 부분에 대해 이를 포함하는 게이트 배선(104)에 대해 상기 데이터 배선(140)과 중첩하는 영역 외측으로 레이저 등의 조사에 의해 단선된 제 1 레이저 조사영역(LCA1)이 형성되고 있으며, 레이저 조사에 의해 단선된 게이트 배선(104)의 끝단과 이와 인접한 리페어 패턴(120)의 양끝단에 대해서는 각각 이들 구성요소를 노출시키는 제 1 및 제 2 홈(hm1, hm2)이 형성되고 있다.
또한, 상기 각각의 제 1 및 제 2 홈(hm1, hm2)에는 이를 메꾸며 각각 게이트 배선(104)과 접촉하는 제 1 콘택패턴(도 16c의 173)과 상기 리페어 패턴(120)과 접촉하는 제 2 콘택패턴(도 16c의 174)이 형성되고 있으며, 상기 게이트 배선(104)과 접촉하는 상기 제 1 콘택패턴(도 16c의 173)과 상기 리페어 패턴(120)과 접촉하는 상기 제 2 콘택패턴(도 16c의 174)과 동시에 접촉함으로써 상기 게이트 배선(104)과 리페어 패턴(120)을 전기적으로 연결시키는 연결패턴(175)이 형성되고 있다.
따라서, 전술한 구조에 의해 게이트 배선(104)과 데이터 배선(140)이 단락되면, 상기 단락된 부분에 인접한 게이트 배선(104)을 단선시키다. 이후 상기 단선된 게이트 배선(104)은 상기 연결패턴에 의하여 상기 게이트 배선(104)과 데이터 배선(140)의 단락된 부분을 우회하여 전기적으로 연결됨으로써 라인불량을 리페어 하 고 있다. 이때, 상기 리페어 패턴(120)과 단선된 게이트 배선(104)을 전기적으로 연결하는 연결패턴(175)은 상기 화소전극(160)과 직접 접촉하며 그 상부에 형성되게 된다. 따라서, 이 경우, 상기 게이트 배선(104)과 상기 화소전극(160) 사이에서 단락이 발생하므로 이를 방지하기 위해, 상기 연결패턴을 형성하기에 앞서 상기 연결패턴(175)이 형성될 부분의 외주를 따라 레이저를 조사함으로써 상기 화소전극(160)을 절단하여 상기 화소영역(P) 내의 주 화소전극(160)과 상기 연결패턴(175)과 중첩하는 영역의 화소전극 부분이 전기적으로 차단되도록 한 것이 또 다른 특징이다. 이때, 상기 레이저를 조사하는 부분을 제 2 레이저 조사영역(LCA2)이라 정의한다.
또한, 게이트 배선(104)과 데이터 배선(140)의 단락이 발생한 부분과 가장 인접한 박막트랜지스터(Tr)의 드레인 전극(146) 또한 단선되도록 제 1 레이저 조사영역(LCA1)이 구성되는 바 이와 연결된 화소전극(160)과 드레인 전극(146) 또한 전기적으로 분리됨으로써 하나의 화소영역(P)에 대해 화상 신호가 인가되지 않도록 하여 암점화시키고 있다. 따라서 이러한 공정에 의해 라인불량을 하나의 화소영역(P)만이 암점화되는 점 불량으로 개선되고 있음을 알 수 있다.
이후에는 조금 더 상세히 라인불량을 점 불량으로 변환시키는 레이저를 이용한 CVD 리페어 공정에 대해 설명한다.
우선, 도 14a, 15a 및 16a에 도시한 바와 같이, 게이트 배선(104)과 데이터 배선(140)의 단락이 발생한 기판(101)에 있어, 상기 단락이 발생한 게이트 및 데이터 배선(104, 140)이 중첩된 부분을 기준으로 그 외측의 게이트 배선(104) 부분을 레이저 장치를 통해 레이저를 조사함으로써 상기 단락이 발생한 부분을 상기 게이트 배선으로부터 단선되도록 한다. 동시에 상기 단락이 발생한 부분과 가장 인접하여 위치한 박막트랜지스터(Tr)의 드레인 전극(146)에 대해서도 레이저를 조사하여 단선시킴으로써 상기 박막트랜지스터(Tr)와 이와 연결된 화소전극(160)이 전기적으로 도통되지 않도록 한다. 이때, 상기 레이저가 조사되어야 할 게이트 배선(104) 부분 및 드레인 전극(146) 부분이 제 1 레이저 조사영역(LCA1)이 된다.
다음, 도 14b, 15b 및 16b에 도시한 바와 같이, 이번에는 상기 게이트 배선(104)과 데이터 배선(140)의 단락이 발생한 부분과 가장 인접하여 위치한 리페어 패턴(120)이 속하는 화소영역(P) 내에 위치한 화소전극(160)에 있어 추후 형성될 연결패턴(미도시)과 중첩되는 부분 외측의 제 2 레이저 조사영역(LCA2)에 대해 레이저 장치를 이용하여 레이저를 조사함으로써 상기 각 화소전극(160)을 각각 부분적으로 단선시킨다.
다음, 도 14c, 15c 및 16c에 도시한 바와 같이, 레이저 조사에 의해 단선된 게이트 배선(104)과, 상기 리페어 패턴(120)의 양끝단에 대해 레이저를 조사함으로써 제 1 및 제 2 홈(hm1, hm2)을 형성한다. 이 경우 상기 제 1 및 제 2 홈(hm1, hm2)을 형성하기 위한 레이저 조사는 단선을 위한 레이저 조사와는 레이저 발생을 위한 소스, 초점, 파워, 조사 시간 등에 있어 차이가 있으며, 이를 적절히 조절함으로써 무기(또는 유기)절연물질 또는 금속물질까지 태워 없애거나 또는 선택적으로 무기절연물질 만을 태워 없앨 수 있게 된다.
따라서, 전술한 요소가 적절히 조절된 레이저를 기판(101)에 조사함으로써 게이트 배선(104)과 리페어 패턴(120)을 노출시키는 제 1 및 제 2 홈(hm1, hm2)을 형성할 수 있게 된다.
이후, 레이저를 이용한 CVD 리페어 장치를 이용하여 상기 게이트 배선(104)을 노출시키는 제 1 홈(hm1)에 대응하여 상기 제 1 홈(hm1)을 채우는 제 1 콘택패턴(173)을 형성하고, 연속하여 상기 리페어 패턴(120) 양끝단을 노출시키는 제 2 홈(hm2)에 대응하여 상기 제 2 홈(hm2)을 채우는 제 2 콘택패턴(174)을 형성한다.
다음, 도 14d, 15d 및 16d에 도시한 바와 같이, 상기 단선된 게이트 배선(104)에 형성된 제 1 콘택패턴(173)과, 이와 인접하여 상기 리페어 패턴(120)의 일끝단에 형성된 제 2 콘택패턴(174)을 포함하는 사이의 영역의 표면에 상기 레이저를 이용한 CVD 리페어 장치를 통해 상기 제 1 및 제 2 콘택패턴(173, 174)과 동시에 접촉하는 배선형태의 연결패턴(175)을 형성한다.
이러한 연결패턴(175)과 제 1 및 제 2 콘택패턴(173, 174)은 레이저 조사 장치와 기판(101) 사이에 특정 성분을 갖는 가스 분위기를 형성하고, 이러한 가스 분위기를 관통하도록 기판의 표면에 레이저를 조사함으로써 상기 특정 성분을 갖는 가스와 레이저가 반응하여 상기 특정 성분을 갖는 가스가 광분해 됨으로써 기판(101)의 상기 레이저가 지나가는 부분의 표면에 증착됨으로써 형성되게 된다. 이때 상기 특정 성분을 갖는 가스는 일례로 텅스텐 재질의 헥사 카보닐(W(CO)6)이 되고 있으며, 이는 광분해에 의해 기판(101)상에 텅스텐 재질의 배선형태의 연결패 턴(175)을 형성하게 된다. 전술한 공정에서 제 1 및 제 2 콘택패턴(173, 174)과 상기 연결패턴(175)은 서로 다른 단계에서 형성됨을 보이고 있지만, 이들 패턴(173, 174, 175)은 동일한 공정에서 한 번에 형성될 수도 있다.
이러한 레이저를 이용한 CVD 리페어에 의해 형성되는 패턴은 그 공정 특성상 레이저 등의 포커싱 등이 예민하게 조절되어야 하며, 레이저 조사의 시간이 매우 짧은 시간 이루어지게 되므로 형성되는 연결패턴(175)의 두께가 비교적 얇으므로 기판(101)의 표면 상태에 따라서 많은 영향을 받는다. 특히 표면의 단차에 의해 큰 영향을 받게 되며, 따라서 비교적 매우 큰 단차를 이루는 게이트 배선(104)과 데이터 배선(140)의 중첩 부분에 대해서는 이를 진행시 끊김 등이 많이 발생하게 되는 바, 이 부분에 대해서는 전술한 CVD 리페어 공정을 진행하면 불량률이 높아 리페어률이 저하된다. 따라서, 본 발명에서는 이러한 문제를 해결하고자 단선 처리된 게이트 배선(104)과 동일한 층에 동일한 물질로 동일한 두께를 갖는 리페어 패턴(120)을 형성하여 이들 두 구성요소를 상기 큰 단차를 갖는 게이트 및 데이터 배선(104, 140)의 중첩된 부분을 우회하여 전기적으로 연결시키고 있는 것이 특징이 되고 있다.
한편, 제 2 실시예 및 그 제 2 변형예에 따른 어레이 기판의 경우, 게이트 및 데이터 배선의 중첩 부분에서 단락 불량이 발생한 경우 리페어 한 것을 도시한 도 17을 참조하면, 이 경우, 게이트 배선(204)이 데이터 배선(240)과 중첩하는 부분은 하나의 화소영역(P)에 대해 2부분이 되도록 구성되고 있는 바, 레이저를 이용한 CVD 리페어는 필요없고, 단순히 레이저를 이용한 단선 공정만을 진행함으로서 간단히 리페어가 가능하다. 이때 게이트 배선(204) 및 드레인 전극(246)의 단선 공정은 전술한 도 14a와 도 14b를 통해 설명한 바와 동일하게 진행되는 바, 그 설명은 생략한다.
도 1은 종래의 액정표시장치를 개략적으로 도시한 분해사시도.
도 2는 종래의 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도.
도 3은 종래의 어레이 기판에 있어 불량화소를 암점화 처리하는 것을 간략히 도시한 도면.
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판에 있어 하나의 화소영역을 개략적으로 도시한 평면도.
도 5는 본 발명의 제 1 실시예에의 제 2 변형예에 따른 액정표시장치용 어레이 기판에 있어 하나의 화소영역을 개략적으로 도시한 평면도.
도 6은 도 4를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도.
도 7은 도 4를 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 단면도.
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판에 있어 하나의 화소영역을 개략적으로 도시한 평면도.
도 9는 본 발명의 제 2 실시예의 변형예에 따른 액정표시장치용 어레이 기판에 있어 하나의 화소영역을 개략적으로 도시한 평면도.
도 10a 내지 도 10d는 본 발명의 제 1 실시예의 제 2 변형예의 하나의 화소영역(P)에 대한 제조 단계별 공정 평면도.
도 11a 내지 도 11d는 도 5를 절단선 XI-XI를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 12a 내지 도 12d는 도 5를 절단선 XⅡ-XⅡ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 13은 본 발명의 제 1 실시예에 따른 어레이 기판의 게이트 및 데이터 배선의 단락이 발생한 화소영역 및 그 주변 부분에 대해 리페어 공정을 진행한 상태를 도시한 평면도.
도 14a 내지 도 14d는 본 발명의 제 1 실시예에 따른 어레이 기판의 게이트 및 데이터 배선의 단락이 발생한 화소영역 및 그 주변 부분에 대한 리페어 공정 진행에 따른 단계별 평면도.
도 15a 내지 도 15d는 도 13의 절단선 XV-XV를 따라 절단한 부분에 대한 리페어 공정 진행 단계별 단면도.
도 16a 내지 도 16d는 도 13의 절단선 XⅥ-XⅥ를 따라 절단한 부분에 대한 리페어 공정 진행 단계별 단면도.
도 17은 본 발명의 제 2 실시예의 변형예에 따른 어레이 기판의 게이트 및 데이터 배선의 단락이 발생한 화소영역 및 그 주변 부분에 대해 리페어 공정을 진행한 상태를 도시한 평면도.
<도면의 주요부분에 대한 간단한 설명>
101 : (어레이) 기판 104 : 게이트 배선
107 : 게이트 전극 120 : 리페어 패턴
130 : 반도체층 140 : 데이터 배선
143 : 소스 전극 146 : 드레인 전극
160 : 화소전극 175 : 연결패턴
d1 : 제 1 이격간격 hm1, hm2 : 제 1, 2 홈
LCA1, LCA2 : 제 1, 2 레이저 조사영역
P : 화소영역 StgC1 : 제 1 스토리지 커패시터
Tr : 박막트랜지스터

Claims (12)

  1. 기판 상에 일 방향으로 형성된 다수의 게이트 배선과;
    상기 다수의 게이트 배선과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 배선과;
    상기 다수의 각 게이트 배선과 제 1 간격 이격하며 나란하게 상기 다수의 각 데이터 배선과 교차하며 그 양끝단이 교차하는 상기 데이터 배선 외측으로 각각 노출된 형태를 가지며 상기 게이트 배선을 형성한 동일한 물질로써 동일한 층에 형성된 섬형상의 다수의 리페어 패턴과;
    상기 다수의 각 화소영역에 상기 다수의 게이트 배선 및 데이터 배선과 연결되며 구성된 박막트랜지스터와;
    상기 다수의 각 화소영역 내에 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결되며 형성된 화소전극
    을 포함하는 액정표시장치용 어레이 기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 다수의 게이트 배선이 형성된 동일한 층에 상기 다수의 각 게이트 배선과 나란하게 연장하는 다수의 스토리지 배선과, 상기 다수의 각 스토리지 배선에서 상기 다수의 각 화소영역의 내측으로 상기 각 데이터 배선을 따라 이와 인접하여 분기하는 스토리지 패턴을 포함하는 액정표시장치용 어레이 기판.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 다수의 게이트 및 데이터 배선이 교차하는 중첩 부분 중 상기 게이트 배선과 데이트 배선의 단락이 발생한 부분 외측으로 상기 게이트 배선이 절단된 것이 특징인 액정표시장치용 어레이 기판.
  5. 제 4 항에 있어서,
    상기 데이터 배선과 중첩되는 절단된 게이트 배선을 기준으로 이와 이격하는 각각의 게이트 배선의 끝단을 노출시키는 제 1 홈과, 상기 단락이 발생한 영역에서 가장 인접한 상기 리페어 패턴의 양끝단을 각각 노출시키는 제 2 홈과, 상기 제 1 및 제 2 홈을 각각 채우며 형성된 금속재질의 제 1 및 제 2 콘택패턴과, 상기 제 1 콘택패턴과 제 2 콘택패턴을 배선형태로 연결시키는 금속재질의 연결패턴을 포함하는 액정표시장치용 어레이 기판.
  6. 제 5 항에 있어서,
    상기 연결패턴과 중첩되는 화소전극은 상기 연결패턴의 외주를 따라 절단된 것이 특징인 액정표시장치용 어레이 기판.
  7. 제 5 항에 있어서,
    상기 게이트 및 데이터 배선이 단락된 부분과 인접한 박막트랜지스터의 드레인 전극은 절단된 것이 특징인 액정표시장치용 어레이 기판.
  8. 제 1 항 또는 제 3 항에 있어서,
    상기 다수의 각 리페어 패턴은 그 양끝단이 이와 인접한 게이트 배선과 연결된 것이 특징인 액정표시장치용 어레이 기판.
  9. 제 8 항에 있어서,
    상기 다수의 게이트 및 데이터 배선이 교차하는 중첩 부분 중 상기 게이트 배선과 데이트 배선의 단락이 발생한 부분 외측으로 이와 연결된 상기 게이트 배선이 절단된 것이 특징인 액정표시장치용 어레이 기판.
  10. 제 1 항, 제 3 항 및 제 8 항 중 어느 하나의 항에 있어서,
    상기 제 1 간격은 3㎛ 내지 5㎛인 것이 특징인 액정표시장치용 어레이 기판.
  11. 다수의 화소영역이 정의된 기판 상에 일 방향으로 다수의 게이트 배선과, 상기 다수의 각 게이트 배선과 이격하며 나란하게 동일한 층에 동일한 물질로 바(bar) 형태의 다수의 리페어 패턴을 형성하는 단계와;
    게이트 절연막을 개재하여 상기 다수의 게이트 배선과 교차하여 상기 다수의 화소영역 각각을 정의하며 동시에 상기 다수의 리페어 패턴과 교차하는 다수의 데이터 배선을 형성하는 단계와;
    상기 다수의 각 화소영역에 상기 다수의 게이트 배선 및 데이터 배선과 연결되며 구성된 박막트랜지스터를 형성하는 단계와;
    상기 다수의 각 화소영역 내에 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결되며 형성된 화소전극을 형성하는 단계와;
    상기 서로 교차하는 다수의 게이트 배선과 데이터 배선의 중첩영역 중 단락이 발생된 부분 양 외측의 상기 게이트 배선에 레이저를 조사하여 단선시키는 단계와;
    레이저를 조사하여 상기 단선된 게이트 배선의 상기 단락이 발생한 부분과 인접하는 게이트 배선의 끝단을 각각 노출시키는 제 1 홈과, 상기 단락이 발생한 부분과 가장 인접하여 위치한 상기 리페어 패턴의 양 끝단을 노출시키는 제 2 홈을 형성하는 단계와;
    레이저 CVD 리페어 장치를 이용하여 상기 제 1 홈에 금속재질의 제 1 콘택패턴을, 상기 제 2 홈에 금속재질의 제 2 콘택패턴을 형성하는 단계와;
    상기 레이저 CVD 리페어 장치를 이용하여 상기 각각의 제 1 콘택패턴과 제 2 콘택패턴을 연결시키는 금속재질의 연결패턴을 형성하는 단계
    를 포함하며, 상기 다수의 각 리페어 패턴은 그 양끝단이 교차하는 상기 데이터 배선 외측으로 각각 노출된 형태를 갖도록 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  12. 다수의 화소영역이 정의된 절연 기판 상에 일 방향으로 다수의 게이트 배선과, 상기 다수의 각 게이트 배선과 동일한 층에 동일한 물질로 제 1 간격 이격하며 나란하게 상기 다수의 각 데이터 배선과 교차하며 형성된 제 1 부분과 상기 각 제 1 부분의 양끝단 및 상기 제 1 부분과 상기 제 1 간격 이격하는 상기 게이트 배선과 연결된 제 2 부분으로 이루어진 다수의 리페어 패턴을 형성하는 단계와;
    게이트 절연막을 개재하여 상기 다수의 게이트 배선 및 제 1 부분과 교차하여 상기 각 다수의 화소영역을 정의하는 다수의 데이터 배선을 형성하는 단계와;
    상기 다수의 각 화소영역에 상기 다수의 게이트 배선 및 데이터 배선과 연결되며 구성된 박막트랜지스터를 형성하는 단계와;
    상기 다수의 각 화소영역 내에 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결되며 형성된 화소전극을 형성하는 단계와;
    서로 교차하는 상기 다수의 게이트 배선과 데이터 배선의 중첩영역 중 단락이 발생된 부분을 기준으로 이와 연결된 상기 게이트 배선에 레이저를 조사하여 상기 단락이 발생된 부분의 외측으로 레이저를 조사하여 단선시키는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
KR1020080038195A 2008-04-24 2008-04-24 액정표시장치용 어레이 기판과 그 제조방법 KR101041618B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020080038195A KR101041618B1 (ko) 2008-04-24 2008-04-24 액정표시장치용 어레이 기판과 그 제조방법
US12/314,558 US8629951B2 (en) 2008-04-24 2008-12-12 Array substrate for liquid crystal display device and method of fabricating the same
TW097148681A TWI413838B (zh) 2008-04-24 2008-12-12 液晶顯示裝置之陣列基板之修補方法
CN2008101872717A CN101566770B (zh) 2008-04-24 2008-12-19 液晶显示设备的阵列基板及其制造方法
US14/102,917 US9069220B2 (en) 2008-04-24 2013-12-11 Array substrate for liquid crystal display device and method of fabricating the same
US14/706,540 US9618816B2 (en) 2008-04-24 2015-05-07 Array substrate for liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080038195A KR101041618B1 (ko) 2008-04-24 2008-04-24 액정표시장치용 어레이 기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090112356A KR20090112356A (ko) 2009-10-28
KR101041618B1 true KR101041618B1 (ko) 2011-06-15

Family

ID=41214628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080038195A KR101041618B1 (ko) 2008-04-24 2008-04-24 액정표시장치용 어레이 기판과 그 제조방법

Country Status (4)

Country Link
US (3) US8629951B2 (ko)
KR (1) KR101041618B1 (ko)
CN (1) CN101566770B (ko)
TW (1) TWI413838B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4851545B2 (ja) * 2007-02-09 2012-01-11 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、液晶パネルの製造方法
JP5064500B2 (ja) * 2007-06-28 2012-10-31 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
TWI368097B (en) * 2007-10-17 2012-07-11 Hannstar Display Corp Liquid crystal display panels, pixels, and switch elements
CN101707211B (zh) * 2009-01-09 2011-11-30 深超光电（深圳）有限公司 像素薄膜晶体管结构
CN101957528B (zh) * 2009-07-14 2013-02-13 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
TWI410704B (zh) * 2009-11-16 2013-10-01 Au Optronics Corp 修補顯示面板畫素結構之方法及其顯示面板
CN103135297B (zh) * 2011-11-30 2016-03-16 上海中航光电子有限公司 一种薄膜晶体管液晶显示装置及其断线数据线修复方法
CN102709240B (zh) * 2012-05-04 2014-11-26 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
KR101992893B1 (ko) * 2012-10-23 2019-06-25 엘지디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법
KR102053410B1 (ko) * 2013-04-24 2019-12-09 삼성디스플레이 주식회사 박막 트랜지스터 및 유기 발광 표시 장치
PT2974822T (pt) * 2014-07-14 2017-11-14 Asm Tech Singapore Pte Ltd Método de divisão de substratos semicondutores finos
TWI549267B (zh) * 2015-03-26 2016-09-11 友達光電股份有限公司 主動元件陣列基板
CN104849883A (zh) * 2015-05-20 2015-08-19 武汉华星光电技术有限公司 液晶面板的亮点修补方法、装置及亮点修补后的液晶面板
JP2017075982A (ja) * 2015-10-13 2017-04-20 株式会社ジャパンディスプレイ 表示装置
KR102536344B1 (ko) * 2015-12-31 2023-05-25 엘지디스플레이 주식회사 표시장치
CN205427404U (zh) * 2016-03-30 2016-08-03 京东方科技集团股份有限公司 阵列基板、显示装置
CN106898623B (zh) * 2017-04-19 2020-04-03 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN109426014B (zh) * 2017-08-29 2020-11-06 京东方科技集团股份有限公司 阵列基板制备方法
CN107479290A (zh) * 2017-09-21 2017-12-15 京东方科技集团股份有限公司 一种阵列基板及其断线修复方法、显示装置
JP2019185462A (ja) * 2018-04-12 2019-10-24 シャープ株式会社 タッチパネル付き表示装置、及びその修正方法
CN109164654B (zh) * 2018-09-27 2021-10-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US10847099B2 (en) * 2018-09-30 2020-11-24 HKC Corporation Limited Array substrate, display panel and display apparatus
CN109613772B (zh) * 2019-01-03 2021-12-10 京东方科技集团股份有限公司 显示基板及其制造方法、修复方法、显示装置
KR20200113080A (ko) * 2019-03-21 2020-10-06 삼성디스플레이 주식회사 표시 장치 및 그 리페어 방법
CN111308819A (zh) 2020-03-09 2020-06-19 Tcl华星光电技术有限公司 阵列基板及显示面板
CN114068583A (zh) * 2020-08-03 2022-02-18 友达光电股份有限公司 像素阵列基板
KR20220052707A (ko) * 2020-10-21 2022-04-28 엘지디스플레이 주식회사 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382456B1 (ko) * 2000-05-01 2003-05-01 엘지.필립스 엘시디 주식회사 액정표시장치의 리페어 패턴 형성방법
KR20060132163A (ko) * 2005-06-17 2006-12-21 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR100719916B1 (ko) * 2000-06-28 2007-05-18 비오이 하이디스 테크놀로지 주식회사 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL194848C (nl) * 1992-06-01 2003-04-03 Samsung Electronics Co Ltd Vloeibaar-kristalindicatorinrichting.
TW300341B (ko) 1995-05-30 1997-03-11 Advanced Display Kk
KR0182014B1 (ko) * 1995-08-23 1999-05-01 김광호 액정 표시 장치용 박막트랜지스터 기판
US5808706A (en) * 1997-03-19 1998-09-15 Samsung Electronics Co., Ltd. Thin-film transistor liquid crystal display devices having cross-coupled storage capacitors
JP4001712B2 (ja) * 2000-03-29 2007-10-31 シャープ株式会社 液晶表示装置の欠陥修復方法
TW507189B (en) * 2001-02-23 2002-10-21 Chi Mei Optoelectronics Corp Liquid crystal display capable of repairing the defects of data line
TW594161B (en) * 2003-02-18 2004-06-21 Au Optronics Corp Flat panel display with repairable defects for data lines and the repairing method
TW583767B (en) 2003-03-31 2004-04-11 Au Optronics Corp Pixel structure
US20060038180A1 (en) 2003-08-29 2006-02-23 Han-Chung Lai Pixel structure
KR20060132264A (ko) * 2005-06-17 2006-12-21 삼성전자주식회사 액정 표시 장치 및 그의 불량 화소 복구 방법
KR101348375B1 (ko) * 2005-09-07 2014-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치,그리고 표시 장치의 수리 방법
TWI284762B (en) * 2005-10-03 2007-08-01 Au Optronics Corp A liquid crystal display panel
JP4364925B2 (ja) * 2005-12-26 2009-11-18 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
KR101174164B1 (ko) * 2005-12-29 2012-08-14 엘지디스플레이 주식회사 반사투과형 액정표시장치
KR101252087B1 (ko) * 2005-12-30 2013-04-12 엘지디스플레이 주식회사 평판표시장치 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382456B1 (ko) * 2000-05-01 2003-05-01 엘지.필립스 엘시디 주식회사 액정표시장치의 리페어 패턴 형성방법
KR100719916B1 (ko) * 2000-06-28 2007-05-18 비오이 하이디스 테크놀로지 주식회사 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치
KR20060132163A (ko) * 2005-06-17 2006-12-21 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법

Also Published As

Publication number Publication date
US20150241748A1 (en) 2015-08-27
US20140099736A1 (en) 2014-04-10
CN101566770B (zh) 2011-02-09
US9618816B2 (en) 2017-04-11
US8629951B2 (en) 2014-01-14
CN101566770A (zh) 2009-10-28
KR20090112356A (ko) 2009-10-28
US9069220B2 (en) 2015-06-30
US20090268119A1 (en) 2009-10-29
TW200944912A (en) 2009-11-01
TWI413838B (zh) 2013-11-01

Similar Documents

Publication Publication Date Title
KR101041618B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR100947273B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR101327847B1 (ko) 액정표시장치와 그 제조방법
KR101303476B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR101246719B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR100632830B1 (ko) 표시장치 및 그 제조방법
US7663711B2 (en) Liquid crystal display and methods of fabricating and repairing the same
KR101730163B1 (ko) 액정 표시 장치의 제조 방법과 이에 의한 액정 표시 장치
KR101248005B1 (ko) 어레이 기판 및 그의 제조방법
JPWO2006054386A1 (ja) アクティブマトリクス基板及び表示装置
KR20110122475A (ko) 액정표시장치 및 이의 제조 방법
KR101254828B1 (ko) 액정표시장치
JP2005018080A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法
KR102078807B1 (ko) 액정 표시 장치
KR101128332B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR20020005505A (ko) 매트릭스 어레이기판
KR20040016413A (ko) 액정 표시 장치
US7136122B2 (en) Liquid crystal display and manufacturing method thereof
KR101811358B1 (ko) 액정 표시 장치 및 그 제조 방법
JPH0324524A (ja) アクティブマトリクス表示装置
KR20090038775A (ko) 액정표시장치 및 이의 제조 방법
JP2021026166A (ja) 電子素子と液晶表示装置
KR100940575B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법
KR101677282B1 (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
KR100631369B1 (ko) 액정표시장치용 어레이패널 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 9