KR20060132163A - 액정표시장치용 어레이 기판과 그 제조방법 - Google Patents
액정표시장치용 어레이 기판과 그 제조방법 Download PDFInfo
- Publication number
- KR20060132163A KR20060132163A KR1020050052343A KR20050052343A KR20060132163A KR 20060132163 A KR20060132163 A KR 20060132163A KR 1020050052343 A KR1020050052343 A KR 1020050052343A KR 20050052343 A KR20050052343 A KR 20050052343A KR 20060132163 A KR20060132163 A KR 20060132163A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- gate
- pixel
- electrode
- storage electrode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136272—Auxiliary lines
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명에 따른 액정표시장치용 어레이 기판은 화소영역 내에 리페어 패턴을 구비함으로써 이러한 리페어 패턴을 통해 화소불량 발생 시, 상기 리페어 패턴을 이용하여 상기 리페어 패턴과 중첩 형성된 화소전극과 제 2 스토리지 전극을 도통시킴으로써 상기 불량이 발생한 화소를 상부 또는 그 하부에 위치한 화소와 동일한 동작을 하도록 하여 암점 및 휘점 등의 불량화소가 없는 표시품질이 향상된 액정표시장치를 제공할 수 있는 것을 특징으로하는 어레이 기판 및 그 제조 방법을 제공하는 것이다.
리페어 패턴, 암점화, 표시품질, 레이저 웰딩
Description
도 1은 종래의 액정표시장치를 개략적으로 도시한 분해사시도.
도 2는 종래의 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도.
도 3은 종래의 어레이 기판에 있어 불량화소를 암점화 처리하는 것을 간략히 도시한 도면.
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도.
도 5는 도 4를 절단선 V-V를 따라 절단한 단면도.
도 6은 도 4를 절단선 Ⅵ-Ⅵ를 따라 절단한 단면도.
도 7a 내지 7e는 도 2를 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 8a 내지 8e는 도 2를 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 9는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 평면 도.
도 10은 도 9를 절단선 X-X를 따라 절단한 단면도.
도 11은 도 9를 절단선 XI-XI를 따라 절단한 단면도.
<도면의 주요부분에 대한 간단한 설명>
110 : 어레이 기판 113 : 게이트 배선
114 : 제 1 스토리지 전극 115 : 게이트 전극
118 : 리페어 패턴 123 : 반도체층
130 : 데이터 배선 133 : 소스 전극
136 : 드레인 전극 139 : 제 2 스토리지 전극
139a, 139b : 제 2 스토리지 전극의 제 1, 2 영역
147 : 드레인 콘택홀 149 : 스토리지 콘택홀
CL : 불량 시 레이저에 의한 절단선
ECP1, ECP2 : 불량시 레이저에 의한 도통 포인트
P : 화소영역
Tr : 박막트랜지스터
본 발명은 액정표시장치용 어레이 기판에 관한 것으로 특히, 리페어 패턴을 포함한 액정표시장치용 어레이 기판과 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상을 표현하게 된다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(상부기판)과 화소전극이 형성된 어레이 기판(하부기판)과, 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
현재는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. 이하, 도 1을 참조하여 액정표시장치를 개략적으로 설명한다.
도 1은 종래의 액정표시장치를 개략적으로 도시한 분해사시도이다.
도시한 바와 같이, 일반적인 액정표시장치는 액정층(70)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(80)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 그 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복 수개의 게이트 배선(13)과 데이터 배선(30)을 포함하며, 이들 두 배선(13, 30)의 교차지점에는 스위칭 소자인 박막트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(60)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(80)은 이의 배면으로 상기 게이트 배선(13)과 데이터 배선(30) 그리고 박막트랜지스터(Tr) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(85)가 형성되어 있으며, 상기 블랙매트릭스(85)의 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터 패턴(89a, 89b, 89c)이 형성되어 있으며, 상기 블랙매트릭스(85)와 적, 녹, 청색 컬러필터 패턴(89) 하부로 전면에 걸쳐 투명한 공통전극(92)이 마련되어 있다.
그리고, 상기 어레이 기판(10)과 컬러필터 기판(80)의 각 외부면에는 편광축과 평행한 빛만을 투과시키는 제 1, 2 편광판(미도시)이 위치하고, 상기 제 1 편광판(미도시) 하부에는 별도의 광원인 백라이트(back light)(미도시)가 배치되어 있다.
도 2는 종래의 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 액정표시장치용 어레이 기판(10)에는 서로 소정 간격 이격하며 일방향으로 연장하는 다수의 게이트 배선(13)이 형성되어 있으며, 도면에 나타나지 않았지만, 상기 게이트 배선(13)의 일끝단에는 외부의 구동회로기판(미도시)과 연결하기 위한 게이트 패드(미도시)가 형성되어 있다.
또한, 상기 게이트 배선(13)과 교차하여 화소영역(P)을 정의하는 다수의 데이터 배선(30)이 타방향으로 연장 형성되고 있으며, 이때, 상기 각 데이터 배선(30)의 일 끝단에도 외부의 구동회로기판(미도시)과 연결하기 위한 데이터 패드(미도시)가 형성되어 있다.
또한, 상기 각각의 게이트 배선(13)과 데이터 배선(30)의 교차지점에는 게이트 전극(15)과 반도체층(23)과 소스 전극(33) 및 드레인 전극(36)을 포함하는 박막트랜지스터(Tr)가 구성되어 있으며, 상기 각 게이트 배선(13)과 중첩하며 화소전극(60)에 다음 신호가 인가될 때까지 현재 인가된 전압을 유지시키기 위한 스토리지 캐패시터(StgC)가 형성되어 있다.
전술한 구성을 갖는 액정표시장치용 어레이 기판(10)은 매우 많은 공정 단계를 거쳐 형성되고 있는데, 이렇게 많은 단계의 공정을 진행하는 도중 정전기 등이 발생하거나 또는 이물이 상기 게이트 및 데이터 배선(13, 30) 또는 박막트랜지스터(Tr)에 부착되거나 하여 각 화소전극(60)에 계속 신호전압이 입력되거나 또는 신호전압이 인가되지 않는 상태 즉, 화소의 온(on)/오프(off)가 조절되지 않는 상태가 됨으로써 계속 휘점인 상태를 유지하거나 또는 계속 암점인 상태를 유지하는 불량화소가 발생한다.
통상적으로 액정표시장치에는 그 크기별, 해상도별로 적게는 수만에서 많게는 수천만개의 화소가 형성되고 있으며, 이러한 수만 내지 수천만의 화소 전체가 모두 정상 동작을 하도록 어레이 기판을 제조하는 데에는 실패비용이 너무 커지게되어 제조 비용이 상승하게 되므로 어느 한도 내에서는 불량화소가 발생하더라도 양품으로 제공하고 있다.
하지만, 표시품질 향상이라는 고객의 요구가 가중되어 조금이라도 더 우수한 표시품질을 갖는 액정표시장치를 제공하고자, 상기 불량화소에 대한 리페어 공정을 진행하고 있다.
조금 더 상세히 설명하면, 전압을 인가하지 않았을 때 화이트인 상태를 유지하고, 전압인 인가되었을 때, 인가된 전압의 크기에 따라 투과되는 빛량을 조절함으로서 적정 레벨의 화이트 휘도를 갖도록 작동하며 전압이 최대로 인가되었을 경우 빛을 완전히 차단하여 블랙 상태를 나타내는 특성을 갖는 노말리 화이트 모드로 동작하는 액정표시장치인 경우, 만약 휘점인 상태를 계속 유지하게 되는 화소불량이 발생하게 되면 시각적으로 확연히 인식되므로, 상기 불량 화소를 암점 상태로 유지시키기 위한 리페어 공정을 진행하고 있다.
이는 사람의 눈에 인지도에 있어서, 통상적으로 블랙 바탕에 흰색 점이 보여지는 것이 흰색 바탕에 검은색 점이 보여지는 것보다는 훨씬 쉽게 인식되어 지기 때문에, 인식도를 낮추기 위해 화소불량이 발생하면 암점화하는 것이 일반적인 것이 되고 있기 때문이다.
따라서, 액정표시장치용 어레이 기판 제조 시, 암점화 불량화소는 그대로 두고, 휘점화된 불량화소를 암점화되도록 리페어 함으로써 불량화소에 대한 인식도를 낮춘 액정표시장치를 제공하고 있다.
종래의 액정표시장치용 어레이 기판에 있어서, 불량이 발생한 화소를 암점화 시키는 것은 통상적으로 노말리 화이트 모드로 동작하는 액정표시장치용 어레이 기 판인 경우 계속적으로 전압이 인가되도록 하면 되므로 불량화소를 암점화 하는 것을 간략히 도시한 도 3에 도시한 바와 같이, 박막트랜지스터(Tr)와 상기 화소전극(60)간의 연결을 끊고 즉, 화소전극(60)과 연결된 드레인 전극(36)을 레이저로써 절단하고, 상기 화소전극(60)이 게이트 배선(13)과 중첩하는 부분, 바람직하게는 스토리지 콘택홀(49)에 레이저를 조사하여 상기 게이트 배선(13)과 상기 화소전극(60)을 전기적으로 연결되도록 도통시킴으로써 불량화소를 암점화 하고 있으며, 노말리 블랙 모드로 동작하는 액정표시장치용 어레이 기판인 경우, 화소전극에 전압이 인가되지 않도록 하면 됨으로 상기 화소전극과 연결된 드레인 전극을 레이저로써 절단함으로써 암점화 하였다.
하지만, 최근 더욱더 표시품위가 향상된 액정표시장치를 요구하고 있는 바, 암점 처리된 불량화소에 대한 개선책이 필요시 되고 있다.
상술한 문제를 해결하고자 본 발명에 따른 액정표시장치용 어레이 기판은 화소내에 리페어 패턴을 구비함으로써 이러한 리페어 패턴을 통해 리페어 공정을 진행함으로써 불량이 발생한 화소를 상부 또는 그 하부에 위치한 화소와 동일한 동작을 하도록 하여 암점 및 휘점 등의 불량화소가 없는 표시품질이 향상된 액정표시장치를 제공하는 것을 그 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판은 투명한 절연 기판 상에 일 방향으로 구성된 다수의 게이트 배선과; 상기 게이트 절연막 위로 상기 다수의 게이트 배선과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 배선과; 상기 각 화소영역 내에 형성된 섬형상의 리페어 패턴과; 상기 게이트 배선과 중첩하는 제 1 영역과, 상기 제 1 영역에서 분기하여 화소영역 내부로 상기 리페어 패턴과 중첩하며 형성된 제 2 영역으로 구성된 스토리지 전극과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성된 박막트랜지스터와; 상기 박막트랜지스터 및 상기 스토리지 전극과 접촉하며, 상기 리페어 패턴과 중첩하는 화소전극을 포함한다.
이때, 상기 리페어 패턴은 상기 게이트 배선을 형성한 동일한 물질로써 동일한 층에 형성된 것이 특징이다.
본 발명에 따른 또 다른 액정표시장치용 어레이 기판은 투명한 절연 기판 상에 일 방향으로 구성된 다수의 게이트 배선과; 상기 게이트 절연막 위로 상기 다수의 게이트 배선과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 배선과; 상기 게이트 배선과 중첩하는 제 1 영역과, 상기 제 1 영역에서 분기하여 화소영역 내부로 돌출 형성된 제 2 영역으로 구성된 스토리지 전극과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성된 박막트랜지스터와; 상기 각 화소영역 내에서 박막트랜지스터 및 상측에 위치한 상기 제 1 영역과 접촉하며, 하측에 위치한 제 2 영역과 중첩하는 화소전극을 포함한다.
이때, 상기 스토리지 전극은 상기 데이터 배선을 형성한 동일한 물질로써 동일한 층에 형성된 것이 특징이며, 상기 스토리지 전극은 "┴"형상으로 형성된 것이 특징이다.
또한, 상기 게이트 배선과 데이터 배선은 그 사이에 게이트 절연막이 구성되어 상기 게이트 절연막 하부 및 상부에 각각 위치하는 것이 바람직하다.
또한, 상기 박막트랜지스터와 스토리지 전극의 제 1 영역 상부에 형성되며, 상기 박막트랜지스터와 상기 스토리지 전극의 제 1 영역을 각각 노출시키는 드레인 콘택홀과 스토리지 콘택홀을 갖는 보호층을 더욱 포함하며, 이때, 상기 화소전극은 상기 드레인 콘택홀과 상기 스토리지 콘택홀을 통해 상기 박막트랜지스터와 스토리지 전극과 각각 접촉하는 것이 특징이다.
본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은 다수의 게이트 배선과 데이터 배선이 교차하여 다수의 화소영역이 정의되고, 상기 각 화소영역 내에 스위칭 소자인 박막트랜지스터가 형성되는 스위칭 영역이 정의된 투명한 절연 기판 상에 일 방향으로 다수의 게이트 배선과, 상기 게이트 배선에서 분기하여 게이트 전극과, 상기 화소영역 내에 상기 게이트 배선에서 이격하여 섬형상의 리페어 패턴을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 및 리페어 패턴 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 스위칭 영역에 반도체층과 소스 및 드레인 전극을 형성하고, 동시에 상기 게이트 배선과 교차하는 데이터 배선과, 각 화소영역별로 각각 구성되며 상기 게이트 배선과 상기 리페어 패턴과 중첩하도록 형성된 스토리지 전극을 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극과 스토리지 전극 위로 상기 드레인 전극을 노출하는 드레인 콘택홀과, 상기 스토리지 전극을 노출하는 스토리지 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 각 화소영역별로 상기 스토리지 전극과 상기 드레인 전극과 접촉하며, 상기 리페터 패턴과 중첩하는 화소전극을 형성하는 단계를 포함한다.
본 발명에 따른 또 다른 액정표시장치용 어레이 기판의 제조 방법은 다수의 게이트 배선과 데이터 배선이 교차하여 다수의 화소영역이 정의되고, 상기 각 화소영역 내에 스위칭 소자인 박막트랜지스터가 형성되는 스위칭 영역이 정의된 투명한 절연 기판 상에 일 방향으로 다수의 게이트 배선과, 상기 게이트 배선에서 분기하여 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 스위칭 영역에 반도체층과 소스 및 드레인 전극을 형성하고, 동시에 상기 게이트 배선과 교차하는 데이터 배선과, 각 화소영역별로 상기 게이트 배선과 중첩하는 제 1 영역과, 상기 제 1 영역에서 화소영역 내부로 돌출된 제 2 영역을 갖는 스토리지 전극을 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극과 스토리지 전극 위로 상기 드레인 전극을 노출하는 드레인 콘택홀과, 상기 스토리지 전극의 제 1 영역을 노출시키는 스토리지 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 각 화소영역 별로 상기 드레인 전극 및 상측에 위치한 상기 스토리지 전극의 제 1 영역과 동시에 접촉하며, 그 하측 끝단이 상기 제 2 영역과 중첩하는 화소전극을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
<제 1 실시예>
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 본 발명에 따른 액정표시장치용 어레이 기판(100)은 서로 교차하여 화소영역(P)을 정의하는 다수의 게이트 배선(113) 및 데이터 배선(130)과, 상기 두 배선(113, 130)의 교차지점에 형성되며, 게이트 전극(115)과 반도체층(123)과 소스 및 드레인 전극(133, 136)을 포함하여 구성되는 박막트랜지스터(Tr)와, 상기 박막트랜지스터(Tr)의 드레인 전극(136)과 연결되는 화소전극(160)을 포함하여 구성되고 있다.
또한, 상기 게이트 배선(113)과 데이터 배선(130)에 의해 둘러싸여 정의되는 화소영역(P) 에는 상기 게이트 및 데이터 배선(113, n130)과 연결된 박막트랜지스터(Tr)와, 상기 박막트랜지스터(Tr)와 연결된 화소전극(160)이 형성되어 있으며, 상기 화소영역(P)을 정의하는 게이트 배선(113)상에는 상기 게이트 배선(113)이 제 1 스토리지 전극(114)을 형성하며, 이와 중첩하며 형성된 제 2 스토리지 전극(139)과 이들 두 전극(114, 139) 사이에 형성된 게이트 절연막(120)으로 구성된 스토리지 커패시터(StgC)가 형성되어 있다. 이때, 상기 화소전극(160)은 그 상측면이 전단에 구성된 게이트 배선(113), 더욱 정확히는 상기 제 2 스토리지 전극(139)과 보호층(145)을 사이에 두고 중첩 형성되고 있으며, 상기 화소전극(160)과 상기 제 2 스토리지 전극(139)은 스토리지 콘택홀(149)을 통해 전기적으로 연결되며 형성되고 있다.
이때, 상기 게이트 배선(113)과 중첩 형성된 제 2 스토리지 전극(139)은 상기 게이트 배선(113)과 중첩하는 부분(139a)에서 분기하여 상부에 위치하는 화소영역(P) 내부로 돌출 형성된 부분(139b)으로 구성된 것이 특징이다.
또한, 상기 본 발명의 가장 특징적인 것으로써 상기 게이트 배선(113)과 중첩되며 형성된 제 2 스토리지 전극(139)의 돌출된 부분(139b)과 상기 화소영역(P) 내에 형성된 화소전극(160)과 동시에 중첩하며 리페어 패턴(118)이 형성되어 있다. 이때, 상기 리페어 패턴(118)은 게이트 배선(113)과 동일한 층에 형성되고 있는 것이 특징이다.
다음, 전술한 구조를 갖는 어레이 기판의 단면도를 참조하여 그 단면 구조에 대해 설명한다. 설명의 편의를 위해 화소영역(P)내 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA), 리페어 패턴(118)을 형성해야 하는 영역을 리페어 영역(RA), 스토리지 커패시터(StgC)가 형성될 영역을 스토리지 영역(StgA)이라 정의한다.
도 5와 도 6은 도 4를 각각 절단선 V-V, Ⅵ-Ⅵ를 따라 절단한 단면도이다.
도시한 바와 같이, 기판(110) 상에 게이트 배선(113)이 형성되어 있으며, 각 화소영역(P)의 스위칭 영역(TrA)에는 상기 게이트 배선(113)에서 분기하여 게이트 전극(115)이 형성되어 있으며, 상기 게이트 배선(113)과 근접한 리페어 영역(RA)에 있어서는 상기 게이트 배선(113) 및 게이트 전극(115)을 형성한 동일한 물질로써 리페어 패턴(118)이 형성되어 있다. 이때, 상기 게이트 배선(113)은 그 자체로써 각 화소영역(P)에 있어 제 1 스토리지 전극(114)을 형성하고 있다.
다음, 상기 게이트 배선(113) 및 게이트 전극(115)과 상기 리페어 패턴(118) 상부로 무기절연물질로써 게이트 절연막(120)이 전면에 형성되어 있으며, 상기 게이트 절연막(120) 위로 상기 스위칭 영역(TrA)에는 순수 비정질 실리콘으로 이루어진 액티브층(123a)과, 상기 액티브층(123a) 위로 서로 이격하는 불순물 비정질 실리콘으로 이루어진 오믹콘택층(123b)으로 구성된 반도체층(123)이 형성되어 있으며, 상기 서로 이격한 오믹콘택층(123b) 위로 서로 이격하며 소스 및 드레인 전극(133, 136)이 형성되어 있다.
또한, 상기 게이트 절연막(120) 위로 상기 소스 전극(133)과 연결되며 하부의 게이트 배선(113)과 교차하며 데이터 배선(130)이 형성되어 있으며, 상기 제 1 스토리지 전극(114)을 이루는 게이트 배선(113)과 중첩하며 상기 데이터 배선(130)과 소스 및 드레인 전극(133, 136)을 형성한 동일한 물질로써 제 2 스토리지 전극(139)이 형성되어 있다. 이때, 상기 제 2 스토리지 전극(139)은 상기 제 1 스토리지 전극(114)과 중첩하여 상기 게이트 절연막(120)을 유전체층으로 하여 스토리지 커패시터(StgC)를 형성하고 있으며, 상기 제 1 스토리지 전극(114)과 중첩하는 영역으로부터 분기하여 이웃한 화소영역(P)내로 상기 이웃한 화소영역(P) 내에 형성된 리페어 패턴(118)과 중첩하도록 소정 폭 연장 형성되고 있는 것이 특징이다.
다음, 상기 데이터 배선(130)과 소스 및 드레인 전극(133, 136)과 제 2 스토리지 패턴 위로 전면에 보호층(145)이 형성되어 있다. 이때, 상기 보호층(145)은 상기 드레인 전극(136) 일부를 노출시키는 드레인 콘택홀(147)과, 상기 제 2 스토 리지 전극(139)을 노출시키는 스토리지 콘택홀(149)이 형성되어 있는 것이 특징이다.
다음, 상기 드레인 콘택홀(147) 및 스토리지 콘택홀(149)을 갖는 보호층(145) 위로 투명 도전성 물질로써 각 화소영역(P)별로 화소전극(160)이 형성되어 있다. 이때, 상기 화소전극(160)은 상기 드레인 콘택홀(147)을 통해 상기 드레인 전극(136)과 접촉하며, 동시에 그 일측이 연장하여 게이트 배선(113)과 중첩하며 상기 스토리지 콘택홀(149)을 통해 상기 제 2 스토리지 전극(139)과 접촉하며 형성되어 있으며, 더욱이 상기 리페어 패턴(118)과도 중첩하며 형성되어 있는 것이 특징이다.
전술한 바와 같이 액정표시장치용 어레이 기판을 구성함으로써 하나의 화소영역(P)에 불량이 발생할 경우, 상기 화소전극(160)과 드레인 콘택홀을 통해 전기적으로 연결된 드레인 전극(136)을 레이저로써 도시한 바와 같이 점선으로 표시한 절단선(CL)을 따라 절단하고, 상기 화소전극(160)과 상기 리페어 패턴(118)이 중첩된 영역(ECP1)과 상기 제 2 스토리지 전극(139)과 상기 리페어 패턴(118)이 중첩된 영역(ECP2)에 각각 레이저를 조사하여 상기 화소전극(160)과 리페어 패턴(118), 그리고 상기 제 2 스토리지 전극(139)과 상기 리페어 패턴(118)을 도통시킴으로써 상기 불량화소영역(P) 내의 화소전극(160)이 상기 불량화소 하측에 위치한 화소영역(P)과 동일한 구동을 하도록 한다.
화상 구현 시 통상적으로 상하에 위치한 화소영역(P)은 표시하려는 화상의 경계에 정확히 불량화소 및 정상화소가 위치하지 않는 한, 거의 유사한 색 및 그레 이 레벨을 표현하게 본 발명에 따른 어레이 기판을 이용하여 구성한 액정표시장치는 불량화소 발생시 이를 암점화 처리한 종래의 액정표시장치와는 달리 암점 또는 휘점을 갖지 않고, 이웃한 화소와 동일한 휘도 및 색상을 표현함으로서 표시품질을 더욱 향상시키는 효과를 갖는다.
이후에는 본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다. 설명의 편의를 위해 화소영역(P)내 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA), 리페어 패턴(118)을 형성해야 하는 영역을 리페어 영역(RA), 스토리지 커패시터(StgC)가 형성될 영역을 스토리지 영역이라 정의한다.
도 7a 내지 7e와 도 8a 내지 8e는 도 2를 각각 절단선 Ⅴ-Ⅴ, Ⅵ-Ⅵ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이다.
우선, 도 7a 내지 8a에 도시한 바와 같이, 투명한 절연기판 상에 금속물질을 전면에 증착하여 금속물질층을 형성한 한 후, 포토레지스트의 도포, 마스크를 이용한 노광, 포토레지스트의 현상, 포토레지스트 사이로 노출된 금속물질층의 식각 등을 포함하는 마스크 공정을 진행하여 상기 금속물질층을 패터닝함으로써 일방향으로 연장하며 서로 이격한 다수의 게이트 배선(113)과, 상기 게이트 배선(113)에서 각 화소영역(P) 내의 스위칭 영역(TrA)으로 분기한 게이트 전극(115)을 형성한다. 이때, 각 화소영역(P)내의 리페어 영역(RA)에는 상기 게이트 배선(113) 및 게이트 전극(115)을 형성한 동일한 물질로써 섬형상의 리페어 패턴(118)을 형성한다.
이후, 상기 게이트 배선(113) 및 게이트 전극(115)과 상기 리페어 패턴(118) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(120)을 형성한다.
다음, 도 7b 내지 8b에 도시한 바와 같이, 상기 게이트 절연막(120) 위로 전면에 순수 비정질 실리콘과 불순물 비정질 실리콘을 순차적으로 증착하여 순순 비정질 실리콘층과 불순물 비정질 실리콘층을 형성하고, 마스크 공정을 진행하여 이를 패터닝함으로써 각 화소영역(P) 내의 스위칭 영역(TrA)에 이중층 구조의 순수 비정질 실리콘과 불순물 비정질 실리콘의 반도체 패턴(122)을 형성한다.
다음, 도 7c 내지 8c에 도시한 바와 같이, 상기 이중층 구조의 반도체 패턴(도 7b의 122) 및 이 반도체 패턴(도 7b의 122) 외부로 노출된 상기 게이트 절연막(120) 위로 금속물질을 전면에 증착하고 마스크 공정을 진행하여 상기 게이트 배선(113)과 교차하며 서로 이격하는 다수의 게이트 배선(113)을 형성하고, 동시에 스위칭 영역(TrA)에 있어서는 상기 반도체 패턴(도 7b와 122) 위로 상기 데이터 배선(130)에서 분기한 소스 전극(133)과, 상기 소스 전극(133)과 이격하는 드레인 전극(136)을 형성한다.
또한, 스토리지 영역(StgA)에 있어서는 그 자체로 각 화소영역(P)에서 제 1 스토리지 전극(114)을 형성하는 게이트 배선(113)에 대응하여 제 2 스토리지 전극(139)을 형성한다. 이때 상기 제 2 스토리지 전극(139)은 상기 게이트 배선(113)과 중첩되는 제 1 패턴(139a)과 상기 제 1 패턴(139a)에서 분기하여 화소영역(P) 내의 상기 리페어 영역(RA)으로 상기 리페어 패턴(118)과 끝단의 소정 폭이 중첩하도록 돌출된 제 2 패턴(139b)으로 구성되어 평편상에서 마치 그 형태가 상하로 미러된 T자 형태 즉, "┴" 형태가 되도록 형성한다.
이후, 기판 전면에 에칭을 실시함으로써 상기 서로 이격한 소스 및 드레인 전극(133, 136) 사이로 노출된 불순물 비정질 실리콘의 반도체 패턴(도 7b의 122b)을 제거하여 하부의 순수 비정질 실리콘의 반도체 패턴(도 7b의 122a)을 노출시킨다. 이때, 상기 순수 비정질 실리콘의 반도체 패턴(도 7b의 122a)은 액티브층(123a)을, 그 상부의 서로 이격하여 각각 소스 및 드레인 전극(133, 136)과 접촉하는 불순물 비정질 실리콘의 반도체 패턴(도 7b의 122b)은 오믹콘택층(123b)을 형성하게 된다.
다음, 도 7d 내지 8d에 도시한 바와 같이, 상기 데이터 배선(130)과 소스 및 드레인 전극(133, 136)과 제 2 스토리지 전극(139)이 형성된 기판 상에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 전면에 증착하여 보호층(145)을 형성하고, 이러한 보호층(145)에 마스크 공정을 진행하여 패터닝함으로써 상기 드레인 전극(136)을 노출하는 드레인 콘택홀(147)과 제 2 스토리지 전극(139)을 노출하는 스토리지 콘태홀(149)을 형성한다.
다음, 도 7e 내지 8e에 도시한 바와 같이, 상기 드레인 콘택홀(147) 및 스토리지 콘택홀(149)을 갖는 보호층(145) 위로 투명 도전성 물질 예를들면, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고, 마스크 공정을 진행하여 이를 패터닝함으로써 각 화소영역(P)별로 독립된 화소전극(160)을 형성한 다. 이때, 상기 화소전극(160)은 상기 드레인 콘택홀(147)을 통해 상기 드레인 전극(136)과 접촉하며, 동시에 상기 스토리지 콘택홀(149)을 통해 제 2 스토리지 전극(139)과 접촉하며 형성되고 있으며, 상기 리페어 패턴(118)과도 중첩하도록 형성되고 있는 것이 특징이다.
변형예로써 전술한 리페이 패턴을 포함하는 액정표시장치용 어레이 기판의 제조 방법에 있어서는 총 5마스크 공정에 의해 제조한 것을 보이고 있으나, 게이트 절연막 위로 순수 비정질 실리콘과 불순물 비정질 실리콘과 금속물질을 순차적으로 증착한 후, 이들 층 위로 포토레지스트층을 형성한 후, 이를 하프톤 마스크 또는 회절노광 마스크를 이용하여 두께를 달리하는 즉, 두꺼운 제 1 두께 및 얇은 제 2 두께를 갖는 제 1 및 제 2 포토레지스트 패턴을 형성하고, 데이터 배선과 소스 및 드레인 전극을 형성할 영역에는 두꺼운 제 1 두께의 제 1 포토레지스트 패턴을, 상기 소스 및 드레인 전극 사이의 채널영역에는 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성함으로써 상기 제 1, 2 포토레지스트 패턴 외부로 노출된 영역에 있어서는 상기 금속물질 및 그 하부의 불순물 및 순수 비정질 실리콘을 제거하여 게이트 절연막을 노출시키고, 이후, 드라이 에칭을 실시하여 상기 제 2 포토레지스트 패턴을 제거하여 금속층을 노출시키고, 상기 노출된 금속층 및 그 하부의 불순물 비정질 실리콘층을 상기 제 1 포토레지스트 패턴을 식각 마스크로하여 식각하고 이후 보호층과 화소전극을 형성함으로써 4 마스크 공정에 의해 리페어 패턴을 포함하는 액정표시장치용 어레이 기판을 완성할 수도 있다.
<제 2 실시예>
도 9는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 평면도이며, 도 10과 도 11은 도 8을 각각 절단선 X-X, XI-XI 따라 절단한 단면도이다.
본 발명의 제 2 실시예는 제 1 실시예와 거의 유사하므로 차이가 있는 부분에 대해서만 설명하며, 도면에 있어 제 1 실시예와 동일한 구성 요소에 대해서는 제 1 실시예의 도면부호에 100을 더하여 표시하였다.
도시한 바와 같이, 본 발명의 제 2 실시예의 가장 특징적인 부분은 리페어 패턴을 화소영역(P1, P2) 내에 따로 구성하지 않고, 제 2 스토리지 전극(239) 중 게이트 배선(213)과 중첩하는 제 1 패턴(239a)에서 분기한 제 2 패턴(239b) 영역을 상기 제 1 실시예에 구성된 리페어 패턴(도 4의 118)이 형성된 부분까지 연장 형성함으로써 상기 제 2 스토리지 전극(239)이 상하에 위치한 제 1 화소영역(P1)과 제 2 화소영역(P2)에 각각 형성된 화소전극(260)과 동시에 중첩되도록 형성된 것이 가장 특징적인 것이 되고 있다.
그 외의 구성요소는 제 1 실시예와 동일하게 형성되므로 더 이상 설명하지 않는다.
이러한 제 2 실시예의 경우, 화소불량이 발생할 경우(제 1 화소영역(P1)에 불량이 발생했다고 가정함), 상기 제 1 화소영역(P1) 내의 화소전극(260)과 전기적으로 연결된 드레인 전극(236)을 도시한 바와 같이 점선으로 표시된 절단선(CL) 부분을 레이저로써 절단하여 단선시키고, 상기 제 1 화소영역(P1) 내의 화소전극(260)과 중첩된, 불량이 발생하지 않은 정상적인 화소인 상기 제 2 화소영역(P2)의 화소전극(260)의 전압을 유지시키기 위한 스토리지 커패시터(Stg2)의 제 2 스토리지 전극(239)의 제 2 패턴(239b)과 전기적으로 연결되도록 상기 제 1 화소영역(P1)내에 구비된 리페어를 위한 레이저 도통 포인트(ECP)에 레이저를 조사하여 도통시킴으로써 하부에 위치한 제 2 화소영역(P2)의 화소전극(260)과 동일한 신호전압이 상기 제 1 화소영역(P1)의 화소전극(260)에 인가되도록 하여 화소불량을 해결할 수 있다.
이러한 제 2 실시예에 따른 어레이 기판의 제조 방법은 기 전술한 제 1 실시예와 거의 유사하므로 간단히 도면없이 차이가 있는 부분에 대해서만 설명한다.
우선, 제 2 실시예에서는 리페어 패턴을 형성하지 않아도 되므로 기판(210)상에 게이트 배선 및 게이트 전극을 형성하는 단계에서 리페어 패턴 형성없이 게이트 배선(213)과 게이트 전극(215)을 형성한다.
이후, 그 상부로 게이트 절연막(220)을 형성하고, 스위칭 영역(TrA)에 반도체층(223)을 형성하고, 상기 반도체층(223)과 노출된 게이트 절연막(220) 위로 데이터 배선(230)과 소스 및 드레인 전극(233, 236)을 형성한다. 이때, 각 화소영역(P1,P2)별로 상기 게이트 배선(213)과 중첩하는 영역에 상기 데이터 배선(230)을 형성한 동일한 물질로써 상기 게이트 배선(231)과 중첩하는 제 1 패턴(239a)과, 상기 제 1 패턴(239a)에서 상부의 화소영역(P1, P2) 내부로 돌출 분기하는 제 2 패턴(239b)을 갖는 제 2 스토리지 전극(239)을 형성한다.
다음, 상기 데이터 배선(230)과 소스 및 드레인 전극(233, 236)과 제 2 스토리지 전극(239) 위로 상기 드레인 전극(236)과 노출시키는 드레인 콘택홀(247)과, 상기 제 2 스토리지 전극(239)의 제 1 패턴(239a)을 노출시키는 스토리지 콘택홀(249)을 갖는 보호층(245)을 형성하고, 상기 보호층(245) 위로 각 화소영역(P1, P2)별로 독립된 화소전극(260)을 형성한다. 이때, 상기 화소전극(260)은 상기 드레인 콘택홀(247)을 통해 드레인 전극(236)과 접촉하고, 상기 스토리지 콘택홀(249)을 통해 상기 제 2 스토리지 전극(239)의 제 1 패턴(239b)과 접촉하는 동시에, 상기 화소전극(260)이 형성된 화소영역을 예를들어 제 1 화소영역(P1)이라 하면, 상기 제 1 화소영역(P1)과 이웃한 하부의 제 2 화소영역(P2)에서 분기하여 상부의 제 2 화소영역(P2)에 돌출 형성된 제 2 스토리지 전극(239)의 제 2 패턴(239b)과 중첩하도록 형성함으로써 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판을 완성한다.
본 발명에 따른 액정표시장치용 어레이 기판은 화소의 불량 발생 시, 리페어 패턴과 상기 리페어 패턴과 중첩 형성된 제 2 스토리지 전극 및 상기 리페어 패턴과 중첩 형성된 화소전극을 레이저를 조사하여 전기적으로 연결되도록 할 수 있는 구조가 되므로 불량이 발생한 화소가 그 하측에 위치한 화소와 동일한 구동을 하도록 함으로써 불량 화소를 암점화시키는 종래의 어레이 기판 대비 표시품질을 향상시키는 효과가 있다.
또한, 리페어 패턴을 더욱 추가한 구성을 갖지만 마스크 공정의 추가가 없으므로 비용절감의 효과 또한 있음은 자명하다.
Claims (10)
- 투명한 절연 기판 상에 일 방향으로 구성된 다수의 게이트 배선과;상기 게이트 절연막 위로 상기 다수의 게이트 배선과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 배선과;상기 각 화소영역 내에 형성된 섬형상의 리페어 패턴과;상기 게이트 배선과 중첩하는 제 1 영역과, 상기 제 1 영역에서 분기하여 화소영역 내부로 상기 리페어 패턴과 중첩하며 형성된 제 2 영역으로 구성된 스토리지 전극과;상기 게이트 배선과 데이터 배선의 교차지점에 구성된 박막트랜지스터와;상기 박막트랜지스터 및 상기 스토리지 전극과 접촉하며, 상기 리페어 패턴과 중첩하는 화소전극을 포함하는 액정표시장치용 어레이 기판.
- 투명한 절연 기판 상에 일 방향으로 구성된 다수의 게이트 배선과;상기 게이트 절연막 위로 상기 다수의 게이트 배선과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 배선과;상기 게이트 배선과 중첩하는 제 1 영역과, 상기 제 1 영역에서 분기하여 화소영역 내부로 돌출 형성된 제 2 영역으로 구성된 스토리지 전극과;상기 게이트 배선과 데이터 배선의 교차지점에 구성된 박막트랜지스터와;상기 각 화소영역 내에서 박막트랜지스터 및 상측에 위치한 상기 제 1 영역과 접촉하며, 하측에 위치한 제 2 영역과 중첩하는 화소전극을 포함하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 리페어 패턴은 상기 게이트 배선을 형성한 동일한 물질로써 동일한 층에 형성된 액정표시장치용 어레이 기판.
- 제 1 항 또는 제 2 항에 있어서,상기 스토리지 전극은 상기 데이터 배선을 형성한 동일한 물질로써 동일한 층에 형성된 액정표시장치용 어레이 기판.
- 제 1 항 또는 제 2 항에 있어서,상기 스토리지 전극은 "┴"형상으로 형성된 액정표시장치용 어레이 기판.
- 제 1 항 또는 제 2 항에 있어서,상기 게이트 배선과 데이터 배선은 그 사이에 게이트 절연막이 구성되어 상기 게이트 절연막 하부 및 상부에 각각 위치하는 액정표시장치용 어레이 기판.
- 제 1 항 또는 제 2 항에 있어서,상기 박막트랜지스터와 스토리지 전극의 제 1 영역 상부에 형성되며, 상기 박막트랜지스터와 상기 스토리지 전극의 제 1 영역을 각각 노출시키는 드레인 콘택홀과 스토리지 콘택홀을 갖는 보호층을 더욱 포함하는 액정표시장치용 어레이 기판.
- 제 7 항에 있어서,상기 화소전극은 상기 드레인 콘택홀과 상기 스토리지 콘택홀을 통해 상기 박막트랜지스터와 스토리지 전극과 각각 접촉하는 액정표시장치용 어레이 기판.
- 다수의 게이트 배선과 데이터 배선이 교차하여 다수의 화소영역이 정의되고, 상기 각 화소영역 내에 스위칭 소자인 박막트랜지스터가 형성되는 스위칭 영역이 정의된 투명한 절연 기판 상에 일 방향으로 다수의 게이트 배선과, 상기 게이트 배선에서 분기하여 게이트 전극과, 상기 화소영역 내에 상기 게이트 배선에서 이격하여 섬형상의 리페어 패턴을 형성하는 단계와;상기 게이트 배선과 게이트 전극 및 리페어 패턴 위로 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 위로 상기 스위칭 영역에 반도체층과 소스 및 드레인 전극을 형성하고, 동시에 상기 게이트 배선과 교차하는 데이터 배선과, 각 화소영역별로 각각 구성되며 상기 게이트 배선과 상기 리페어 패턴과 중첩하도록 형성된 스토리지 전극을 형성하는 단계와;상기 데이터 배선과 소스 및 드레인 전극과 스토리지 전극 위로 상기 드레인 전극을 노출하는 드레인 콘택홀과, 상기 스토리지 전극을 노출하는 스토리지 콘택홀을 갖는 보호층을 형성하는 단계와;상기 보호층 위로 각 화소영역별로 상기 스토리지 전극과 상기 드레인 전극과 접촉하며, 상기 리페터 패턴과 중첩하는 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 다수의 게이트 배선과 데이터 배선이 교차하여 다수의 화소영역이 정의되고, 상기 각 화소영역 내에 스위칭 소자인 박막트랜지스터가 형성되는 스위칭 영역이 정의된 투명한 절연 기판 상에 일 방향으로 다수의 게이트 배선과, 상기 게이트 배 선에서 분기하여 게이트 전극을 형성하는 단계와;상기 게이트 배선과 게이트 전극 위로 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 위로 상기 스위칭 영역에 반도체층과 소스 및 드레인 전극을 형성하고, 동시에 상기 게이트 배선과 교차하는 데이터 배선과, 각 화소영역별로 상기 게이트 배선과 중첩하는 제 1 영역과, 상기 제 1 영역에서 화소영역 내부로 돌출된 제 2 영역을 갖는 스토리지 전극을 형성하는 단계와;상기 데이터 배선과 소스 및 드레인 전극과 스토리지 전극 위로 상기 드레인 전극을 노출하는 드레인 콘택홀과, 상기 스토리지 전극의 제 1 영역을 노출시키는 스토리지 콘택홀을 갖는 보호층을 형성하는 단계와;상기 보호층 위로 각 화소영역 별로 상기 드레인 전극 및 상측에 위치한 상기 스토리지 전극의 제 1 영역과 동시에 접촉하며, 그 하측 끝단이 상기 제 2 영역과 중첩하는 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050052343A KR101128332B1 (ko) | 2005-06-17 | 2005-06-17 | 액정표시장치용 어레이 기판과 그 제조방법 |
| US11/453,823 US7760322B2 (en) | 2005-06-17 | 2006-06-16 | Array substrate for liquid crystal display device having defect repair structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050052343A KR101128332B1 (ko) | 2005-06-17 | 2005-06-17 | 액정표시장치용 어레이 기판과 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060132163A true KR20060132163A (ko) | 2006-12-21 |
| KR101128332B1 KR101128332B1 (ko) | 2012-03-23 |
Family
ID=37572985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050052343A KR101128332B1 (ko) | 2005-06-17 | 2005-06-17 | 액정표시장치용 어레이 기판과 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7760322B2 (ko) |
| KR (1) | KR101128332B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101041618B1 (ko) * | 2008-04-24 | 2011-06-15 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| US8294150B2 (en) | 2008-10-17 | 2012-10-23 | Samsung Electronics Co., Ltd. | Panel structure including transistor and connecting elements, display device including the same, and methods of manufacturing panel structure and display device |
| KR101350655B1 (ko) * | 2007-05-28 | 2014-01-13 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 및 그의 형성방법과 리페어 방법 |
| US8896031B2 (en) | 2012-03-16 | 2014-11-25 | Samsung Display Co., Ltd. | Organic light emitting display device and method for manufacturing the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100947273B1 (ko) * | 2006-12-29 | 2010-03-11 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치용 어레이 기판 |
| CN101957528B (zh) * | 2009-07-14 | 2013-02-13 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN103235428B (zh) * | 2013-05-06 | 2015-08-12 | 深圳市华星光电技术有限公司 | 液晶面板的暗点修复方法及液晶面板 |
| CN104730790B (zh) * | 2015-03-25 | 2018-05-11 | 深圳市华星光电技术有限公司 | 液晶显示装置、液晶显示器及其制作方法和暗点作业方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100283733B1 (ko) * | 1995-10-16 | 2001-03-02 | 마찌다 가쯔히꼬 | 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법 |
| KR100247493B1 (ko) * | 1996-10-18 | 2000-03-15 | 구본준, 론 위라하디락사 | 액티브매트릭스기판의 구조 |
| KR100474003B1 (ko) * | 1998-11-27 | 2005-09-16 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100351439B1 (ko) * | 1999-10-04 | 2002-09-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| JP2002091342A (ja) * | 2000-07-10 | 2002-03-27 | Toshiba Corp | マトリクスアレイ基板 |
| JP2002278476A (ja) * | 2001-03-14 | 2002-09-27 | Display Technologies Inc | 点欠陥を矯正したアレイ基板、及び、その製造方法 |
| JP2003066488A (ja) * | 2001-08-30 | 2003-03-05 | Hitachi Ltd | 液晶表示装置 |
| KR100923701B1 (ko) * | 2002-12-31 | 2009-10-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
-
2005
- 2005-06-17 KR KR1020050052343A patent/KR101128332B1/ko not_active IP Right Cessation
-
2006
- 2006-06-16 US US11/453,823 patent/US7760322B2/en active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101350655B1 (ko) * | 2007-05-28 | 2014-01-13 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 및 그의 형성방법과 리페어 방법 |
| KR101041618B1 (ko) * | 2008-04-24 | 2011-06-15 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| US8629951B2 (en) | 2008-04-24 | 2014-01-14 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of fabricating the same |
| US9069220B2 (en) | 2008-04-24 | 2015-06-30 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of fabricating the same |
| US8294150B2 (en) | 2008-10-17 | 2012-10-23 | Samsung Electronics Co., Ltd. | Panel structure including transistor and connecting elements, display device including the same, and methods of manufacturing panel structure and display device |
| US8698159B2 (en) | 2008-10-17 | 2014-04-15 | Samsung Electronics Co., Ltd. | Panel structure including transistor and connecting elements, display device including same, and methods of manufacturing panel structure and display device |
| US8896031B2 (en) | 2012-03-16 | 2014-11-25 | Samsung Display Co., Ltd. | Organic light emitting display device and method for manufacturing the same |
| US9356086B2 (en) | 2012-03-16 | 2016-05-31 | Samsung Display Co., Ltd. | Method for manufacturing organic light emitting display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US7760322B2 (en) | 2010-07-20 |
| US20060285029A1 (en) | 2006-12-21 |
| KR101128332B1 (ko) | 2012-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100947273B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 | |
| KR101041618B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR101246719B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101066029B1 (ko) | 액정표시장치용 어레이 기판 | |
| KR101128332B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| US20080061296A1 (en) | Thin Film Transistor Array Panel for Liquid Crystal Display and Method of Manufacturing the Same | |
| KR101634635B1 (ko) | 표시 장치 | |
| US20070153206A1 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same | |
| KR20010046652A (ko) | 컬러필터를 포함한 액정표시장치와 제조방법 | |
| KR20130015737A (ko) | 액정표시장치 | |
| KR20110054156A (ko) | 어레이 기판 및 그의 제조방법 | |
| KR20110118999A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법 | |
| KR20100059508A (ko) | 액정표시장치의 패드부 | |
| KR20080048721A (ko) | 횡전계형 액정표시장치용 어레이 기판 | |
| KR101189143B1 (ko) | 횡전계형 액정표시장치 | |
| KR20100021152A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR20100024211A (ko) | 프린지 필드 스위칭 모드 액정표시장치 | |
| KR101215943B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20070103158A (ko) | 횡전계형 액정 표시 장치 및 그의 제조 방법 | |
| KR102678191B1 (ko) | 표시 장치 및 그 제조 방법 | |
| KR100631369B1 (ko) | 액정표시장치용 어레이패널 및 그의 제조방법 | |
| KR101180715B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 | |
| KR101677282B1 (ko) | 박막 트랜지스터 액정표시장치 및 이의 제조방법 | |
| KR20120055983A (ko) | 액정 표시 장치 | |
| KR20070061976A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |