JP4851545B2 - アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、液晶パネルの製造方法 - Google Patents

アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、液晶パネルの製造方法 Download PDF

Info

Publication number
JP4851545B2
JP4851545B2 JP2008556998A JP2008556998A JP4851545B2 JP 4851545 B2 JP4851545 B2 JP 4851545B2 JP 2008556998 A JP2008556998 A JP 2008556998A JP 2008556998 A JP2008556998 A JP 2008556998A JP 4851545 B2 JP4851545 B2 JP 4851545B2
Authority
JP
Japan
Prior art keywords
electrode
signal line
transistor
pixel region
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008556998A
Other languages
English (en)
Other versions
JPWO2008096483A1 (ja
Inventor
憲史 緑田
郁未 逸見
俊英 津幡
正典 武内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008556998A priority Critical patent/JP4851545B2/ja
Publication of JPWO2008096483A1 publication Critical patent/JPWO2008096483A1/ja
Application granted granted Critical
Publication of JP4851545B2 publication Critical patent/JP4851545B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/506—Repairing, e.g. with redundant arrangement against defective part
    • G02F2201/508—Pseudo repairing, e.g. a defective part is brought into a condition in which it does not disturb the functioning of the device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、配線欠陥を修正することが可能なアクティブマトリクス基板および液晶パネルに関する。
液晶表示装置は、高精細、薄型、低消費電力等の優れた特徴を有し、近年、その市場規模が急速に拡大している。例えば特許文献１には、１つの画素に複数の画素電極を備える画素分割（マルチ画素駆動）方式の液晶表示装置が開示されている。この画素分割方式の液晶表示装置によれば、１つの画素に異なる輝度領域を形成することができ、γ特性の視角依存性（液晶表示装置を正面から観測した時のγ特性と斜めから観測した時のγ特性の差異）を改善することができる。
ここで、特許文献２には、画素分割方式の液晶表示装置において配線欠陥の修正を可能とする構成が開示されている。これを図３９に示す。同図に示すように、この液晶表示装置が備えるアクティブマトリクス基板７００には、互いに直交する走査信号線７０２およびデータ信号線７０３が設けられ、各画素には、第１のトランジスタ７０７ａ、第２のトランジスタ７０７ｂ、第１の画素電極７０５ａ、第２の画素電極７０５ｂ、第１の保持容量配線７１２ａ、第２の保持容量配線７１２ｂ、第１のドレイン引き出し配線７１１ａ、第２のドレイン引き出し配線７１１ｂ、第１のドレイン引き出し電極７１３ａ、および第２のドレイン引き出し電極７１３ｂを備える。第１のトランジスタ７０７ａは、ソース電極７０９ａ、ドレイン電極７１０ａ、および走査信号線７０２から引き出されたゲート電極７０８ａを備え、第２のトランジスタ７０７ｂは、ソース電極７０９ｂ、ドレイン電極７１０ｂおよび走査信号線７０２から引き出されたゲート電極７０８ｂを備える。
なお、第１のトランジスタのソース電極７０９ａと第２のトランジスタのソース電極７０９ｂとがデータ信号線７０３に接続され、第１のトランジスタのドレイン電極７１０ａは、第１のドレイン引き出し配線７１１ａを介して第１のドレイン引き出し電極７１３ａに接続され、この第１のドレイン引き出し電極７１３ａと第１の画素電極７０５ａとがコンタクトホールによって接続される。さらに、第１のドレイン引き出し電極７１３ａと第１の保持容量配線７１２ａの張り出し部７１４ａとによって保持容量が形成される。同様に、第２のトランジスタのドレイン電極７１０ｂは、第２のドレイン引き出し配線７１１ｂを介して第２のドレイン引き出し電極７１３ｂに接続され、この第２のドレイン引き出し電極７１３ｂと第２の画素電極７０５ｂとがコンタクトホールによって接続される。さらに、第２のドレイン引き出し電極７１３ｂと第２の保持容量配線７１２ｂの張り出し部７１４ｂとによって保持容量が形成される。
上記構成によれば、第１の画素電極７０５ａと第２の画素電極７０５ｂとに同じ信号電位が供給されるが、第１および第２の保持容量配線７１２ａ・７１２ｂの電位を個別制御することによって第１の画素電極７０５ａおよび第２の画素電極７０５ｂを異なる電位とすることができ、これによって、１つの画素に異なる輝度領域を形成することができる。
アクティブマトリクス基板７００では、走査信号線７０２に、第１のトランジスタのゲート電極７０８ａと第２のトランジスタのゲート電極７０８ｂとの間に位置する開口部７１５が形成されている。したがって、例えば、走査信号線７０２とデータ信号線７０３とがこれらの交差部７２０において短絡（いわゆるＳＧリーク）してしまった場合には、データ信号線７０３を、開口部７１５上の領域７２２および第１の画素電極７０５ａと隣接する部分７２３で切断するとともに、予備配線等（図示せず）を用いてデータ信号線７０３の反対側から信号電位を送る。これにより、第２のトランジスタ７０７ｂについてはその駆動が可能となり、ＳＧリークが修正される。
日本国公開特許公報「特開２００４−７８１５７号公報（公開日：２００４年３月１１日）」 国際公開特許公報「ＷＯ２００６／０６４７８９（公開日：２００６年６月２２日）」
しかしながら、特許文献２記載の液晶表示装置では、ＳＧリークが発生した場合に、該当するデータ信号線の両端に予備配線を接続しなければならず、手間がかかるという問題がある。加えて、予備配線を接続することによって負荷も増加する。一方、予備配線を用いずに修正を行うには、例えばデータ信号線の両端から信号電位を送れるようなソースドライバ構成にしておく必要がある。また、予備配線や上記のドライバ構成をもたないアクティブマトリクス基板では、ＳＧリークが発生するとこれを修正することができないため欠陥品となっていた。
本発明は、上記課題に鑑みてなされたものであり、その目的は、データ信号線および走査信号線の短絡を容易に修正することができる画素分割方式のアクティブマトリクス基板を提案する点にある。
本発明のアクティブマトリクス基板は、行方向に伸びる（例えば、各画素領域を横切るように行方向に伸びる）走査信号線と、列方向に伸びる（例えば、各画素領域に沿って列方向に伸びる）データ信号線とを備え、各画素領域に、同一のデータ信号線に接続する第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とが形成されたアクティブマトリクス基板であって、上記走査信号線は、画素領域外からデータ信号線の下を通って画素領域内に至る開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第１および第２走査電極部とを有しており、第１走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第１の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第２の端部として、第１のトランジスタのソース電極およびドレイン電極はそれぞれ、画素領域内において上記第１走査電極部に重なるが第１の端部には重ならないように形成され、第２のトランジスタのソース電極およびドレイン電極はそれぞれ、画素領域内において上記第２走査電極部に重なるが第２の端部には重ならないように形成されていることを特徴とする。
本アクティブマトリクス基板においては、データ信号線と第１走査電極部との短絡が発生した場合には、第１の端部と、第１走査電極部の行方向に位置する２つの端部のうち画素領域外にある方（第３の端部）とで電極切断を行い、第１走査電極部を走査信号線から分離する（切り取る）ことができる。この結果、予備配線等を用いることなく、データ信号線から、第２のトランジスタおよびこれより下流側のトランジスタに信号電位を送ることができる。本アクティブマトリクス基板では、第１のトランジスタのソース電極およびドレイン電極がそれぞれ第１の端部には重ならないように形成されているため、第１の端部での電極切断を容易かつ確実に行うことができる。
また、データ信号線と第２走査電極部との短絡が発生した場合には、第２の端部と、第２走査電極部の行方向に位置する２つの端部のうち画素領域外にある方（第４の端部）とで電極切断を行い、第２走査電極部を走査信号線から分離する（切り取る）ことができる。この結果、予備配線等を用いることなく、データ信号線から、第１のトランジスタおよび第２のトランジスタより下流側のトランジスタに信号電位を送ることができる。本アクティブマトリクス基板では、第２のトランジスタのソース電極およびドレイン電極がそれぞれ第２の端部には重ならないように形成されているため、第２の端部での電極切断を容易かつ確実に行うことができる。
このように、本アクティブマトリクス基板によれば、予備配線等を用いることなく配線欠陥（ＳＧリーク）を修正することができる。したがって、予備配線を備えたアクティブマトリクス基板に本構成を適用すれば、ＳＧリークについてはデータ信号線の両端を予備配線に接続する工程を行うことなくこれを修正することが可能となり、加えて、予備配線を接続した場合に生じる負荷の増加も避けることができる。また、もともと予備配線を備えていないアクティブマトリクス基板に適用すれば、ＳＧリークによって欠陥品となっていたアクティブマトリクス基板を良品とすることができ、歩留まりを高めることができる。これらの効果は、大型液晶パネルにおいて特に顕著といえる。
本アクティブマトリクス基板においては、第１のトランジスタのドレイン電極から、第１の端部に重ならないように第１のドレイン引き出し配線が引き出され、第２のトランジスタのドレイン電極から、第２の端部に重ならないように第２のドレイン引き出し配線が引き出され、上記第１のドレイン引き出し配線が第１の画素電極に接続されるとともに、上記第２のドレイン引き出し配線が第２の画素電極に接続されていてもよい。
本アクティブマトリクス基板においては、上記開口部は、行方向に延伸する長方形形状であることが望ましい。こうすれば、各走査電極部も行方向に延伸する形状となるため、上記第１〜第４の端部それぞれの幅（行方向の長さ）を切断に適したサイズとすることができる。
本アクティブマトリクス基板においては、第１および第２の端部それぞれの一部が切り欠き部（切り込み部）となっていることが望ましい。同様に、第３および第４の端部それぞれの一部が切り欠き部となっていることが望ましい。こうすれば、各端部における切断工程が容易となる。
本アクティブマトリクス基板においては、データ信号線から延伸する電極が、第１および第２のトランジスタ共通のソース電極として機能する構成としてもよい。こうすれば画素領域内の走査信号線の幅を小さくすることができ、開口率が向上する。
本アクティブマトリクス基板においては、上記データ信号線から延伸する電極が、上記開口部と重なっていることが望ましい。こうすれば、ゲート電極（走査信号線）およびソース電極間の寄生容量を低減させることができる。
本アクティブマトリクス基板においては、データ信号線から、第１のトランジスタのソース電極として機能する第１の電極と、第２のトランジスタのソース電極として機能する第２の電極と、第１および第２のトランジスタ共通のソース電極として機能する第３の電極とが行方向に延伸しており、第１および第３の電極間に第１のトランジスタのドレイン電極が配され、第３および第２の電極間に第２のトランジスタのドレイン電極が配されていてもよい。
上記構成では、第１および第３の電極が第１のトランジスタのソース電極として機能し、第３および第２の電極が第２のトランジスタのソース電極として機能する。このように、各トランジスタにおいてドレイン電極の両側にチャネルを形成することでチャネル幅を短くすることができ、ソース・ドレイン短絡の発生を抑制することができる。
本アクティブマトリクス基板は、行方向に伸びる（例えば、各画素領域を横切るように行方向に伸びる）走査信号線と、列方向に伸びる（例えば、各画素領域に沿って列方向に伸びる）データ信号線とを備え、各画素領域に、同一のデータ信号線に接続する第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とが形成されたアクティブマトリクス基板であって、上記走査信号線は、画素領域外からデータ信号線の下を通って画素領域内に至る開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第１および第２走査電極部とを有しており、該第１走査電極部からは、画素素領域内において開口部から離れる向きに第１のゲート延伸部が引き出され、該第２走査電極部からは、画素素領域内において開口部から離れる向きに第２のゲート延伸部が引き出され、第１走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第１の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第２の端部として、第１のトランジスタのソース電極およびドレイン電極はそれぞれ、第１のゲート延伸部に重なるが第１の端部には重ならないように形成され、第２のトランジスタのソース電極およびドレイン電極はそれぞれ、第２のゲート延伸部に重なるが第２の端部には重ならないように形成されていてもよい。
本発明のアクティブマトリクス基板は、行方向に伸びる（例えば、各画素領域を横切るように行方向に伸びる）走査信号線と、列方向に伸びる（例えば、各画素領域に沿って列方向に伸びる）データ信号線とを備え、各画素領域に、同一のデータ信号線に接続する第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とが形成されたアクティブマトリクス基板であって、上記走査信号線は、画素領域外からデータ信号線の下を通って画素領域内に至る第１の開口部と、第１の開口部に対して行方向に並ぶ第２の開口部と、両開口部の間隙に位置する渡し電極部と、両開口部および渡し電極部からなる虫食い領域の両側部分であり、該虫食い領域を介して列方向に向かい合う第１および第２走査電極部とを有しており、第１走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第１の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第２の端部として、第１のトランジスタのソース電極およびドレイン電極はそれぞれ、画素領域内において上記第１走査電極部に重なるが第１の端部には重ならないように形成され、第２のトランジスタのソース電極およびドレインはそれぞれ、画素領域内において上記第２走査電極部に重なるが第２の端部には重ならないように形成されていることを特徴とする。
本アクティブマトリクス基板においては、データ信号線と第１走査電極部との短絡が発生した場合には、第１の端部と、第１走査電極部の行方向に位置する２つの端部のうち画素領域外にある方（第３の端部）と、渡し電極とにおいて電極切断を行い、第１走査電極部を走査信号線から分離する（切り取る）ことができる。
また、データ信号線と第２走査電極部との短絡が発生した場合には、第２の端部と、第２走査電極部の行方向に位置する２つの端部のうち画素領域外にある方（第４の端部）と、渡し電極とにおいて電極切断を行い、第２走査電極部を走査信号線から分離する（切り取る）ことができる。
このように、本アクティブマトリクス基板によれば、予備配線等を用いることなく配線欠陥（ＳＧリーク）を修正することができる。したがって、予備配線を備えたアクティブマトリクス基板に本構成を適用すれば、ＳＧリークについてはデータ信号線の両端を予備配線に接続する工程を行うことなくこれを修正することが可能となり、加えて、予備配線を接続した場合に生じる負荷の増加も避けることができる。また、もともと予備配線を備えていないアクティブマトリクス基板に適用すれば、ＳＧリークによって欠陥品となっていたアクティブマトリクス基板を良品とすることができ、歩留まりを高めることができる。これらの効果は、大型液晶パネルにおいて特に顕著といえる。
加えて、第１および第２の開口部を、渡し電極をおいて行方向に並べる（開口部を渡し電極によって分離する）構成であるため、大きな開口部を１つ形成する構成に比較して、各開口部の幅（行方向の長さ）を小さくすることができる。このため、アクティブマトリクス基板が大型化し、各画素領域のサイズが大きくなっても、従前のように走査信号線の開口部（そのエッジ）をレイヤーの位置合わせ等に用いることができ、便利である。
本アクティブマトリクス基板は、行方向に伸びる（例えば、各画素領域を横切るように行方向に伸びる）走査信号線と、列方向に伸びる（例えば、各画素領域に沿って列方向に伸びる）データ信号線とを備え、各画素領域に、同一のデータ信号線に接続する第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とが形成されたアクティブマトリクス基板であって、上記走査信号線は、画素領域外からデータ信号線の下を通って画素領域内に至る第１の開口部と、第１の開口部に対して行方向に並ぶ第２の開口部と、両開口部の間隙に位置する渡し電極部と、両開口部および渡し電極部からなる虫食い領域の両側部分であり、該虫食い領域を介して列方向に向かい合う第１および第２走査電極部とを有しており、該第１走査電極部からは、画素素領域内において開口部から離れる向きに第１のゲート延伸部が引き出され、該第２走査電極部からは、画素素領域内において開口部から離れる向きに第２のゲート延伸部が引き出され、第１走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第１の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第２の端部として、第１のトランジスタのソース電極およびドレイン電極はそれぞれ、第１のゲート延伸部に重なるが第１の端部には重ならないように形成され、第２のトランジスタのソース電極およびドレイン電極はそれぞれ、第２のゲート延伸部に重なるが第２の端部には重ならないように形成されていてもよい。
本アクティブマトリクス基板においては、上記走査信号線は各画素領域を横切るように行方向に伸び、上記データ信号線は各画素領域のエッジに沿って列方向に伸びている構成とすることもできる。
本アクティブマトリクス基板においては、第１および第２のトランジスタ共通のソース電極として機能する本体電極と、この本体電極および上記データ信号線を繋ぐ繋ぎ電極とが設けられ、該繋ぎ電極は開口部上に位置している構成とすることもできる。あるいは、第１および第２のトランジスタ共通のソース電極として機能する本体電極と、この本体電極および上記データ信号線を繋ぐ繋ぎ電極とが設けられ、該繋ぎ電極は第１の開口部上に位置している構成とすることもできる。このように、繋ぎ電極を切断可能にしておくことで以下の効果を得ることができる。
すなわち、ある画素領域にＳＧリークが認められ、その原因が、データ信号線と第１走査電極部あるいは第２走査電極部との短絡であるのか、あるいはソース電極と第１走査電極部あるいは第２走査電極部との短絡であるのかが不明な場合に、（走査信号線よりも）先に、上記繋ぎ電極を切断し、本体電極（両トランジスタの共通のソース電極として機能する）をデータ信号線から切り離すことができる。これにより、上記ＳＧリークの原因が本体電極と第１走査電極部あるいは第２走査電極部との短絡で合った場合に、走査信号線を切断することなくこれを修正することが可能となる。この場合、上記繋ぎ電極の列方向の幅を本体電極の列方向の幅よりも小さくしておいたり、上記繋ぎ電極を、その列方向の幅よりも行方向の幅が大きい形状（行方向に細長い形状）としておいたりすることで、繋ぎ電極の切断が容易になる。
本アクティブマトリクス基板においては、上記開口部（または第１の開口部）は、上記繋ぎ電極の両側となる領域の一方と重なる部分の少なくとも一部が列方向に膨らんでいるととともに、他方と重なる部分の少なくとも一部が列方向に膨らんでいることが好ましい。こうすれば、開口部全体の列方向の幅を大きくすることなく、繋ぎ電極の切断を行い易くすることができる。なお、開口部全体にわたって列方向の幅を大きくすると、走査信号線自体の幅が大きくなって開口率が低下するが、上記構成ではこの問題を回避することが可能である。
本アクティブマトリクス基板においては、本体電極のエッジのうち、第１のトランジスタのドレイン電極および本体電極間のチャネル領域に接する部分がＬ字形状となっており、上記本体電極のエッジのうち、第２のトランジスタのドレイン電極および本体電極間のチャネル領域に接する部分がＬ字形状となっている構成としてもよい。
上記構成によれば、例えば、第１のトランジスタのソース電極として機能するものが上記本体電極のみであって第２のトランジスタのソース電極として機能するものも記本体電極のみであっても、チャネル幅を十分に確保することができる。
本アクティブマトリクス基板においては、第１の保持容量配線と、これから引き出された第１の保持容量配線延伸部と、第２の保持容量配線と、これから引き出された第２の保持容量配線延伸部とを備え、第１の保持容量配線延伸部の先端部が上記第１のドレイン引き出し配線の先端部に重畳し、第２の保持容量配線延伸部の先端部が上記第２のドレイン引き出し配線の先端部に重畳している構成としてもよい。
上記構成によれば、例えば、第１走査電極部とデータ信号線とが短絡した場合に、第１走査電極部を走査信号線本体から切り離すとともに、第１のドレイン引き出し配線の先端部と第１の保持容量配線延伸部の先端部とを接続（例えば、メルト接続）することで、第１の画素電極を第１の保持容量配線に接続することができる。すなわち、第１の画素電極の電位を第１の保持容量配線の電位に落とすことができ、本アクティブマトリクス基板を備えた液晶表示装置において、欠陥トランジスタに接続する画素電極を含む副画素を黒点化することができる。なお、第１走査電極部と上記本体電極（ソース電極）とが短絡した場合には、本体電極をデータ信号線から切り離し、第１のドレイン引き出し配線の先端部と第１の保持容量配線延伸部の先端部とを接続すればよい。
上記構成においては、第１のドレイン引き出し配線と第１の画素電極とを接続するコンタクトホールが、該第１のドレイン引き出し配線の先端部と重なるように設けられ、第２のドレイン引き出し配線と第２の画素電極とを接続するコンタクトホールが、該第２のドレイン引き出し配線の先端部と重なるように設けられていてもよい。こうしておけば、ドレイン引き出し配線の先端部と保持容量配線の先端部とをメルト接続する際に、コンタクトホール内の層間絶縁膜残り等に起因するコンタクト不良（ドレイン引き出し配線と画素電極との接続不良）も解消することができるというメリットがある。
本液晶パネルは上記アクティブマトリクス基板を備えることを特徴とする。この場合、アクティブマトリクス基板と対向する基板（例えば、カラーフィルタ基板）に形成されたブラックマトリクスが走査信号線の開口部と重なっていることが望ましい。
本液晶表示ユニットは、上記液晶パネルを備えることを特徴とする。
本液晶表示装置は上記液晶表示ユニットを備えることを特徴とする。
本テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えることを特徴とする。
本発明のアクティブマトリクス基板の製造方法は、各画素領域を横切るように行方向に伸びる走査信号線と、各画素領域のエッジに沿って列方向に伸びるデータ信号線とを備え、各画素領域は、同一のデータ信号線に接続する第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とを有するアクティブマトリクス基板の製造方法であって、画素領域外から画素領域内に至る開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第１および第２走査電極部とを有する走査信号線を形成する工程と、上記第１走査電極の一部をゲート電極とする第１のトランジスタと、上記第２走査電極の一部をゲート電極とする第２のトランジスタと、データ信号線とを形成する工程と、該データ信号線と第１走査電極部との短絡の有無、および上記データ信号線と第２走査電極部との短絡の有無を判定する工程と、上記第１走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第１の端部とするとともに画素領域外にある方を第３の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第２の端部とするとともに画素領域外にある方を第４の端部として、上記データ信号線と第１走査電極部との短絡があった場合には、第１および第３の端部で電極切断を行うことで短絡箇所を含む第１走査電極部を走査信号線から切り離し、上記データ信号線と第２走査電極部との短絡があった場合には、第２および第４の端部で電極切断を行うことで短絡箇所を含む第２走査電極部を走査信号線から切り離す工程と、を含むことを特徴とする。
こうすれば、予備配線等を用いることなく配線欠陥（ＳＧリーク）を修正することができる。したがって、予備配線を備えるアクティブマトリクス基板を製造する場合には、ＳＧリークについてはデータ信号線の両端を予備配線に接続する工程を行うことなくこれを修正することが可能となり、加えて、予備配線を接続した場合に生じる負荷の増加も避けることができる。また、もともと予備配線を備えていないアクティブマトリクス基板を製造する場合には、ＳＧリークによって欠陥品となっていたアクティブマトリクス基板を良品とすることができ、歩留まりを高めることができる。これらの効果は、大型のアクティブマトリクス基板において特に顕著といえる。
本液晶パネルの製造方法は、各画素領域を横切るように行方向に伸びる走査信号線と、各画素領域のエッジに沿って列方向に伸びるデータ信号線とを備え、各画素領域は、同一のデータ信号線に接続する第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とを有するアクティブマトリクス基板を含んだ液晶パネルの製造方法であって、画素領域外から画素領域内に至る開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第１および第２走査電極部とを有する走査信号線を形成する工程と、上記第１走査電極の一部をゲート電極とする第１のトランジスタと、上記第２走査電極の一部をゲート電極とする第２のトランジスタと、データ信号線とを形成する工程と、上記データ信号線と第１走査電極部との短絡の有無、および上記データ信号線と第２走査電極部との短絡の有無を判定する工程と、上記第１走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第１の端部とするとともに画素領域外にある方を第３の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第２の端部とするとともに画素領域外にある方を第４の端部として、上記データ信号線と第１走査電極部との短絡があった場合には、第１および第３の端部で電極切断を行うことで短絡箇所を含む第１走査電極部を走査信号線から切り離し、上記データ信号線と第２走査電極部との短絡があった場合には、第２および第４の端部で電極切断を行うことで短絡箇所を含む第２走査電極部を走査信号線から切り離す工程と、を含むこことを特徴とする。
こうすれば、予備配線等を用いることなく配線欠陥（ＳＧリーク）を修正することができる。したがって、予備配線を備える液晶パネルを製造する場合には、ＳＧリークについてはデータ信号線の両端を予備配線に接続する工程を行うことなくこれを修正することが可能となり、加えて、予備配線を接続した場合に生じる負荷の増加も避けることができる。また、もともと予備配線を備えていない液晶パネルを製造する場合には、ＳＧリークによって欠陥品となっていた液晶パネルを良品とすることができ、歩留まりを高めることができる。これらの効果は、大型液晶パネルにおいて特に顕著といえる。
本発明のアクティブマトリクス基板の製造方法は、各画素領域を横切るように行方向に伸びる走査信号線と、各画素領域のエッジに沿って列方向に伸びるデータ信号線とを備え、各画素領域は、同一のデータ信号線に接続する第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とを有するアクティブマトリクス基板の製造方法であって、画素領域外から画素領域内に至る長方形形状の第１の開口部と、第１の開口部に対して行方向に並ぶ第２の開口部と、両開口部の間隙となる渡し電極部と、両開口部および渡し電極部からなる虫食い領域の両側部分であり、該虫食い領域を介して列方向に向かい合う第１および第２走査電極部とを有する走査信号線を形成する工程と、上記第１走査電極の一部をゲート電極とする第１のトランジスタと、上記第２走査電極の一部をゲート電極とする第２のトランジスタと、データ信号線とを形成する工程と、上記データ信号線と第１走査電極部との短絡の有無、および上記データ信号線と第２走査電極部との短絡の有無を判定する工程と、上記第１走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第１の端部とするとともに画素領域外にある方を第３の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第２の端部とするとともに画素領域外にある方を第４の端部として、上記データ信号線と第１走査電極部との短絡があった場合には、第１および第３の端部並びに渡し電極部で電極切断を行うことで短絡箇所を含む第１走査電極部を走査信号線から切り離し、上記データ信号線と第２走査電極部との短絡があった場合には、第２および第４の端部並びに渡し電極部で電極切断を行うことで短絡箇所を含む第２走査電極部を走査信号線から切り離す工程と、を含むことを特徴とする。上記アクティブマトリクス基板の製造方法によれば、上記の効果に加え、第１の開口部の列方向に沿う２つのエッジをレイヤーのアライメントに利用することができる。
本発明の液晶パネルの製造方法は、各画素領域を横切るように行方向に伸びる走査信号線と、各画素領域のエッジに沿って列方向に伸びるデータ信号線とを備え、各画素領域は、同一のデータ信号線に接続する第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とを有するアクティブマトリクス基板を含む液晶パネルの製造方法であって、画素領域外から画素領域内に至る長方形形状の第１の開口部と、第１の開口部に対して行方向に並ぶ第２の開口部と、両開口部の間隙となる渡し電極部と、両開口部および渡し電極部からなる虫食い領域の両側部分であり、該虫食い領域を介して列方向に向かい合う第１および第２走査電極部とを有する走査信号線を形成する工程と、上記第１走査電極の一部をゲート電極とする第１のトランジスタと、上記第２走査電極の一部をゲート電極とする第２のトランジスタと、データ信号線とを形成する工程と、上記データ信号線と第１走査電極部との短絡の有無、および上記データ信号線と第２走査電極部との短絡の有無を判定する工程と、上記第１走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第１の端部とするとともに画素領域外にある方を第３の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第２の端部とするとともに画素領域外にある方を第４の端部として、上記データ信号線と第１走査電極部との短絡があった場合には、第１および第３の端部並びに渡し電極部で電極切断を行うことで短絡箇所を含む第１走査電極部を走査信号線から切り離し、上記データ信号線と第２走査電極部との短絡があった場合には、第２および第４の端部並びに渡し電極部で電極切断を行うことで短絡箇所を含む第２走査電極部を走査信号線から切り離す工程と、を含むことを特徴とする。上記液晶パネルの製造方法によれば、上記の効果に加え、第１の開口部の列方向に沿う２つのエッジをレイヤーのアライメントに利用することができる。
以上のように、本アクティブマトリクス基板によれば、予備配線等を用いることなく配線欠陥（ＳＧリーク）を修正することができる。したがって、予備配線を備えたアクティブマトリクス基板に本構成を適用すれば、ＳＧリークについてはデータ信号線の両端を予備配線に接続する工程を行うことなくこれを修正することが可能となり、加えて、予備配線を接続した場合に生じる負荷の増加も避けることができる。また、もともと予備配線を備えていないアクティブマトリクス基板に適用すれば、ＳＧリークによって欠陥品となっていたアクティブマトリクス基板を良品とすることができ、歩留まりを高めることができる。これらの効果は、大型のアクティブマトリクス基板において特に顕著といえる。
本実施の形態にかかるアクティブマトリクス基板の構成を示す平面図である。 本実施の形態にかかるアクティブマトリクス基板の他の構成を示す平面図である。 本実施の形態にかかるアクティブマトリクス基板の他の構成を示す平面図である。 本実施の形態にかかるアクティブマトリクス基板の他の構成を示す平面図である。 本実施の形態に係る液晶パネルの構成を示す平面図である。 図１に示すアクティブマトリクス基板のＳＧリーク修正方法を示す平面図である。 図４に示すアクティブマトリクス基板のＳＧリーク修正方法を示す平面図である。 本実施の形態にかかるアクティブマトリクス基板の他の構成を示す平面図である。 図８に示すアクティブマトリクス基板のＳＧリーク修正方法を示す平面図である。 本実施の形態にかかるアクティブマトリクス基板の他の構成を示す平面図である。 ＳＧリークによる十字線欠陥を示す模式図である。 本アクティブマトリクス基板を備えた装置を示す模式図であり、（ａ）は本液晶表示ユニットの構成を示す模式図であり、（ｂ）は本液晶表示装置の構成を示す模式図である。 本液晶表示装置の駆動方法を示すタイミングチャートである。 本液晶表示装置の他の駆動方法を示すタイミングチャートである。 本液晶表示装置の機能を説明するブロック図である。 本テレビジョン受像機の機能を説明するブロック図である。 本テレビジョン受像機の構成を示す分解斜視図である。 本液晶パネルへの偏光板取り付け方法を示す模式図である。 図１のアクティブマトリクス基板の構成をより詳細に示す平面図である。 図１のアクティブマトリクス基板の変形例を示す平面図である。 本実施の形態にかかるアクティブマトリクス基板のさらに他の構成を示す平面図である。 図２１に示すアクティブマトリクス基板の修正方法を示す平面図である。 図２１に示すアクティブマトリクス基板の変形例を示す平面図である。 図２１に示すアクティブマトリクス基板の変形例を示す平面図である。 図２１に示すアクティブマトリクス基板の変形例を示す平面図である。 図１９に示すアクティブマトリクス基板の矢視断面図である。 図１９に示すアクティブマトリクス基板の修正方法を示す断面図である。 図２６に示すアクティブマトリクス基板を備えた液晶パネルの断面図である。 図２８に示す液晶パネルの修正方法を示す断面図である。 図２９における修正の失敗例を示す断面図である。 図２１に示すアクティブマトリクス基板の矢視断面図である。 図２１に示すアクティブマトリクス基板の修正方法を示す断面図である。 図３１に示すアクティブマトリクス基板を備えた液晶パネルの断面図である。 図３３に示す液晶パネルの修正方法を示す断面図である。 図２０に示すアクティブマトリクス基板の矢視断面図である。 図２０に示すアクティブマトリクス基板における、保持容量配線延伸部とドレイン電極とのメルト接続を説明する断面図である。 図２１に示すアクティブマトリクス基板の他の変形例を示す平面図である。 本アクティブマトリクス基板の効果を説明するための参考図である。 従来のアクティブマトリクス基板の構成を示す平面図である。
符号の説明
３ａ〜３ｆ アクティブマトリクス基板
５ 画素領域
７ａ〜７ｄ 切り欠き部
９ｘ 本体電極
９ｙ 繋ぎ電極
１０ 液晶パネル
１２ａ 第１のトランジスタ
１２ｂ 第２のトランジスタ
１５ データ信号線
１６ 走査信号線
１６ａ 第１走査電極部
１６ｂ 第２走査電極部
１６ｘ 第１のゲート延伸部
１６ｙ 第２のゲート延伸部
１７ａ 第１の画素電極
１７ｂ 第２の画素電極
１８ａ 第１の保持容量配線
１８ｂ 第２の保持容量配線
１８ａｘ 第１の保持容量配線延伸部
１８ｂｘ 第２の保持容量配線延伸部
２９ 開口部
２９ａ 第１の開口部
２９ｂ 第２の開口部
３１ 虫食い領域
３２ 渡し電極部
１００ 液晶表示ユニット
１１０ 液晶表示装置
６０１ テレビジョン受像機
ＥＰ１〜ＥＰ４ 第１〜第４の端部
図１は本実施形態に係るアクティブマトリクス基板の一部を示す（透視）平面図である。同図に示すように、アクティブマトリクス基板３ａは、互いに直交するデータ信号線１５および走査信号線１６と、第１および第２の保持容量配線１８ａ・１８ｂと、マトリクス状に配された画素領域５とを備える。なお、データ信号線１５は走査信号線１６よりも上層に配される。走査信号線１６は、各画素領域５を横切るように行方向（図中左右方向）に延伸し、データ信号線１５は各画素領域のエッジ（走査信号線と直交する方向に沿うエッジ）に沿って列方向（図中上下方向）に延伸し、第１および第２の保持容量配線１８ａ・１８ｂはそれぞれ、列方向に隣接する２つの画素領域それぞれの端部と重なるように行方向（図中左右方向）に延伸している。
各画素領域５には、第１のトランジスタ１２ａ、第２のトランジスタ１２ｂ、第１の画素電極１７ａ、第２の画素電極１７ｂ、第１の保持容量配線１８ａ、第２の保持容量配線１８ｂ、第１のドレイン引き出し配線２７ａ、第２のドレイン引き出し配線２７ｂ、第１のコンタクトホール１１ａ、および第２のコンタクトホール１１ｂが形成される。
画素領域５の中央部を横切る走査信号線１６には、画素領域外からデータ信号線１５の下を通って画素領域内に至る長方形形状の開口部２９が形成されており、走査信号線１６においては、開口部２９の両側部分、すなわち開口部２９を介して列方向に向かい合う部分が第１および第２走査電極部１６ａ・１６ｂとなっている。走査信号線１６は走査電極部１６ａ・１６ｂにおいて膨らむような形状である。第１走査電極部１６ａの一部は第１のトランジスタ１２ａのゲート電極として機能し、第２走査電極部１６ｂの一部は第２のトランジスタ１２ｂのゲート電極として機能する。
なお、第１走査電極部１６ａの行方向に位置する２つの端部のうち画素領域内にある方を第１の端部ＥＰ１として画素領域外（データ信号線１５の外側）にある方を第３の端部ＥＰ３とする。また、第２走査電極部１６ｂの行方向に位置する２つの端部のうち画素領域内にある方を第２の端部ＥＰ２として画素領域外（データ信号線１５の外側）にある方を第４の端部ＥＰ４とする。
第１の画素電極１７ａは走査信号線１６の一方の側（図中上側）に、第２の画素電極１７ｂは走査信号線１６のもう一方の側（図中下側）に配置されており、本アクティブマトリクス基板３ａを用いて液晶パネルを構成した場合、第１の画素電極１７ａとカラーフィルタ基板に形成される対向電極（共通電極）と両電極間の液晶材とによって第１の画素容量が形成され、第２の画素電極１７ｂと上記対向電極と両電極間の液晶材とによって第２の画素容量が形成されることになる。また、本アクティブマトリクス基板３ａを液晶パネルとした場合、走査信号線１６の開口部２９は図５のようにブラックマトリクスＢＭと重なるため、光漏れ等のおそれはない。
第１のトランジスタのソース電極９ａは、第１走査電極部１６ａと重なるようにデータ信号線１５から行方向に引き出されている。第１のトランジスタのドレイン電極８ａは、第１走査電極部１６ａと重なりかつソース電極９ａと対向するように形成され、第１のドレイン引き出し配線２７ａとコンタクトホール１１ａとを介して第１の画素電極１７ａに接続されている。また、第１の画素電極１７ａと第１の保持容量配線１８ａとの重畳部に第１の保持容量が形成される。
同様に、第２のトランジスタのソース電極９ｂは、第２走査電極部１６ｂと重なるようにデータ信号線１５から行方向に引き出されている。第２のトランジスタのドレイン電極８ｂは、第２走査電極部１６ｂと重なりかつソース電極９ｂと対向するように形成され、第２のドレイン引き出し配線２７ｂとコンタクトホール１１ｂとを介して第２の画素電極１７ｂに接続されている。また、第２の画素電極１７ｂと第２の保持容量配線１８ｂとの重畳部に第２の保持容量が形成される。
上記構成によれば、データ信号線１５から第１の画素電極１７ａと第２の画素電極１７ｂとに同じ信号電位が供給されるが、第１および第２の保持容量配線１８ａ・１８ｂの電位を個別制御することによって、第１および第２の保持容量を介して第１の画素電極１７ａおよび第２の画素電極１７ｂを異なる電位とすることができる。すなわち、本アクティブマトリクス基板３ａを備えた液晶表示装置においては、１つの画素に異なる輝度領域を形成して面積階調による中間調を表現することが可能となり、画面の白浮きを改善することができる。
本アクティブマトリクス基板３ａにおいては、第１のトランジスタのソース電極９ａおよびドレイン電極８ａ並びにドレイン引き出し配線２７ａはそれぞれ、画素領域内において第１走査電極部１６ａに重なるが第１の端部ＥＰ１には重ならないように形成され、かつ、第１の端部ＥＰ１の一部が切り欠き部７ａとなっている。また、第２のトランジスタのソース電極９ｂおよびドレイン電極８ｂ並びにドレイン引き出し配線２７ｂはそれぞれ、画素領域内において第２走査電極部１６ｂに重なるが第２の端部ＥＰ２には重ならないように形成され、かつ、第２の端部ＥＰ２の一部が切り欠き部７ｂとなっている。さらに、第３の端部ＥＰ３の一部が切り欠き部７ｃとなっており、第４の端部ＥＰ４の一部が欠き部７ｄとなっている。なお、図１の構成では各端部（ＥＰ１〜ＥＰ４）の切り欠き部（７ａ〜７ｄ）が走査信号線１６のエッジ側に形成されているがこれに限定されない。開口部２９側に形成されていてもよい。また、走査信号線１６のエッジ側および開口部２９側双方に切り欠き部を形成し、各端部（ＥＰ１〜ＥＰ４）に括れ部を形成してもよい。
図１９は図１における半導体層の位置を示したものであり、図２６は図１９の矢視断面図である。図２６に示されるように、本アクティブマトリクス基板３ａでは、基板３０上に開口部２９を有する走査信号線（第１および第２走査電極部１６ａ・１６ｂ）が形成され、その上層にゲート絶縁膜２３が形成される。ゲート絶縁膜２３上には、半導体層２４を介してソース電極９ａ・９ｂおよびドレイン電極８ａ・８ｂが形成され、また、ドレイン引き出し配線２７ｂが形成される。ソース電極９ａ・９ｂ、ドレイン電極８ａ・８ｂおよびドレイン引き出し配線２７ｂの上層には層間絶縁膜（無機層間絶縁膜）２５が形成され、その上層に第２の画素電極１７ｂが形成される。第２の画素電極１７は配向膜７９に覆われている。なお、コンタクトホール１１ｂでは層間絶縁膜２５が除去されており、これによってドレイン引き出し配線２７ｂと第２の画素電極１７ｂとが接続されている。
本アクティブマトリクス基板３ａによれば、例えば図６のようにデータ信号線１５と第１走査電極部１６ａとの短絡（ＳＧリーク）が発生した場合に、以下のように短絡修正工程を行うことができる。すなわち、第１の端部ＥＰ１（画素領域内）における切り欠き部７ａと開口部２９との間の部分、および第３の端部ＥＰ３（データ信号線１５の外側）における切り欠き部７ｃと開口部２９との間の部分で電極切断を行い、データ信号線１５に短絡した第１走査電極部１６ａを走査信号線１６本体から切り離す。ここで、本アクティブマトリクス基板では、第１のトランジスタのソース電極９ａおよびドレイン電極８ａ並びにドレイン引き出し配線２７ａそれぞれが第１の端部ＥＰ１に重ならないように形成されているため、第１の端部ＥＰ１での電極切断を容易かつ確実に行うことができる。
図２７は、図６に示す第３の端部ＥＰ３（データ信号線１５の外側）での電極切断の様子を断面図で説明するものである。同図に示されるように、短絡修正工程における電極切断（破壊分離）は、アクティブマトリクス基板の表面からレーザを照射することによって行われる。使用されるレーザ光は特に限定されないが、例えば、ＹＡＧ（イットリウムアルミニウムガーネット）レーザを用いることができ、使用する波長としてはＹＡＧレーザの第４高調波（波長２６６ｎｍ）等が挙げられる。
上記の短絡修正工程によって、予備配線等を用いることなく、データ信号線１５から、第２のトランジスタ１２ｂおよびこれより下流側のトランジスタに信号電位を送ることができる。なお、短絡修正工程後も第１のトランジスタ１２ａは欠陥として残るが、これによって影響を受けるのは１画素領域の半分であり、また、この影響を受ける領域もノーマリーブラックモードの液晶パネルにおいては黒点となるため、表示品位に与える影響は微小といえる。
さらに、第１のトランジスタのソース電極９ａと第１走査電極部１６ａとが短絡した場合にも上記の短絡修正工程を行うことでその修正が可能である。すなわち、アクティブマトリクス基板３ａに上記の短絡修正工程を行えば、データ信号線１５と第１走査電極部１６ａとの交差部分で短絡が起きていても、第１のトランジスタのソース電極９ａと第１走査電極部１６ａとの交差部で短絡が起きていても、これら確実に修正することができる。
図３８（ａ）は参考図面であり、走査信号線１１６からゲート延伸部１１６ｘが引き出され、このゲート延伸部１１２上に、トランジスタ１１２のソース電極１０９とドレイン電極１０８とが形成され、該ドレイン電極１０８がドレイン引き出し配線１２７およびコンタクトホール１１１を介して画素電極１１７に接続されたアクティブマトリクス基板を示している。このような構成では、図３８（ｂ）に示すように、トランジスタ１１２のソース電極１０９とゲート延伸部１１６ｘとの交差部Ｐ１で短絡が起きればゲート延伸部１１６ｘの根元ＮＰを切ることでその修正が可能であるが、データ信号線１１５と走査信号線１１６との交差部Ｐ２で短絡が起きれば、修正自体を諦めるか、データ信号線１１５を２箇所で切断し、予備配線等を用いて修正するしかない。
これに対し、図１の本アクティブマトリクス基板によれば、データ信号線１５と走査信号線１６との交差部で短絡が起きても、各トランジスタのソース電極（９ａ・９ｂ）と走査信号線１６との交差部で短絡が起きても、短絡箇所を含んだ走査電極部（１６ａあるいは１６ｂ）を容易かつ確実に走査信号線本体から切り離せるため、予備配線等を必要とすることなくそれらの修正が可能である。
なお、アクティブマトリクス基板のＳＧリークを検出する手法としては、例えば、電界強度に応じて光透過率が変化するモデュレータを用いる手法がある。該モデュレータの一方の面には透明電極が形成され、もう一方の面には光反射面が形成されている。ここでは、モデュレータの光反射面側にアクティブマトリクス基板を設置してアクティブマトリクス基板とモデュレータの透明電極との間に電界を生じさせておき、モデュレータの透明電極側からモデュレータ内部に光を照射する。そして、モデュレータ内部を透過してその反射面で反射した光をＣＣＤ（電荷結合素子）カメラで受光し、この反射光の強度に基づいて、欠陥（ＳＧリーク）箇所を特定する。ＳＧリークが発生した場合、短絡した走査信号線上の画素領域と、短絡したデータ信号線に接続するトランジスタを含む画素領域とが十字線欠陥として認識されるため、十字線の交点を顕微鏡で確認することで短絡座標位置（ＳＧリーク箇所）を検出することができる（図１１参照）。
また、パターン認識を利用した外観検査によってＳＧリークを検出してもよい。すなわち、隣接する画素領域間で反射光のパターンを比較し、その比較結果に基づいてＳＧリーク箇所を検出する。
以下に、アクティブマトリクス基板の製造方法の一例を説明する。
まず、ガラス、プラスチック等の透明絶縁性基板上に、例えばチタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜あるいはそれらの合金膜またはそれらの積層膜を１０００Å〜３０００Åの膜厚でスパッタリング法等の方法にて成膜し、これをフォトエッチング法にて必要な形状にパターニングすることによって、走査信号線（各トランジスタのゲート電極としても機能する）と各保持容量配線とを形成する。なお、本アクティブマトリクス基板では、図１に示すように、走査信号線１６に、開口部２９と切り欠き部７ａ〜７ｄとを形成している。
ついで、ゲート絶縁膜となる窒化シリコン膜（ＳｉＮｘ）、アモルファスシリコンやポリシリコン等からなる高抵抗半導体層、およびｎ＋アモルファスシリコン等の低抵抗半導体層を、プラズマＣＶＤ（化学的気相成長）法等により連続して成膜し、フォトエッチング法によりパターニングする。なお、ゲート絶縁膜としての窒化シリコン膜は、例えば３０００Å〜５０００Å程度の膜厚とし、高抵抗半導体層としてのアモルファスシリコン膜は、例えば１０００Å〜３０００Å程度の膜厚とし、低抵抗半導体層としてのｎ＋アモルファスシリコン膜は、例えば４００Å〜７００Å程度の膜厚とする。
次いで、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜あるいはそれらの合金膜、またはそれらの積層膜を１０００Å〜３０００Åの膜厚でスパッタリング法等の方法にて形成し、フォトエッチング法等にて必要な形状にパターニングすることによって、データ信号線、ソース電極、ドレイン電極、およびドレイン引き出し配線を形成する。なお、本アクティブマトリクス基板では、図１に示すように、第１のトランジスタのソース電極９ａおよびドレイン電極８ａ並びにドレイン引き出し配線２７ａを、画素領域内において第１走査電極部１６ａに重なるが第１の端部ＥＰ１には重ならないように形成し、第２のトランジスタのソース電極９ｂおよびドレイン電極８ｂ並びにドレイン引き出し配線２７ｂを、画素領域内において第２走査電極部１６ｂに重なるが第２の端部ＥＰ２には重ならないように形成している。
次いで、アモルファスシリコン膜等の高抵抗半導体層（ｉ層）、ｎ＋アモルファスシリコン膜等の低抵抗半導体層（ｎ＋層）に対して、データ信号線、ソース電極、ドレイン電極、およびドレイン引き出し電極のパターンをマスクにし、ドライエッチングにてチャネルエッチングを行う。このプロセスにてｉ層の膜厚が最適化され、各トランジスタ（チャネル領域）が形成される。ここでは、データ信号線、ソース電極、ドレイン電極、およびドレイン引き出し電極にて覆われていない半導体層がエッチング除去され、各トランジスタの能力に必要なｉ層膜厚が残される。
ついで、層間絶縁膜として、感光性アクリル樹脂膜あるいは窒化シリコン、酸化シリコン等の無機絶縁膜、またはそれらの積層膜等を、各トランジスタ（チャネル領域）、走査信号線、データ信号線、ソース電極、ドレイン電極、およびドレイン引き出し配線を覆うように形成する。ここでは、プラズマＣＶＤ法等により成膜した２０００Å〜５０００Å程度の膜厚の窒化シリコン膜やスピンコート法により形成した２００００Å〜４００００Åの膜厚の感光性アクリル樹脂膜あるいはそれらの積層膜を用いることができる。本アクティブマトリクス基板では、層間絶縁膜（パッシベーション膜）として窒化シリコン膜を形成している。なお、層間絶縁膜に、ポリイミド樹脂膜、感光性を有しない樹脂膜、あるいはスピンオンガラス（ＳＯＧ）膜等を用いることもできる。
ついで、コンタクトホールの位置に基づいて、層間絶縁膜をエッチングしてホールを形成する。ここでは、例えば、感光性レジストをフォトリソグラフィー法（露光および現像）によりパターニングし、エッチングを行う。
ついで、層間絶縁膜上に、例えば、ＩＴＯ（インジウム錫酸化物）、ＩＺＯ、酸化亜鉛、酸化スズ等の透明性を有する導電膜を、スパッタリング法等により１０００Å〜２０００Å程度の膜厚で成膜し、これをフォトエッチング法等にて必要な形状にパターニングすることによって各画素電極を形成する。なお、ＭＶＡ方式の液晶パネルに用いるアクティブマトリクス基板では、各画素電極はスリット等を含む形状に形成される。
そして、配向膜をインクジェット法等により塗布する。以上によりアクティブマトリクス基板が形成される。
さらに、ＳＧリーク（短絡）の検出および短絡修正工程は、該検出に上述のモデュレータを用いる場合には少なくとも各画素電極を形成した後に行うが、該検出にパターン認識を用いる場合には、データ信号線形成後やチャネルエッチング後に行うこともできる。
次に、アクティブマトリクス基板と対向基板であるカラーフィルタ基板との間に液晶を封入する方法等について説明する。
液晶の封入方法については、熱硬化型シール樹脂に液晶注入のための注入口を設け、真空で注入口を液晶に浸し、大気開放することによって液晶を注入し、その後ＵＶ硬化樹脂などで注入口を封止する方法（真空注入法）で行ってもよい。また、以下に示すような液晶滴下貼り合せ法で行っても良い。
アクティブマトリクス基板側の周囲にファイバーガラスなどのスペーサを含有したＵＶ硬化型シール樹脂を塗布し、液晶滴下法を用いてカラーフィルタ基板側に液晶の滴下を行う。液晶滴下法により最適な液晶量をシールの内側部分に規則的に滴下することができる。この滴下量は、セルギャップ値とセル内に液晶が充填されるべき容積値により決定される。
続いて、上記のようにシール描画および液晶滴下を行ったカラーフィルタ基板とアクティブマトリクス基板とを貼り合わせるため、貼り合わせ装置内の雰囲気を１Ｐａまで減圧を行い、この減圧下において両基板の貼り合わせを行う。このように雰囲気を大気圧にすることでシール部分が押しつぶされる。
次に、ＵＶ硬化装置にてＵＶ照射を行い、シール樹脂の仮硬化を行う。そして、シール樹脂の最終硬化を行うためにベークを行う。この時点でシール樹脂の内側に液晶が行き渡り液晶がセル内に充填された状態に至る。
なお、カラーフィルタ基板には、アクティブマトリクス基板の各画素に対応してマトリクス状に配置された着色層（Ｒ・Ｇ・Ｂ）、各着色層の間隙に設けられたブラックマトリクス、対向電極（共通電極）等が形成されており、このようなカラーフィルタ基板と本アクティブマトリクス基板とを貼り合わせ、上記のように液晶を注入・封止することによって本液晶パネルが形成される。
図２８は、図１のアクティブマトリクス基板を備えた液晶パネルの一例を示す断面図であり、アクティブマトリクス基板３ａについては図２６で説明したとおりである。同図に示されるように、カラーフィルタ基板３５では、基板３９上にブラックマトリクス（ＢＭ）１３およびＲ・Ｇ・Ｂの着色層１４が形成され、その上層に共通電極２８（対向電極）が形成され、共通電極２８は配向膜１９によって覆われている。そして、このカラーフィルタ基板３５とアクティブマトリクス基板３ａとの間に液晶層４０が形成されている。
ＳＧリーク（短絡）の検出および短絡修正工程は、上記のようにアクティブマトリクス基板の製造工程において行ってもよいが、液晶パネルとなった後に行うこともできる。
例えば、液晶パネル両面に偏光板を配置するとともに液晶パネルに所定の電気信号を供給し、液晶パネル背面から光照射によって所定画像を表示させる。ＳＧリークが発生した場合、短絡した走査信号線上の画素領域と、短絡したデータ信号線に接続するトランジスタを含む画素領域とが十字線欠陥として認識されるため、上記のように液晶パネルを表示させた状態で、顕微鏡にてアクティブマトリクス基板側から十字線の交点を確認することで短絡座標位置（ＳＧリーク箇所）を検出することができる（図１１参照）。そして、例えばデータ信号線１５と第１走査電極部１６ａとの短絡（ＳＧリーク）が発生した場合には、アクティブマトリクス基板３ａ（図１・６参照）の第１の端部ＥＰ１（画素領域内）および第３の端部ＥＰ３（データ信号線１５の外側）で電極切断を行い、データ信号線１５に短絡した第１走査電極部１６ａを走査信号線１６本体から切り離す。
図２９は、第３の端部ＥＰ３（データ信号線１５の外側）での電極切断の様子を断面図で説明するものである。同図に示されるように、電極切断（破壊分離）は、液晶パネルの裏面からレーザを照射することによって行われる。
以上のように、ＳＧリーク（短絡）の検出および短絡修正工程は、アクティブマトリクス基板の段階あるいは液晶パネルの段階で行えば足りるが、アクティブマトリクス基板の段階および液晶パネルの段階双方で行っても良い。こうすれば、欠陥を含んだ不良品が後工程（例えば後述する液晶表示ユニットやテレビジョン受像機の製造工程など）に送られてしまう事態をより高い確率で防ぐことができる。
本アクティブマトリクス基板は、図２０のように構成することもできる。すなわち、第１の保持容量配線１８ａから第１の保持容量配線延伸部１８ａｘが引き出され、その先端部がドレイン引き出し配線２７ａの先端部に重畳している。また、第２の保持容量配線１８ｂから第２の保持容量配線延伸部１８ｂｘが引き出され、その先端部がドレイン引き出し配線２７ｂの先端部に重畳している。なお、第１のドレイン引き出し配線２７ａと第１の画素電極１７ａとを接続する第１のコンタクトホール１１ａが、第１のドレイン引き出し配線２７ａの先端部上に設けられ、第２のドレイン引き出し配線２７ｂと第２の画素電極１７ｂとを接続する第２のコンタクトホール１１ｂが、第２のドレイン引き出し配線２７ｂの先端部上に設けられている。図３５は図２０の矢視断面図である。同図に示されるように、基板３０上に第２の保持容量配線延伸部１８ｂｘが形成され、これが、ゲート絶縁膜２３上に設けられる第２のドレイン引き出し配線２７ｂと重畳している。また、この重畳する部分の上に第２のコンタクトホール１１ｂが設けられている。その他の構成は図２６と同様である。
上記構成によれば、例えばデータ信号線１５と第２走査電極部１６ｂとが短絡した場合に、データ信号線１５に短絡した第２走査電極部１６ｂを走査信号線１６本体から切り離すとともに、ドレイン引き出し配線２７ｂの先端部と第２の保持容量配線延伸部１８ｂｘの先端部とをメルト接続することで（図３６参照）、第２の画素電極１７ｂを第２の保持容量配線１８ｂに接続することができる。すなわち、データ信号線１５と第２走査電極部１６ｂとが短絡した場合に、第２の画素電極１７ｂの電位を第２の保持容量配線１８ｂの電位に落とすことができ、本アクティブマトリクス基板を備えた液晶表示装置において、欠陥トランジスタに接続する第２の画素電極１７ｂを含む副画素を黒点化することができる。なお、ドレイン引き出し配線の先端部と保持容量配線の先端部とをメルト接続する際に、コンタクトホール内の層間絶縁膜残り等に起因するコンタクト不良（画素電極とドレイン引き出し配線との接続不良）も解消することができる。
本アクティブマトリクス基板は、図２のように構成することもできる。アクティブマトリクス基板３ｂは、データ信号線１５から画素領域内に引き出された共通ソース電極９が、第１のトランジスタのソース電極と第２のトランジスタのソース電極とを兼ねる構成である。
具体的には、画素領域５の中央部を横切る走査信号線１６には、画素領域外からデータ信号線１５の下を通って画素領域内に至る長方形形状の開口部２９が形成されており、走査信号線１６においては、開口部２９の両側部分、すなわち開口部２９を介して列方向に向かい合う部分が第１および第２走査電極部１６ａ・１６ｂとなっている。第１走査電極部１６ａの一部は第１のトランジスタ１２ａのゲート電極として機能し、第２走査電極部１６ｂの一部は第２のトランジスタ１２ｂのゲート電極として機能する。そして、共通ソース電極９は、開口部２９並びに第１走査電極部１６ａおよび第２走査電極部１６ｂと重なるように行方向に延伸しており、第１のトランジスタのドレイン電極８ａは、第１走査電極部１６ａと重なりかつ共通ソース電極９と対向し、第２のトランジスタのドレイン電極８ｂは、第２走査電極部１６ｂと重なりかつ共通ソース電極９と対向している。他の構成は図１と同様である。
上記構成によれば、予備配線等を用いることなくＳＧリークを修正できるという上記効果に加え、以下の効果が得られる。すなわち、開口部２９上においてソース電極を分離しないで済むため、開口部２９の列方向（図中上下方向）の長さを縮小することができる。これにより、走査信号線を太くしたり、走査信号線が画素領域内において膨らむような構成としたりする必要がなく、画素開口率を高めることができる。
ソース電極の形成は、通常、フォトリソ工程によりレジストを塗布し、露光、現像によるパターニングを行って、そのパターンをマスクとしてエッチングすることにより行われるが、開口部２９の列方向（図中上下方向）の長さが小さい場合、開口部上のレジストの表面位置が（開口部両側の）各走査電極部上のレジストの表面位置に追従し、開口部上のレジスト膜厚が各走査電極部上のレジスト膜厚よりも厚く形成される。したがって、各トランジスタのソース電極を分離するため開口部上のレジスト深さに合わせて露光量を設定すると各電極のエッジが後退し、チャネル長が大きくなってしまう。このように、データ信号線から引き出したソース電極を開口部上で分離する構成では、開口部上のレジストの表面位置が各走査電極部上のレジストの表面位置に追従しないように開口部２９の列方向（図中上下方向）の長さを大きくせざるを得ず、画素領域内における走査信号線１６の幅が大きくなる。
本アクティブマトリクス基板は、図３のように構成することもできる。アクティブマトリクス基板３ｃは、各トランジスタにおいてソース電極を対向させ、その間にドレイン電極を設ける構成である。
具体的には、画素領域５の中央部を横切る走査信号線１６には、画素領域外からデータ信号線１５の下を通って画素領域内に至る長方形形状の開口部２９が形成されており、走査信号線１６においては、開口部２９の両側部分、すなわち開口部２９を介して列方向に向かい合う部分が第１および第２走査電極部１６ａ・１６ｂとなっている。第１走査電極部１６ａの一部は第１のトランジスタ１２ａのゲート電極として機能し、第２走査電極部１６ｂの一部は第２のトランジスタ１２ｂのゲート電極として機能する。そして、共通ソース電極９が、開口部２９並びに第１走査電極部１６ａおよび第２走査電極部１６ｂと重なるように行方向に引き出され、第１のトランジスタのソース電極９ａが、第１走査電極部１６ａと重なりかつ共通ソース電極９と対向するように引き出され、第２のトランジスタのソース電極９ｂが、第１走査電極部１６ｂと重なりかつ共通ソース電極９と対向するように引き出されている。また、第１のトランジスタのドレイン電極８ａは、共通ソース電極９およびソース電極９ａ間において第１走査電極部１６ａと重なるように形成され、第２のトランジスタのドレイン電極８ｂは、共通ソース電極９およびソース電極９ｂ間において第２走査電極部１６ｂと重なるように形成される。他の構成は図１と同様である。
上記構成によれば、予備配線等を用いることなくＳＧリークを修正できるという上記効果に加え、以下の効果が得られる。すなわち、各トランジスタにおいてドレイン電極の両側にチャンネルが形成されるため、チャネル幅を小さくでき、異物等によるソース電極とドレイン電極との短絡を低減させることができる。
本アクティブマトリクス基板は図８のように構成することもできる。アクティブマトリクス基板３ｅは、各走査電極部（１６ａ・１６ｂ）から、ゲート延伸部１６ｘ・１６ｙが列方向に（開口部２９から離れる方向に）引き出された構成である。なお、ゲート延伸部１６ｘが第１のトランジスタ１２ａのゲート電極として機能し、ゲート延伸部１６ｙが第２のトランジスタ１２ｂのゲート電極として機能する。
具体的には、第１のトランジスタのソース電極９ａが、ゲート延伸部１６ｘと重なるように行方向に引き出され、第１のトランジスタのドレイン電極８ａは、ゲート延伸部１６ｘと重なりかつソース電極９ａと対向するように形成される。同様に、第２のトランジスタのソース電極９ｂが、ゲート延伸部１６ｙと重なるように行方向引き出され、第２のトランジスタのドレイン電極８ｂは、ゲート延伸部１６ｙと重なりかつソース電極９ｂと対向するように形成される。他の構成は図１と同様である。
アクティブマトリクス基板３ｅでは、図９に示すように、ソース電極９ａとゲート延伸部１６ｘとの交差部Ｐ１で短絡が起こった場合にはゲート延伸部１６ｘの根元部ＥＰ５で切断を行い、ＳＧリークを修正することができる。もちろん、この場合（交差部Ｐ１で短絡が起こった場合）に、第１の端部ＥＰ１および第３の端部ＥＰ３で切断を行ってもよい。なお、データ信号線１５と第１走査電極１６ａとの交差部Ｐ２で短絡が起こった場合には、第１の端部ＥＰ１および第３の端部ＥＰ３で切断を行う必要がある。すなわち、第１の端部ＥＰ１および第３の端部ＥＰ３で切断を行えば、交差部Ｐ１および交差部Ｐ２のいずれで短絡が発生していてもこれを修正することができる。
本アクティブマトリクス基板は、図４のように構成することもできる。アクティブマトリクス基板３ｄは、走査信号線１６の開口部を分割して各開口部の幅（行方向の長さ）を小さくすることによって、開口部のエッジをレイヤーアライメントに用いる構成である。
具体的には、画素領域５の中央部を横切る走査信号線１６には、画素領域外からデータ信号線の下を通って画素領域内に至る長方形形状の第１の開口部２９ａと、第１の開口部２９ａに対して行方向に並ぶ長方形形状の第２の開口部２９ｂと、両開口部２９ａ・２９ｂの間隙に位置する渡し電極部３２とが形成されており、第１および第２の開口部２９ａ・２９ｂおよび渡し電極部３２からなる虫食い領域３１の両側部分であり、該虫食い領域３１を介して列方向に向かい合う部分が第１および第２走査電極部１６ａ・１６ｂとなっている。第１走査電極部１６ａの一部は第１のトランジスタ１２ａのゲート電極として機能し、第２走査電極部１６ｂの一部は第２のトランジスタ１２ｂのゲート電極として機能する。他の構成は図３と同様である。
アクティブマトリクス基板３ｄによれば、例えば図７のようにデータ信号線１５と第２走査電極部１６ｂとの短絡（ＳＧリーク）が発生した場合に、以下のように短絡修正工程を行うことができる。すなわち、第２の端部ＥＰ２（画素領域内）における切り欠き部７ｂと開口部２９ｂとの間の部分、第４の端部ＥＰ４（データ信号線１５の外側）における切り欠き部７ｄと開口部２９ａとの間の部分、および渡し電極部３２で電極切断を行い、データ信号線１５に短絡した第２走査電極部１６ｂを走査信号線１６本体から切り離す。ここで、本アクティブマトリクス基板では、第２のトランジスタのソース電極９ｂおよびドレイン電極８ｂ並びにドレイン引き出し配線２７ｂそれぞれが第２の端部ＥＰ２に重ならないように形成されているため、第２の端部ＥＰ２での電極切断を容易かつ確実に行うことができる。なお、第２のトランジスタのソース電極９ｂと第２走査電極部１６ｂとが短絡した場合にも上記と同様の短絡修正工程を行えばよい。
上記の短絡修正工程によって、予備配線等を用いることなく、データ信号線１５から、第１のトランジスタ１２ａおよび第２のトランジスタ１２ｂより下流側のトランジスタに信号電位を送ることができる。なお、短絡修正工程後も第２のトランジスタ１２ｂは欠陥として残るが、これによって影響を受けるのは１画素領域の半分であり、また、この影響を受ける領域もノーマリーブラックモードの液晶パネルにおいては黒点となるため、表示品位に与える影響は微小といえる。
ところで、フォトリソ工程において、パターンエッジを自動画像認識し、その結果に基づいてアライメント状態を測定する場合がある。例えば図１のアクティブマトリクス基板３ａにおいて行方向に延びる走査信号線と列方向に延びるデータ信号線とのアライメント状態を測定する場合、走査信号線に設けられた開口部の２つのエッジ（列方向に沿う２辺）を検出してその中心線を求め、走査信号線の基準位置を決める。さらに、データ信号線の行方向に沿ったエッジを検出してその中心線をもとめ、それら中心線同士の距離を測定することでアライメント状態を判定する。
この場合、上記開口部の２つのエッジがパターンエッジ検出可能領域内に収まる必要があるが、液晶パネルの大型化に伴って各トランジスタのサイズが大きくなると、ＳＧリーク修正を可能とするための開口部も大きくなり、開口部の２つのエッジがパターンエッジ検出領域内に収まらず、アライメント状態を測定できない場合もでてくる。
しかしながら、図４のアクティブマトリクス基板３ｄによれば、走査信号線１６に２つの開口部を設ける（渡し電極部３２によって開口部を分離する）ことで、第１の開口部２９ａの両エッジ（列方向に沿う２辺）をパターンエッジ検出領域内に収めることができる。これにより、大型液晶パネルにおいても、走査信号線に形成された開口部の２つのエッジを用いてアライメント状態を判定することが可能となる。
本アクティブマトリクス基板は、図１０のように構成することもできる。アクティブマトリクス基板３ｆでは、画素領域５の中央部を横切る走査信号線１６に、画素領域外からデータ信号線の下を通って画素領域内に至る長方形形状の第１の開口部２９ａと、第１の開口部２９ａに対して行方向に並ぶ長方形形状の第２の開口部２９ｂと、両開口部２９ａ・２９ｂの間隙に位置する渡し電極部３２とが形成されており、第１および第２の開口部２９ａ・２９ｂおよび渡し電極部３２からなる虫食い領域３１の両側部分であり、該虫食い領域３１を介して列方向に向かい合う部分が第１および第２走査電極部１６ａ・１６ｂとなっている。ここで、各走査電極部（１６ａ・１６ｂ）から、ゲート延伸部１６ｘ・１６ｙが列方向に（虫食い領域３１から離れる方向に）引き出されており、ゲート延伸部１６ｘが第１のトランジスタ１２ａのゲート電極として機能し、ゲート延伸部１６ｙが第２のトランジスタ１２ｂのゲート電極として機能する。
アクティブマトリクス基板３ｆにおいては、第１の端部ＥＰ１および第３の端部ＥＰ３並びに渡し電極３２で切断を行えば、ソース電極９ａとゲート延伸部１６ｘとの交差部およびデータ信号線１５と第１走査電極１６ａとの交差部のいずれで短絡が発生していてもこれらを修正することができる。さらに、液晶パネルが大型化しても、走査信号線に形成された第１の開口部２９ａの両エッジ（列方向に沿う２辺）を用いてアライメント状態を判定することができる。
本アクティブマトリクス基板は、図２１のように構成することもできる。アクティブマトリクス基板３ｇは、第１および第２のトランジスタ共通のソース電極として機能する電極（本体電極９ｘ）をデータ信号線１５から容易に切り離せるようにする構成である。
ある画素（画素領域）にＳＧリークが認められた場合、その原因は、データ信号線１５と第１走査電極部１６ａあるいは第２走査電極部１６ｂとの短絡である場合もあるし、また、ソース電極と第１走査電極部１６ａあるいは第２走査電極部１６ｂとの短絡である場合もある。ここで、例えば図６のように第１の端部ＥＰ１（画素領域内）および第３の端部ＥＰ３（データ信号線１５の外側）で電極切断を行い、第１走査電極部１６ａを走査信号線１６本体から切り離せば、第１走査電極部１６ａとソース電極９ａとの短絡は修正できる。しかしながら、例えば低抵抗化のために走査信号線１６を厚く形成したような場合、走査信号線１６よりもソース電極９ａ・９ｂの方が切断しやすい。この場合（走査信号線１６を厚膜化した場合）に液晶パネルの段階で走査信号線の切断を行うと、図３０に示すように、ゲートメタルの破片ＭによってＧ−Ｃリーク（走査信号線−共通電極間短絡）が新たに発生するおそれがある。とすれば、ある画素（画素領域）にＳＧリークが認められ、その原因が、データ信号線１５と第１走査電極部１６ａあるいは第２走査電極部１６ｂとの短絡であるのか、あるいはソース電極と第１走査電極部１６ａあるいは第２走査電極部１６ｂとの短絡であるのかが不明な場合には、ソース電極を（走査信号線１６よりも）先に切断することも有効な手法といえる。
そこで、図２１のアクティブマトリクス基板３ｇでは、これらの事情に鑑み、第１および第２のトランジスタ１２ａ・１２ｂ共通のソース電極として機能する本体電極９ｘと、この本体電極９ｘおよびデータ信号線１５を繋ぐ繋ぎ電極９ｙとを設け、繋ぎ電極９ｙを開口部２９上に配するとともに、繋ぎ電極９ｙの形状を、列方向の幅よりも行方向の幅が大きい形状（行方向に細長く伸びた形状）としている。また、第１のトランジスタ１２ａのドレイン電極８ａを本体電極９ｘの一方の側にこれと対向するように形成し、ドレイン電極８ａからドレイン引き出し配線２７ａを引き出している。また、第２のトランジスタ１２ｂのドレイン電極８ｂを本体電極９ｘのもう一方の側にこれと対向するように形成し、ドレイン電極８ｂからドレイン引き出し配線２７ｂを引き出している。
なお、アクティブマトリクス基板３ｇにおいては、画素領域５の中央部を横切る走査信号線１６には、画素領域外からデータ信号線１５の下を通って画素領域内に至る長方形形状の開口部２９が形成されており、走査信号線１６においては、開口部２９の両側部分、すなわち開口部２９を介して列方向に向かい合う部分が第１および第２走査電極部１６ａ・１６ｂとなっている。第１走査電極部１６ａの一部は第１のトランジスタ１２ａのゲート電極として機能し、第２走査電極部１６ｂの一部は第２のトランジスタ１２ｂのゲート電極として機能する。また、第１走査電極部１６ａの行方向に位置する２つの端部のうち画素領域内にある方を第１の端部ＥＰ１として画素領域外（データ信号線１５の外側）にある方を第３の端部ＥＰ３とする。また、第２走査電極部１６ｂの行方向に位置する２つの端部のうち画素領域内にある方を第２の端部ＥＰ２として画素領域外（データ信号線１５の外側）にある方を第４の端部ＥＰ４とする。ここで、本体電極９ｘは、画素領域内において第１走査電極部１６ａおよび第２走査電極部１６ｂそれぞれに重なるが第１の端部ＥＰ１にも第２の端部ＥＰ２にも重ならないように形成される。また、ドレイン電極８ａおよびドレイン引き出し配線２７ａはそれぞれ、画素領域内において第１走査電極部１６ａに重なるが第１の端部ＥＰ１には重ならないように形成される。また、ドレイン電極８ｂおよびドレイン引き出し配線２７ｂはそれぞれ、画素領域内において第２走査電極部１６ｂに重なるが第２の端部ＥＰ２には重ならないように形成される。さらに、第１の保持容量配線１８ａから第１の保持容量配線延伸部１８ａｘが引き出され、その先端部がドレイン引き出し配線２７ａの先端部に重畳している。また、第２の保持容量配線１８ｂから第２の保持容量配線延伸部１８ｂｘが引き出され、その先端部がドレイン引き出し配線２７ｂの先端部に重畳している。図３１に図２１の矢視断面図を示す。図３１については、各トランジスタ１２ａ・１２ｂ共通のソース電極として本体電極９ｘが形成されている点以外は図３５と同様である。
図２１のアクティブマトリクス基板３ｇによれば、ＳＧリークが認められるもののその箇所が不明な場合には、図２２に示すように、まず繋ぎ電極９ｙを切断して本体電極９ｘ（共通のソース電極）をデータ信号線１５から切り離し、それでもＳＧリークが直らなければ、第１の端部ＥＰ１（画素領域内）および第３の端部ＥＰ３（データ信号線１５の外側）で電極切断を行い、第１走査電極部１６ａを走査信号線１６本体から切り離すといった工程をとることができる。図３２は、繋ぎ電極９ｙの電極切断の様子を断面図で説明するものである。同図に示されるように、電極切断（破壊分離）は、アクティブマトリクス基板表面からレーザを照射することによって行われる。
また、本体電極９ｘはハット（帽子）型を有し、本体電極９ｘのエッジのうち、第１のトランジスタ１２ａのドレイン電極８ａおよび本体電極９ｘ間のチャネル領域に接する部分がＬ字形状となっており、本体電極のエッジのうち、第２のトランジスタ１２ｂのドレイン電極８ｂおよび本体電極９ｘ間のチャネル領域に接する部分がＬ字形状となっている。こうすれば、アクティブマトリクス基板３ｇのように、第１のトランジスタ１２ａのソース電極として機能するものが本体電極９ｘのみであって第２のトランジスタ１２ｂのソース電極として機能するものも本体電極９ｘのみである構成においても、チャネル幅を十分に確保することができる。
図３３は、図２１のアクティブマトリクス基板を備えた液晶パネルの一例を示す断面図である。図３３についても、各トランジスタ１２ａ・１２ｂ共通のソース電極として本体電極９ｘが形成されている点以外は図２８と同様である。図３４は、液晶パネル段階での、繋ぎ電極９ｙの電極切断の様子を断面図で説明するものである。同図に示されるように、電極切断（破壊分離）は、液晶パネル裏面からレーザを照射することによって行われる。
なお、図２１に示すアクティブマトリクス基板を、図２３のように構成してもよい。すなわち、上記開口部のうち繋ぎ電極９ｙの両側領域の一方と重なる部分の一部および他方と重なる部分の一部それぞれを列方向に膨らます構成とする。こうすれば、開口部２９全体の列方向の幅を大きくすることなく、繋ぎ電極９ｙの電極切断をし易くすることができる。開口部２９の列方向の幅を全体にわたって大きくすると、走査信号線１６自体の幅が大きくなって開口率が低下するが、上記構成ではこのような問題を回避することができる。
なお、図２１に示すアクティブマトリクス基板を、図２４のように構成してもよい。すなわち、第１および第２の走査電極部１６ａ・１６ｂそれぞれの両端部（ＥＰ１〜ＥＰ４）に切り込み部（７ａ〜７ｄ）を形成する。こうすれば、繋ぎ電極９ｙを切断してもＳＧリークが直らない場合に、第１の端部ＥＰ１（画素領域内）および第３の端部ＥＰ３（データ信号線１５の外側）での電極切断、あるいは、第２の端部ＥＰ２（画素領域内）および第４の端部ＥＰ４（データ信号線１５の外側）での電極切断を容易に行うことができる。
また、図２５に示すアクティブマトリクス基板のように、開口部２９の繋ぎ電極９ｘと向かい合う２つの部分それぞれにつき、その一部を列方向に膨らます構成と、第１および第２の走査電極部１６ａ・１６ｂそれぞれの両端部（ＥＰ１〜ＥＰ４）に切り込み部（７ａ〜７ｄ）を形成する構成とを組み合わせることも可能である。
また、図２１に示すアクティブマトリクス基板を、図３７のように構成してもよい。すなわち、開口部を２つに分け、これら開口部２９ａ・２９ｂの間隙に渡し電極部３２を形成しておく。こうすれば、大型液晶パネルにおいても、走査信号線に形成された開口部の２つのエッジを用いてアライメント状態を判定することが可能となる。なお、図３７の構成に対して、第１の開口部２９ａのうち繋ぎ電極９ｙの両側領域の一方と重なる部分の一部および他方と重なる部分の一部それぞれを列方向に膨らます構成を加えたり、あるいは第１および第２の走査電極部１６ａ・１６ｂそれぞれの両端部（ＥＰ１〜ＥＰ４）に切り込み部を形成する構成を加えたりすることも当然可能である。
なお、上記のアクティブマトリクス基板では、各保持容量が、画素電極と保持容量配線とそれらの間の絶縁膜とで形成されているがこれに限定されない。例えば、保持容量配線上に、各トランジスタのドレイン電極および画素電極に接続される保持容量上電極を設け、この保持容量上電極と保持容量配線とそれらの間の絶縁膜とで各保持容量を形成しても構わない。
また、本願では説明の便宜上、データ信号線の伸びる方向を列方向、走査信号線が伸びる方向を行方向としているが、例えば画面を９０°回転させることが可能な液晶表示装置では、回転角が０°のときは上記のとおりであるが、回転角が９０°のときはデータ信号線の伸びる方向が行方向、走査信号線が伸びる方向が列方向となることは言うまでもない。
本実施の形態では、以下のようにして、本液晶表示ユニットおよび液晶表示装置を構成する。
すなわち、図１８に示すように、液晶パネルの両面に、２枚の偏光板Ａ・Ｂを、偏光板Ａの偏光軸と偏光板Ｂの偏光軸とが互いに直交するように貼り付ける。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。次に、図１２（ａ）に示すように、ドライバ（ゲートドライバ１０２、ソースドライバ１０１）を接続する。ここでは、一例として、ドライバをＴＣＰ（ＴａｐｅＣａｒｅｅｒＰａｃｋａｇｅ）方式による接続について説明する。まず、液晶パネルの端子部にＡＣＦ（ＡｎｉｓｏｔｏｒｏｐｉＣｏｎｄｕｋｔｉｖｅＦｉｌｍ）を仮圧着する。ついで、ドライバが乗せられたＴＣＰをキャリアテープから打ち抜き、パネル端子電極に位置合わせし、加熱、本圧着を行う。その後、ドライバＴＣＰ同士を連結するための回路基板１０３（ＰＷＢ：Ｐｒｉｎｔｅｄ ｗｉｒｉｎｇ ｂｏａｒｄ）とＴＣＰの入力端子とをＡＣＦで接続する。これにより、液晶表示ユニット１００が完成する。
その後、図１２（ｂ）に示すように、液晶表示ユニットの各ドライバ（１０１・１０２）に、回路基板１０３を介して表示制御回路１１３を接続し、照明装置（バックライトユニット）１０４と一体化することで、液晶表示装置１１０となる。
図１３は、本液晶表示装置の各部の動作を示すタイミングチャートである。ここで、Ｖｇは走査信号線１６の電圧、Ｖｓはデータ信号線１５の電圧（ソース電圧）、Ｖｃｓ１は第１の保持容量配線１８ａの電圧、Ｖｃｓ２は第２の保持容量配線１８ｂの電圧、Ｖｌｃ１は第１の画素電極１７ａの電圧、Ｖｌｃ２は第２の画素電極１７ｂの電圧である。液晶表示装置においては、液晶が分極しないよう、一般にフレーム反転、ライン反転、ドット反転といった交流駆動を行う。すなわち、ｎフレーム目にソース電圧の中央値Ｖｓｃに対してプラス極性のソース電圧（Ｖｓｐ）を与え、次の（ｎ＋１）フレーム目ではＶｓｃに対してマイナス極性のソース電圧（Ｖｓｎ）を与え、かつフレームごとにドット反転を行う。また、第１の保持容量配線１８ａの電圧および第２の保持容量配線１８ｂの電圧をそれぞれ振幅電圧Ｖａｄで振幅させるとともに、両者の位相を１８０度ずらす。すなわち、Ｔ２でＶｇが「Ｌ」となった（各ＴＦＴ１２ａ・１２ｂがオフした）直後に、Ｖｃｓ１が「Ｈ」、Ｖｃｓ２が「Ｌ」となるように両者を制御する。
また、図１４のように、Ｖｃｓ１を、Ｔ２でＶｇが「Ｌ」となった（各ＴＦＴ１２ａ・１２ｂがオフした）直後のＴ３で「Ｈｉｇｈ」になったまま（あるいは「Ｌｏｗ」になったまま）の波形とし、Ｖｃｓ２を、Ｔ３から１水平期間（１Ｈ）後のＴ４で「Ｌｏｗ」になったまま（あるいは「Ｈｉｇｈ」になったまま）の波形とすることもできる。すなわち、各トランジスタがオフされた後に、Ｖｃｓ１を突き上げて該フレームではこの突き上げたままの状態を維持するとともに、Ｖｃｓ１の突き上げから１Ｈ期間ずらしてＶｃｓ２を突き下げて該フレームではこの突き下げたままの状態を維持するような電位制御を行うか、あるいは、各トランジスタがオフされた後に、Ｖｃｓ１を突き下げて該フレームではこの突き下げたままの状態を維持するとともに、Ｖｃｓ１の突き下げから１Ｈ期間ずらしてＶｃｓ２を突き上げて該フレームではこの突き上げたままの状態を維持するような電位制御を行う。こうすれば、Ｖｃｓ１およびＶｃｓ２波形のなまりがドレイン実効電位に与える影響が小さくなり、輝度ムラの低減に有効である。
なお、本願では、説明の便宜上、走査信号線の延伸方向を行方向、データ信号線の延伸方向を列方向としているが、走査信号線の延伸方向が列方向、データ信号線の延伸方向が行方向であってもよいことはいうまでもない。この場合、上記の説明において、行と列が入れ替わることになる。
次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図１５は、テレビジョン受信機用の液晶表示装置１１０の構成を示すブロック図である。液晶表示装置１１０は、液晶表示ユニット１００と、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路９８とを備えている。
上記液晶表示ユニット１００は、上記各実施の形態で示した液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとを含んでいる。
上記構成の液晶表示装置１１０では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。
液晶表示ユニット１００には、液晶コントローラ８３からデジタルＲＧＢ信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路９８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電圧が生成され、それらの階調電圧も液晶表示ユニット１００に供給される。液晶表示ユニット１００では、これらのＲＧＢ信号、タイミング信号および階調電圧に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号、走査信号等）が生成され、それらの駆動用信号に基づき内部の表示部にカラー画像が表示される。なお、この液晶表示ユニット１００によって画像を表示するには、液晶表示ユニット１００の後方から光を照射する必要があり、この液晶表示装置１１０では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、本液晶パネルの裏面に光が照射される。
上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置１１０では、様々な映像信号に基づいた画像表示が可能である。
液晶表示装置１１０でテレビジョン放送に基づく画像を表示する場合には、図１６に示すように、液晶表示装置１１０にチューナ部９０が接続され、これによって本テレビジョン受像機６０１が構成される。このチューナ部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように液晶表示装置１１０に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が液晶表示装置１１０によって表示される。
図１７は、本テレビジョン受像機の一構成例を示す分解斜視図である。図１７に示すように、本テレビジョン受像機６０１は、その構成要素として、液晶表示装置１１０の他に第１筐体８０１および第２筐体８０６を有しており、液晶表示装置１１０を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明の液晶パネルおよび液晶表示装置は、例えば液晶テレビに好適である。

Claims (34)

  1. 行方向に伸びる走査信号線と、列方向に伸びるデータ信号線とを備え、各画素領域に、同一のデータ信号線に接続する第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とが形成されたアクティブマトリクス基板であって、
    上記走査信号線は、画素領域外からデータ信号線の下を通って画素領域内に至る開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第１および第２走査電極部とを有しており、
    第１走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第１の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第２の端部として、
    第１のトランジスタのソース電極およびドレイン電極はそれぞれ、画素領域内において上記第１走査電極部に重なるが第１の端部には重ならないように形成され、
    第２のトランジスタのソース電極およびドレイン電極はそれぞれ、画素領域内において上記第２走査電極部に重なるが第２の端部には重ならないように形成されていることを特徴とするアクティブマトリクス基板。
  2. 第１のトランジスタのドレイン電極から、第１の端部に重ならないように第１のドレイン引き出し配線が引き出され、第２のトランジスタのドレイン電極から、第２の端部に重ならないように第２のドレイン引き出し配線が引き出され、
    上記第１のドレイン引き出し配線が第１の画素電極に接続されるとともに、上記第２のドレイン引き出し配線が第２の画素電極に接続されていることを特徴とする請求項１記載のアクティブマトリクス基板。
  3. 上記開口部は、行方向に延伸する長方形形状であることを特徴とする請求項１記載のアクティブマトリクス基板。
  4. 第１および第２の端部それぞれに切り欠き部が形成されていることを特徴とする請求項１記載のアクティブマトリクス基板。
  5. 第１走査電極部の行方向に位置する２つの端部のうち画素領域外にある方を第３の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域外にある方を第４の端部として、
    第３および第４の電極端部それぞれに切り欠き部が形成されていることを特徴とする請求項１記載のアクティブマトリクス基板。
  6. データ信号線から延伸する電極が、第１および第２のトランジスタ共通のソース電極として機能することを特徴とする請求項１記載のアクティブマトリクス基板。
  7. データ信号線から延伸する上記電極が、上記開口部と重なっていることを特徴とする請求項６記載のアクティブマトリクス基板。
  8. データ信号線から、第１のトランジスタのソース電極として機能する第１の電極と、
    第２のトランジスタのソース電極として機能する第２の電極と、第１および第２のトランジスタ共通のソース電極として機能する第３の電極とが、行方向に延伸しており、
    第１および第３の電極間に第１のトランジスタのドレイン電極が配され、第３および第２の電極間に第２のトランジスタのドレイン電極が配されていることを特徴とする請求項１記載のアクティブマトリクス基板。
  9. 行方向に伸びる走査信号線と、列方向に伸びるデータ信号線とを備え、各画素領域に、同一のデータ信号線に接続する第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とが形成されたアクティブマトリクス基板であって、
    上記走査信号線は、画素領域外からデータ信号線の下を通って画素領域内に至る第１の開口部と、第１の開口部に対して行方向に並ぶ第２の開口部と、両開口部の間隙に位置する渡し電極部と、両開口部および渡し電極部からなる虫食い領域の両側部分であり、該虫食い領域を介して列方向に向かい合う第１および第２走査電極部とを有しており、
    第１走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第１の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第２の端部として、
    第１のトランジスタのソース電極およびドレイン電極はそれぞれ、画素領域内において上記第１走査電極部に重なるが第１の端部には重ならないように形成され、
    第２のトランジスタのソース電極およびドレインはそれぞれ、画素領域内において上記第２走査電極部に重なるが第２の端部には重ならないように形成されていることを特徴とするアクティブマトリクス基板。
  10. 第１のトランジスタのドレイン電極から、第１の端部に重ならないように第１のドレイン引き出し配線が引き出され、第２のトランジスタのドレイン電極から、第２の端部に重ならないように第２のドレイン引き出し配線が引き出され、
    上記第１のドレイン引き出し配線が第１の画素電極に接続されるとともに、上記第２のドレイン引き出し配線が第２の画素電極に接続されていることを特徴とする請求項９記載のアクティブマトリクス基板。
  11. 第１走査電極部の行方向に位置する２つの端部のうち画素領域外にある方を第３の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域外にある方を第４の端部として、
    第１〜第４の電極端部それぞれに切り欠き部が形成されていることを特徴とする請求項９記載のアクティブマトリクス基板。
  12. データ信号線から、第１のトランジスタのソース電極として機能する第１の電極と、
    第２のトランジスタのソース電極として機能する第２の電極と、第１および第２のトランジスタ共通のソース電極として機能する第３の電極とが行方向に延伸し、
    第１および第３の電極間に第１のトランジスタのドレイン電極が配され、第３および第２の電極間に第２のトランジスタのドレイン電極が配されていることを特徴とする請求項９記載のアクティブマトリクス基板。
  13. 行方向に伸びる走査信号線と、列方向に伸びるデータ信号線とを備え、各画素領域に、同一のデータ信号線に接続する第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とが形成されたアクティブマトリクス基板であって、
    上記走査信号線は、画素領域外からデータ信号線の下を通って画素領域内に至る開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第１および第２走査電極部とを有しており、該第１走査電極部からは、画素素領域内において開口部から離れる向きに第１のゲート延伸部が引き出され、該第２走査電極部からは、画素素領域内において開口部から離れる向きに第２のゲート延伸部が引き出され、
    第１走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第１の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第２の端部として、
    第１のトランジスタのソース電極およびドレイン電極はそれぞれ、第１のゲート延伸部に重なるが第１の端部には重ならないように形成され、
    第２のトランジスタのソース電極およびドレイン電極はそれぞれ、第２のゲート延伸部に重なるが第２の端部には重ならないように形成されていることを特徴とするアクティブマトリクス基板。
  14. 行方向に伸びる走査信号線と、列方向に伸びるデータ信号線とを備え、各画素領域に、同一のデータ信号線に接続する第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とが形成されたアクティブマトリクス基板であって、
    上記走査信号線は、画素領域外からデータ信号線の下を通って画素領域内に至る第１の開口部と、第１の開口部に対して行方向に並ぶ第２の開口部と、両開口部の間隙に位置する渡し電極部と、両開口部および渡し電極部からなる虫食い領域の両側部分であり、該虫食い領域を介して列方向に向かい合う第１および第２走査電極部とを有しており、該第１走査電極部からは、画素素領域内において開口部から離れる向きに第１のゲート延伸部が引き出され、該第２走査電極部からは、画素素領域内において開口部から離れる向きに第２のゲート延伸部が引き出され、
    第１走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第１の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第２の端部として、
    第１のトランジスタのソース電極およびドレイン電極はそれぞれ、第１のゲート延伸部に重なるが第１の端部には重ならないように形成され、
    第２のトランジスタのソース電極およびドレイン電極はそれぞれ、第２のゲート延伸部に重なるが第２の端部には重ならないように形成されていることを特徴とするアクティブマトリクス基板。
  15. 上記走査信号線は各画素領域を横切るように行方向に伸び、上記データ信号線は各画素領域のエッジに沿って列方向に伸びていることを特徴とする請求項１〜１４のいずれか１項に記載のアクティブマトリクス基板。
  16. 第１および第２のトランジスタ共通のソース電極として機能する本体電極と、この本体電極および上記データ信号線を繋ぐ繋ぎ電極とが設けられ、該繋ぎ電極は開口部上に位置していることを特徴とする請求項１〜５のいずれか１項に記載のアクティブマトリクス基板。
  17. 第１および第２のトランジスタ共通のソース電極として機能する本体電極と、この本体電極および上記データ信号線を繋ぐ繋ぎ電極とが設けられ、該繋ぎ電極は第１の開口部上に位置していることを特徴とする請求項９〜１２のいずれか１項に記載のアクティブマトリクス基板。
  18. 上記繋ぎ電極の列方向の幅は本体電極の列方向の幅よりも小さいことを特徴とする請求項１６または１７に記載のアクティブマトリクス基板。
  19. 上記繋ぎ電極は、その列方向の幅よりも行方向の幅が大きい形状であることを特徴とする請求項１６〜１８のいずれか１項に記載のアクティブマトリクス基板。
  20. 上記開口部は、上記繋ぎ電極の両側となる領域の一方と重なる部分の少なくとも一部が列方向に膨らんでいるととともに、他方と重なる部分の少なくとも一部が列方向に膨らんでいることを特徴とする請求項１６に記載のアクティブマトリクス基板。
  21. 上記第１の開口部は、上記繋ぎ電極の両側となる領域の一方と重なる部分の少なくとも一部が列方向に膨らんでいるととともに、他方と重なる部分の少なくとも一部が列方向に膨らんでいることを特徴とする請求項１７に記載のアクティブマトリクス基板。
  22. 本体電極のエッジのうち、第１のトランジスタのドレイン電極および本体電極間のチャネル領域に接する部分がＬ字形状となっており、上記本体電極のエッジのうち、第２のトランジスタのドレイン電極および本体電極間のチャネル領域に接する部分がＬ字形状となっていることを特徴とする請求項１６〜２１のいずれか１項に記載のアクティブマトリクス基板。
  23. 第１の保持容量配線と、これから引き出された第１の保持容量配線延伸部と、第２の保持容量配線と、これから引き出された第２の保持容量配線延伸部とを備え、
    第１の保持容量配線延伸部の先端部が上記第１のドレイン引き出し配線の先端部に重畳し、第２の保持容量配線延伸部の先端部が上記第２のドレイン引き出し配線の先端部に重畳していることを特徴とする請求項２または１０に記載のアクティブマトリクス基板。
  24. 上記第１のドレイン引き出し配線と第１の画素電極とを接続するコンタクトホールが、第１のドレイン引き出し配線の先端部と重なるように設けられ、第２のドレイン引き出し配線と第２の画素電極とを接続するコンタクトホールが、第２のドレイン引き出し配線の先端部と重なるように設けられていることを特徴とする請求項２３に記載のアクティブマトリクス基板。
  25. 請求項１〜２４のいずれか１項に記載のアクティブマトリクス基板を備えることを特徴とする液晶パネル。
  26. アクティブマトリクス基板と対向する基板に形成されたブラックマトリクスが上記開口部と重なっていることを特徴とする請求項２５記載の液晶パネル。
  27. 請求項２５記載の液晶パネルとドライバとを備えることを特徴とする液晶表示ユニット。
  28. 請求項２７記載の液晶表示ユニットと照明装置とを備えることを特徴とする液晶表示装置。
  29. 請求項２８記載の液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えることを特徴とするテレビジョン受像機。
  30. 各画素領域を横切るように行方向に伸びる走査信号線と、各画素領域のエッジに沿って列方向に伸びるデータ信号線とを備え、各画素領域は、同一のデータ信号線に接続する第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とを有するアクティブマトリクス基板の製造方法であって、
    画素領域外から画素領域内に至る開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第１および第２走査電極部とを有する走査信号線を形成する工程と、
    上記第１走査電極の一部をゲート電極とする第１のトランジスタと、上記第２走査電極の一部をゲート電極とする第２のトランジスタと、上記データ信号線とを形成する工程と、
    該データ信号線と第１走査電極部との短絡の有無、および上記データ信号線と第２走査電極部との短絡の有無を判定する工程と、
    上記第１走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第１の端部とするとともに画素領域外にある方を第３の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第２の端部とするとともに画素領域外にある方を第４の端部として、上記データ信号線と第１走査電極部との短絡があった場合には、第１および第３の端部で電極切断を行うことで短絡箇所を含む第１走査電極部を走査信号線から切り離し、上記データ信号線と第２走査電極部との短絡があった場合には、第２および第４の端部で電極切断を行うことで短絡箇所を含む第２走査電極部を走査信号線から切り離す工程と、を含むことを特徴とするアクティブマトリクス基板の製造方法。
  31. 各画素領域を横切るように行方向に伸びる走査信号線と、各画素領域のエッジに沿って列方向に伸びるデータ信号線とを備え、各画素領域は、同一のデータ信号線に接続する第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とを有するアクティブマトリクス基板を含んだ液晶パネルの製造方法であって、
    画素領域外から画素領域内に至る開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第１および第２走査電極部とを有する走査信号線を形成する工程と、
    上記第１走査電極の一部をゲート電極とする第１のトランジスタと、上記第２走査電極の一部をゲート電極とする第２のトランジスタと、上記データ信号線とを形成する工程と、
    上記データ信号線と第１走査電極部との短絡の有無、および上記データ信号線と第２走査電極部との短絡の有無を判定する工程と、
    上記第１走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第１の端部とするとともに画素領域外にある方を第３の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第２の端部とするとともに画素領域外にある方を第４の端部として、上記データ信号線と第１走査電極部との短絡があった場合には、第１および第３の端部で電極切断を行うことで短絡箇所を含む第１走査電極部を走査信号線から切り離し、上記データ信号線と第２走査電極部との短絡があった場合には、第２および第４の端部で電極切断を行うことで短絡箇所を含む第２走査電極部を走査信号線から切り離す工程と、を含むことを特徴とする液晶パネルの製造方法。
  32. 各画素領域を横切るように行方向に伸びる走査信号線と、各画素領域のエッジに沿って列方向に伸びるデータ信号線とを備え、各画素領域は、同一のデータ信号線に接続する第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とを有するアクティブマトリクス基板の製造方法であって、
    画素領域外から画素領域内に至る長方形形状の第１の開口部と、第１の開口部に対して行方向に並ぶ第２の開口部と、両開口部の間隙となる渡し電極部と、両開口部および渡し電極部からなる虫食い領域の両側部分であり、該虫食い領域を介して列方向に向かい合う第１および第２走査電極部とを有する走査信号線を形成する工程と、
    上記第１走査電極の一部をゲート電極とする第１のトランジスタと、上記第２走査電極の一部をゲート電極とする第２のトランジスタと、上記データ信号線とを形成する工程と、
    上記データ信号線と第１走査電極部との短絡の有無、および上記データ信号線と第２走査電極部との短絡の有無を判定する工程と、
    上記第１走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第１の端部とするとともに画素領域外にある方を第３の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第２の端部とするとともに画素領域外にある方を第４の端部として、上記データ信号線と第１走査電極部との短絡があった場合には、第１および第３の端部並びに渡し電極部で電極切断を行うことで短絡箇所を含む第１走査電極部を走査信号線から切り離し、上記データ信号線と第２走査電極部との短絡があった場合には、第２および第４の端部並びに渡し電極部で電極切断を行うことで短絡箇所を含む第２走査電極部を走査信号線から切り離す工程と、を含むことを特徴とするアクティブマトリクス基板の製造方法。
  33. 各画素領域を横切るように行方向に伸びる走査信号線と、各画素領域のエッジに沿って列方向に伸びるデータ信号線とを備え、各画素領域は、同一のデータ信号線に接続する第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とを有するアクティブマトリクス基板を含む液晶パネルの製造方法であって、
    画素領域外から画素領域内に至る長方形形状の第１の開口部と、第１の開口部に対して行方向に並ぶ第２の開口部と、両開口部の間隙となる渡し電極部と、両開口部および渡し電極部からなる虫食い領域の両側部分であり、該虫食い領域を介して列方向に向かい合う第１および第２走査電極部とを有する走査信号線を形成する工程と、
    上記第１走査電極の一部をゲート電極とする第１のトランジスタと、上記第２走査電極の一部をゲート電極とする第２のトランジスタと、上記データ信号線とを形成する工程と、
    上記データ信号線と第１走査電極部との短絡の有無、および上記データ信号線と第２走査電極部との短絡の有無を判定する工程と、
    上記第１走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第１の端部とするとともに画素領域外にある方を第３の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域内にある方を第２の端部とするとともに画素領域外にある方を第４の端部として、上記データ信号線と第１走査電極部との短絡があった場合には、第１および第３の端部並びに渡し電極部で電極切断を行うことで短絡箇所を含む第１走査電極部を走査信号線から切り離し、上記データ信号線と第２走査電極部との短絡があった場合には、第２および第４の端部並びに渡し電極部で電極切断を行うことで短絡箇所を含む第２走査電極部を走査信号線から切り離す工程と、を含むことを特徴とする液晶パネルの製造方法。
  34. 上記第１の開口部の列方向に沿う２つのエッジを、レイヤーのアライメントに利用することを特徴とする請求項３３記載の液晶パネルの製造方法。
JP2008556998A 2007-02-09 2007-10-29 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、液晶パネルの製造方法 Active JP4851545B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008556998A JP4851545B2 (ja) 2007-02-09 2007-10-29 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、液晶パネルの製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007031238 2007-02-09
JP2007031238 2007-02-09
JP2007171276 2007-06-28
JP2007171276 2007-06-28
JP2008556998A JP4851545B2 (ja) 2007-02-09 2007-10-29 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、液晶パネルの製造方法
PCT/JP2007/070987 WO2008096483A1 (ja) 2007-02-09 2007-10-29 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、液晶パネルの製造方法

Publications (2)

Publication Number Publication Date
JPWO2008096483A1 JPWO2008096483A1 (ja) 2010-05-20
JP4851545B2 true JP4851545B2 (ja) 2012-01-11

Family

ID=39681398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008556998A Active JP4851545B2 (ja) 2007-02-09 2007-10-29 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、液晶パネルの製造方法

Country Status (5)

Country Link
US (1) US8319906B2 (ja)
EP (1) EP2120089B1 (ja)
JP (1) JP4851545B2 (ja)
CN (1) CN101600991B (ja)
WO (1) WO2008096483A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064500B2 (ja) * 2007-06-28 2012-10-31 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
KR101060472B1 (ko) * 2007-11-30 2011-08-29 엘지디스플레이 주식회사 액정표시패널의 불량셀 리페어방법
KR101427584B1 (ko) * 2008-01-22 2014-08-08 삼성디스플레이 주식회사 표시 장치
JP4730410B2 (ja) 2008-03-27 2011-07-20 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
KR100986845B1 (ko) * 2008-08-14 2010-10-08 삼성모바일디스플레이주식회사 유기전계발광 표시장치의 배선수리구조 및 그 수리방법
WO2011046012A1 (ja) * 2009-10-13 2011-04-21 シャープ株式会社 トランジスタ評価装置の製造方法およびトランジスタ評価装置
JP5134676B2 (ja) * 2010-11-24 2013-01-30 株式会社ジャパンディスプレイイースト 液晶表示装置およびその製造方法
US9568794B2 (en) * 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101886301B1 (ko) * 2010-12-21 2018-08-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN102043284B (zh) * 2011-01-25 2012-06-13 信利半导体有限公司 一种实现高精细显示的液晶显示器
WO2013061556A1 (ja) * 2011-10-27 2013-05-02 シャープ株式会社 液晶表示パネル及びその製造方法
KR101680499B1 (ko) * 2012-09-13 2016-11-28 샤프 가부시키가이샤 액정 표시 장치
KR102096051B1 (ko) 2013-03-27 2020-04-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
US9915848B2 (en) * 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102059371B1 (ko) * 2013-05-24 2019-12-27 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법
JP2015090435A (ja) * 2013-11-06 2015-05-11 株式会社ジャパンディスプレイ 液晶表示装置
CN104460149B (zh) * 2014-12-03 2017-09-15 深圳市华星光电技术有限公司 一种阵列基板、显示装置
CN113341624A (zh) 2015-02-12 2021-09-03 株式会社半导体能源研究所 显示装置
CN105572994A (zh) * 2016-01-27 2016-05-11 深圳市华星光电技术有限公司 阵列基板及液晶显示屏及终端设备
KR102509111B1 (ko) * 2018-05-17 2023-03-13 삼성디스플레이 주식회사 표시 장치
CN111443536A (zh) * 2020-05-14 2020-07-24 成都中电熊猫显示科技有限公司 阵列基板、驱动方法以及液晶显示面板
CN114815425B (zh) * 2022-05-07 2023-11-28 Tcl华星光电技术有限公司 显示面板及其制作方法
CN115202118B (zh) * 2022-07-29 2023-06-23 惠科股份有限公司 显示面板、显示面板的制作方法及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11119253A (ja) * 1997-10-17 1999-04-30 Sharp Corp アクティブマトリクス型液晶表示装置およびその欠陥修正方法
WO2006064789A1 (ja) * 2004-12-14 2006-06-22 Sharp Kabushiki Kaisha 液晶表示装置および液晶表示装置の欠陥修正方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3581498D1 (de) 1984-11-16 1991-02-28 Matsushita Electric Ind Co Ltd Aktive matrixschaltung fuer fluessigkristallanzeigen.
JPH0740101B2 (ja) 1985-04-23 1995-05-01 旭硝子株式会社 薄膜トランジスタ
JPS63221325A (ja) * 1987-03-11 1988-09-14 Fujitsu Ltd 薄膜トランジスタマトリクス
JPS63262621A (ja) * 1987-04-21 1988-10-28 Alps Electric Co Ltd 薄膜トランジスタアレイのトリミング方法
EP0333151B1 (en) 1988-03-18 1993-10-20 Seiko Epson Corporation Thin film transistor
US5062690A (en) * 1989-06-30 1991-11-05 General Electric Company Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links
DE4016443A1 (de) * 1990-05-22 1991-11-28 Daimler Benz Ag Fluessigkristallanzeigevorrichtung
US5303074A (en) 1991-04-29 1994-04-12 General Electric Company Embedded repair lines for thin film electronic display or imager devices
JP2762820B2 (ja) * 1992-02-21 1998-06-04 株式会社日立製作所 薄膜トランジスタマトリクス及びそれを用いた液晶表示装置
JPH06208130A (ja) * 1993-01-11 1994-07-26 Hitachi Ltd 液晶表示装置
JP3507117B2 (ja) * 1993-02-26 2004-03-15 キヤノン株式会社 Ｔｆｔ基板及び該基板を有する液晶表示装置
JP4674926B2 (ja) * 1999-02-12 2011-04-20 エーユー オプトロニクス コーポレイション 液晶ディスプレイパネル及びその製造方法
JP4248306B2 (ja) 2002-06-17 2009-04-02 シャープ株式会社 液晶表示装置
WO2007043399A1 (ja) * 2005-10-07 2007-04-19 Sharp Kabushiki Kaisha 表示パネル用の基板、この基板を備える表示パネルと、この表示パネル用の基板の修正方法
US8023054B2 (en) * 2005-12-30 2011-09-20 Lg Display Co., Ltd. Flat panel display and fabricating method thereof
KR101248003B1 (ko) * 2006-05-09 2013-03-27 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP5064500B2 (ja) * 2007-06-28 2012-10-31 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
KR20090045023A (ko) * 2007-11-01 2009-05-07 소니 가부시끼 가이샤 액티브 매트릭스형 표시 장치
US8421937B2 (en) * 2007-11-22 2013-04-16 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, television receiver, method for producing liquid crystal panel
KR101041618B1 (ko) * 2008-04-24 2011-06-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11119253A (ja) * 1997-10-17 1999-04-30 Sharp Corp アクティブマトリクス型液晶表示装置およびその欠陥修正方法
WO2006064789A1 (ja) * 2004-12-14 2006-06-22 Sharp Kabushiki Kaisha 液晶表示装置および液晶表示装置の欠陥修正方法

Also Published As

Publication number Publication date
EP2120089A8 (en) 2010-01-20
US8319906B2 (en) 2012-11-27
EP2120089B1 (en) 2015-05-20
CN101600991A (zh) 2009-12-09
JPWO2008096483A1 (ja) 2010-05-20
US20100141849A1 (en) 2010-06-10
WO2008096483A1 (ja) 2008-08-14
CN101600991B (zh) 2011-08-10
EP2120089A4 (en) 2010-05-05
EP2120089A1 (en) 2009-11-18

Similar Documents

Publication Publication Date Title
JP4851545B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、液晶パネルの製造方法
JP5064500B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
JP5154503B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
JP4405557B2 (ja) アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法
JP5220863B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
US8411216B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, and active matrix substrate manufacturing method
WO2010100788A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2010052954A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2010067639A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111020

R150 Certificate of patent or registration of utility model

Ref document number: 4851545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350