CN111584516B - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN111584516B
CN111584516B CN202010409479.XA CN202010409479A CN111584516B CN 111584516 B CN111584516 B CN 111584516B CN 202010409479 A CN202010409479 A CN 202010409479A CN 111584516 B CN111584516 B CN 111584516B
Authority
CN
China
Prior art keywords
conductive
width
layer
region
blank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010409479.XA
Other languages
English (en)
Other versions
CN111584516A (zh
Inventor
唐甲
徐源竣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010409479.XA priority Critical patent/CN111584516B/zh
Publication of CN111584516A publication Critical patent/CN111584516A/zh
Application granted granted Critical
Publication of CN111584516B publication Critical patent/CN111584516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例提供一种阵列基板及其制备方法、显示面板，该阵列基板通过使得导体化部分的宽度大于空白部分的宽度，且使得第一导体化区域与第二导体化区域接触的区域的宽度，等于导体化部分与空白部分的宽度的差值，导体化部分的宽度与空白部分的宽度的差值大于预设值，使得在空白部分被刻蚀时，导体化部分由于宽度大于空白部分，导体化部分仍然能够从空白部分两侧导通，第一导体化区域和第二导体化区域仍然能够导通，从而增大了源漏极与导体化部分的搭接面积，使得side contact达成率增大，从而使得GSD TFT正常工作，解决了现有GSD TFT存在源漏极层与IGZO搭接面积较小，导致side contact成功率较低，导致GSD TFT良率较低的技术问题。

Description

阵列基板及其制备方法、显示面板
技术领域
本申请涉及显示技术领域，尤其是涉及一种阵列基板及其制备方法、显示面板。
背景技术
现有GSD TFT(Gate，Source，Drain one Layer Thin Film Transistor，栅极、源极、漏极位于同一层的薄膜晶体管)由于相较于现有的顶栅型薄膜晶体管少了一次金属成膜/光刻/蚀刻及层间绝缘层，降低成本，被广泛应用于显示器件中，但在GSD TFT中，由于GSD的材料为低阻抗金属，无法使用干刻形成，在进行湿刻时，金属蚀刻液会与IGZO(indiumgallium zinc oxide，铟镓锌氧化物)有源层接触，导致IGZO被腐蚀，从而影响到源漏极与IGZO的导通，因此GSD TFT中源漏极与IGZO导通主要是依靠side contact，即边缘连接实现，但由于side contact路径有限，需要依靠IGZO导体化时内部扩散实现，但IGZO导体化的扩散能力有限，使得会出现无法形成side contact，从而导致源漏极与IGZO无法导通的问题，使得GSD TFT无法正常工作。
所以，现有GSD TFT存在源漏极层与IGZO搭接面积较小，导致side contact成功率较低，导致GSD TFT良率较低的技术问题。
发明内容
本申请实施例提供一种阵列基板及其制备方法、显示面板，用以解决现有GSD TFT存在源漏极层与IGZO搭接面积较小，导致side contact成功率较低，导致GSD TFT良率较低的技术问题。
本申请实施例提供一种阵列基板，该阵列基板包括：
衬底；
有源层，设置于所述衬底上；所述有源层包括第一导体化区域和第二导体化区域，所述第一导体化区域包括导体化部分和空白部分；
栅极绝缘层，设置于所述有源层上，所述栅极绝缘层刻蚀形成有过孔；
金属层，设置于所述栅极绝缘层上，所述金属层图案化形成有源极、栅极和漏极，所述源极和漏极穿过所述过孔与所述有源层连接；
其中，在所述金属层图案化时，所述有源层被刻蚀形成有空白部分，在所述导体化部分与所述空白部分接触的区域，所述导体化部分的宽度大于所述空白部分的宽度，所述第一导体化区域和所述第二导体化区域接触，且所述第一导体化区域和所述第二导体化区域接触的区域的宽度，等于所述导体化部分与所述空白部分的宽度的差值，所述导体化部分的宽度与所述空白部分的宽度的差值大于预设值。
在一些实施例中，所述导体化部分包括与源极连接的第一导体化部分、以及与漏极连接的第二导体化部分，所述第一导体化部分的宽度大于空白部分的宽度，所述第二导体化部分的宽度等于所述空白部分的宽度。
在一些实施例中，所述导体化部分包括与源极连接的第一导体化部分、以及与漏极连接的第二导体化部分，所述第一导体化部分的宽度等于空白部分的宽度，所述第二导体化部分的宽度大于所述空白部分的宽度。
在一些实施例中，所述导体化部分包括与源极连接的第一导体化部分、以及与漏极连接的第二导体化部分，所述第一导体化部分的宽度大于空白部分的宽度，所述第二导体化部分的宽度大于所述空白部分的宽度。
在一些实施例中，所述第一导体化部分的形状包括正方形和梯形中的一种，所述空白部分的形状包括正方形和三角形中的一种。
在一些实施例中，所述阵列基板还包括遮光层，所述遮光层刻蚀形成有遮光板和第一电容极板，所述金属层刻蚀形成有第二电容极板，所述第一电容极板与所述第二电容极板形成有存储电容。
在一些实施例中，所述阵列基板还包括氧化铟锡层，所述氧化铟锡层刻蚀形成有第一电容极板，所述金属层刻蚀形成有第二电容极板，所述第一电容极板与所述第二电容极板形成有存储电容。
在一些实施例中，所述预设值的范围为所述导体化部分的宽度的三分之一至三分之二。
同时，本申请实施例提供一种阵列基板制备方法，该阵列基板制备方法包括：
提供衬底；
在所述衬底上形成有源层；
在所述有源层上形成栅极绝缘层；
对所述栅极绝缘层进行第一次刻蚀形成过孔；
根据所述过孔的位置，对所述有源层进行第一次导体化形成第一导体化区域；所述第一导体化区域包括导体化部分和空白部分，所述导体化部分与所述空白部分接触的区域，所述导体化部分的宽度大于所述空白部分的宽度；
在所述栅极绝缘层上形成金属层，并刻蚀所述金属层形成源极、漏极和栅极；
对所述栅极绝缘层进行第二次刻蚀得到栅极绝缘层图案；
对有源层进行第二次导体化形成第二导体化区域；所述第一导体化区域和所述第二导体化区域接触的区域的宽度，等于所述导体化部分与所述空白部分的宽度的差值，所述导体化部分的宽度与所述空白部分的宽度的差值大于预设值；
在所述金属层上形成钝化层。
同时，本申请实施例提供一种显示面板，该显示面板包括：
阵列基板，所述阵列基板包括衬底、有源层、栅极绝缘层、金属层，所述有源层设置于所述衬底上；所述有源层包括第一导体化区域和第二导体化区域，所述第一导体化区域包括导体化部分和空白部分；所述栅极绝缘层设置于所述有源层上，所述栅极绝缘层刻蚀形成有过孔；所述金属层设置于所述栅极绝缘层上，所述金属层图案化形成有源极、栅极和漏极，所述源极和漏极穿过所述过孔与所述有源层连接；其中，在所述金属层图案化时，所述有源层被刻蚀形成有空白部分，在所述导体化部分与所述空白部分接触的区域，所述导体化部分的宽度大于所述空白部分的宽度，所述第一导体化区域和所述第二导体化区域接触，且所述第一导体化区域和所述第二导体化区域接触的区域的宽度，等于所述导体化部分与所述空白部分的宽度的差值，所述导体化部分的宽度与所述空白部分的宽度的差值大于预设值；
像素电极层，设置于所述阵列基板上；
像素定义层，设置于所述像素电极层上；
发光材料层，设置于所述像素定义层定义出的像素区域；
公共电极层，设置于所述发光材料层上；
封装层，设置于所述公共电极层上。
有益效果：本申请实施例提供一种阵列基板及其制备方法、显示面板，该阵列基板包括衬底、有源层、栅极绝缘层、金属层，所述有源层设置于所述衬底上，所述有源层包括第一导体化区域和第二导体化区域，所述第一导体化区域包括导体化部分和空白部分，所述栅极绝缘层设置于所述有源层上，所述栅极绝缘层刻蚀形成有过孔，所述金属层设置于所述栅极绝缘层上，所述金属层刻蚀形成有源极、栅极和漏极，所述源极和漏极穿过所述过孔与所述有源层连接，其中，在所述金属层图案化时，所述有源层被刻蚀形成有空白部分，在所述导体化部分与所述空白部分接触的区域，所述导体化部分的宽度大于所述空白部分的宽度，所述第一导体化区域和所述第二导体化区域接触，且所述第一导体化区域和所述第二导体化区域接触的区域的宽度，等于所述导体化部分与所述空白部分的宽度的差值，所述导体化部分的宽度与所述空白部分的宽度的差值大于预设值；通过使得导体化部分的宽度大于空白部分的宽度，且使得第一导体化区域与第二导体化区域接触的区域的宽度，等于导体化部分与空白部分的宽度的差值，导体化部分的宽度与空白部分的宽度的差值大于预设值，使得在空白部分被刻蚀时，导体化部分由于宽度大于空白部分，导体化部分仍然能够从空白部分两侧导通，第一导体化区域和第二导体化区域仍然能够导通，从而增大了源漏极与导体化部分的搭接面积，使得side contact达成率增大，从而使得GSD TFT正常工作，解决了现有GSD TFT存在源漏极层与IGZO搭接面积较小，导致side contact成功率较低，导致GSD TFT良率较低的技术问题。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有显示面板的示意图。
图2为现有显示面板中第一次蚀刻栅极绝缘层时的示意图。
图3为现有显示面板中有源层第一次导体化时的示意图。
图4为现有显示面板中金属层刻蚀时的示意图。
图5为现有显示面板中有源层第二次导体化时的示意图。
图6为本申请实施例提供的阵列基板的示意图。
图7为本申请实施例提供的阵列基板制备方法的流程图。
图8为本申请实施例提供的阵列基板制备方法中有源层第一次导体化时的阵列基板的示意图。
图9为本申请实施例提供的阵列基板制备方法中金属层湿刻和有源层第二次导体化时的阵列基板的示意图。
图10为本申请实施例提供的显示面板的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本申请实施例针对现有GSD TFT存在源漏极层与IGZO搭接面积较小，导致sidecontact成功率较低，导致GSD TFT良率较低的技术问题，本申请实施例用以解决该问题。
如图1所示，现有包括GSD TFT的OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板包括衬底101、遮光层102、缓冲层103、栅极绝缘层104、IGZO有源层12、金属层11，平坦化层105、像素电极层106、像素定义层107、发光材料层110、公共电极层108和封装层109，所述IGZO有源层12包括导体化区域122和非导体化区域121，所述金属层11刻蚀形成有栅极111、源极112和漏极113，图2为OLED显示面板制备时第一次蚀刻栅极绝缘层时的示意图，图3为OLED显示面板制备时，在第一次蚀刻栅极绝缘层后，对有源层进行第一次导体化的示意图，图4为金属层刻蚀形成栅极、源极和漏极时的示意图，IGZO有源层12包括空白区域123，图5为对栅极绝缘层第二次刻蚀，并对有源层第二次导体化时的示意图，在现有技术中，在第一次蚀刻栅极绝缘层时，如图3所示，刻蚀的栅极绝缘层的过孔为矩形，同时有源层第一次导体化形成的导体化区域也是矩形，在形成金属层时，由于金属层仅能采用湿刻，如图4所示，金属蚀刻液在湿刻金属层时，也会导致IGZO有源层被刻蚀，导致IGZO被腐蚀，如图5所示，在对栅极绝缘层进行第二次蚀刻，并对有源层进行第二次导体化后，会通过side contact，即图5中的连接区域13使得源漏极层与IGZO导通，但是，从图5中可以看出，由于IGZO被腐蚀，而空白区域123与第一次导体化的区域的宽度一致，使得第一次导体化的区域与第二次导体化的区域无法导通，从而需要通过IGZO导体化的内部扩散，使得第一次导体化与第二次导体化的区域存在连接区域，从而使得形成side contact，使得源漏极与IGZO有源层导通，但是由于IGZO导体化的扩散能力有限，会出现无法形成side contact或者side contact较小，导致连接不成功或者连接效果较差，导致源漏极与IGZO无法导通的问题，造成GSD TFT无法正常工作，即现有GSD TFT存在源漏极层与IGZO搭接面积较小，导致side contact成功率较低，导致GSD TFT良率较低的技术问题。
如图6所示，本申请实施例提供一种阵列基板，该阵列基板包括：
衬底201；
有源层22，设置于所述衬底201上；所述有源层22包括第一导体化区域220和第二导体化区域224，所述第一导体化区域220包括导体化部分222和空白部分223；
栅极绝缘层204，设置于所述有源层22上，所述栅极绝缘层204刻蚀形成有过孔；
金属层21，设置于所述栅极绝缘层204上，所述金属层21图案化形成有源极212、栅极211和漏极213，所述源极212和漏极213穿过所述过孔与所述有源层22连接；
其中，在所述金属层21图案化时，所述有源层22被刻蚀形成有空白部分223，在所述导体化部分222与所述空白部分223接触的区域，所述导体化部分222的宽度L2大于所述空白部分223的宽度L1，所述第一导体化区域220和所述第二导体化区域224接触，且所述第一导体化区域220和所述第二导体化区域224接触的区域的宽度，等于所述导体化部分222与所述空白部分223的宽度的差值(L2-L1)，所述导体化部分222的宽度222与所述空白部分223的宽度的差值(L2-L1)大于预设值。
本申请实施例提供一种阵列基板，该阵列基板包括衬底、有源层、栅极绝缘层、金属层，所述有源层设置于所述衬底上，所述有源层包括第一导体化区域和第二导体化区域，所述第一导体化区域包括导体化部分和空白部分，所述栅极绝缘层设置于所述有源层上，所述栅极绝缘层刻蚀形成有过孔，所述金属层设置于所述栅极绝缘层上，所述金属层刻蚀形成有源极、栅极和漏极，所述源极和漏极穿过所述过孔与所述有源层连接，其中，在所述金属层图案化时，所述有源层被刻蚀形成有空白部分，在所述导体化部分与所述空白部分接触的区域，所述导体化部分的宽度大于所述空白部分的宽度，所述第一导体化区域和所述第二导体化区域接触，且所述第一导体化区域和所述第二导体化区域接触的区域的宽度，等于所述导体化部分与所述空白部分的宽度的差值，所述导体化部分的宽度与所述空白部分的宽度的差值大于预设值；通过使得导体化部分的宽度大于空白部分的宽度，且使得第一导体化区域与第二导体化区域接触的区域的宽度，等于导体化部分与空白部分的宽度的差值，导体化部分的宽度与空白部分的宽度的差值大于预设值，使得在空白部分被刻蚀时，导体化部分由于宽度大于空白部分，导体化部分仍然能够从空白部分两侧导通，第一导体化区域和第二导体化区域仍然能够导通，从而增大了源漏极与导体化部分的搭接面积，使得side contact达成率增大，从而使得GSD TFT正常工作，解决了现有GSD TFT存在源漏极层与IGZO搭接面积较小，导致side contact成功率较低，导致GSD TFT良率较低的技术问题。
在一种实施例中，所述导体化部分包括与源极连接的第一导体化部分、以及与漏极连接的第二导体化部分，所述第一导体化部分的宽度大于空白部分的宽度，所述第二导体化部分的宽度等于所述空白部分的宽度；通过将导体化部分分为与源极连接的第一导体化部分，与漏极连接的第二导体化部分，对第二导体化部分不进行改变，对第一导体化部分进行设计，设计第一导体化部分与空白部分接触的区域，第一导体化部分的宽度大于空白部分的宽度，使得源极与有源层的搭接面积增大，从而使得源极与有源层之间的sidecontact达成率提高，提高GSD TFT的良率。
在一种实施例中，所述导体化部分包括与源极连接的第一导体化部分、以及与漏极连接的第二导体化部分，所述第一导体化部分的宽度等于空白部分的宽度，所述第二导体化部分的宽度大于所述空白部分的宽度；通过将导体化部分分为第一导体化部分和第二导体化部分，使第一导体化部分不改变，而通过将与漏极连接的第二导体化部分设计，使得第一导体化部分与空白部分接触的区域，第二导体化部分的宽度大于空白部分的宽度，从而使得漏极与有源层之间的搭接面积增加，增加漏极与有源层的side contact的达成率，从而提高GSD TFT的良率。
在一种实施例中，所述导体化部分包括与源极连接的第一导体化部分、以及与漏极连接的第二导体化部分，所述第一导体化部分的宽度大于空白部分的宽度，所述第二导体化部分的宽度大于所述空白部分的宽度；将导体化部分分为第一导体化部分和第二导体化部分，通过对第一导体化部分进行设计，使得在第一导体化部分与空白部分接触的区域，第一导体化部分的宽度大于空白部分的宽度，从而提高源极与有源层的搭接面积，提高源极与有源层的side contact达成率，同时对第二导体化部分进行设计，通过使第二导体化部分与空白部分接触的区域，第二导体化部分的宽度大于空白部分的宽度，使得漏极与有源层的搭接面积增大，提高漏极与有源层的side contact达成率，提高GSD TFT的良率。
在一种实施例中，所述第一导体化部分的宽度与第二导体化部分的宽度相等，即对于第一导体化部分与空白部分接触的区域，第二导体化部分与空白部分接触的区域，可以使得第一导体化部分的宽度与第二导体化部分的宽度相等，从而使得源漏极与有源层搭接面积相同，源极和漏极与有源层的side contact达成率相等，且在制备第一导体化部分和第二导体化部分时，可以使得制备过程较简单，降低工艺难度。
在一种实施例中，所述第一导体化部分与所述第二导体化部分的形状相同，但本申请实施例不限于此，也可以使得第一导体化部分与第二导体化部分的形状不同。
在一种实施例中，所述第一导体化部分的形状包括正方形和梯形中的一种，所述空白部分的形状包括正方形和三角形中的一种，可以通过将第一导体化部分的形状设计为正方形，使得空白部分也为正方形，当时保持第一导体化部分的宽度大于空白部分的宽度，从而使得源极与有源层的搭接面积增大，使得源极与有源层的side contact的达成率增大，从而提高GSD TFT良率，也可以设计第一导体化部分的形状为梯形，设计空白部分的形状为三角形，但本发明实施例不限于此，对于可以使得第一导体化部分宽度比空白部分的宽度大的形状，均包括在本申请实施例的设计中，同时，第二导体化部分的形状也可以包括正方形和梯形中的一种。
在一种实施例中，所述阵列基板还包括遮光层，所述遮光层刻蚀形成有遮光板和第一电容极板，所述金属层刻蚀形成有第二电容极板，所述第一电容极板与所述第二电容极板形成有存储电容，对于GSD TFT，可以通过使遮光层形成遮光板和第一电容极板，使金属层形成第二电容极板，从而使得第一电容极板和第二电容极板形成存储电容，无需两层额外的金属形成存储电容，相较于现有TFT，需要采用第一金属层和第二金属层形成存储电容，降低了阵列基板的厚度，降低了显示面板的厚度。
在一种实施例中，所述阵列基板还包括氧化铟锡层，所述氧化铟锡层刻蚀形成有第一电容极板，所述金属层刻蚀形成有第二电容极板，所述第一电容极板与所述第二电容极板形成有存储电容，在设计存储电容时，可以通过采用氧化铟锡层形成第一电容极板，金属层形成第二电容极板，从而得到存储电容。
在一种实施例中，所述导体化部分包括超出所述空白部分的第一部分和第二部分，所述第一部分与所述第二部分关于所述空白部分对称，即使导体化部分超出空白部分的第一部分和第二部分的宽度相等，使得源漏极上下两侧与有源层的搭接面积相等，源漏极与有源层的side contact达成率相同，提高GSD TFT的良率。
在一种实施例中，所述预设值的范围为所述导体化部分的宽度的三分之一至三分之二，使得预设值为导体化部分的宽度的三分之一至三分之二，可以避免宽度过小不易连接，宽度过大不易制备。
在一种实施例中，如图6所示，在衬底201上还设有遮光层202，在遮光层202上还设有缓冲层203，所述有源层22还包括非导体化部分221。
如图7所示，本申请实施例提供一种阵列基板制备方法，该阵列基板制备方法包括：
S1，提供衬底；
S2，在所述衬底上形成有源层；
S3，在所述有源层上形成栅极绝缘层；
S4，对所述栅极绝缘层进行第一次刻蚀形成过孔；
S5，根据所述过孔的位置，对所述有源层进行第一次导体化形成第一导体化区域；所述第一导体化区域包括导体化部分和空白部分，所述导体化部分与所述空白部分接触的区域，所述导体化部分的宽度大于所述空白部分的宽度；
S6，在所述栅极绝缘层上形成金属层，并刻蚀所述金属层形成源极、漏极和栅极；
S7，对所述栅极绝缘层进行第二次刻蚀得到栅极绝缘层图案；
S8，对有源层进行第二次导体化形成第二导体化区域；所述第一导体化区域和所述第二导体化区域接触的区域的宽度，等于所述导体化部分与所述空白部分的宽度的差值，所述导体化部分的宽度与所述空白部分的宽度的差值大于预设值；
S9，在所述金属层上形成钝化层。
本申请实施例提供一种阵列基板制备方法，该阵列基板制备方法制备的阵列基板包括衬底、有源层、栅极绝缘层、金属层，所述有源层设置于所述衬底上，所述有源层包括第一导体化区域和第二导体化区域，所述第一导体化区域包括导体化部分和空白部分，所述栅极绝缘层设置于所述有源层上，所述栅极绝缘层刻蚀形成有过孔，所述金属层设置于所述栅极绝缘层上，所述金属层刻蚀形成有源极、栅极和漏极，所述源极和漏极穿过所述过孔与所述有源层连接，其中，在所述金属层图案化时，所述有源层被刻蚀形成有空白部分，在所述导体化部分与所述空白部分接触的区域，所述导体化部分的宽度大于所述空白部分的宽度，所述第一导体化区域和所述第二导体化区域接触，且所述第一导体化区域和所述第二导体化区域接触的区域的宽度，等于所述导体化部分与所述空白部分的宽度的差值，所述导体化部分的宽度与所述空白部分的宽度的差值大于预设值；通过使得导体化部分的宽度大于空白部分的宽度，且使得第一导体化区域与第二导体化区域接触的区域的宽度，等于导体化部分与空白部分的宽度的差值，导体化部分的宽度与空白部分的宽度的差值大于预设值，使得在空白部分被刻蚀时，导体化部分由于宽度大于空白部分，导体化部分仍然能够从空白部分两侧导通，第一导体化区域和第二导体化区域仍然能够导通，从而增大了源漏极与导体化部分的搭接面积，使得side contact达成率增大，从而使得GSD TFT正常工作，解决了现有GSD TFT存在源漏极层与IGZO搭接面积较小，导致side contact成功率较低，导致GSD TFT良率较低的技术问题。
在一种实施例中，在对所述栅极绝缘层进行第一次刻蚀形成过孔，并对有源层进行第一次导体化时，如图8所示，通过将栅极绝缘层的过孔形成为“凸”字形，使得第一次导体化形成的第一导体化区域220也是“凸”字形，然后对金属层进行湿刻，如图9中的(a)所示，第一导体化区域220会被刻蚀形成空白部分223，然后对栅极绝缘层进行第二次蚀刻，并对有源层形成第二次导体化，如图9中的(b)所示，可以看到，第一导体化区域220与第二导体化区域224存在接触区域23，即使得有源层与源漏极存在side contact，且side contact能够达成，从而提高GSD TFT的良率。
如图10所示，本申请实施例提供一种显示面板，该显示面板包括：
阵列基板，所述阵列基板包括衬底201、有源层22、栅极绝缘层204、金属层21，所述有源层22设置于所述衬底201上；所述有源层22包括第一导体化区域220和第二导体化区域224，所述第一导体化区域220包括导体化部分222和空白部分223；所述栅极绝缘层204设置于所述有源层22上，所述栅极绝缘层204刻蚀形成有过孔；所述金属层21设置于所述栅极绝缘层204上，所述金属层21图案化形成有源极212、栅极211和漏极213，所述源极212和漏极213穿过所述过孔与所述有源层22连接；其中，在所述金属层21图案化时，所述有源层22被刻蚀形成有空白部分223，在所述导体化部分222与所述空白部分223接触的区域，所述导体化部分222的宽度L2大于所述空白部分223的宽度L1，所述第一导体化区域220和所述第二导体化区域224接触，且所述第一导体化区域220和所述第二导体化区域224接触的区域的宽度，等于所述导体化部分222与所述空白部分223的宽度的差值(L2-L1)，所述导体化部分222的宽度222与所述空白部分223的宽度的差值(L2-L1)大于预设值；
像素电极层32，设置于所述阵列基板上；
像素定义层33，设置于所述像素电极层32上；
发光材料层34，设置于所述像素定义层32定义出的像素区域；
公共电极层35，设置于所述发光材料层32上；
封装层36，设置于所述公共电极层35上。
本申请实施例提供一种显示面板，该显示面板包括阵列基板、像素电极层、像素定义层、发光材料层、公共电极层和封装层，所述阵列基板包括衬底、有源层、栅极绝缘层、金属层，所述有源层设置于所述衬底上，所述有源层包括第一导体化区域和第二导体化区域，所述第一导体化区域包括导体化部分和空白部分，所述栅极绝缘层设置于所述有源层上，所述栅极绝缘层刻蚀形成有过孔，所述金属层设置于所述栅极绝缘层上，所述金属层刻蚀形成有源极、栅极和漏极，所述源极和漏极穿过所述过孔与所述有源层连接，其中，在所述金属层图案化时，所述有源层被刻蚀形成有空白部分，在所述导体化部分与所述空白部分接触的区域，所述导体化部分的宽度大于所述空白部分的宽度，所述第一导体化区域和所述第二导体化区域接触，且所述第一导体化区域和所述第二导体化区域接触的区域的宽度，等于所述导体化部分与所述空白部分的宽度的差值，所述导体化部分的宽度与所述空白部分的宽度的差值大于预设值；通过使得导体化部分的宽度大于空白部分的宽度，且使得第一导体化区域与第二导体化区域接触的区域的宽度，等于导体化部分与空白部分的宽度的差值，导体化部分的宽度与空白部分的宽度的差值大于预设值，使得在空白部分被刻蚀时，导体化部分由于宽度大于空白部分，导体化部分仍然能够从空白部分两侧导通，第一导体化区域和第二导体化区域仍然能够导通，从而增大了源漏极与导体化部分的搭接面积，使得side contact达成率增大，从而使得GSD TFT正常工作，解决了现有GSD TFT存在源漏极层与IGZO搭接面积较小，导致side contact成功率较低，导致GSD TFT良率较低的技术问题。
在一种实施例中，阵列基板还包括平坦化层31，所述阵列基板还可以包括钝化层。
根据以上实施例可知：
本申请实施例提供一种阵列基板及其制备方法、显示面板，该阵列基板包括衬底、有源层、栅极绝缘层、金属层，所述有源层设置于所述衬底上，所述有源层包括第一导体化区域和第二导体化区域，所述第一导体化区域包括导体化部分和空白部分，所述栅极绝缘层设置于所述有源层上，所述栅极绝缘层刻蚀形成有过孔，所述金属层设置于所述栅极绝缘层上，所述金属层刻蚀形成有源极、栅极和漏极，所述源极和漏极穿过所述过孔与所述有源层连接，其中，在所述金属层图案化时，所述有源层被刻蚀形成有空白部分，在所述导体化部分与所述空白部分接触的区域，所述导体化部分的宽度大于所述空白部分的宽度，所述第一导体化区域和所述第二导体化区域接触，且所述第一导体化区域和所述第二导体化区域接触的区域的宽度，等于所述导体化部分与所述空白部分的宽度的差值，所述导体化部分的宽度与所述空白部分的宽度的差值大于预设值；通过使得导体化部分的宽度大于空白部分的宽度，且使得第一导体化区域与第二导体化区域接触的区域的宽度，等于导体化部分与空白部分的宽度的差值，导体化部分的宽度与空白部分的宽度的差值大于预设值，使得在空白部分被刻蚀时，导体化部分由于宽度大于空白部分，导体化部分仍然能够从空白部分两侧导通，第一导体化区域和第二导体化区域仍然能够导通，从而增大了源漏极与导体化部分的搭接面积，使得side contact达成率增大，从而使得GSD TFT正常工作，解决了现有GSD TFT存在源漏极层与IGZO搭接面积较小，导致side contact成功率较低，导致GSD TFT良率较低的技术问题。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板及其制备方法、显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底；
有源层，设置于所述衬底上；所述有源层包括第一导体化区域和第二导体化区域，所述第一导体化区域包括导体化部分和空白部分；
栅极绝缘层，设置于所述有源层上，所述栅极绝缘层刻蚀形成有过孔；
金属层，设置于所述栅极绝缘层上，所述金属层图案化形成有源极、栅极和漏极，所述源极和漏极穿过所述过孔与所述有源层连接；
其中，在所述金属层图案化时，所述有源层被刻蚀形成有空白部分，在所述导体化部分与所述空白部分接触的区域，所述导体化部分的宽度大于所述空白部分的宽度，所述第一导体化区域和所述第二导体化区域接触，且所述第一导体化区域和所述第二导体化区域接触的区域的宽度，等于所述导体化部分与所述空白部分的宽度的差值，所述导体化部分的宽度与所述空白部分的宽度的差值大于预设值。
2.如权利要求1所述的阵列基板，其特征在于，所述导体化部分包括与源极连接的第一导体化部分、以及与漏极连接的第二导体化部分，所述第一导体化部分的宽度大于空白部分的宽度，所述第二导体化部分的宽度等于所述空白部分的宽度。
3.如权利要求1所述的阵列基板，其特征在于，所述导体化部分包括与源极连接的第一导体化部分、以及与漏极连接的第二导体化部分，所述第一导体化部分的宽度等于空白部分的宽度，所述第二导体化部分的宽度大于所述空白部分的宽度。
4.如权利要求1所述的阵列基板，其特征在于，所述导体化部分包括与源极连接的第一导体化部分、以及与漏极连接的第二导体化部分，所述第一导体化部分的宽度大于空白部分的宽度，所述第二导体化部分的宽度大于所述空白部分的宽度。
5.如权利要求4所述的阵列基板，其特征在于，所述第一导体化部分的形状包括正方形和梯形中的一种，所述空白部分的形状包括正方形和三角形中的一种。
6.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括遮光层，所述遮光层刻蚀形成有遮光板和第一电容极板，所述金属层刻蚀形成有第二电容极板，所述第一电容极板与所述第二电容极板形成有存储电容。
7.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括氧化铟锡层，所述氧化铟锡层刻蚀形成有第一电容极板，所述金属层刻蚀形成有第二电容极板，所述第一电容极板与所述第二电容极板形成有存储电容。
8.如权利要求1所述的阵列基板，其特征在于，所述预设值的范围为所述导体化部分的宽度的三分之一至三分之二。
9.一种阵列基板制备方法，其特征在于，包括：
提供衬底；
在所述衬底上形成有源层；
在所述有源层上形成栅极绝缘层；
对所述栅极绝缘层进行第一次刻蚀形成过孔；
根据所述过孔的位置，对所述有源层进行第一次导体化形成第一导体化区域；所述第一导体化区域包括导体化部分和空白部分，所述导体化部分与所述空白部分接触的区域，所述导体化部分的宽度大于所述空白部分的宽度；
在所述栅极绝缘层上形成金属层，并刻蚀所述金属层形成源极、漏极和栅极；
对所述栅极绝缘层进行第二次刻蚀得到栅极绝缘层图案；
对有源层进行第二次导体化形成第二导体化区域；所述第一导体化区域和所述第二导体化区域接触的区域的宽度，等于所述导体化部分与所述空白部分的宽度的差值，所述导体化部分的宽度与所述空白部分的宽度的差值大于预设值；
在所述金属层上形成钝化层。
10.一种显示面板，其特征在于，包括：
阵列基板，所述阵列基板包括衬底、有源层、栅极绝缘层、金属层，所述有源层设置于所述衬底上；所述有源层包括第一导体化区域和第二导体化区域，所述第一导体化区域包括导体化部分和空白部分；所述栅极绝缘层设置于所述有源层上，所述栅极绝缘层刻蚀形成有过孔；所述金属层设置于所述栅极绝缘层上，所述金属层图案化形成有源极、栅极和漏极，所述源极和漏极穿过所述过孔与所述有源层连接；其中，在所述金属层图案化时，所述有源层被刻蚀形成有空白部分，在所述导体化部分与所述空白部分接触的区域，所述导体化部分的宽度大于所述空白部分的宽度，所述第一导体化区域和所述第二导体化区域接触，且所述第一导体化区域和所述第二导体化区域接触的区域的宽度，等于所述导体化部分与所述空白部分的宽度的差值，所述导体化部分的宽度与所述空白部分的宽度的差值大于预设值；
像素电极层，设置于所述阵列基板上；
像素定义层，设置于所述像素电极层上；
发光材料层，设置于所述像素定义层定义出的像素区域；
公共电极层，设置于所述发光材料层上；
封装层，设置于所述公共电极层上。
CN202010409479.XA 2020-05-14 2020-05-14 阵列基板及其制备方法、显示面板 Active CN111584516B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010409479.XA CN111584516B (zh) 2020-05-14 2020-05-14 阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010409479.XA CN111584516B (zh) 2020-05-14 2020-05-14 阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN111584516A CN111584516A (zh) 2020-08-25
CN111584516B true CN111584516B (zh) 2022-04-26

Family

ID=72126602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010409479.XA Active CN111584516B (zh) 2020-05-14 2020-05-14 阵列基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN111584516B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420741B (zh) * 2020-11-05 2023-12-05 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN113629151B (zh) * 2021-07-29 2023-07-25 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
KR20230091547A (ko) * 2021-12-16 2023-06-23 엘지디스플레이 주식회사 유기 발광 표시 장치
CN115000089A (zh) * 2022-05-27 2022-09-02 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019187102A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の製造方法
CN110911424A (zh) * 2019-12-11 2020-03-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110993695A (zh) * 2019-11-11 2020-04-10 深圳市华星光电半导体显示技术有限公司 Gsd tft器件及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461066B2 (en) * 2012-08-10 2016-10-04 Boe Technology Group Co., Ltd. Thin film transistor and method of manufacturing the same, array substrate and display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019187102A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の製造方法
CN110993695A (zh) * 2019-11-11 2020-04-10 深圳市华星光电半导体显示技术有限公司 Gsd tft器件及其制作方法
CN110911424A (zh) * 2019-12-11 2020-03-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
CN111584516A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN111584516B (zh) 阵列基板及其制备方法、显示面板
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US11316000B2 (en) Array substrate including metal strip, manufacturing method thereof and display device
KR101314787B1 (ko) 어레이 기판
EP3026724A1 (en) Organic light-emitting display device and method of manufacturing the same
TW201929283A (zh) 頂部發光型有機發光二極體顯示器
KR100696479B1 (ko) 평판표시장치 및 그의 제조방법
CN103730508A (zh) 显示面板的垂直式薄膜晶体管结构及其制作方法
KR101668166B1 (ko) 어레이 기판, 디스플레이 장치, 및 어레이 기판의 제조 방법
KR101619158B1 (ko) 박막 트랜지스터 기판 및 그를 이용한 유기 발광장치
CN111293127B (zh) 一种显示面板及其制备方法
CN112331679B (zh) 显示装置
CN110783490A (zh) 显示面板及其制备方法
US11637159B2 (en) Display panel and display device with completed covered hollowed regions in frame region
KR20110067765A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9595545B2 (en) Semiconductor device
KR102494732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5241966B2 (ja) 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
CN109378320B (zh) 一种阵列基板及其制备方法
US6646308B2 (en) Flat panel display device
CN102569293A (zh) 薄膜晶体管阵列及其线路结构
KR20160053383A (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
KR20150087617A (ko) 표시 기판용 박막 트랜지스터, 표시 기판 및 표시 기판의 제조 방법
KR102122401B1 (ko) 유기전계 발광소자 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant