CN107910376B - 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管 - Google Patents
垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管 Download PDFInfo
- Publication number
- CN107910376B CN107910376B CN201711105478.0A CN201711105478A CN107910376B CN 107910376 B CN107910376 B CN 107910376B CN 201711105478 A CN201711105478 A CN 201711105478A CN 107910376 B CN107910376 B CN 107910376B
- Authority
- CN
- China
- Prior art keywords
- layer
- film transistor
- tft
- thin film
- vertical structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000000059 patterning Methods 0.000 claims abstract description 16
- 238000002161 passivation Methods 0.000 claims abstract description 15
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000009413 insulation Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 16
- 239000010410 layer Substances 0.000 description 184
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000005530 etching Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例公开了一种垂直结构薄膜晶体管的制造方法，包括：提供基板；在基板上分别形成第一绝缘层和第二金属层，并通过第一光罩图案化所述第一绝缘层、第二金属层以分别形成垫高绝缘层、源极；在源极和所述基板上形成氧化物半导体层，并通过第二光罩图案化所述氧化物半导体层形成有源层，并对所述氧化物半导体层部分区域掺杂氢离子形成位于有源层两侧的掺杂层；在所述有源层、掺杂层上依次形成第二绝缘层、第一金属层和第三绝缘层层，并通过第三光罩图案化所述第三绝缘层、第一金属层和第二绝缘层形成钝化保护层、栅极和栅极绝缘层。本发明实施例还公开了一种垂直结构薄膜晶体管。采用本发明，具有简化垂直结构薄膜晶体管的制程的优点。
Description
技术领域
本发明涉及薄膜晶体管液晶显示领域，特别是涉及一种垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管。
背景技术
现有的薄膜晶体管液晶显示装置，包括薄膜晶体管，一般说来，所述薄膜晶体管为BCE结构的薄膜晶体管或者Top-gate结构的薄膜晶体管，随着技术的进步，最近产品上出现了垂直结构的薄膜晶体管，该种垂直结构的薄膜晶体管结构请参见图1，该种结构的薄膜晶体管包括基板110、源极120、平坦层130、第一绝缘层140、像素电极150、有源层160、栅极绝缘层170和栅极180等膜层，该种垂直结构的薄膜晶体管沟道宽度可以做的很窄，进而可以提高开态电流；而且此种薄膜晶体管可以做的很小，还可以提高开口率。然而，目前此种垂直结构薄膜晶体管制程复杂，普遍需要5道以上的光罩，成本较高。
发明内容
本发明实施例所要解决的技术问题在于，提供一种垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管。可简化垂直结构薄膜晶体管的制程。
为了解决上述技术问题，本发明第一方面实施例提供了一种垂直结构薄膜晶体管的制造方法，包括：
提供基板；
在基板上分别形成第一绝缘层和第二金属层，并通过第一光罩图案化所述第一绝缘层、第二金属层以分别形成垫高绝缘层、源极，其中，所述源极位于所述垫高绝缘层上；
在源极和所述基板上形成氧化物半导体层，并通过第二光罩图案化所述氧化物半导体层形成有源层，并对所述氧化物半导体层部分区域掺杂氢离子形成位于有源层两侧的掺杂层，其中一侧的掺杂层位于源极上，另一侧的掺杂层至少部分形成漏极，并所述漏极位于所述源极的侧下方；
在所述有源层、掺杂层上依次形成第二绝缘层、第一金属层和第三绝缘层层，并通过第三光罩图案化所述第三绝缘层、第一金属层和第二绝缘层形成钝化保护层、栅极和栅极绝缘层。
在本发明第一方面一实施例中，还包括：通过所述第三光罩在钝化保护层上形成过孔。
在本发明第一方面一实施例中，所述第二光罩和所述第三光罩为半色调光罩。
在本发明第一方面一实施例中，所述栅极位于有源层的上方，且所述栅极分别与所述源极和/或漏极在水平面上投影重叠的面积为0。
在本发明第一方面一实施例中，所述氧化物半导体层的材料为IGZO。
本发明第二方面实施例提供了一种垂直结构薄膜晶体管，包括
基板；
垫高绝缘层，其位于所述基板上；
源极，其位于所述垫高绝缘层上；
有源层和位于有源层两侧的掺杂层，其中一侧的掺杂层位于源极上，另一侧的掺杂层至少部分形成漏极，并所述漏极位于所述源极的侧下方；
栅极绝缘层，其形成在有源层和掺杂层上；
栅极，其位于在所述栅极绝缘层上且位于所述有源层的上方；
钝化保护层，其位于所述栅极上。
在本发明第二方面一实施例中，所述栅极位于有源层的上方，且所述栅极分别与所述源极和/或漏极在水平面上的投影重叠的面积为0。
在本发明第二方面一实施例中，所述钝化保护层上设有过孔。
在本发明第二方面一实施例中，所述有源层的材料为IGZO，所述掺杂层通过IGZO掺杂氢离子形成。
在本发明第二方面一实施例中，所述有源层的形状为“L”型或者“Z”型。
实施本发明实施例，具有如下有益效果：
由于所述垂直结构薄膜晶体管通过3道光罩就可以制成，极大的简化了制程，从而降低了成本。而且，所述垂直结构薄膜晶体管结构简单，而且横向沟道宽度可以做的很窄，可以使薄膜晶体管做的很小，有利于提高开口率和提高开态电流。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术垂直结构薄膜晶体管的剖视示意图；
图2是本发明一实施例垂直结构薄膜晶体管的制造方法的流程图；
图3a-图3c是垂直结构薄膜晶体管的各个膜层沉积在基板上的示意图；
图4a-图4c是通过光罩处理后垂直结构薄膜晶体管的剖视图；
图5a-图5c是通过光罩处理后垂直结构薄膜晶体管的俯视图；
图示标号：
210-基板；220-第一绝缘层；221-垫高绝缘层；230-第二金属层；231-源极； 232-数据线；240-氧化物半导体层；241-有源层；242-第一掺杂层；243-第二掺杂层；244-像素电极；250-第二绝缘层；251-栅极绝缘层；260-第一金属层；261- 栅极；262-扫描线；270-第三绝缘层；271-钝化保护层；272-过孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请说明书、权利要求书和附图中出现的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同的对象，而并非用于描述特定的顺序。
本发明实施例提供一种垂直结构薄膜晶体管的制造方法，请参见图2，包括：
S110：提供基板；
在本实施例中，所述基板210为玻璃基板，当然，本发明不限于此，在本发明的其他实施例中，所述基板还可以为柔性基板、塑料基板等透光的基板。
S120:在基板上分别形成第一绝缘层和第二金属层，并通过第一光罩图案化所述第一绝缘层、第二金属层以分别形成垫高绝缘层、源极，其中，所述源极位于所述垫高绝缘层上；
在本实施例中，所述第一绝缘层220的材料例如为SiOx等。在本实施例中，所述源极231的侧下方设有所述垫高绝缘层221，用于垫高所述源极231的高度。
在本实施例中，请参见图3a，在基板210上依序形成第一绝缘层220和第二金属层230，其后，请参见图4a和图5a，通过第二光罩对所述第二金属层230 上的光阻曝光后，洗掉特定区域的光阻，然后对所述第二金属层230进行湿蚀刻图案化以形成源极231，接着对所述第二绝缘层250进行干蚀刻图案化以形成垫高绝缘层221。当然，在本发明的其他实施例中，所述第二金属层和所述第一绝缘层可以通过一次干蚀刻图案化以形成源极和垫高绝缘层。另外，在本实施例中，所述第二金属层230图案化后还形成数据线232，所述数据线232也位于所述垫高绝缘层221上，所述数据线232与对应的所述源极231电连接。
在本实施例中，由于所述源极231侧下方设有垫高绝缘层221，所述垫高绝缘层221比较厚，从而垫高了位于垫高绝缘层221之上的源极231，可以拉长源极231与后面提到的漏极之间的纵向距离，也即可以拉长后面提到的有源层241 的厚度，也即拉长了电子在有源层241中的行程。
S130：在源极和所述基板上形成氧化物半导体层，并通过第二光罩图案化所述氧化物半导体层形成有源层，并对所述氧化物半导体层部分区域掺杂氢离子形成位于有源层两侧的掺杂层，其中一侧的掺杂层位于源极上，另一侧的掺杂层至少部分形成漏极，并所述漏极位于所述源极的侧下方；
在本实施例中，请参见图3b，在所述源极231和所述基板210上形成氧化物半导体层240，所述氧化物半导体层240例如为IGZO半导体层。请参见图4b 和图5b，其后通过第二光罩图案化所述氧化物半导体层240形成有源层241，并对所述氧化物半导体层240部分区域掺杂氢离子形成位于有源层241两侧的掺杂层。
具体说来，形成氧化物半导体层240后，通过第二光罩对所述氧化物半导体层240上的光阻进行曝光，然后进行第一次显影和蚀刻，去除掉不需要的氧化物半导体层240，此时，所述源极231上面、对应后面提到的有源层241所在的区域和漏极所在的区域的氧化物半导体层240上面还存在光阻，其后，通过第二次显影，去除掉源极和漏极上面的光阻，此时有源层上面还存在光阻，对露出的氧化物半导体层240掺杂氢离子处理，从而形成掺杂层，然后进行第三次显影，去除剩余的光阻，以形成有源层241。在本实施例中，位于有源层241左侧的掺杂层称作第一掺杂层242，位于有源层241右边的掺杂层称作第二掺杂层243。在本实施例中，第一掺杂层242位于源极231的上面且与源极231电连接，第二掺杂层243至少部分作为漏极，第一掺杂层242和第二掺杂层243位于不同的平面。在本实施例中，所述第二光罩为半色调光罩(half tone mask)，从而一次曝光可以对光阻形成不同程度的曝光，其后通过几次显影去除掉不同区域的光阻，从而有的区域经过一次显影就可以把光阻去掉，有的区域需要几次显影才能把光阻完全去掉。
为了减小所述薄膜晶体管的大小，在本实施例中，所述有源层241设计为“L”型，所述有源层241包括纵向部和横向部，由于存在纵向部，从而可以减小所述有源层241的横向宽度，从而可以缩小薄膜晶体管的尺寸，而且可以提高开态电流。另外，在本发明的其他实施例中，所述有源层还可以为“Z”型。为了不缩短电子的行程，在本实施例中，所述漏极位于所述源极231的侧下方，具体为位于所述基板210上，从而所述源极231和所述漏极存在高度差，而所述有源层位于所述源极231和漏极之间，该高度差可以用来拉长了有源层241 沟道的长度，具体为通过有源层241的纵向部拉长了沟道的长度，可以防止有源层241沟道较短而影响薄膜晶体管的电性特性，例如可以防止由于有源层241 沟道较短而导致源极231和漏极击穿的问题。另外，在本发明的其他实施例中，为了防止基板内的杂质进入到有源层、掺杂层、漏极中，所述基板上还可以设有隔离绝缘层，所述垫高绝缘层、第二掺杂层和漏极位于隔离绝缘层上。
在本实施例中，所述氧化物半导体层240还通过掺杂氢离子形成像素电极 244，所述像素电极244与所述漏极电连接。
S140：在所述有源层、掺杂层上依次形成第二绝缘层、第一金属层和第三绝缘层层，并通过第三光罩图案化所述第三绝缘层、第一金属层和第二绝缘层形成钝化保护层、栅极和栅极绝缘层。
具体说来，请参见图3c，在所述有源层241、第一掺杂层242、第二掺杂层 243、像素电极244上形成第二绝缘层250，在所述第二绝缘层250上形成第一金属层260，在所述第一金属层260上形成第三绝缘层270。其后，请参见图4c 和图5c，通过第三光罩进行曝光，在本实施例中所述第三光罩为半色调光罩 (half tone mask)，对第三绝缘层270上面的光阻进行不同程度的曝光，其后进行第一次显影、蚀刻，形成栅极绝缘层251，所述栅极绝缘层251可以是GI 保护层或者介电层。其后进行第二次显影和蚀刻，形成栅极261和钝化保护层271。另外，在本实施例中，还可以图案化所述第一金属层260形成所述扫描线 262，所述扫描线262与所述栅极261电连接。
在本实施例中，由于所述垂直结构薄膜晶体管通过3道光罩就可以制成，极大的简化了制程，从而降低了成本。而且，所述垂直结构薄膜晶体管结构简单，而且横向沟道宽度可以做的很窄，可以使薄膜晶体管做的很小，有利于提高开口率。
在本实施例中，所述制造方法还包括：
S150：通过所述第三光罩在钝化保护层上形成过孔。
在本实施例中，所述过孔272位于部分扫描线262的上方或者栅极261的上方，从而使扫描线262或者栅极261露出来，有利于扫描线262或者栅极261 与其他线路的电连接，例如与周边线路电连接，使周边线路的电信号传递给所述扫描线262或者栅极261。
在本实施例中，所述栅极261位于有源层241的上方，且所述栅极261分别与所述源极231、漏极在水平面上的投影重叠的面积为0，从而，所述栅极261 与所述源极231、漏极之间的寄生电容非常小或者没有，相比背景技术中的垂直结构薄膜晶体管具有较大的寄生电容，本发明实施例的垂直结构的薄膜晶体管本身性能得到了很大提高。另外，在本发明的其他实施例中，所述栅极还可以只与所述源极在水平面上的投影重叠的面积为0，或者，所述栅极还可以只与所述漏极在水平面上的投影重叠的面积为0。
本发明实施例还提供一种垂直结构薄膜晶体管，请参见图4c，包括：
基板210；
垫高绝缘层221，其位于所述基板210上；
源极231，其位于所述垫高绝缘层221上；
有源层241和位于有源层241两侧的掺杂层，其中一侧的掺杂层(第一掺杂层241)位于源极231上，另一侧的掺杂层(第一掺杂层242)至少部分形成漏极，并所述漏极位于所述源极231的侧下方；
栅极绝缘层251，其形成在有源层241和掺杂层上；
栅极261，其位于在所述栅极绝缘层251上且位于所述有源层241的上方；
钝化保护层271，其位于所述栅极261上。
在本实施例中，所述栅极261位于有源层241的上方，且所述栅极261分别与所述源极231和/或漏极在水平面上的投影重叠的面积为0。所述钝化保护层271上设有过孔272。所述有源层241的材料为IGZO，所述掺杂层通过IGZO 掺杂氢离子形成。所述有源层241的形状为“L”型或者“Z”型。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
通过上述实施例的描述，本发明具有以下优点：
由于所述垂直结构薄膜晶体管通过3道光罩就可以制成，极大的简化了制程，从而降低了成本。而且，所述垂直结构薄膜晶体管结构简单，而且横向沟道宽度可以做的很窄，可以使薄膜晶体管做的很小，有利于提高开口率和提高开态电流。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。
Claims (9)
1.一种垂直结构薄膜晶体管的制造方法，其特征在于，包括：
提供基板；
在基板上分别形成第一绝缘层和第二金属层，并通过第一光罩图案化所述第一绝缘层、第二金属层以分别形成垫高绝缘层、源极，其中，所述源极位于所述垫高绝缘层上；
在源极和所述基板上形成氧化物半导体层，并通过第二光罩图案化所述氧化物半导体层形成有源层，并对所述氧化物半导体层部分区域掺杂氢离子形成位于有源层两侧的掺杂层，其中一侧的掺杂层位于源极上，另一侧的掺杂层至少部分形成漏极，并所述漏极位于所述源极的侧下方，所述氧化物半导体层还通过掺杂氢离子形成位于所述基板上的像素电极，所述像素电极与所述漏极电连接，所述像素电极与未位于所述源极上的掺杂层同层设置；
在所述有源层、掺杂层上依次形成第二绝缘层、第一金属层和第三绝缘层，并通过第三光罩图案化所述第三绝缘层、第一金属层和第二绝缘层形成钝化保护层、栅极和栅极绝缘层。
2.如权利要求1所述的垂直结构薄膜晶体管的制造方法，其特征在于，还包括：
通过所述第三光罩在钝化保护层上形成过孔。
3.如权利要求1所述的垂直结构薄膜晶体管的制造方法，其特征在于，所述第二光罩和所述第三光罩为半色调光罩。
4.如权利要求1所述的垂直结构薄膜晶体管的制造方法，其特征在于，所述栅极位于有源层的上方，且所述栅极分别与所述源极和漏极在水平面上投影重叠的面积为0，或者，所述栅极与所述源极或漏极在水平面上投影重叠的面积为0。
5.如权利要求1所述的垂直结构薄膜晶体管的制造方法，其特征在于，所述氧化物半导体层的材料为IGZO。
6.一种垂直结构薄膜晶体管，其特征在于，包括：
基板；
垫高绝缘层，其位于所述基板上；
源极，其位于所述垫高绝缘层上；
有源层和位于有源层两侧的掺杂层，其中一侧的掺杂层位于源极上，另一侧的掺杂层至少部分形成漏极，并所述漏极位于所述源极的侧下方；
栅极绝缘层，其形成在有源层和掺杂层上；
栅极，其位于在所述栅极绝缘层上且位于所述有源层的上方；
钝化保护层，其位于所述栅极上；
所述栅极位于有源层的上方，且所述栅极分别与所述源极和漏极在水平面上的投影重叠的面积为0，所述垂直结构薄膜晶体管还包括通过对氧化物半导体层掺杂氢离子形成位于所述基板上的像素电极，所述像素电极与所述漏极电连接，所述像素电极、所述有源层及所述漏极通过同个所述氧化物半导体层形成，所述像素电极与未位于所述源极上的掺杂层同层设置。
7.如权利要求6所述的垂直结构薄膜晶体管，其特征在于，所述钝化保护层上设有过孔。
8.如权利要求6所述的垂直结构薄膜晶体管，其特征在于，所述有源层的材料为IGZO，所述掺杂层通过IGZO掺杂氢离子形成。
9.如权利要求6所述的垂直结构薄膜晶体管，其特征在于，所述有源层的形状为“L”型或者“Z”型。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711105478.0A CN107910376B (zh) | 2017-11-10 | 2017-11-10 | 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管 |
| PCT/CN2017/114067 WO2019090868A1 (zh) | 2017-11-10 | 2017-11-30 | 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711105478.0A CN107910376B (zh) | 2017-11-10 | 2017-11-10 | 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107910376A CN107910376A (zh) | 2018-04-13 |
| CN107910376B true CN107910376B (zh) | 2019-11-05 |
Family
ID=61844794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711105478.0A Active CN107910376B (zh) | 2017-11-10 | 2017-11-10 | 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107910376B (zh) |
| WO (1) | WO2019090868A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109728002B (zh) | 2019-01-03 | 2022-01-11 | 京东方科技集团股份有限公司 | 显示基板、显示装置和显示基板的制造方法 |
| CN110534577B (zh) * | 2019-08-12 | 2024-02-23 | 福建华佳彩有限公司 | 一种薄膜晶体管及制备方法 |
| CN111883545B (zh) * | 2020-08-31 | 2022-07-29 | 武汉华星光电技术有限公司 | 薄膜晶体管基板及显示面板 |
| CN117810269A (zh) * | 2021-11-15 | 2024-04-02 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管、电子装置及其制备方法及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2201544A (en) * | 1987-02-27 | 1988-09-01 | Philips Electronic Associated | Vertical thin film transistor |
| US4924279A (en) * | 1983-05-12 | 1990-05-08 | Seiko Instruments Inc. | Thin film transistor |
| CN103730508A (zh) * | 2012-10-16 | 2014-04-16 | 瀚宇彩晶股份有限公司 | 显示面板的垂直式薄膜晶体管结构及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740524B (zh) * | 2008-11-21 | 2013-10-30 | 群创光电股份有限公司 | 薄膜晶体管阵列基板的制造方法 |
| KR20130074954A (ko) * | 2011-12-27 | 2013-07-05 | 한국전자통신연구원 | 수직 채널 박막 트랜지스터 |
| US9653493B2 (en) * | 2015-06-12 | 2017-05-16 | Eastman Kodak Company | Bottom-gate and top-gate VTFTs on common structure |
| JP2017017208A (ja) * | 2015-07-02 | 2017-01-19 | 株式会社ジャパンディスプレイ | 半導体装置 |
| CN106847927A (zh) * | 2017-01-23 | 2017-06-13 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制作方法、液晶面板 |
-
2017
- 2017-11-10 CN CN201711105478.0A patent/CN107910376B/zh active Active
- 2017-11-30 WO PCT/CN2017/114067 patent/WO2019090868A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4924279A (en) * | 1983-05-12 | 1990-05-08 | Seiko Instruments Inc. | Thin film transistor |
| GB2201544A (en) * | 1987-02-27 | 1988-09-01 | Philips Electronic Associated | Vertical thin film transistor |
| CN103730508A (zh) * | 2012-10-16 | 2014-04-16 | 瀚宇彩晶股份有限公司 | 显示面板的垂直式薄膜晶体管结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019090868A1 (zh) | 2019-05-16 |
| CN107910376A (zh) | 2018-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107910376B (zh) | 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管 | |
| KR101679252B1 (ko) | 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치 | |
| CN103472646B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN108538860B (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| CN104617102B (zh) | 阵列基板及阵列基板制造方法 | |
| CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| EP2953165B1 (en) | Oxide thin film transistor array substrate, manufacturing method thereof, and display panel | |
| CN106024813B (zh) | 一种低温多晶硅tft阵列基板的制作方法及相应装置 | |
| CN108054140B (zh) | Ffs模式阵列基板的制造方法 | |
| CN104681631A (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN108155246A (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| CN103390606B (zh) | 半导体器件 | |
| CN109461731A (zh) | 静电防护电路及制造方法、静电防护模块及液晶显示装置 | |
| US20200381560A1 (en) | Thin film transistor and fabricating method thereof, array substrate and display device | |
| CN111584640B (zh) | 晶体管结构、goa电路及显示面板 | |
| US11233074B2 (en) | Array substrate and manufacturing method thereof | |
| CN106298523A (zh) | 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 | |
| CN110137261A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| US20220406945A1 (en) | Thin film transistor, display substrate and display device | |
| CN110718467B (zh) | 一种tft阵列基板的制作方法 | |
| US11088287B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| US10777686B2 (en) | Thin film transistor and method for manufacturing the same, array substrate and display panel | |
| CN105720093A (zh) | 薄膜晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |