CN104952882A - 主动元件阵列基板 - Google Patents
主动元件阵列基板 Download PDFInfo
- Publication number
- CN104952882A CN104952882A CN201510235724.9A CN201510235724A CN104952882A CN 104952882 A CN104952882 A CN 104952882A CN 201510235724 A CN201510235724 A CN 201510235724A CN 104952882 A CN104952882 A CN 104952882A
- Authority
- CN
- China
- Prior art keywords
- flatness layer
- groove
- active component
- array base
- component array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 37
- 239000010409 thin film Substances 0.000 claims description 21
- 230000002787 reinforcement Effects 0.000 claims description 11
- 239000012634 fragment Substances 0.000 claims description 10
- 238000007373 indentation Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 19
- 239000002184 metal Substances 0.000 abstract description 19
- 239000004020 conductor Substances 0.000 abstract description 8
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 75
- 239000000463 material Substances 0.000 description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 229910021389 graphene Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000058 polyacrylate Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
Abstract
本发明提供一种主动元件阵列基板，包含基板本体、像素电路、平坦层与导体图案。像素电路位于基板本体上。平坦层位于基板本体上，并与像素电路至少部分重叠。平坦层具有沟槽，沟槽位于基板本体的周边区并围绕像素电路。平坦层毗邻沟槽的至少一侧具有截断结构。导体图案至少位于部分沟槽中并毗邻平坦层，且导体图案具有多个不连续的片段，两相邻的片段之间存在一间隙，此间隙与平坦层的截断结构相对应。本发明的平坦层在毗邻沟槽的一侧设置截断结构，能够避免因残留金属所导致的电性问题。
Description
技术领域
本发明是有关于一种主动元件阵列基板。
背景技术
随着显示器技术不断的开发，因应未来显示器的需求包括轻薄、坚固、方便携带、易读取信息及多功能整合等特性，平面显示器有逐渐取代传统显示器的趋势。结合未来生活情境，对智能生活型态将强调互动与连接、个人化以及取得信息的便利性，平面显示器的各类产品，如笔记型电脑、监视器、显示器、电视及电子书等，将会越来越广泛地出现在你我的身旁。
在一般平面显示器中，平坦层的材质多为有机材料，其具有吸水气的特性，因此水气会通过平坦层传输进入显示区，而劣化内部的金属元件。为了克服这个问题，有些制造商会在平坦层中形成沟槽，以避免水气通过平坦层进入显示区。然而，由于沟槽与平坦层之间会产生较大的高低差，因此在后续的制造工艺中，有可能会有金属残留在平坦层与沟槽的交界处，这些残留金属有可能会与其他电子线路产生电性耦合，进而造成电阻电容负载的问题。(Resistance-Capacitance loading；RC loading)。
因此，如何有效阻隔水气进入显示区，又不影响元件的电性特性，在当前仍有卓越成长空间的平面显示器产业中，是相当重要的课题之一。
发明内容
本发明的一技术态样是在提供一种主动元件阵列基板，其在平坦层毗邻沟槽的至少一侧设置截断结构，藉此截断可能存在的导体图案，以避免造成无法忽略的电性问题。
根据本发明一或多个实施方式，一种主动元件阵列基板包含基板本体、像素电路、平坦层与导体图案。像素电路位于基板本体上。平坦层位于基板本体上，并与像素电路至少部分重叠。平坦层具有沟槽。沟槽位于基板本体的周边区并围绕像素电路。平坦层毗邻沟槽的至少一侧具有截断结构。导体图案至少位于部分沟槽中并毗邻平坦层的该至少一侧，且导体图案具有多个不连续的片段，两相邻的片段之间存在间隙，此间隙与平坦层的截断结构相对应。
在本发明一或多个实施方式中，上述的截断结构具有宽度最宽的底部，以及宽度最窄的端部。截断结构的宽度由底部向端部缩小。
在本发明一或多个实施方式中，上述的截断结构具有宽度最宽的底部，以及宽度最窄的端部。截断结构从底部到端部的距离，大于或等于底部的宽度的两倍。
在本发明一或多个实施方式中，上述的截断结构为平坦层的缺口。
在本发明一或多个实施方式中，上述的截断结构为平坦层的凸出结构。
在本发明一或多个实施方式中，上述的凸出结构连接该沟槽两侧的平坦层，而使得沟槽不连续，并且凸出结构包含至少一孔洞。
在本发明一或多个实施方式中，上述的沟槽包含多个主孔洞与至少一补强孔洞。主孔洞彼此分开，使得两相邻的主孔洞之间存在截断结构。补强孔洞与主孔洞分开，但至少部分与截断结构相对，其中凸出结构至少部分介于主孔洞与补强孔洞之间。
在本发明一或多个实施方式中，上述的截断结构具有呈锯齿状的侧面。
在本发明一或多个实施方式中，上述的主动元件阵列基板还包含引线。引线电连接像素电路，且至少部分位于平坦层与基板本体之间。上述的引线在基板本体上的正投影，与导体图案在基板本体上的正投影至少部分重叠。
在本发明一或多个实施方式中，上述的像素电路包含扫描线、数据线、薄膜晶体管与像素电极。扫描线电连接引线。薄膜晶体管的栅极电连接扫描线。薄膜晶体管的源极电连接数据线。像素电极电连接薄膜晶体管的漏极。
在本发明一或多个实施方式中，上述的像素电路包含扫描线、数据线、薄膜晶体管与像素电极。数据线电连接引线。薄膜晶体管的栅极电连接扫描线。薄膜晶体管的源极电连接数据线。像素电极电连接薄膜晶体管的漏极。
在本发明一或多个实施方式中，上述的沟槽位于平坦层中，使得平坦层具有毗邻沟槽的相对两侧。截断结构的数量为多个，截断结构分别位于平坦层毗邻沟槽的相对两侧。
根据本发明一或多个实施方式，一种主动元件阵列基板包含基板本体、像素电路与平坦层。基板本体具有显示区与围绕显示区的周边区。像素电路位于基板本体的显示区上。平坦层位于基板本体上，并与像素电路至少部分重叠。平坦层具有沟槽，位于基板本体的周边区并围绕像素电路。平坦层毗邻沟槽的至少一侧具有截断结构。截断结构具有宽度最宽的底部，以及宽度最窄的端部。截断结构的宽度由底部向端部缩小，且截断结构从底部到端部的距离，大于或等于底部的宽度的两倍。
在本发明一或多个实施方式中，上述的截断结构为平坦层的缺口。
在本发明一或多个实施方式中，上述的截断结构为平坦层向沟槽凸出的凸出结构。
在本发明一或多个实施方式中，上述的截断结构具有呈锯齿状的侧面。
在本发明一或多个实施方式中，上述的沟槽位于平坦层中，使得平坦层具有毗邻沟槽的相对两侧。截断结构的数量为多个，截断结构分别位于平坦层毗邻沟槽的相对两侧。
本发明上述实施方式的平坦层在毗邻沟槽的一侧设置截断结构，因此能够避免因残留金属所导致的电性问题。
附图说明
图1绘示依照本发明一实施方式的主动元件阵列基板的俯视图。
图2绘示沿图1的线段2-2的剖面图。
图3绘示沿图1的线段3-3的剖面图。
图4绘示图1的区域4的放大图。
图5绘示依照本发明另一实施方式的主动元件阵列基板的区域4的放大图。
图6绘示依照本发明再一实施方式的主动元件阵列基板的区域4的放大图。
图7绘示图1的单一像素电路的俯视图。
图8绘示沿图7的线段8-8的剖面图。
图9绘示依照本发明另一实施方式的主动元件阵列基板的区域4的放大图。
图10绘示依照本发明再一实施方式的主动元件阵列基板的区域4的放大图。
符号说明：
2-2：线段
3-3：线段
4：区域
8-8：线段
100：主动元件阵列基板
110：基板本体
120：像素电路
122：扫描线
124：数据线
126：薄膜晶体管
128：像素电极
130：平坦层
132：沟槽
133：孔洞
133M：主孔洞
133S：补强孔洞
134：截断结构
135：保护层
136：侧面
138：截断结构
140：导体图案
142：片段
150：引线
160：引线
170：遮光金属层
AR：显示区
B：底部
BW：宽度
C：通道区
D：漏极
E：距离
G：栅极
GD：栅极驱动器
GI：栅介电层
PR：周边区
S：源极
SD：源极驱动器
T：端部
TH：贯孔
具体实施方式
以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些现有惯用的结构与元件在图式中将以简单示意的方式绘示之。
当一元件被称为在另一元件上时，它可泛指元件直接在另一元件上，或者是有其他元件存在于两者之间。相对地，当一元件被称为直接在另一元件上时，它指的是不会有其他元件存在于两者之间。
图1绘示依照本发明一实施方式的主动元件阵列基板100的俯视图。如图1所示，主动元件阵列基板100包含基板本体110、像素电路120与平坦层130。像素电路120位于基板本体110上。平坦层130位于基板本体110上，并与像素电路120至少部分重叠。
由于平坦层130的材质可为有机材料，其具有吸水气的特性，所以在本实施方式中，平坦层130可具有围绕像素电路120的沟槽132。藉由沟槽132的存在，可以阻隔水气进入而腐蚀像素电路120。在本实施方式中，上述的基板本体110可区分为显示区AR与周边区PR。像素电路120位于显示区AR。沟槽132位于周边区PR，并围绕像素电路120所在的显示区AR，以阻隔水气进入而腐蚀像素电路120。
然而，由于平坦层130的厚度较厚，因此平坦层130毗邻沟槽132的交界处会产生较大的高低差。若后续欲形成其他的导体图案层，例如在与像素电路120重叠的位置欲形成遮光金属层，则相关的光刻制造工艺可能会在平坦层130毗邻沟槽132的至少一侧累积较厚的光阻，使得后续蚀刻制造工艺无法完全去除此处的导体，而让导体图案残留于此处。一旦残留的导体图案串连达一定的长度，则可能会导致无法忽略的电性问题。
图2绘示沿图1的线段2-2的剖面图。如图2所示，由于导体图案140可能会残留，并与位于平坦层130下方的引线150至少部分重叠，因此若导体图案140串连达一定的长度，甚至呈环状，则可能会导致与下方的引线150电性耦合，使得电阻电容负载(Resistance-Capacitance loading；RC loading)增加，影响像素电路120的作动。在图1、2中，平坦层130下方的引线150可以是电连接像素电路120的扫描线与栅极驱动器GD的引线。亦即，图1、2的引线150可与像素电路120的扫描线属于同一图案化金属层，例如第一金属层。但在其他位置，平坦层130下方的引线也可以是与像素电路120的数据线电连接的引线。举例来说，图3绘示沿图1的线段3-3的剖面图。图1、3所绘示的平坦层130下方的引线160就是电连接像素电路120的数据线与源极驱动器SD的引线。亦即，图1、3的引线160可与像素电路120的数据线属于同一图案化金属层，例如第二金属层。
更具体地说，上述的引线150、160在基板本体110上的正投影，与导体图案140在基板本体110上的正投影可至少部分重叠。此外，上述的引线150、160可至少部分位于平坦层130与基板本体110之间。由于引线150、160与导体图案140至少部分重叠，因此若导体图案140达一定的大小，则可能会导致引线150、160的电阻电容负载增加，影响像素电路120的作动。
为了改善以上的现象，本实施方式是在平坦层130毗邻沟槽132的侧壁设置截断结构。图4绘示图1的区域4的放大图。如图4所示，本实施方式在平坦层130毗邻沟槽132的侧壁设置截断结构134。藉由截断结构134的存在，即便导体图案140残留在平坦层130毗邻沟槽132的侧壁，也会被截断结构134所断开，而不会串连达一定的长度，造成无法忽略的电性问题。
更具体地说，上述的截断结构134具有宽度最宽的底部B，以及宽度最窄的端部T。截断结构134的宽度由底部B向端部T缩小，且截断结构134从底部B到端部T的距离E，大于或等于底部B的宽度BW的两倍。由于导体图案140至少不容易残留在截断结构134的端部T，因此即便导体图案140存在，导体图案140也至少会在截断结构134断开，而不会串连达一定长度，造成无法忽略的电性问题。
也就是说，导体图案140会断开成多个不连续的片段142。两相邻的片段142之间存在一间隙，此间隙至少会与截断结构134相对应。藉由截断结构134将导体图案140断开成多个不连续的片段142，除了能够降低引线150、160的电阻电容负载外，还能够降低静电荷通过导体图案140，打伤内部线路的机会。
在本实施方式中，沟槽132位于平坦层130中，使得平坦层130具有毗邻沟槽132的相对两侧。上述的截断结构134的数量为多个。这些截断结构134可分别位于平坦层130毗邻沟槽132的相对两侧。应了解到，以上截断结构134的配置仅为例示，而非用以限制本发明，如果实际条件允许，截断结构134的数量也可以是一个，或是只位于平坦层130毗邻沟槽132的一侧。本发明所属技术领域的技术人员，应视实际需要，弹性选择截断结构134的配置。
虽然图4将截断结构134绘示为平坦层130的缺口，但此并不限制本发明。在本发明另一实施方式中，上述的截断结构134亦可为平坦层130向沟槽132凸出的凸出结构(如图5所绘示)。本发明所属技术领域的技术人员，应视实际需要，弹性选择截断结构134的具体实施态样。
此外，虽然图4、5均将截断结构134的侧面绘示为平面，但此并不限制本发明。在本发明再一实施方式中，上述的截断结构134亦可具有呈锯齿状的侧面136(如图6所绘示)。本发明所属技术领域的技术人员，应视实际需要，弹性选择截断结构134的侧面的形状。
图7绘示图1的单一像素电路120的俯视图。图8绘示沿图7的线段8-8的剖面图。如图7～8所示，像素电路120包含扫描线122、数据线124、薄膜晶体管126与像素电极128。扫描线122与数据线124交错。薄膜晶体管126包含栅极G、栅介电层GI、通道区C、源极S与漏极D。栅极G电连接扫描线122。栅介电层GI至少介于通道区C与栅极G之间。源极S与漏极D位于通道区C的两侧。源极S电连接数据线124。平坦层130覆盖薄膜晶体管126，并具有贯孔TH暴露出漏极D。像素电极128至少部分位于平坦层130上，并通过贯孔TH电连接漏极D。
在本实施方式中，平坦层130与像素电极128之间可具有遮光金属层170。此遮光金属层170可遮蔽薄膜晶体管126的通道区C，以避免薄膜晶体管126的通道区C受到环境光照射而产生光致漏电流。图2、3的导体图案140可以与此遮光金属层170属于同一图案化金属层，例如第三金属层。但此并不限制本发明，导体图案140可与任何在平坦层130后形成的导体层属于同一图案化导体层。于另一实施方式中，当平坦层130与像素电极128之间不具有遮光金属层170时，导体图案140可能与像素电极128属于同一图案化导体层。
在本实施方式中，平坦层130与薄膜晶体管126之间可选择性地具有保护层135。此保护层135可覆盖数据线124、源极S、漏极D、通道区C与图3所绘示的引线160，以避免这些元件受到环境因素的影响或污染。上述的保护层135的材质可为无机介电材料，例如氮化硅、氧化硅、氮氧化硅或上述的任意组合。
上述的第一金属层(例如：扫描线122、栅极G与引线150)、第二金属层(例如：源极S、漏极D、数据线124与引线160)与第三金属层(例如：遮光金属层170与导体图案140)的材质可为任何金属，例如：钛、钼、铬、铱、铝、铜、银、金或上述的任意组合，其形成方式可为薄膜、光刻及蚀刻制造工艺。更具体地说，本段所述的薄膜制造工艺可为物理气相沉积法，例如溅射法。
上述的栅介电层GI的材质可为任何介电材料，例如：氮化硅、氧化硅、氮氧化硅、氧化石墨烯、氮化石墨烯、氮氧化石墨烯、聚合物材料或上述的任意组合，其形成方式可为薄膜、光刻及蚀刻制造工艺。
上述的通道区C的材质可为任何半导体材料，例如：非晶硅、多晶硅、单晶硅、氧化物半导体(oxide semiconductor)、石墨烯或上述的任意组合，其形成方式可为薄膜、光刻及蚀刻制造工艺。
上述的像素电极128的材质可为任何导电材料，例如：氧化铟锡、氧化铟锌、氧化锌铝、石墨烯、纳米碳管或上述任意的组合，其形成方式可为薄膜、光刻及蚀刻制造工艺。
上述的平坦层130的材质可为有机材料，例如：丙烯酸类聚合物(acrylic polymer)，其形成方式可为例如旋转涂布法。
图9绘示依照本发明另一实施方式的主动元件阵列基板的区域4的放大图。在图9中，平坦层130具有截断结构138。更具体地说，此截断结构138为凸出结构并连接沟槽132两侧的平坦层130，而使沟槽132成为非连续沟槽，且截断结构138可包含至少一孔洞133，且孔洞133不与沟槽132相连通。
在本实施方式中，虽然导体图案140有可能会残留在沟槽132及/或孔洞133中，但由于沟槽132及/或孔洞133被截断结构138分开，所以沟槽132及/或孔洞133中的导体图案140将无法串连达一定的大小。在本实施方式中，位于沟槽132及/或孔洞133中的导体图案140可以被考虑为不连续的片段142，两相邻的片段142之间存在一间隙，此间隙会与截断结构138相对应。在本实施方式中，上述的孔洞133可避免水气从连接沟槽132两侧的截断结构138进入像素电路所在的显示区，而腐蚀像素电路。
在其他实施方式中，如图10所绘示，沟槽132包含多个主孔洞133M与多个补强孔洞133S，彼此接续排列或交错排列但不连接，任两接续排列的主孔洞133M之间具有截断结构138，且任两行接续排列的主孔洞133M采交错排列使得任两行的截断结构138成为非直线结构，补强孔洞133S进一步对应截断结构138设置，用以阻断水气直接进入像素电路，并可避免导体图案140串联形成大片导电图案而影响像素电路，其中主孔洞133M的宽度大致等于补强孔洞133S的宽度，主孔洞133M的长度大于补强孔洞133S的长度。本发明所属技术领域的技术人员，应视实际需要，弹性选择主孔洞133M与补强孔洞133S的具体实施态样。
以上各实施方式所提供的主动元件阵列基板100可应用于各种显示器中，其包含但不限于：电泳显示器(Electro-Phoretic Display；EPD)、液晶显示器(Liquid CrystalDisplay；LCD)与主动矩阵有机发光二极管显示器(Active-Matrix OrganicLight-Emitting Diode Display；AMOLED Display)。应了解到，以上所举的主动元件阵列基板100的应用范围仅为例示，并非用以限制本发明，本发明所属技术领域的技术人员，应视实际需要弹性选择主动元件阵列基板100的应用方式。
综上所述，本发明上述实施方式的平坦层在毗邻沟槽的一侧设置截断结构，因此能够避免因残留金属所导致的电性问题。虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。
Claims (17)
1.一种主动元件阵列基板，其特征在于，包含：
一基板本体；
至少一像素电路，位于所述基板本体上；
至少一平坦层，位于所述基板本体上，并与所述像素电路至少部分重叠，所述平坦层具有一沟槽，所述沟槽位于所述基板本体的一周边区并围绕所述至少一像素电路，所述平坦层毗邻所述沟槽的至少一侧具有至少一截断结构；以及
一导体图案，至少位于部分所述沟槽中并毗邻所述平坦层的所述至少一侧，且所述导体图案包含多个不连续的片段，两相邻的所述片段之间存在一间隙，所述间隙与所述平坦层的所述截断结构相对应。
2.如权利要求1所述的主动元件阵列基板，其特征在于，所述截断结构具有宽度最宽的一底部，以及宽度最窄的一端部，所述截断结构的宽度由所述底部向所述端部缩小。
3.如权利要求1所述的主动元件阵列基板，其特征在于，所述截断结构具有宽度最宽的一底部，以及宽度最窄的一端部，其中所述截断结构从所述底部到所述端部的距离，大于或等于所述底部的宽度的两倍。
4.如权利要求1所述的主动元件阵列基板，其特征在于，所述截断结构为所述平坦层的至少一缺口。
5.如权利要求1所述的主动元件阵列基板，其特征在于，所述截断结构为所述平坦层的至少一凸出结构。
6.如权利要求5所述的主动元件阵列基板，其特征在于，所述凸出结构连接所述沟槽两侧的所述平坦层，而使得所述沟槽不连续，并且所述凸出结构包含至少一孔洞。
7.如权利要求5所述的主动元件阵列基板，其特征在于，所述沟槽包含：
多个主孔洞，所述主孔洞彼此分开，使得两相邻的所述主孔洞之间存在所述截断结构；以及
至少一补强孔洞，与所述主孔洞分开，但至少部分与所述截断结构相对，其中所述凸出结构至少部分介于所述主孔洞与所述补强孔洞之间。
8.如权利要求1所述的主动元件阵列基板，其特征在于，所述截断结构具有至少一呈锯齿状的侧面。
9.如权利要求1所述的主动元件阵列基板，其特征在于，还包含：
至少一引线，电连接所述像素电路，所述引线至少部分位于所述平坦层与所述基板本体之间，所述引线在所述基板本体上的正投影，与所述导体图案在所述基板本体上的正投影至少部分重叠。
10.如权利要求9所述的主动元件阵列基板，其特征在于，所述像素电路包含：
至少一扫描线，电连接所述引线；
至少一数据线；
至少一薄膜晶体管，所述薄膜晶体管的栅极电连接所述扫描线，所述薄膜晶体管的源极电连接所述数据线；以及
至少一像素电极，电连接所述薄膜晶体管的漏极。
11.如权利要求9所述的主动元件阵列基板，其特征在于，所述像素电路包含：
至少一扫描线；
至少一数据线，电连接所述引线；
至少一薄膜晶体管，所述薄膜晶体管的栅极电连接所述扫描线，所述薄膜晶体管的源极电连接所述数据线；以及
至少一像素电极，电连接所述薄膜晶体管的漏极。
12.如权利要求1所述的主动元件阵列基板，其特征在于，所述沟槽位于所述平坦层中，使得所述平坦层具有毗邻所述沟槽的相对两侧，所述截断结构的数量为多个，所述截断结构分别位于所述平坦层毗邻所述沟槽的所述相对两侧。
13.一种主动元件阵列基板，其特征在于，包含：
一基板本体，具有一显示区与围绕所述显示区的一周边区；
至少一像素电路，位于所述基板本体的所述显示区上；
至少一平坦层，位于所述基板本体上，并与所述像素电路至少部分重叠，所述平坦层具有至少一沟槽，位于所述基板本体的所述周边区并围绕所述至少一像素电路，所述平坦层毗邻所述沟槽的至少一侧具有至少一截断结构，所述截断结构具有宽度最宽的一底部，以及宽度最窄的一端部，所述截断结构的宽度由所述底部向所述端部缩小，且所述截断结构从所述底部到所述端部的距离，大于或等于所述底部的宽度的两倍。
14.如权利要求13所述的主动元件阵列基板，其特征在于，所述截断结构为所述平坦层的至少一缺口。
15.如权利要求13所述的主动元件阵列基板，其特征在于，所述截断结构为所述平坦层向所述沟槽凸出的至少一凸出结构。
16.如权利要求13所述的主动元件阵列基板，其特征在于，所述截断结构具有至少一呈锯齿状的侧面。
17.如权利要求13所述的主动元件阵列基板，其特征在于，所述沟槽位于所述平坦层中，使得所述平坦层具有毗邻所述沟槽的相对两侧，所述截断结构的数量为多个，所述截断结构分别位于所述平坦层毗邻所述沟槽的所述相对两侧。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104109802 | 2015-03-26 | ||
| TW104109802A TWI549267B (zh) | 2015-03-26 | 2015-03-26 | 主動元件陣列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104952882A true CN104952882A (zh) | 2015-09-30 |
| CN104952882B CN104952882B (zh) | 2018-02-09 |
Family
ID=54167426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510235724.9A Expired - Fee Related CN104952882B (zh) | 2015-03-26 | 2015-05-11 | 主动元件阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104952882B (zh) |
| TW (1) | TWI549267B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105514033A (zh) * | 2016-01-12 | 2016-04-20 | 武汉华星光电技术有限公司 | 阵列基板的制作方法 |
| CN107507840A (zh) * | 2017-08-29 | 2017-12-22 | 上海天马有机发光显示技术有限公司 | 一种显示面板和显示装置 |
| CN108389868A (zh) * | 2018-02-26 | 2018-08-10 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
| CN111048562A (zh) * | 2019-12-13 | 2020-04-21 | 京东方科技集团股份有限公司 | 显示基板母板及其制备方法、显示基板和显示装置 |
| CN111180468A (zh) * | 2020-01-06 | 2020-05-19 | 昆山国显光电有限公司 | 显示面板、显示装置及显示面板的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040263072A1 (en) * | 2003-06-24 | 2004-12-30 | Joon-Young Park | Flat panel display |
| US20080146017A1 (en) * | 2006-12-19 | 2008-06-19 | Seiko Epson Corporation | Method for manufacturing semiconductor device |
| CN101382715A (zh) * | 2008-10-20 | 2009-03-11 | 友达光电股份有限公司 | 像素结构、显示面板、光电装置的制造方法 |
| CN104298033A (zh) * | 2014-09-19 | 2015-01-21 | 京东方科技集团股份有限公司 | 一种像素结构及其制备方法、显示面板及显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4689851B2 (ja) * | 2001-02-23 | 2011-05-25 | Ｎｅｃ液晶テクノロジー株式会社 | アクティブマトリクス型液晶表示装置 |
| KR101041618B1 (ko) * | 2008-04-24 | 2011-06-15 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| US8883544B2 (en) * | 2012-05-04 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming an image device |
-
2015
- 2015-03-26 TW TW104109802A patent/TWI549267B/zh not_active IP Right Cessation
- 2015-05-11 CN CN201510235724.9A patent/CN104952882B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040263072A1 (en) * | 2003-06-24 | 2004-12-30 | Joon-Young Park | Flat panel display |
| US20080146017A1 (en) * | 2006-12-19 | 2008-06-19 | Seiko Epson Corporation | Method for manufacturing semiconductor device |
| CN101382715A (zh) * | 2008-10-20 | 2009-03-11 | 友达光电股份有限公司 | 像素结构、显示面板、光电装置的制造方法 |
| CN104298033A (zh) * | 2014-09-19 | 2015-01-21 | 京东方科技集团股份有限公司 | 一种像素结构及其制备方法、显示面板及显示装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105514033A (zh) * | 2016-01-12 | 2016-04-20 | 武汉华星光电技术有限公司 | 阵列基板的制作方法 |
| CN105514033B (zh) * | 2016-01-12 | 2019-01-15 | 武汉华星光电技术有限公司 | 阵列基板的制作方法 |
| CN107507840A (zh) * | 2017-08-29 | 2017-12-22 | 上海天马有机发光显示技术有限公司 | 一种显示面板和显示装置 |
| CN107507840B (zh) * | 2017-08-29 | 2020-10-16 | 上海天马有机发光显示技术有限公司 | 一种显示面板和显示装置 |
| CN108389868A (zh) * | 2018-02-26 | 2018-08-10 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
| CN111048562A (zh) * | 2019-12-13 | 2020-04-21 | 京东方科技集团股份有限公司 | 显示基板母板及其制备方法、显示基板和显示装置 |
| CN111048562B (zh) * | 2019-12-13 | 2023-05-19 | 京东方科技集团股份有限公司 | 显示基板母板及其制备方法、显示基板和显示装置 |
| CN111180468A (zh) * | 2020-01-06 | 2020-05-19 | 昆山国显光电有限公司 | 显示面板、显示装置及显示面板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI549267B (zh) | 2016-09-11 |
| TW201635498A (zh) | 2016-10-01 |
| CN104952882B (zh) | 2018-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11592699B2 (en) | Backplane substrate including in-cell type touch panel, liquid crystal display device using the same, and method of manufacturing the same | |
| US10254876B2 (en) | Array substrate, fabricating method thereof and display device | |
| CN105068373B (zh) | Tft基板结构的制作方法 | |
| US9952473B2 (en) | Display panel including light shielding line, display device having the same and method of manufacturing the same | |
| US9529236B2 (en) | Pixel structure and display panel | |
| CN104952882B (zh) | 主动元件阵列基板 | |
| CN108550553A (zh) | 一种薄膜晶体管及制作方法、显示装置 | |
| US8101445B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| WO2019105086A1 (zh) | 显示基板及其制作方法、显示面板、显示装置 | |
| EP2790057A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP4368769B2 (ja) | 薄膜トランジスタアレイとその製造方法 | |
| KR101433613B1 (ko) | 표시장치의 제조방법 및 이에 의한 표시장치 | |
| CN105185295A (zh) | 像素阵列 | |
| CN104834139A (zh) | 一种阵列基板及其制备方法、显示面板和显示装置 | |
| CN104409462A (zh) | 阵列基板及其制造方法、显示装置 | |
| KR102157689B1 (ko) | 평판 표시장치용 박막 트랜지스터 어레이 기판 | |
| CN106444197B (zh) | 一种阵列基板、显示面板以及显示装置 | |
| CN108535925B (zh) | 显示面板和显示装置 | |
| US10090336B2 (en) | TFT substrate, display device and manufacturing method | |
| CN108400140B (zh) | 阵列基板及其制造方法 | |
| KR102627067B1 (ko) | 유기발광표시장치 및 그 제조방법 | |
| KR20150062741A (ko) | 프린지필드 스위칭모드 어레이기판 및 그 제조방법 | |
| KR102066020B1 (ko) | 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법 | |
| KR102544941B1 (ko) | 유기발광표시장치 | |
| KR102142477B1 (ko) | 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180209 Termination date: 20210511 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |