TW200821722A - Display device and method of manufacturing the same - Google Patents

Display device and method of manufacturing the same Download PDF

Info

Publication number
TW200821722A
TW200821722A TW096132858A TW96132858A TW200821722A TW 200821722 A TW200821722 A TW 200821722A TW 096132858 A TW096132858 A TW 096132858A TW 96132858 A TW96132858 A TW 96132858A TW 200821722 A TW200821722 A TW 200821722A
Authority
TW
Taiwan
Prior art keywords
electrode
capacitor
film
gate
display device
Prior art date
Application number
TW096132858A
Other languages
English (en)
Inventor
Takuji Imamura
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200821722A publication Critical patent/TW200821722A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Description

200821722 九、發明說明： 【發明所屬之技術領域】 本發明係有關於顯示裝置及其製造方法。 【先前技術】
Ik著近年之局度情報化社會之充分發展或多媒體系統 (miiltimedia System )之急速普及，液晶顯示裝置 (LCD:Liquid Crystal Display)或有機 EL· 顯示裝置 (EL:Electro Luminescence)等之重要性逐漸增大。以上述 顯示裝置之晝素的驅動方式而言，係廣泛採用使用配列成 陣列（array)狀之薄膜（TFT:Thin FUm Transist〇r)電晶體 的主動矩陣（active matrix)方式。 尤其疋，液晶顯示裝置係薄型面板（pane 1)之其中一個 代表，其耗費之電力低且易於小型輕量化。因此，廣泛應 用於個人電腦（Personal compu1:er)之監視器（m〇nit〇r)或 行動資訊終端機之監視器。另外，近年來，液晶顯示裝置 係漸漸取代習知之陰極射線管（cath〇de-ray tube)式顯示 裝置而作為TV用途。 一般而言，TFT係藉由在玻璃（§1“3)等之絕緣基板上 形成島狀之矽膜並在島狀之矽膜形成閑極絕緣膜及閘極電 極而製造。而且，在TFT之電路形成同時也形成電容電極“ 在特許文獻1中，揭露一種夾著絕緣膜並藉由下部夕 口丨 < 确助 容量層與上部之金屬電極而形成電容。 以TFT而言，大多採用使用半導體膜之M〇s構造。、 2185-9119-PF 5 200821722 冓&而0例如有逆層疊型（inversely staggered)或 頂4閘極（top~gate)型等種類。以半導體膜而言，有非晶 貝石夕薄膜或多結晶⑦薄膜。上述材料係可根據液晶顯示裝 置之用途或性能而適當地選擇。以小型面板之tft而言， 使用多結晶矽薄膜者多矣。使用多結晶矽薄膜之τ{?τ具有 咼度之移動度。因此，在TFT使用晝素開關（Switching) 元件之情況下，可以促進TFT之小型化及面板之高精細 化另外’對用於驅動晝素開關元件之周邊電路部而言， 亦可適用使用多結晶石夕薄膜之。 另一方面’為了削減TFT陣列基板之製造成本 (cost) ’因此檢討光罩（mask)工數之削減。故，為了使半 導體薄膜、閘極電極、或信號線、與上層之畫素電極電性 連接’因此採用了以1回之步驟而在形成於其間之絕緣膜 中形成接觸洞的製造方法。藉此，最上層之晝素電極藉由 接觸洞而與半導體薄膜或各導電膜連接。 如此一來’半導體薄膜係與由I το等透明導電膜所構 成之晝素電極形成電性連接。但是，一旦直接使半導體薄 膜與ΙΤ0接觸的話’則會導致非歐姆（〇hniic)性接觸及高電 阻接觸（contact)。因此，遂檢討在半導體薄膜上設置M〇、 Cr、W、Ti等接觸金屬膜之構造。在此構造中，由ΙΤ0供 給之電位一旦施加於接觸金屬膜的話，則由此接觸金屬膜 供給至半導體薄膜。 參照圖6及圖7，說明習知之顯示裝置。圖6係繪示 習知之顯示裝置之一部份之電容的平面圖。圖7係繪示習 2185-9119-PF 6 200821722 知之顯示裝晉夕 _ „ COW R 電容㈣面圖，亦為沿著圖6之 的心圖。如圖6及圖7所示 之 首先，在絕緣美祐笙1 J 乞頌不衣置中， 3以作為 =、4 1上形成錢切2切氧化膜 薄膜14。而且，在半導：：…之預疋位置形成半導體 , 在+ ¥體薄膜14上形成接觸金屬膜5。在 接觸金相5/半導體薄臈14之上以覆蓋上述層之方式： 形成閘極絕緣膜6。而0 , 屑膜5 # ^、 ’在㈣絕緣膜6上之與接觸金 屬膜對向的位置形㈣極金屬電極7。藉 …《成於半導體_ 14上之接觸金屬膜5而形= 方之電合電極。閘極金屬„ 7係與位於其下部之電容電 極對向配置。而且，在開極金屬電極7與下部之電容電極 之間配置閘極絕緣膜6。 在此種情況下，閘極金屬電極7係以完全覆蓋接觸金 屬膜5/半導體薄膜14之電容電極的方式而形成。也就是 說’在習知之顯示裝置中’一方之電容電極之接觸金屬膜 5/半導體薄膜14係較他方之電容電極之閘極金屬電極7配 置於内側而被覆蓋（以上視圖視之）。因此，在接觸金屬 膜5/半導體薄膜14端部之閘極絕緣膜6之階梯覆蓋率 (Step Coverage)惡化，也造成閘極絕緣耐壓之低下。因 此，習知之顯示裝置有信賴性及產率低劣之缺點。 [特許文獻1] 特開2002-31 1453號公報 【發明内容】 如此一來，在習知之顯示裝置中，有所謂在閘極絕緣 2185-9119-PF 7 200821722 膜之接觸金屬膜/半導體薄膜端部之階梯覆蓋率差、閘極絕 緣耐性低的問題。 ^本I明為了解決上述問題點，因此以提供高產率且高 信賴性之顯示裝置的製造方法為目的。 [課題解決之手段] ,本發明之顯示裝置包括：基板、電容（Capacit〇r)下部 電極、閘極（gate)絕緣膜、以及閘極金屬電極（抑以 f metal)。其中，電容（capacit〇r)下部電極具有形成於前記 基板上之多結晶矽（sUic〇n)膜與設於前記多結晶矽膜上 ,觸金屬（contact metal )膜；閘極（gate)絕緣膜形成於 ,'谷下邛電極上，閘極金屬電極（gate metal)係在與 f記閘極絕緣膜上之電容下部電極對向的位置上以配置於 月）忑電令下σ卩電極之内側的方式而形成，其中前記配置關 係係以俯視圖視之。 / [發明效果] 本卷月係提供一種咼產率且高信賴性之顯示裝置及其 製造方法。 【實施方式】 、以下，說明本發明可能適用之實施形態。以下之說明 僅為部分實施形態，並非用以限定本發明。 圖 1係、纟會不本發明之會絲游能
月 < 貫知形態之顯示裝置所用之TFT 陣列基板之構成的平面圖。首奂，* ^ ^ 1 W 口 百无，參照圖1說明以下之實 施形態。以具有此TFT陣列芙勑少批 #成 丨干幻&板之顯示裝置而言，例如有
2185-9119-PF 8 200821722 液晶顯示裝置或有機EL顯示裝置等平面型顯示裝置 (flat-Panel display)。在此，說明顯示裝置之—例的液 晶顯示裝置。
本發明之實施形態顯示裝置係具有基板110。基板11〇 例如是TFT120配列成陣列狀之TFT陣列基板。於基板n〇 設置顯示區域111、與包圍顯示區域1U而設之額緣區域 112。在此顧示區域ill形成複數之閘極配線（掃瞄信號 線）113與複數之信號線（顯示信號線）114。複數之閘極配線 113係平行設置。同樣地，複數之信號線114係平行設置\ 閘極配線113、與信號線114係以相互交又的方式而形成。 閘極配線113係與信號線114直交。而且，由鄰接之閘極 配線113與信號線上14所包圍之區域成為晝素117。因此， 在基板110中，晝素117係配列成矩陣（ma1;rix)狀。 而且，在基板11G之額緣區4 112設置掃晦信號驅動 電路部115與顯不信號驅動電路部丨丨6。閘極配線113係 自顯示區域ill延伸至額緣區域112而設置。@且，閑極 配線113係在基板11()之端部與㈣信號驅動電路部 連接。信號線114也同樣自顯示區域111延伸至額緣區域 112而設置。而且，信號線114係在基板nG之端部與顯 示信號驅動電路部116連接。外部配線ιΐ8連接在掃晦信 號驅動電路部115之附近。另外，外部配線119連接在顯 示信號驅動電路部116之附近。外部配線ιΐ8、ιΐ9例 FPC (Flexible Printed㈤山）等配線基板。 來自外邛之各種信號係藉由外部配線】】8、1工9而供給
2185-9119-PF 9 200821722 至掃虎驅動電路部115、及顯示信號驅動 ==號_路部115係根據來自外部之控制信號 線）113 :號（知目田仏唬）供給至閘極配線（掃瞄信號 =動：由此間極信號而依序選擇間極配線ιΐ3。顯示 :=電路部116係根據來自外部之控制信號、或顯示 數據(data)而將顯示信號供給至信號、線m。藉此，可以 將因應顯示數據之顯示„供給至各晝素117。 曰在晝素117内至少形成^TFT12〇、電容13〇、及液 素140電谷130係具有電容上部電極與電容下部電 極。而且’電容上部電極與電容下部電極係夾著絕緣膜而 對向配置。另外，液晶畫素140係具有與晝素電極141與 對向電極。而且’畫素電極141舆對向電極係夹著液晶而 對向配置。而且，對向電極係形成於後述之對向基板上且 與液晶料通連接。TFT12G係配置於信號線ιΐ4與間極配 線Π3之交又點附近。例如，此TFn2〇係將顯示電壓供給 至晝素電極。也就是說，藉由來自閑極配線113之間極信 號，則作為開關元件之TFT12〇開啟（〇n)。藉此，顯示電壓 自信號線114施加於與TFT之信號線連接的晝素電極。而 且，在畫素電極與對向電極之間產生因應顯示電壓之電 場。另外，即使在顯示電壓未施加於畫素電極141之情況 下，藉由電容130也可以蓄積晝素電極141之電荷。而且， 在基板110之表面形成配向膜（圖未顯示 而且，對向基板與TFT陣列基板對向配置。對向基板 例如是彩色濾光片（c〇l〇r filter)基板，且配置於視認
2185-9119-PF 10 200821722 側。於對向基板形成黑色矩陣（black ma1：rix ; bm)、彩色 濾、光片及配向膜等。而且，於基板丨丨〇與對向基板之間夹 置液晶層。也就是說，在基板丨丨〇與對向基板之間注入液 晶。而且’在基板Π 〇與對向基板之外側面設置偏光板、 及位相差板等。另外，在液晶顯示面板之反視認側配設背 光單元（backlight unit)等。 藉由畫素電極141與對向電極之間的電場而驅動液 晶’使得基板間液晶之配向方向產生變化。藉此，通過液 晶層之光的偏光狀態產生變化。也就是說，通過偏光板而 成為直線偏光的光係藉由位相差板、及液晶層而使偏光狀 態變化。具體而言，在透過區域中，藉由設於TFT陣列基 板之側偏光板而使來自背光單元之光成為直線偏光。接 著’此直線偏光藉由通過TFT陣列基板側之位相差板、液 晶層、及對向基板側之位相差板而使偏光狀態產生變化。 另一方面，在反射區域中，從液晶顯示面板之視認側入射 的外光係藉由對向基板側之偏光板而成為直線偏光。接 著，此光係藉由在對向基板側之位相差板、及液晶層往復 而使偏光狀態變化。 而且，通過對向基板側之偏光板的光量係因應偏光狀 態而變化。也就是說，在自背光單元透過液晶顯示面板之 透過光、及於液晶顯示面板反射之反射光中，通過視認側 之偏光板之光的光量產生變化。液晶之配向方向係藉由所 施加之顯示電壓而變化。因此，藉由控制顯示電壓可以使 通過視認側之偏光板的光量產生變化。也就是說，藉由在 2185-9119-PF 11 200821722 每一個晝素内改變顯示電壓，可以顯示所欲之影像。 具體而言，在顯示黑之情況下，藉由位相差板與液晶 層’使光成為具有與視認側之偏光板之吸收軸約略相同振 動方向（偏光面）的直線偏光。藉此，大部分的光被視認側 之偏光板所遮住，而可以進行黑顯示。另一方面，在顯示 匱况下’藉由位相差板與液晶層，而作成與視認側之 偏光板之吸收軸約略直交之方向的直線偏光、或圓偏光 广藉此由於光通過視認側之偏光板之故，可以進行白 、、貝示士此一來，藉由閘極信號、及源極（source)信號而 控制施加於每一個晝素之顯示電壓。藉此，液晶層之配向 產生欠化，而偏光狀態係因應顯示電壓。因此，可以顯示 所欲之影像。 發明之實施之形態1.
以下，關於實施形態丨之顯示裝置，係使用圖2及圖 立而次明。圖2係繪示發明之實施形態、i之顯示裝置之一 :之電奋13〇的平面圖。圖3係繪示發明之實施形態1 ，波置之部份之電容1 30的剖面圖，且為沿著圖2 線的4面圖。首先’說明實施形態1之顯示裝置的 成在破璃基板或石英基板等具有透過性之絕緣性基板 :、土板1上形切氮化膜2切氧化膜3以作為下層膜。 M於ΤΠ之構成’由於和較習知廣泛使用之頂部閘 極型之多結晶矽TFT相同的缝士今 J的緣故，因此省略說明。
在夕乳化膜3上之預定位置形成多結晶㊉膜4。而且， 夕、、”曰矽膜4上形成接觸金屬膜5。接觸金屬膜5係以 2185-9119-PF 12 200821722 車乂夕、。曰曰矽膜4小之面積並自多結晶矽膜4突出的方式而 配置—在此，多結晶矽膜4與接觸金屬膜5之積層構造成 為電”下邛電極2〇。在接觸金屬冑5之上以覆蓋電容下部 電極20之方式而形成閘極絕緣膜6。 而且，在閘極絕緣膜6上與電容下部電極2()對向之位 置形成閘極金屬電極7。此閘極金屬電極7係成為電容上 邛電極。此時’閘極金屬電極7係較電容下部電極20形成 於内側；較佳者，較接觸金屬膜5形成於内側。也就是說， 作為一方之電容電極的電容下部電極20係以較作為他方 之電容電極的閘極金屬電極7突出至外側的方式而配置 (以上視圖視之）。而且，在電容下部電極20之全周，電 容下部電極20之緣部上並未配置閘極金屬電極7。藉由上 迷構造’位於閘極絕緣膜6之電容下部電極2 〇之端部的階 梯覆盍率良好。但是，僅圖案化（patterning)閘極金屬電 極7之引出配線21以攀越電容下部電極2 0之緣部。引出 配線21與閘極金屬電極7係位於同一層（layer)且一體化 地形成。因此，在電容下部電極20之全周，與引出配線 21以外之閘極金屬電極7同一層之導電層係未配置於電容 下部電極20之緣部上。另外，閘極金屬電極7之引出配線 21之寬度係在1 5 // m以下。藉此，引出配線21係可以使 攀越電容下部電極20之緣部的地方變小。因此，可以防止 位於引出配線21與電容下部電極2 0間之絕緣破壞。藉此， 可以得到高產率且高信賴性之顯示裝置。 而且，在閘極金屬電極7上以覆蓋閘極金屬電極7之 2185-9119-PF 13 200821722 方式而形成層間絕緣膜8。在層間絕緣膜8上形成保護膜 ίο。在此，自閘極金屬電極7引出2條引出配線2卜2條 引出配線21係從間極金屬電極7之對向的端部引出。引出 配線21例如舆相鄰畫素之M極金屬電極7彼此連接。共通 電壓藉由此引出配線21而供給至閘極金屬電極7。另一方 面’電容下部電極20例如與TFm〇之汲極（drain)連接並 所構成之 接受顯示電壓供給。而且，藉由閘極金屬電極 電容130而得以保持電位。 接著，說明實施形態〗之顯示裝置的製造方法。首先， 在玻璃基板或石英基板等具有透過性之絕緣性基板ι上形 成下層膜。以下層膜而言’可以使用石夕氮化膜2、石夕氧化 膜3、或其積層膜。接著，藉由電漿(山繼)，法而形成 厚50〜70nm之非晶矽（am〇rph〇us siUc〇n)膜。之後，藉 由准刀子田射退火（excimer laser anneal)或yag雷射退 火（laser anneal)等而將非晶矽膜溶融並冷卻固化而得到 多結晶矽膜。而且，在此多結晶矽膜上以微影製程而形成 光阻圖案（resist pattern)。藉由使用此光阻圖案之乾钱 刻製程（dry etching)而圖案化多結晶矽膜，以將多結晶矽 膜“口工島狀。之後，除去光阻圖案。藉此，彡結晶矽膜 4係形成於成為TFT12〇之位置及成為電容13〇之位置。 在將多結晶石夕膜4作成島狀之後，於其上形成M〇、Cr、 W、Τι等接觸金屬膜5。之後，以在成為之s/])區 域（源極/汲極區域）之位置及成為電容130之位置殘留接 觸金屬膜5的方式進行圖案化製程。藉此，形成電容下部
2185-9119-PF 14 200821722 電極2 0。 多結晶石夕膜4及接觸金屬膜5形成之後，以覆蓋上述 、弋藉由電漿CVD法以在基板1全面形成閘極絕緣 膜6。藉此，閘極絕緣膜β係覆蓋成為TFT120之位置的多 結晶矽膜4/接觸金屬膜5、及成為電| 130之位置的電容 下邛電極20。以閘極絕緣膜6而言，可以使用矽氮化膜 (SlN}〇、石夕氧化膜（Si〇x)、石夕氧化氮化膜（SiOxNy)或其 積層膜°間極絕緣m 6形成之後’可以藉由使用dc電磁 (jnagnetron)之濺錢（sputteHng)法而形成作為閘極金屬 電極7之導電膜。導電膜係Mq、Cr、w、A1、以、或以上 述元素為主成分之合金膜。 $成作為閘極金屬電極7之導電膜之後，進行圖案 化。猎此:成為TFT120之位置的閘極電極、及成為電容 13〇之電谷上部電極之位置的閘極金屬電極7係同時形 成。此恰，電容上部電極係較電容下部電極20形成於内 侧’尤其是較接觸金屬膜5形成於内側。也就是說，相較 於作為他方之電容電極的閘極金屬電極7而言，將作為一 方之電容電極的電容下部電極2〇形成在更外側（以上視圖 不之）。但是，閘極金屬電極7之引出配線21係以攀 容下部電極20之緣部的方式進行圖案化製程。此 配線21之寬度係作成丨5 # m以下。 在此，引出配線21係攀越電容下部電極2〇之緣部。 因此’在電容下部電極2〇上之閘極絕緣膜6之階梯覆蓋率 (coverage)差的情況τ，恐有在引出配線Μ與電容下部電
2185-9119-PF 15 200821722 極2 0之間發生絕緣破壞之虞。在本實施形態中，由於將引 出配線21之寬度作成1 5 // m以下之故，因此可以縮小攀越 閘極絕緣膜6上之電容下部電極2〇之緣部的部分。藉此， 在引出配線21與電容下部電極2〇之間，可以防止絕緣破 壞發生。因此，可以得到高產率且高信賴性之顯示裝置。
在閘極金屬電極7之圖案化後，為了形成TFn2〇之 S/D區域，因此進行不純物之導入。不純物之導入可以藉 由離子（ion)庄入法或離子佈植（丨⑽加口丨叫）法而進行。在 此，可以使用P或B作為導入之不純物元素。若導入p的 話，則可以形成η型之TFT。另外，若導入B的話，則可 以形成p型之TFT。另夕卜，也可以藉由2個步驟而形成與 閘極金屬電極7同-層之閘極電極，以作為n $ m用閑 極電極、p型TFT用閘極電極。藉此，可以在同一基板上 分別作出η型與p型之TFT。而且，為了提升m之信賴 性，也有作成LDD(Lightly Doped Drain)構造之情況。藉 此，TFT形成於S/D區域。 TFT之S/D區域形成之後，藉由電《CVD法而形成由 石夕氧化膜或石夕氮化膜等所構成之層間絕緣m 8。層間絕緣 膜8係在電容13G中以覆蓋閘極金屬電極7之方式而形 成。另外，在TFT120則以覆蓋問極電極之方式而形成。‘ 後，為了使在前述步驟中所導入之不純物活性化，則施以 4 0 0 °C以上之熱處理。 龟磁之賤錢法而於層間 源極/汲極金屬（source 施以熱處理之後，藉由使用DC 絕緣膜8上形成作為信號線丨丨4之
2185-9119-PF 16 200821722 drainmetal)。以信號線il4而言，例如可以使用心、叶、 W、A卜Ta、或以上述元素為主成分之合金膜。另外，源極 /沒極金屬、與由上層之ίτ〇所構成之等畫素電極⑷必須 形成電性連接。因此，源極/汲極金屬乃作成μ。、卜卜
Ta、或以上述元素為主成分之合金膜的單層、或作成在最 上層配設“…+:^或以上述元素為主成分之合金 膜的積層構造。藉由使用上述材料，彳以降低與上層ιτ〇 之接觸電阻。源極/汲極金屬成膜之後，藉由濕蝕亥:⑽ etching)、或乾蝕刻而圖案化以形成信號線ιΐ4。 形成信號線114之後，在層間絕緣膜8上藉由電漿cvd 法而形成保護膜10 ,以覆蓋信號線114。保護膜lQ係可以 採用使si與nh3反應之氮化石夕膜。在保護膜1〇形成之 後，藉由乾蝕刻而形成用於和電容下部電極2〇、閘極金屬 電極7、或信號線114、與上層之晝素電極141連接之接觸 洞。 藉由蝕刻（etching)保護膜1〇，可以形成到達信號線 114之接觸洞。另外，藉由蝕刻保護膜丨〇及層間絕緣膜8， 可以形成到達閘極電極（閘極金屬電極7)之接觸洞。另外， 藉由蝕刻保護膜10、層間絕緣膜8、及閘極絕緣膜6，可 以形成到達接觸金屬m 5之接觸洞。藉由U i次之蝕刻步 驟而形成到達信號線i丨4之接觸洞、到達閘極電極（閘極 金屬電極7)之接觸洞、到達接觸金屬膜5之接觸洞，可以 簡化製造步驟。因此，可以提升生產性。 接觸洞形成之後，藉由使用DC電磁之濺鍍法而在保護
2185-9119-PF 17 200821722 膜ι〇上形成晝素電極141。而且，以畫素電極141而言， 例如可以使用以氧化銦（indium)作為主成分之ιτο或 ΙΖ0。另外，畫素電極141係以覆蓋接觸洞的方式而圖案 化。藉此，例如，TFT120之汲極與畫素電極141連接。另 外，#號線119係藉由與晝素電極141同層之導電圖案而 和TFT120之源極連接。因此，藉由TFn2〇可以將來自信 號線114之顯示電壓供給至畫素電極141。另外，閘極金 屬電極7與晝素電# 141形成電性連接。因此，可以對閘 極金屬電極7供給顯示電壓。如此一來，即完成TFT陣列 基板。接著，將此TFT陣列基板用於液晶顯示裝置等裝置。 如以上所述，閘極金屬電極7係形成於電容電極2〇之 内側（以上視圖視之）。藉此，在閘極絕緣膜6之電容下 部電極20端部之階梯覆蓋率變成良好，且閘極絕緣耐壓提 升。因此’可以得到高產率且高信賴性之顯示裝置。 發明之實施之形態2. 以下，使用圖4及圖5說明實施形態2之顯示裝置。 圖4係繪示發明之實施形態2之顯示裝置之一部份之電容 130的平面圖。圖5係繪示發明之實施形態2之顯示裝置 之一部份之電容130的剖面圖，且乃沿著圖4之Β — β，線的 剖面圖。 首先，說明實施形態2之顯示裝置的構成。在實施形 態2之顯示裝置中，與實施形態丨相異之處在於：於閘極 金屬電極7未形成引出配線21。也就是說，在電容13〇中， 相較於電容下部電極20而言，與閘極金屬電極7同層之金 2185-9119-PF 18 200821722 屬係完全形成於内側。而且，在電容下部電極2〇之全周， 於電容下部電極2。之緣部上係未配置閘極金屬電極？：而 且，除了實施形態1之構成，更於保護膜1〇上形成連接圖 案12。連接圖案12係藉由與晝素電極141同一層而形成。 形成從連接圖案12至到達閘極金屬電極7的接觸洞u。 藉此’連接圖案12與閘極金屬電極7係藉由接觸洞u而 連接。可以使用實施形態2所示之連接圖案12而取代在實 施形態1所示之閘極金屬電極7之引出配線2卜而且，藉 由連接圖案12，鄰接畫素之閘極金屬電極7彼此連接。 在此，連接圖案12係藉由與畫素電極141同層之導電 層而形成。因此，在連接圖案12與電容下部電極2〇之間 配置閘極絕緣膜6、層間絕緣膜8、保護膜1〇之3層絕緣 膜。而且’在保護膜10之上配置連接圖案12。也就是說， 在電容下部電極20之緣部上由下而上依序配置開極絕緣 膜6、層間絕緣臈8、保護膜1〇。而且，在保護膜之上 配置連接㈣12。藉由上述構成，可以增加連接圖案12 與電容下部電極20間之絕緣膜的膜厚。因此，可以確實防 ^發^於電容下部電極2G之緣部的絕緣破壞。藉此，可以 得到南產率且高信賴性之顯示裝置。 〃接著，說明實施形態2之顯示裝置的製造方法。由於 從在基板1上形成矽氮化膜2至形成作為閘極金屬電極7 之導電膜的部分與實施形態"目同之故，因此省略說明。 ^成作為閘極金屬電極7之導電膜之後，進行閘極金屬 極7之圖案化。異於實施形態j之情況的是··在閘極金
2185-9119-PF 19 200821722 屬電極7之圖案未形成引出配線21。因此，相較於電容下 部電極20而言，與閘極金屬電極7同層之金屬（metal)係 以完全配置於内側之方式進行圖案化。 形成閘極金屬電極7之後，與實施形態1同樣地為了 形成TFTT20之S/D區域而導入不純物。由於從之S/D 區域之形成至保護膜10之成膜部分與實施形態1相同之 故，因此省略說明。保護膜10形成之後，與實施形態1同 樣地形成用於使電容下部電極20、閘極金屬電極γ、或信 號線114、與上層之晝素電極141連接的接觸洞。同時， 在保護膜1 0及層間絕緣膜8形成接觸洞11。如此一來， 接觸洞11係以藉由保護膜i 〇及層間絕緣膜8而到達閘極 金屬電極7之方式形成。 接觸洞11形成之後，在保護膜10上形成晝素電極141 及連接圖帛12。藉此，上層之連接圖案12與閘極金屬電 極7連接。因此，可以藉由連接圖案12而供給共通電位。 藉由以上之步驟而完成TFT陣列基板。
顯不裝置。 由以上之内容可知，位於閘極絕緣膜6之電容下部電 而閘極絕緣耐壓增 ‘種接觸洞。而且， 141及連接圖案12。 ’可以提升生產性。 4賴性、高產率之
2185-9119-PF 20 200821722 【圖式簡单說明】 [圖1 ] 係繪示本發明之實施形態之顯示裝置所用之 T F T陣列基板之構成的平面圖。 [圖2 ] 係繪示本發明之實施形態1之顯示裝置之一 部份之電容的平面圖。 [圖3 ] 係繪示本發明之實施形態1之顯示裝置之一 部份之電容的剖面圖。 [圖4 ] 係繪示本發明之實施形態2之顯示裝置之一 部份之電容的平面圖。 [圖5 ] 係繪示本發明之實施形態2之顯示裝置之一 部份之電容的剖面圖。 [圖6 ] 係繪示習知之顯示裝置之一部份之電容的平 面圖。 [圖7 ] 係繪示習知之顯示裝置之一部份之電容的剖 面圖。 '【主要元件符號說明】 1 基板、 2 矽氮化膜（下層膜）、 3 矽氧化膜（下層膜）、 4 多結晶石夕膜、 5 接觸金屬膜、 6 閘極絕緣膜、 7 閘極金屬電極、 2185-9119-PF 21 200821722 8 層間絕緣膜、 9 信號線、 10 保護膜、 11 接觸洞、 12 連接圖案、 14 半導體薄膜、 20 電容下部電極、 21 引出配線、 110 基板、 111 顯示區域、 112 額緣區域、 113 閘極配線、 114 信號線、 115 掃瞄信號驅動電路部、 116 顯示信號驅動電路部、 117 晝素、 118 外部配線、 119 外部配線、 120 TFT、 130 電容、 140 液晶畫素、 141 晝素電極。 22
2185-9119-PF

Claims (1)

  1. 200821722 ^ 十、申請專利範圍·· 1 · 一種顯示裝置，包括： 基板； 電容（capacitor)下部電極，具有形成於前記基板上之 多結晶矽（sil1C〇r〇膜與設於前記多結晶矽膜上之接觸金 屬（contact metal)膜； 間極（gate)絕緣膜，形成於前記電容下部電極上；以 係在與前記間極絕緣膜 上以配置於前記電容下 前記配置關係係以俯視 閘極金屬（gate metal)電極， 上之前記電容下部電極對向的位置 部電極之内側的方式而形成，其中 圖視之。 ;2.如申請專利範圍f 1項所述之顯示裝置，其中自前 圮閘極金屬電極引出且寬度1 、， 見度1 b # m以下之引出配線係攀 剷ό己電谷下部電極之緣部。 3.如申請專利範圍帛1項所述之顯示裝置，其 閘極金屬電極係藉由接觸洞(⑽tact h0!e)而與上層之遠 接圖案（pattern)連接； 前記上層之連接圖案係攀越前記電容下部電 部。 、巧^ 4. 一種顯示裴置之製造方法 包括： 電容下部電極形成步 石夕膜與配置於前記多結晶 電極； 驟，以在基板上形成具有多結晶 矽膜上之接觸金屬膜的電容下部 2185-9119-PF 23 200821722 閘極絕緣膜形成步驟，以在前記電容下部電極上形成 閘極絕緣膜；以及 閘極金屬電極形成步驟，以在前記閘極絕緣膜上形成 配置於前記電容下部電極之内側的閘極金屬電極，其中前 記配置關係係以俯視圖視之。 5 ·如申請專利範圍第4項所述之顯示裝置之繁造方 法’在前記閘極金屬電極形成步驟中，係以攀越前記電容 下部電極之緣部的方式而形成從前記閘極金屬電極引出且 寬度1 5 // m以下之引出配線。 6 ·如申請專利範圍第4項所述之顯示裝置之製造方 法，更包括： < 記電容下部電極之 層形成前記連接圖 與岫記閘極金屬電 連接圖案形成步驟，其係以攀越前 緣部的方式而在前記閘極金屬電極上 案’其中前記連接圖案係藉由接觸洞而 極連接。 2185-9119-PF 24
TW096132858A 2006-11-09 2007-09-04 Display device and method of manufacturing the same TW200821722A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006303826A JP2008122504A (ja) 2006-11-09 2006-11-09 表示装置とその製造方法

Publications (1)

Publication Number Publication Date
TW200821722A true TW200821722A (en) 2008-05-16

Family

ID=39405253

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096132858A TW200821722A (en) 2006-11-09 2007-09-04 Display device and method of manufacturing the same

Country Status (5)

Country Link
US (1) US20080157275A1 (zh)
JP (1) JP2008122504A (zh)
KR (1) KR20080042691A (zh)
CN (1) CN101179084A (zh)
TW (1) TW200821722A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101970783B1 (ko) * 2012-05-07 2019-04-23 삼성디스플레이 주식회사 반도체 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283863A (ja) * 1988-05-10 1989-11-15 Nec Corp Ｍｏｓ型半導体装置
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
JP4332244B2 (ja) * 1998-10-30 2009-09-16 シャープ株式会社 Ｍｏｓ型容量素子
JP4588833B2 (ja) * 1999-04-07 2010-12-01 株式会社半導体エネルギー研究所 電気光学装置および電子機器
JP3829028B2 (ja) * 1999-06-25 2006-10-04 シャープ株式会社 表示素子および投射型表示装置
JP4939689B2 (ja) * 2000-01-26 2012-05-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3700697B2 (ja) * 2002-02-12 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4128588B2 (ja) * 2006-03-03 2008-07-30 株式会社半導体エネルギー研究所 液晶表示装置

Also Published As

Publication number Publication date
KR20080042691A (ko) 2008-05-15
CN101179084A (zh) 2008-05-14
JP2008122504A (ja) 2008-05-29
US20080157275A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
JP4940368B2 (ja) 半導体装置
KR20170026219A (ko) 디스플레이 디바이스
TW200817801A (en) Display device and method of manufacturing the same
US8294840B2 (en) Liquid crystal display device with fringe field switching mode
US20100200860A1 (en) Thin Film Transistor Array Panel and Manufacturing Method Thereof
JPH11112002A (ja) 半導体装置およびその製造方法
US20120126233A1 (en) Thin film transistor array panel and method for manufacturing the same
JP2008145578A (ja) 表示装置及びその製造方法
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
TW200818399A (en) Thin film transistor substrate, manufacturing method of thin film transistor, and display device
CN1302327C (zh) 用于防止液晶显示器件中的断开的结构及其制造方法
US20100020258A1 (en) Thin film transistor substrate, method of manufacturing thereof and liquid crystal display device
US8754996B2 (en) Liquid crystal display panel and manufacturing method thereof
JP4916620B2 (ja) 液晶表示装置及び電気光学装置
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
JPH10321865A (ja) 液晶表示素子駆動用薄膜トランジスタ及びその製造方法
JP2003017502A (ja) 半導体装置およびその作製方法
TW200821722A (en) Display device and method of manufacturing the same
US9048143B2 (en) Defect-resistant thin film transistor array panel and manufacturing method thereof
KR101294693B1 (ko) 액정표시장치용 어레이 기판
US9064756B2 (en) Thin film transistor array panel and manufacturing method thereof
US10784289B2 (en) Array substrate, display apparatus, pixel driving circuit, method for driving image display in display apparatus, and method of fabricating array substrate
TW201532254A (zh) 液晶顯示器及其製造方法
JP4481363B2 (ja) 表示装置及び電子デバイス
CN116224666A (zh) 阵列基板及其制备方法、显示面板和显示装置