JPH10189996A - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JPH10189996A JPH10189996A JP35528396A JP35528396A JPH10189996A JP H10189996 A JPH10189996 A JP H10189996A JP 35528396 A JP35528396 A JP 35528396A JP 35528396 A JP35528396 A JP 35528396A JP H10189996 A JPH10189996 A JP H10189996A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- forming
- gate
- film transistor
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ボトムゲート構造を有する薄膜トランジスタ
の閾値電圧を簡便かつ効率的に制御する。 【解決手段】 薄膜半導体装置を製造する為に、まず絶
縁基板１の上にゲート電極５を形成する。ゲート電極５
を被覆する様にゲート絶縁膜４を形成する。ゲート絶縁
膜４の上に半導体薄膜２を形成する。半導体薄膜２に不
純物を選択的に注入してボトムゲート型の薄膜トランジ
スタを形成する。薄膜トランジスタに接続する配線を形
成する。ゲート絶縁膜４を形成した後いずれかの段階で
絶縁基板１に紫外線を照射して薄膜トランジスタの閾値
電圧を調整する。
の閾値電圧を簡便かつ効率的に制御する。 【解決手段】 薄膜半導体装置を製造する為に、まず絶
縁基板１の上にゲート電極５を形成する。ゲート電極５
を被覆する様にゲート絶縁膜４を形成する。ゲート絶縁
膜４の上に半導体薄膜２を形成する。半導体薄膜２に不
純物を選択的に注入してボトムゲート型の薄膜トランジ
スタを形成する。薄膜トランジスタに接続する配線を形
成する。ゲート絶縁膜４を形成した後いずれかの段階で
絶縁基板１に紫外線を照射して薄膜トランジスタの閾値
電圧を調整する。
Description
【０００１】
【発明の属する技術分野】本発明はボトムゲート型の薄
膜トランジスタを絶縁基板上に集積形成した薄膜半導体
装置の製造方法に関する。より詳しくは、低温プロセス
（例えば、プロセス最高温度が６００℃以下）による薄
膜半導体装置の製造方法に関する。更に詳しくは、薄膜
トランジスタの閾値電圧の制御技術に関する。なお、係
る半導体装置は例えばアクティブマトリクス型液晶ディ
スプレイの能動素子基板（駆動基板）として用いられ
る。
膜トランジスタを絶縁基板上に集積形成した薄膜半導体
装置の製造方法に関する。より詳しくは、低温プロセス
（例えば、プロセス最高温度が６００℃以下）による薄
膜半導体装置の製造方法に関する。更に詳しくは、薄膜
トランジスタの閾値電圧の制御技術に関する。なお、係
る半導体装置は例えばアクティブマトリクス型液晶ディ
スプレイの能動素子基板（駆動基板）として用いられ
る。
【０００２】
【従来の技術】アクティブマトリクス型液晶ディスプレ
イのスイッチング素子として薄膜トランジスタが広く用
いられている。特に、薄膜トランジスタの活性層となる
半導体薄膜には従来から多結晶シリコンが採用されてい
る。多結晶シリコン薄膜トランジスタは、スイッチング
素子に用いられるばかりでなく、回路素子としても利用
でき、同一基板上にスイッチング素子と合わせて周辺駆
動回路を内蔵できる。従来、多結晶シリコン薄膜トラン
ジスタは製造工程上プロセス最高温度が１０００℃程度
に達し、耐熱性に優れた石英ガラスなどが絶縁基板とし
て用いられていた。製造プロセス上比較的低融点のガラ
スなどからなる絶縁基板を使用することは困難であっ
た。しかしながら、液晶ディスプレイの低コスト化の為
には低融点ガラス板材料の使用が必要不可欠である。そ
こで、近年プロセス最高温度が６００℃以下になる所謂
低温プロセスの開発が進められている。特に、低温プロ
セスは大型の液晶ディスプレイを製造する時、コスト面
から極めて有利になる。
イのスイッチング素子として薄膜トランジスタが広く用
いられている。特に、薄膜トランジスタの活性層となる
半導体薄膜には従来から多結晶シリコンが採用されてい
る。多結晶シリコン薄膜トランジスタは、スイッチング
素子に用いられるばかりでなく、回路素子としても利用
でき、同一基板上にスイッチング素子と合わせて周辺駆
動回路を内蔵できる。従来、多結晶シリコン薄膜トラン
ジスタは製造工程上プロセス最高温度が１０００℃程度
に達し、耐熱性に優れた石英ガラスなどが絶縁基板とし
て用いられていた。製造プロセス上比較的低融点のガラ
スなどからなる絶縁基板を使用することは困難であっ
た。しかしながら、液晶ディスプレイの低コスト化の為
には低融点ガラス板材料の使用が必要不可欠である。そ
こで、近年プロセス最高温度が６００℃以下になる所謂
低温プロセスの開発が進められている。特に、低温プロ
セスは大型の液晶ディスプレイを製造する時、コスト面
から極めて有利になる。
【０００３】薄膜トランジスタを作成する上で、その閾
値電圧を所望の範囲に制御することが重要である。従
来、薄膜トランジスタの製造に当たっては、ガラス基板
上に多結晶シリコン薄膜を成膜した後、薄膜トランジス
タの閾値電圧をあらかじめ制御する為に、ボロンをイオ
ン注入していた。しかしながら、薄膜トランジスタを構
成する積層膜のストレスの影響や、半導体薄膜の改質を
目的とする水素化プロセスなどにばらつきがあり、薄膜
トランジスタの閾値電圧の変動が大きい。これにより、
液晶ディスプレイの画質に悪影響を及ぼしている。
値電圧を所望の範囲に制御することが重要である。従
来、薄膜トランジスタの製造に当たっては、ガラス基板
上に多結晶シリコン薄膜を成膜した後、薄膜トランジス
タの閾値電圧をあらかじめ制御する為に、ボロンをイオ
ン注入していた。しかしながら、薄膜トランジスタを構
成する積層膜のストレスの影響や、半導体薄膜の改質を
目的とする水素化プロセスなどにばらつきがあり、薄膜
トランジスタの閾値電圧の変動が大きい。これにより、
液晶ディスプレイの画質に悪影響を及ぼしている。
【０００４】また、薄膜トランジスタを作成した後電気
特性の測定を行なうと、閾値電圧がデプレッション側に
大きくずれている場合がある。この時には、従来熱処理
（アニール）を行なうことで閾値電圧をエンハンスメン
ト側に調整していた。しかしながら、熱処理を行なうと
薄膜トランジスタを構成する積層膜のストレスが変化
し、アルミニウムなどからなる配線の断線故障などを引
き起こす恐れがあった。また、熱処理を行なうことによ
りＩＴＯなどの透明導電膜からなる画素電極の透過率も
下がる恐れがあった。この為、熱処理による閾値電圧の
調整は実用上種々の困難な問題があった。加えて、薄膜
トランジスタを集積形成した薄膜半導体装置を液晶ディ
スプレイに応用する場合、薄膜トランジスタの凹凸を埋
める為にアクリル樹脂などからなる平坦化膜が用いられ
ている。この平坦化膜の耐熱温度は比較的低い為、閾値
電圧調整用の熱処理の温度は２００℃以下に制限されて
いた。この程度の温度の熱処理では実際上閾値電圧の制
御は困難である。
特性の測定を行なうと、閾値電圧がデプレッション側に
大きくずれている場合がある。この時には、従来熱処理
（アニール）を行なうことで閾値電圧をエンハンスメン
ト側に調整していた。しかしながら、熱処理を行なうと
薄膜トランジスタを構成する積層膜のストレスが変化
し、アルミニウムなどからなる配線の断線故障などを引
き起こす恐れがあった。また、熱処理を行なうことによ
りＩＴＯなどの透明導電膜からなる画素電極の透過率も
下がる恐れがあった。この為、熱処理による閾値電圧の
調整は実用上種々の困難な問題があった。加えて、薄膜
トランジスタを集積形成した薄膜半導体装置を液晶ディ
スプレイに応用する場合、薄膜トランジスタの凹凸を埋
める為にアクリル樹脂などからなる平坦化膜が用いられ
ている。この平坦化膜の耐熱温度は比較的低い為、閾値
電圧調整用の熱処理の温度は２００℃以下に制限されて
いた。この程度の温度の熱処理では実際上閾値電圧の制
御は困難である。
【０００５】
【発明が解決しようとする課題】薄膜トランジスタには
トップゲート構造とボトムゲート構造がある。トップゲ
ート構造は絶縁基板の上に半導体薄膜を成膜し、その上
にゲート絶縁膜を介してゲート電極を形成したものであ
る。これに対し、ボトムゲート構造は絶縁基板の上にゲ
ート電極を形成した後、その上にゲート絶縁膜を介して
半導体薄膜を成膜したものである。従来、トップゲート
構造の薄膜トランジスタに対しては、熱処理に代わる有
効な閾値電圧制御技術が開発されており、例えば特開平
７−１６１９９４号公報に開示されている。この技術
は、薄膜トランジスタの製造において、少くともチャネ
ル領域上のゲート絶縁膜に紫外線を照射して、閾値電圧
を制御するものである。しかしながら、ボトムゲート構
造の薄膜トランジスタについては、有効な閾値電圧制御
技術が開発されておらず、解決すべき課題となってい
た。
トップゲート構造とボトムゲート構造がある。トップゲ
ート構造は絶縁基板の上に半導体薄膜を成膜し、その上
にゲート絶縁膜を介してゲート電極を形成したものであ
る。これに対し、ボトムゲート構造は絶縁基板の上にゲ
ート電極を形成した後、その上にゲート絶縁膜を介して
半導体薄膜を成膜したものである。従来、トップゲート
構造の薄膜トランジスタに対しては、熱処理に代わる有
効な閾値電圧制御技術が開発されており、例えば特開平
７−１６１９９４号公報に開示されている。この技術
は、薄膜トランジスタの製造において、少くともチャネ
ル領域上のゲート絶縁膜に紫外線を照射して、閾値電圧
を制御するものである。しかしながら、ボトムゲート構
造の薄膜トランジスタについては、有効な閾値電圧制御
技術が開発されておらず、解決すべき課題となってい
た。
【０００６】
【課題を解決する為の手段】上述した従来の技術を解決
する為に以下の手段を講じた。即ち、本発明によれば、
薄膜半導体装置は基本的に以下の工程により製造され
る。まず、絶縁基板の上にゲート電極を形成する。次
に、該ゲート電極を被覆する様にゲート絶縁膜を形成す
る。続いて、該ゲート絶縁膜の上に半導体薄膜を形成す
る。この後、該半導体薄膜に不純物を選択的に注入して
ボトムゲート型の薄膜トランジスタを形成する。最後
に、該薄膜トランジスタに接続する配線を形成する。特
徴事項として、該ゲート絶縁膜を形成した後いずれかの
段階で、該絶縁基板に紫外線を照射して該薄膜トランジ
スタの閾値電圧を調整する照射工程を行なう。好ましく
は、前記照射工程は、半導体製造に使うレジストコート
装置を利用する。即ち、レジストを塗工する前の表面処
理に用いる為に該レジストコート装置に取り付けた紫外
線光源を使って該絶縁基板に紫外線を照射する。
する為に以下の手段を講じた。即ち、本発明によれば、
薄膜半導体装置は基本的に以下の工程により製造され
る。まず、絶縁基板の上にゲート電極を形成する。次
に、該ゲート電極を被覆する様にゲート絶縁膜を形成す
る。続いて、該ゲート絶縁膜の上に半導体薄膜を形成す
る。この後、該半導体薄膜に不純物を選択的に注入して
ボトムゲート型の薄膜トランジスタを形成する。最後
に、該薄膜トランジスタに接続する配線を形成する。特
徴事項として、該ゲート絶縁膜を形成した後いずれかの
段階で、該絶縁基板に紫外線を照射して該薄膜トランジ
スタの閾値電圧を調整する照射工程を行なう。好ましく
は、前記照射工程は、半導体製造に使うレジストコート
装置を利用する。即ち、レジストを塗工する前の表面処
理に用いる為に該レジストコート装置に取り付けた紫外
線光源を使って該絶縁基板に紫外線を照射する。
【０００７】本発明においては、ボトムゲート構造の薄
膜トランジスタを作成する際、適当な工程段階で紫外線
を照射することにより、薄膜トランジスタの閾値電圧を
制御することができる。特に、閾値電圧をデプレッショ
ン側からエンハンスメント側に調整可能である。紫外線
照射量と閾値電圧のエンハンスメント側への変化量はほ
ぼ比例している。閾値電圧の変化量は紫外線照射時間と
紫外線照射強度で制御することが可能である。
膜トランジスタを作成する際、適当な工程段階で紫外線
を照射することにより、薄膜トランジスタの閾値電圧を
制御することができる。特に、閾値電圧をデプレッショ
ン側からエンハンスメント側に調整可能である。紫外線
照射量と閾値電圧のエンハンスメント側への変化量はほ
ぼ比例している。閾値電圧の変化量は紫外線照射時間と
紫外線照射強度で制御することが可能である。
【０００８】
【発明の実施の形態】以下図面を参照して本発明の実施
形態を詳細に説明する。図１及び図２は、本発明に係る
薄膜半導体装置の製造方法を示す工程図である。本実施
形態ではＮチャネル型の薄膜トランジスタを絶縁基板上
に集積形成して、アクティブマトリクス型表示装置の能
動素子基板に用いる薄膜半導体装置を作成している。な
お、Ｐチャネル型の薄膜トランジスタを形成する場合も
全く同様である。まず図１の工程（ａ）で、ガラスなど
からなる絶縁基板１上にゲート電極５を形成する。具体
的には、Ａｌ，Ｍｏ，Ｔａ，Ｔｉ，Ｃｒなどの金属、不
純物を高濃度でドープした多結晶シリコン、高濃度ドー
プ多結晶シリコンと金属の積層、又はこれらの材料の合
金を成膜し、所定の形状にパタニングしてゲート電極５
に加工する。次いで、ＡＰＣＶＤ法、ＬＰＣＶＤ法又は
プラズマＣＶＤ法で、ＳｉＮx 膜４１及びＳｉＯ2 膜４
２を連続成膜し、ゲート絶縁膜４とする。このゲート絶
縁膜４の膜厚は１０乃至２００ｎｍに設定されている。
なお、下側の層のＳｉＮx 膜４１は絶縁基板１側からの
汚染を防止する為に形成されている。この後、非晶質シ
リコンからなる半導体薄膜２をプラズマＣＶＤ法などで
ゲート絶縁膜４に続き連続成膜する。半導体薄膜２の厚
みは３０〜５０ｎｍ程度である。ここで、４００℃程度
の温度で熱処理を行ない、非晶質シリコンからなる半導
体薄膜２に含有された水素を取り除く。そして、エキシ
マレーザなどのエネルギービーム３を照射する。このレ
ーザアニールにより非晶質シリコンが多結晶シリコンに
転換される。
形態を詳細に説明する。図１及び図２は、本発明に係る
薄膜半導体装置の製造方法を示す工程図である。本実施
形態ではＮチャネル型の薄膜トランジスタを絶縁基板上
に集積形成して、アクティブマトリクス型表示装置の能
動素子基板に用いる薄膜半導体装置を作成している。な
お、Ｐチャネル型の薄膜トランジスタを形成する場合も
全く同様である。まず図１の工程（ａ）で、ガラスなど
からなる絶縁基板１上にゲート電極５を形成する。具体
的には、Ａｌ，Ｍｏ，Ｔａ，Ｔｉ，Ｃｒなどの金属、不
純物を高濃度でドープした多結晶シリコン、高濃度ドー
プ多結晶シリコンと金属の積層、又はこれらの材料の合
金を成膜し、所定の形状にパタニングしてゲート電極５
に加工する。次いで、ＡＰＣＶＤ法、ＬＰＣＶＤ法又は
プラズマＣＶＤ法で、ＳｉＮx 膜４１及びＳｉＯ2 膜４
２を連続成膜し、ゲート絶縁膜４とする。このゲート絶
縁膜４の膜厚は１０乃至２００ｎｍに設定されている。
なお、下側の層のＳｉＮx 膜４１は絶縁基板１側からの
汚染を防止する為に形成されている。この後、非晶質シ
リコンからなる半導体薄膜２をプラズマＣＶＤ法などで
ゲート絶縁膜４に続き連続成膜する。半導体薄膜２の厚
みは３０〜５０ｎｍ程度である。ここで、４００℃程度
の温度で熱処理を行ない、非晶質シリコンからなる半導
体薄膜２に含有された水素を取り除く。そして、エキシ
マレーザなどのエネルギービーム３を照射する。このレ
ーザアニールにより非晶質シリコンが多結晶シリコンに
転換される。
【０００９】工程（ｂ）に移り、ＳｉＯ2 膜１３ａを約
１００ｎｍの厚みで成膜する。このＳｉＯ2 膜１３ａは
フォトリソグラフィ及びエッチングによりストッパーに
パタニングされる。このパタニングを行うためにレジス
トコート装置が用いられる。まずＳｉＯ2 膜１３ａを成
膜した後、純水などで表面を洗浄する。次に、レジスト
コート装置に設けられた赤外線光源を用いて赤外線を照
射し、ＳｉＯ2 膜１３ａの表面を乾燥する。更に、レジ
ストコート装置に取り付けられた紫外線光源を用いて紫
外線２０を照射し、ＳｉＯ2 膜１３ａの表面状態を改質
して、レジストに対する密着性をあらかじめ高めてお
く。
１００ｎｍの厚みで成膜する。このＳｉＯ2 膜１３ａは
フォトリソグラフィ及びエッチングによりストッパーに
パタニングされる。このパタニングを行うためにレジス
トコート装置が用いられる。まずＳｉＯ2 膜１３ａを成
膜した後、純水などで表面を洗浄する。次に、レジスト
コート装置に設けられた赤外線光源を用いて赤外線を照
射し、ＳｉＯ2 膜１３ａの表面を乾燥する。更に、レジ
ストコート装置に取り付けられた紫外線光源を用いて紫
外線２０を照射し、ＳｉＯ2 膜１３ａの表面状態を改質
して、レジストに対する密着性をあらかじめ高めてお
く。
【００１０】工程（ｃ）に進み、ＳｉＯ2 膜１３ａの表
面にレジストコート装置を用いてレジスト２５を均一に
塗布する。この後、透明な絶縁基板１の裏面からゲート
電極５をマスクとして紫外線３０を照射し、レジスト２
５に対する露光処理を行なう。これにより、ゲート電極
５と整合した部分以外のレジスト２５が紫外線により感
光する。
面にレジストコート装置を用いてレジスト２５を均一に
塗布する。この後、透明な絶縁基板１の裏面からゲート
電極５をマスクとして紫外線３０を照射し、レジスト２
５に対する露光処理を行なう。これにより、ゲート電極
５と整合した部分以外のレジスト２５が紫外線により感
光する。
【００１１】工程（ｄ）に進み、レジスト２５に対する
現像処理を行ない、感光部分を除去する。これにより、
ＳｉＯ2 膜１３ａの上にゲート電極５と整合したレジス
ト２５のパタンが残る。このパタンをマスクとしてウェ
ットエッチング又はドライエッチングを行ない、ＳｉＯ
2 膜１３ａをパタニングする。
現像処理を行ない、感光部分を除去する。これにより、
ＳｉＯ2 膜１３ａの上にゲート電極５と整合したレジス
ト２５のパタンが残る。このパタンをマスクとしてウェ
ットエッチング又はドライエッチングを行ない、ＳｉＯ
2 膜１３ａをパタニングする。
【００１２】図２の工程（ｅ）に進む。図示する様に、
ゲート電極５の直上にはゲート絶縁膜４及び半導体薄膜
２を介して、前工程によりパタニングされたＳｉＯ2 膜
からなるストッパー１３が形成されている。ストッパー
１３とゲート電極５は平面的に見て互いに整合してい
る。イオンドーピング６ａにより不純物を低濃度で半導
体薄膜２に注入し、ストッパー１３をマスクとしてセル
フアライメントにより低濃度不純物領域を形成する。レ
ーザアニールなどでこの注入された不純物を活性化させ
る。
ゲート電極５の直上にはゲート絶縁膜４及び半導体薄膜
２を介して、前工程によりパタニングされたＳｉＯ2 膜
からなるストッパー１３が形成されている。ストッパー
１３とゲート電極５は平面的に見て互いに整合してい
る。イオンドーピング６ａにより不純物を低濃度で半導
体薄膜２に注入し、ストッパー１３をマスクとしてセル
フアライメントにより低濃度不純物領域を形成する。レ
ーザアニールなどでこの注入された不純物を活性化させ
る。
【００１３】工程（ｆ）に移り、ストッパー１３を含む
領域にレジスト１５をパタニングする。このレジスト１
５をマスクとしてイオンドーピング６により不純物を高
濃度で半導体薄膜２に注入し、ソース領域７及びドレイ
ン領域８を形成する。なお、レジスト１５で被覆された
部分には低濃度不純物領域（ＬＤＤ領域）７ａ及び８ａ
が残される。これにより、所謂ＬＤＤ領域を有するボト
ムゲート型の薄膜トランジスタが得られる。この後、使
用済みとなったフォトレジスト１５を除去する。更に、
レーザアニールなどでこのソース領域７及びドレイン領
域８を活性化させる。また、この段階で半導体薄膜２を
エッチングし不要部分を基板１から除去する。以上の様
に、この工程でもレジストコート装置を用いたレジスト
の塗布などを含む露光現像処理及びエッチング処理が行
なわる。
領域にレジスト１５をパタニングする。このレジスト１
５をマスクとしてイオンドーピング６により不純物を高
濃度で半導体薄膜２に注入し、ソース領域７及びドレイ
ン領域８を形成する。なお、レジスト１５で被覆された
部分には低濃度不純物領域（ＬＤＤ領域）７ａ及び８ａ
が残される。これにより、所謂ＬＤＤ領域を有するボト
ムゲート型の薄膜トランジスタが得られる。この後、使
用済みとなったフォトレジスト１５を除去する。更に、
レーザアニールなどでこのソース領域７及びドレイン領
域８を活性化させる。また、この段階で半導体薄膜２を
エッチングし不要部分を基板１から除去する。以上の様
に、この工程でもレジストコート装置を用いたレジスト
の塗布などを含む露光現像処理及びエッチング処理が行
なわる。
【００１４】工程（ｇ）に進み、ＳｉＯ2 を約６００ｎ
ｍの厚みで堆積し、層間絶縁膜９とする。更に、ＳｉＮ
x を約４００ｎｍの厚みで成膜し、パシベーション膜１
１を設ける。この後、層間絶縁膜９及びパシベーション
膜１１にコンタクトホールを開口し、ソース領域７及び
ドレイン領域８の一部を露出させる。この工程でも、フ
ォトリソグラフィ及びエッチングが行なわれる。従っ
て、レジストコート装置が用いられる。次いで、Ａｌと
Ｓｉの合金又はＭｏなどを約６００ｎｍの厚みで成膜
し、所定の形状にパタニングして配線電極１０に加工す
る。
ｍの厚みで堆積し、層間絶縁膜９とする。更に、ＳｉＮ
x を約４００ｎｍの厚みで成膜し、パシベーション膜１
１を設ける。この後、層間絶縁膜９及びパシベーション
膜１１にコンタクトホールを開口し、ソース領域７及び
ドレイン領域８の一部を露出させる。この工程でも、フ
ォトリソグラフィ及びエッチングが行なわれる。従っ
て、レジストコート装置が用いられる。次いで、Ａｌと
Ｓｉの合金又はＭｏなどを約６００ｎｍの厚みで成膜
し、所定の形状にパタニングして配線電極１０に加工す
る。
【００１５】最後に工程（ｈ）で、アクリル樹脂などを
塗布し平坦化膜１６を設ける。この平坦化膜１６にコン
タクトホールを開口した後、ＩＴＯなどの透明導電膜を
スパッタリングなどにより堆積し所定の形状にパタニン
グして画素電極１４に加工する。なお、必要ならば平坦
化膜１６の形成前に水素化処理を行ない、層間絶縁膜９
又はパシベーション膜１１から水素原子を半導体薄膜２
に導入する。以上の説明から明らかな様に薄膜半導体装
置の製造工程では種々の段階で薄膜のパタニングが行な
われる。パタニングではレジストを塗工する為にレジス
トコート装置が使われる。
塗布し平坦化膜１６を設ける。この平坦化膜１６にコン
タクトホールを開口した後、ＩＴＯなどの透明導電膜を
スパッタリングなどにより堆積し所定の形状にパタニン
グして画素電極１４に加工する。なお、必要ならば平坦
化膜１６の形成前に水素化処理を行ない、層間絶縁膜９
又はパシベーション膜１１から水素原子を半導体薄膜２
に導入する。以上の説明から明らかな様に薄膜半導体装
置の製造工程では種々の段階で薄膜のパタニングが行な
われる。パタニングではレジストを塗工する為にレジス
トコート装置が使われる。
【００１６】本発明の特徴事項として、ゲート絶縁膜４
を形成した後いずれかの段階で、絶縁基板１に紫外線を
照射して薄膜トランジスタの閾値電圧を調整する照射工
程を行なう。好ましくは、この照射工程は半導体製造に
使うレジストコート装置を利用する。即ち、レジストを
塗工する前の表面処理に用いる為にレジストコート装置
に取り付けた紫外線光源を使って絶縁基板１に紫外線を
照射する。複数回のフォトリソグラフィを行なう為レジ
ストコート装置が繰り返し使用される。これを利用する
ことで閾値電圧調整用の紫外線照射を簡単に行なえる。
つまり、レジストコート装置に紫外線光源を取り付けて
おけば、所望の工程でこれを使うだけで、特に工程数を
増やすことなく、閾値電圧調整用の紫外線照射を行なう
ことができる。例えば図１の工程（ａ）が終わった段階
で紫外線照射を行なうことができる。この場合、紫外線
は半導体薄膜２とゲート絶縁膜４の界面に照射され、閾
値電圧を制御することが可能である。紫外線照射により
電子が励起され、界面準位を埋める。これにより、Ｎチ
ャネル型の薄膜トランジスタの場合、閾値電圧がデプレ
ッション側からエンハンスメント側に変化する。あるい
は、図２の工程（ｅ）の段階で紫外線照射を行なうこと
ができる。絶縁基板１の表面側から照射処理を行なう
と、紫外線がストッパー１３を通過して半導体薄膜２に
達し、閾値電圧の調整が可能になる。あるいは図２の工
程（ｈ）の段階でも、閾値電圧調整用の紫外線照射を行
なうことができる。但し、配線電極１０を構成する金属
膜が全面的に成膜されたペタニング前の段階を除く。
を形成した後いずれかの段階で、絶縁基板１に紫外線を
照射して薄膜トランジスタの閾値電圧を調整する照射工
程を行なう。好ましくは、この照射工程は半導体製造に
使うレジストコート装置を利用する。即ち、レジストを
塗工する前の表面処理に用いる為にレジストコート装置
に取り付けた紫外線光源を使って絶縁基板１に紫外線を
照射する。複数回のフォトリソグラフィを行なう為レジ
ストコート装置が繰り返し使用される。これを利用する
ことで閾値電圧調整用の紫外線照射を簡単に行なえる。
つまり、レジストコート装置に紫外線光源を取り付けて
おけば、所望の工程でこれを使うだけで、特に工程数を
増やすことなく、閾値電圧調整用の紫外線照射を行なう
ことができる。例えば図１の工程（ａ）が終わった段階
で紫外線照射を行なうことができる。この場合、紫外線
は半導体薄膜２とゲート絶縁膜４の界面に照射され、閾
値電圧を制御することが可能である。紫外線照射により
電子が励起され、界面準位を埋める。これにより、Ｎチ
ャネル型の薄膜トランジスタの場合、閾値電圧がデプレ
ッション側からエンハンスメント側に変化する。あるい
は、図２の工程（ｅ）の段階で紫外線照射を行なうこと
ができる。絶縁基板１の表面側から照射処理を行なう
と、紫外線がストッパー１３を通過して半導体薄膜２に
達し、閾値電圧の調整が可能になる。あるいは図２の工
程（ｈ）の段階でも、閾値電圧調整用の紫外線照射を行
なうことができる。但し、配線電極１０を構成する金属
膜が全面的に成膜されたペタニング前の段階を除く。
【００１７】以上の様に、紫外線照射によってボトムゲ
ート構造の薄膜トランジスタの閾値電圧をデプレッショ
ンからエンハンスメントに制御することができる。紫外
線照射に関しては、必要な領域に均一に照射されること
が第１条件である。紫外線の波長は４００ｎｍ以下で、
望ましくは２００ｎｍ〜４００ｎｍを用いる。紫外線照
射量と閾値電圧のエンハンスメント側への変化量はほぼ
比例している。また、閾値電圧の変化量は、紫外線照射
時間と紫外線照射強度とで制御することが可能である。
ート構造の薄膜トランジスタの閾値電圧をデプレッショ
ンからエンハンスメントに制御することができる。紫外
線照射に関しては、必要な領域に均一に照射されること
が第１条件である。紫外線の波長は４００ｎｍ以下で、
望ましくは２００ｎｍ〜４００ｎｍを用いる。紫外線照
射量と閾値電圧のエンハンスメント側への変化量はほぼ
比例している。また、閾値電圧の変化量は、紫外線照射
時間と紫外線照射強度とで制御することが可能である。
【００１８】最後に、図３を参照して、本発明に従って
製造された薄膜半導体装置を能動素子基板として組み立
てたアクティブマトリクス型液晶表示装置の一例を説明
する。図示する様に本表示装置は能動素子基板１０１と
対向基板１０２と両者の間に保持された電気光学物質１
０３とを備えたパネル構造を有する。電気光学物質１０
３としては液晶材料などが広く用いられている。能動素
子基板１０１には画素アレイ部１０４と駆動回路部とが
集積形成されている。駆動回路部は垂直駆動回路１０５
と水平駆動回路１０６とに分かれている。また、能動素
子基板１０１の周辺上端には外部接続用の端子部１０７
が形成されている。端子部１０７は配線１０８を介して
垂直駆動回路１０５及び水平駆動回路１０６に接続して
いる。画素アレイ部１０４には行状のゲート配線１０９
と列状の信号配線１１０が形成されている。両配線の交
差部には画素電極１１１とこれを駆動する薄膜トランジ
スタ１１２が形成されている。薄膜トランジスタ１１２
のゲート電極は対応するゲート配線１０９に接続され、
ドレイン領域は対応する画素電極１１１に接続され、ソ
ース領域は対応する信号配線１１０に接続している。ゲ
ート配線１０９は垂直駆動回路１０５に接続する一方、
信号配線１１０は水平駆動回路１０６に接続している。
画素電極１１１をスイッチング駆動する薄膜トランジス
タ１１２及び垂直駆動回路１０５と水平駆動回路１０６
に含まれる薄膜トランジスタは、本発明に従って閾値電
圧が制御されたものである。場合によっては、表示装置
を組み立てた段階でも紫外線を照射することが可能であ
り、薄膜トランジスタの閾値電圧を自在に調整できる。
製造された薄膜半導体装置を能動素子基板として組み立
てたアクティブマトリクス型液晶表示装置の一例を説明
する。図示する様に本表示装置は能動素子基板１０１と
対向基板１０２と両者の間に保持された電気光学物質１
０３とを備えたパネル構造を有する。電気光学物質１０
３としては液晶材料などが広く用いられている。能動素
子基板１０１には画素アレイ部１０４と駆動回路部とが
集積形成されている。駆動回路部は垂直駆動回路１０５
と水平駆動回路１０６とに分かれている。また、能動素
子基板１０１の周辺上端には外部接続用の端子部１０７
が形成されている。端子部１０７は配線１０８を介して
垂直駆動回路１０５及び水平駆動回路１０６に接続して
いる。画素アレイ部１０４には行状のゲート配線１０９
と列状の信号配線１１０が形成されている。両配線の交
差部には画素電極１１１とこれを駆動する薄膜トランジ
スタ１１２が形成されている。薄膜トランジスタ１１２
のゲート電極は対応するゲート配線１０９に接続され、
ドレイン領域は対応する画素電極１１１に接続され、ソ
ース領域は対応する信号配線１１０に接続している。ゲ
ート配線１０９は垂直駆動回路１０５に接続する一方、
信号配線１１０は水平駆動回路１０６に接続している。
画素電極１１１をスイッチング駆動する薄膜トランジス
タ１１２及び垂直駆動回路１０５と水平駆動回路１０６
に含まれる薄膜トランジスタは、本発明に従って閾値電
圧が制御されたものである。場合によっては、表示装置
を組み立てた段階でも紫外線を照射することが可能であ
り、薄膜トランジスタの閾値電圧を自在に調整できる。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
ゲート絶縁膜を形成した後いずれかの段階で、絶縁基板
に紫外線を照射することにより、ボトムゲート構造を有
する薄膜トランジスタの閾値電圧を調整している。従来
の様に閾値電圧の制御に熱処理を必要としないので、プ
ロセス上の制約が少くなる。また、熱処理を行なわない
ので積層膜のストレス変化がなく、アルミニウムなどか
らなる配線の断線故障がなくなる。加えて、紫外線照射
処理は既存のレジストコート装置を用いることができる
ので、設備や工程数を増やすことなく容易に閾値電圧の
制御を実行することができる。また、紫外線の照射量を
制御することで、閾値電圧を自在に調整可能である。
ゲート絶縁膜を形成した後いずれかの段階で、絶縁基板
に紫外線を照射することにより、ボトムゲート構造を有
する薄膜トランジスタの閾値電圧を調整している。従来
の様に閾値電圧の制御に熱処理を必要としないので、プ
ロセス上の制約が少くなる。また、熱処理を行なわない
ので積層膜のストレス変化がなく、アルミニウムなどか
らなる配線の断線故障がなくなる。加えて、紫外線照射
処理は既存のレジストコート装置を用いることができる
ので、設備や工程数を増やすことなく容易に閾値電圧の
制御を実行することができる。また、紫外線の照射量を
制御することで、閾値電圧を自在に調整可能である。
【図１】本発明に係る薄膜半導体装置の製造方法を示す
工程図である。
工程図である。
【図２】同じく製造方法を示す工程図である。
【図３】本発明に従って製造された薄膜半導体装置を用
いて組み立てたアクティブマトリクス型液晶表示装置の
一例を示す模式的な斜視図である。
いて組み立てたアクティブマトリクス型液晶表示装置の
一例を示す模式的な斜視図である。
１・・・絶縁基板、２・・・半導体薄膜、４・・・ゲー
ト絶縁膜、５・・・ゲート電極、７・・・ソース領域、
８・・・ドレイン領域、９・・・層間絶縁膜、１０・・
・配線電極、１３・・・ストッパー、１４・・・画素電
極
ト絶縁膜、５・・・ゲート電極、７・・・ソース領域、
８・・・ドレイン領域、９・・・層間絶縁膜、１０・・
・配線電極、１３・・・ストッパー、１４・・・画素電
極
Claims (3)
- 【請求項１】 絶縁基板の上にゲート電極を形成する工
程と、 該ゲート電極を被覆する様にゲート絶縁膜を形成する工
程と、 該ゲート絶縁膜の上に半導体薄膜を形成する工程と、 該半導体薄膜に不純物を選択的に注入してボトムゲート
型の薄膜トランジスタを形成する工程と、 該薄膜トランジスタに接続する配線を形成する工程とを
含む薄膜半導体装置の製造方法であって、 該ゲート絶縁膜を形成した後いずれかの段階で、該絶縁
基板に紫外線を照射して該薄膜トランジスタの閾値電圧
を調整する照射工程を行なうことを特徴とする薄膜半導
体装置の製造方法。 - 【請求項２】 前記照射工程は、半導体製造に使うレジ
ストコート装置を利用し、レジストを塗工する前の表面
処理に用いる為に該レジストコート装置に取り付けた紫
外線光源を使って該絶縁基板に紫外線を照射することを
特徴とする請求項１記載の薄膜半導体装置の製造方法。 - 【請求項３】 一方の絶縁基板の上にゲート電極を形成
する工程と、 該ゲート電極を被覆する様にゲート絶縁膜を形成する工
程と、 該ゲート絶縁膜の上に半導体薄膜を形成する工程と、 該半導体薄膜に不純物を選択的に注入してボトムゲート
型の薄膜トランジスタを形成する工程と、 該薄膜トランジスタに接続する配線及び画素電極を形成
する工程と、 あらかじめ対向電極が形成された他方の基板を所定の間
隙を介して該一方の基板に接合する工程と、 両絶縁基板の間隙に電気光学物質を配する工程とを含む
表示装置の製造方法であって、 該ゲート絶縁膜を形成した後いずれかの段階で、該一方
の絶縁基板に紫外線を照射して該薄膜トランジスタの閾
値電圧を調整する照射工程を行なうことを特徴とする表
示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35528396A JPH10189996A (ja) | 1996-12-20 | 1996-12-20 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35528396A JPH10189996A (ja) | 1996-12-20 | 1996-12-20 | 薄膜半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189996A true JPH10189996A (ja) | 1998-07-21 |
Family
ID=18443026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35528396A Pending JPH10189996A (ja) | 1996-12-20 | 1996-12-20 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189996A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081338A (ja) * | 2007-09-27 | 2009-04-16 | Sony Corp | 電子デバイスおよび電子デバイスの製造方法ならびに電子機器 |
| JP2012099847A (ja) * | 2012-01-13 | 2012-05-24 | Sony Corp | 薄膜トランジスタ基板の製造方法 |
-
1996
- 1996-12-20 JP JP35528396A patent/JPH10189996A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081338A (ja) * | 2007-09-27 | 2009-04-16 | Sony Corp | 電子デバイスおよび電子デバイスの製造方法ならびに電子機器 |
| US8269905B2 (en) | 2007-09-27 | 2012-09-18 | Sony Corporation | Electronic device, manufacturing method of the same and electronic apparatus |
| JP2012099847A (ja) * | 2012-01-13 | 2012-05-24 | Sony Corp | 薄膜トランジスタ基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3968484B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20020047966A1 (en) | Liquid crystal display device | |
| JPH05190568A (ja) | 絶縁ゲート薄膜トランジスタの製造方法 | |
| US20070252151A1 (en) | Polysilicon thin film transistor device and method of fabricating the same | |
| JPH0945930A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP4634147B2 (ja) | 薄膜トランジスタを備えた電子装置の製造方法 | |
| US7342637B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| KR100492727B1 (ko) | 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법 | |
| US20060164582A1 (en) | Thin film transistor array panel, liquid crystal display including the panel and manufacturing method thereof | |
| JP2001264798A (ja) | アクティブマトリックス基板及びそれを用いた光学変調素子 | |
| JP4017240B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2001100247A (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| JPH10189996A (ja) | 薄膜半導体装置の製造方法 | |
| KR100425159B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 | |
| US6764887B2 (en) | Method of forming a thin film transistor on a transparent plate | |
| JPH10189450A (ja) | 半導体装置の製造方法 | |
| JP2001159872A (ja) | 平面表示装置およびその製造方法 | |
| JP2000068515A (ja) | 薄膜半導体装置の製造方法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| JP3749328B2 (ja) | 薄膜トランジスタの製造方法及び液晶ディスプレイの製造方法 | |
| JP2000036602A (ja) | 薄膜トランジスタ及びその製造方法と表示装置 | |
| JP3297955B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3395470B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2852919B2 (ja) | 液晶表示装置 | |
| KR100798311B1 (ko) | 액정표시장치의 배선구조 및 액정표시장치 |