JPWO2015177891A1 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2015177891A1 JPWO2015177891A1 JP2016520865A JP2016520865A JPWO2015177891A1 JP WO2015177891 A1 JPWO2015177891 A1 JP WO2015177891A1 JP 2016520865 A JP2016520865 A JP 2016520865A JP 2016520865 A JP2016520865 A JP 2016520865A JP WO2015177891 A1 JPWO2015177891 A1 JP WO2015177891A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- back surface
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 230000005855 radiation Effects 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 151
- 238000000034 method Methods 0.000 claims description 39
- 230000015572 biosynthetic process Effects 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 53
- 238000001816 cooling Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000002452 interceptive effect Effects 0.000 description 5
- 238000005728 strengthening Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000009529 body temperature measurement Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Radiation Pyrometers (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
基板の表面に素子構造を形成するとともに、該基板の裏面に裏面構造を形成する素子形成工程と、該裏面構造に波長λiの赤外線を入射させて該基板の赤外線放射率を得る放射温度計を用いて該基板の温度を測定しつつ、該素子構造の表面に成膜する成膜工程と、を備える。該裏面構造は、外部に露出する第１層と、該第１層に接し該第１層よりも屈折率が小さい第２層を有し、該成膜工程での該第１層の層厚を、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とした。
Description
この発明は、放射温度計により基板温度をモニタしつつ基板に成膜を施す半導体装置の製造方法に関する。
特許文献１には、放射温度計で基板温度を測定することが開示されている。
例えば高密度プラズマＣＶＤ（高密度プラズマ化学気層成長）、スパッタ、熱ＣＶＤ等による成膜時には、所望の膜質（抵抗率、反射率等）を得るために、放射温度計で被処理物（基板）の温度をモニタしながら処理を進める。
基板温度を測定するために、放射温度計で、被処理物の赤外線放射率と赤外線放射エネルギ量を測定する。赤外線放射率は、被処理物の裏面側から入射させた赤外線の強度をＸ、反射光の強度をＹとしたときに、Ｘ−Ｙで定義される。複数の反射光がある場合、反射光の強度Ｙは複数の反射光の重ね合わせとなる。
そして、複数の反射光が干渉して強めあうとＹの値が大きくなるので、赤外線放射率の値が小さくなる。こうして赤外線放射率の値が小さくなると精度の高い温度測定ができなくなる問題があった。また、赤外線放射率の値が小さくなると、基板温度のモニタができていないと判断してインターロックをかけて処理を中断する装置もある。
本発明は上述の問題を解決するためになされたものであり、放射温度計を用いて被処理物の赤外線放射率を測定する際に、複数の反射光が干渉して強め合うことを抑制できる半導体装置の製造方法を提供することを目的とする。
本願の発明にかかる半導体装置の製造方法は、基板の表面に素子構造を形成するとともに、該基板の裏面に裏面構造を形成する素子形成工程と、該裏面構造に波長λiの赤外線を入射させて該基板の赤外線放射率を得る放射温度計を用いて該基板の温度を測定しつつ、該素子構造の表面に成膜する成膜工程と、を備える。そして、該裏面構造は、外部に露出する第１層と、該第１層に接し該第１層よりも屈折率が小さい第２層を有し、該成膜工程での該第１層の層厚を、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲としたことを特徴とする。
本願の発明に係る他の半導体装置の製造方法は、基板の表面に素子構造を形成するとともに、該基板の裏面に裏面構造を形成する素子形成工程と、該裏面構造に波長λiの赤外線を入射させて該基板の赤外線放射率を得る放射温度計を用いて該基板の温度を測定しつつ、該素子構造の表面に成膜する成膜工程と、を備える。そして、該裏面構造は、外部に露出する第１層と、該第１層に接し該第１層よりも屈折率が大きい第２層を有し、該成膜工程での該第１層の層厚を、ｎを正の奇数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲としたことを特徴とする。
本願の発明に係る他の半導体装置の製造方法は、基板の表面に素子構造を形成するとともに、該基板の裏面に裏面構造を形成する素子形成工程と、該裏面構造に赤外線を入射させて該基板の赤外線放射率を得る放射温度計を用いて該基板の温度を測定しつつ、該素子構造の表面に成膜する成膜工程と、を備える。そして、該素子形成工程では、該素子形成工程終了時に該裏面構造の屈折率が均一となるように、該基板の裏面側に形成された層の一部を除去することを特徴とする。
本発明のその他の特徴は以下に明らかにする。
本発明のその他の特徴は以下に明らかにする。
この発明によれば、被処理物の裏面構造を調整することで、放射温度計を用いて被処理物の赤外線放射率を測定する際に、複数の反射光が干渉して強め合うことを抑制できる。
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
本発明の実施の形態１に係る半導体装置の製造方法では、まず、素子形成工程を実施する。図１は、素子形成工程後の被処理物１０（ウエハ）の斜視図である。被処理物１０は、シリコンで形成された基板１２を備えている。素子形成工程では、基板１２に対して、ＣＶＤ、イオン注入、熱処理、スパッタ、フォトリソグラフィ、及びエッチングなどの処理を施し、基板１２の表面に素子構造１４を形成する。素子構造１４は、トランジスタ、抵抗素子及びキャパシタを含み、全体として集積回路（ＩＣ）を形成している。素子構造１４の最上層には配線層が形成されている。
本発明の実施の形態１に係る半導体装置の製造方法では、まず、素子形成工程を実施する。図１は、素子形成工程後の被処理物１０（ウエハ）の斜視図である。被処理物１０は、シリコンで形成された基板１２を備えている。素子形成工程では、基板１２に対して、ＣＶＤ、イオン注入、熱処理、スパッタ、フォトリソグラフィ、及びエッチングなどの処理を施し、基板１２の表面に素子構造１４を形成する。素子構造１４は、トランジスタ、抵抗素子及びキャパシタを含み、全体として集積回路（ＩＣ）を形成している。素子構造１４の最上層には配線層が形成されている。
素子構造１４の形成に伴い、基板１２の裏面には裏面構造１６が形成される。裏面構造１６は、第１層１８、第２層２０及び第３層２２を備えている。第１層１８は、外部に露出したポリシリコンである。第１層１８は、抵抗素子の材料の成膜時に形成される。つまり、第１層１８は、基板１２の表面側に抵抗素子を形成する際に不可避的に基板１２の裏面側に形成される。第１層１８の層厚はｄｘである。抵抗素子の材料の膜厚を調整することで、第１層１８の層厚ｄｘを、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とした。なお、λｉは放射温度計から放射される赤外線の波長である。
第２層２０は、第１層１８に接するシリコン酸化膜である。第２層２０は、トランジスタのゲート電極をパターニングするための酸化膜の成膜時に形成される。つまり、第２層２０は、基板１２の表面側にトランジスタを形成する際に不可避的に基板１２の裏面側に形成される。このシリコン酸化膜は例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）である。従って第２層２０は第１層１８よりも屈折率が小さい。
第３層２２は、第２層２０と基板１２の間のポリシリコンである。第３層２２は、素子構造１４のトランジスタのゲート電極の成膜時に形成される。つまり、第３層２２は、基板１２の表面側にトランジスタを形成する際に不可避的に基板１２の裏面側に形成される。このように、素子構造１４の形成に伴い不可避的に裏面構造１６が形成される。従って、素子形成工程は、基板１２の表面に素子構造１４を形成するとともに、基板１２の裏面に裏面構造１６を形成する工程である。
次いで、素子構造１４の表面に成膜を施す成膜工程に処理を進める。図２は、成膜工程で用いる装置を示すブロック図である。成膜装置３０には、基板１２の温度を測定する放射温度計３２が設けられている。コントローラ３４は放射温度計３２で測定した基板温度をモニタしながら成膜装置３０を制御する。
図３は、成膜工程における成膜装置の内部を示す図である。ステージ４０に被処理物１０がのせられている。ステージ４０の上方には電極６０がある。電極６０のスリット６０ａから被処理物１０の上方に材料ガスを供給しつつ、電極６０に交流電力を印加することで高密度プラズマＣＶＤ法により配線層の層間絶縁膜を形成する。
成膜工程では、ステージ４０の下方に設けられた冷却装置４２により、ステージ４０を介して被処理物１０を冷却する。冷却装置４２は、成膜中に被処理物１０の温度が上がり過ぎることを防止し、当該温度を一定温度以下に保つように、コントローラ３４によって制御される。なお、ステージ４０の中に冷却装置４２を設けてもよい。
成膜工程で所望の特性を有する層間絶縁膜を形成するためには、成膜工程中において、被処理物１０の温度を所望の値に保つことが重要である。そこで、成膜工程では、放射温度計３２により基板１２（被処理物１０）の温度を測定しつつ、層間絶縁膜を形成する。放射温度計３２は、被処理物１０の赤外線放射率と赤外線放射エネルギ量を測定し、被処理物１０の温度を算出するものである。
放射温度計３２による赤外線放射率の測定について説明する。放射温度計３２から裏面構造１６に波長λiの赤外線５０を入射させる。そして、放射温度計３２は、赤外線５０の反射光５２、５４の強度を検知する。赤外線５０の強度から、反射光５２、５４の強度を差し引くことで基板１２の赤外線放射率を得る。なお、ここでは、反射光５２、５４の強度を測定することで、被処理物表面の赤外線の遮蔽度を疑似的に測定している。
真空又は大気よりも第１層１８の方が屈折率が大きいので、反射光５２は、真空又は大気と第１層１８の界面から固定端反射された反射光である。従って、反射光５２は入射光である赤外線５０に対して１／２波長分だけ位相シフトしている。
ポリシリコンで形成された第１層１８よりもシリコン酸化膜で形成された第２層２０の方が屈折率が小さいので、反射光５４は、第１層１８と第２層２０の界面から自由端反射された反射光である。従って、反射光５４は入射光である赤外線５０に対して位相シフトしない。
そのため、反射光５２と反射光５４の位相差は、１／２波長（λｉ／２）と、２ｄｘ（第１層１８の層厚の２倍）との和となる。例えば、第１層１８の層厚ｄｘが（１／４）λｉの奇数倍であると、反射光５２と反射光５４の位相差がλｉの整数倍となり、反射光５２と反射光５４が強めあう干渉が生じてしまう。この場合、反射光の強度Ｙが増大して赤外線放射率（Ｘ−Ｙ）の値が極端に低下してしまう。
他方、第１層１８の層厚ｄｘを（１／２）λｉの整数倍とすれば、反射光５２と反射光５４の位相差が（１／２）λｉの整数倍となり、反射光５２と反射光５４が弱めあう干渉が生じる。この場合、反射光の強度Ｙが低下して赤外線放射率（Ｘ−Ｙ）を十分大きい値とすることができる。そこで、本発明の実施の形態１では、第１層１８の層厚ｄｘを、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とした。この層厚ｄｘの範囲は、（１／２）λｉの整数倍を中心とし、そこから大小方向に（１／８）λｉだけ広がる範囲である。この範囲は、（１／４）λｉの奇数倍を避ける範囲である。従って、被処理物１０の赤外線放射率を測定する際に、複数の反射光が干渉して強め合うことを抑制できる。
このようにして、反射光が強めあう干渉を抑制しつつ求めた赤外線放射率と、被処理物の赤外線放射エネルギ量とから、被処理物１０の温度を求める。そして、コントローラ３４は被処理物１０の温度が所望の温度に維持されていることを確認しつつ成膜工程を遂行する。
本発明の実施の形態１に係る半導体装置の製造方法は、成膜工程での第１層の層厚を、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲としたことを特徴とする。第１層１８をこの層厚の範囲内にすると、複数の反射光が干渉して強め合うことを回避し赤外線放射率を高く保つことができる。よって、この層厚ｄｘの範囲を高放射率範囲と称する。
図４は、第１層１８の層厚ｄｘと赤外線放射率の関係を示す図である。黒い点でプロットされたデータが実測データである。破線は近似曲線である。第１層の層厚がλｉ（あるいは（１／２）λｉの整数倍）となる点で赤外線放射率が極大値をとる。第１層の層厚が（６／８）λｉ（あるいは（１／４）λｉの奇数倍）となる点で赤外線放射率が極小値をとる。図４における高放射率範囲は（７／８）λｉから（９／８）λｉの範囲である。この範囲では、反射光が干渉して強め合うことを抑制し赤外線放射率を高く維持できることが分かる。
素子構造１４の形成プロセスは、裏面構造１６が形成されるものであれば特に限定されない。また、裏面構造１６は、第１〜第３層１８、２０、２２を備える構造に限定されない。裏面構造は、外部に露出する第１層と第１層より屈折率の小さい第２層を備える限り様々な変形が可能である。例えば、第１層をポリシリコン以外の材料で形成し、第２層をシリコン酸化膜以外の材料（例えばシリコン窒化膜）で形成してもよい。
ところで、裏面構造１６には第２層２０と第３層２２の界面があるので、この界面からの反射光もあると思われる。もしこの反射光が反射光の強度Ｙに有意に寄与するのであれば、複数の反射光が強めあう干渉が起こらないように、第２層の層厚を調整してもよい。しかしながら、発明者が行った実験では、第２層２０と第３層２２の界面からの反射光は反射光の強度Ｙに有意な寄与をしなかった。しかも第２層の層厚を調整する場合、素子形成工程が複雑になる。そのため、本発明の実施の形態１では第１層１８の層厚だけを調整した。
本発明の実施の形態１では、抵抗素子の材料の膜厚を調整することで、第１層１８の層厚を上記の高放射率範囲に設定した。しかし、素子形成工程の終了時に第１層の層厚が高放射率範囲にない場合でも、成膜工程の前に、第１層の層厚が高放射率範囲に入るように第１層を薄くすればよい。つまり、成膜工程の前に、第１層の層厚を薄くして、第１層の層厚を、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とする薄膜化工程を備えてもよい。
コントローラ３４は、単に被処理物１０の温度をモニタするのではなく、例えば被処理物１０の温度に基づいて、被処理物１０の温度を一定に保つように、冷却装置４２への通電状態を調節してもよい。
成膜工程では、高密度プラズマＣＶＤ法により層間絶縁膜を形成した。しかし、成膜工程では、放射温度計により基板温度をモニタしながら成膜する限り、別の方法で別の膜を形成してもよい。
これらの変形は以下の実施の形態に係る半導体装置の製造方法にも適宜応用できる。以下の実施の形態に係る半導体装置の製造方法は、実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図５は、本発明の実施の形態２に係る被処理物１００の斜視図である。裏面構造１０２は、第１層１０４、第２層１０６及び第３層１０８を備えている。第１層１０４は、外部に露出したシリコン酸化膜である。第２層１０６は、第１層１０４に接するポリシリコンである。第２層１０６（ポリシリコン）は第１層１０４（シリコン酸化膜）よりも屈折率が大きい。第３層１０８は、第２層１０６と基板１２の間のシリコン酸化膜である。裏面構造１０２は素子形成工程において素子構造１４を形成する際に形成されたものである。
図５は、本発明の実施の形態２に係る被処理物１００の斜視図である。裏面構造１０２は、第１層１０４、第２層１０６及び第３層１０８を備えている。第１層１０４は、外部に露出したシリコン酸化膜である。第２層１０６は、第１層１０４に接するポリシリコンである。第２層１０６（ポリシリコン）は第１層１０４（シリコン酸化膜）よりも屈折率が大きい。第３層１０８は、第２層１０６と基板１２の間のシリコン酸化膜である。裏面構造１０２は素子形成工程において素子構造１４を形成する際に形成されたものである。
素子形成工程で形成するシリコン酸化膜の膜厚を調整することで、成膜工程での第１層１０４の層厚ｄｙは、ｎを正の奇数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とした。
図６は、成膜工程における成膜装置の内部を示す図である。放射温度計３２から裏面構造１０２に波長λiの赤外線５０を入射させる。そして、放射温度計３２は、赤外線５０の反射光１１０、１１２の強度を検知する。反射光１１０は、真空又は大気と第１層１０４の界面から固定端反射された反射光である。従って、反射光１１０は入射光である赤外線５０に対して１／２波長分だけ位相シフトしている。
シリコン酸化膜で形成された第１層１０４よりもポリシリコンで形成された第２層１０６の方が屈折率が大きいので、反射光１１２は、第１層１０４と第２層１０６の界面から固定端反射された反射光である。従って、反射光１１２は入射光である赤外線５０に対して１／２波長分だけ位相シフトしている。
そのため、反射光１１０と反射光１１２の位相差は、２ｄｙ（第１層１０４の層厚の２倍）となる。第１層１０４の層厚ｄｙが（１／２）λｉの整数倍であると、反射光１１０と反射光１１２の位相差がλｉの整数倍となり、反射光１１０と反射光１１２が強めあう干渉が生じてしまう。
他方、第１層１０４の層厚ｄｙを（１／４）λｉの奇数倍とすれば、反射光１１０と反射光１１２の位相差が、（１／２）λｉの整数倍となり、反射光１１０と反射光１１２が弱めあう干渉が生じる。この場合、反射光の強度Ｙが低下して赤外線放射率（Ｘ−Ｙ）を十分大きい値とすることができる。
そこで、本発明の実施の形態２では、第１層１０４の層厚ｄｙを、ｎを正の奇数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とした。この層厚の範囲は、（１／４）波長の奇数倍を中心とし、そこから大小方向に（１／８）λｉだけ広がる範囲である。この範囲は、（１／２）λｉの整数倍を避ける範囲である。従って、被処理物１００の赤外線放射率を測定する際に、複数の反射光が干渉して強め合うことを抑制できる。
成膜工程の前に、第１層１０４の層厚を薄くして、第１層１０４の層厚を、ｎを正の奇数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とする薄膜化工程を備えてもよい。
実施の形態３．
実施の形態１、２では第１層の層厚を調整して赤外線放射率を高く保つことを説明した。第１層の層厚を調整する必要が生じるのは、異なる屈折率を有する複数の層で裏面構造が構成されるからである。そこで、実施の形態３では、成膜工程における裏面構造の屈折率を均一にする。
実施の形態１、２では第１層の層厚を調整して赤外線放射率を高く保つことを説明した。第１層の層厚を調整する必要が生じるのは、異なる屈折率を有する複数の層で裏面構造が構成されるからである。そこで、実施の形態３では、成膜工程における裏面構造の屈折率を均一にする。
図７は、実施の形態３の素子形成工程終了時における被処理物の斜視図である。素子形成工程では、素子形成工程終了時に裏面構造１５０の屈折率が均一となるように、基板１２の裏面側に形成された層の一部を除去する。つまり、素子形成工程で図１の第２層２０を除去することで、裏面構造１５０を第１層１８と第３層２２だけにする。これにより、ポリシリコンだけで形成された裏面構造１５０を得ることができる。
成膜工程において、放射温度計から裏面構造１５０に赤外線を入射させると、真空又は大気と第１層１８の界面からの反射光のみ検知できる。よって複数の反射光が干渉して強め合うことを抑制できる。
本発明の実施の形態３に係る半導体装置の製造方法は、裏面構造の屈折率を均一にして裏面構造内での界面反射をなくすものである。この特徴を失わない範囲で様々な変形が可能である。例えば、図８に示すように、シリコン酸化膜で形成された第１層１０４と第３層１０８だけで裏面構造２００を構成してもよい。この場合、素子形成工程で図５の第２層１０６を除去する。なお、成膜工程での裏面構造は、ポリシリコン又はシリコン酸化膜に限らず、シリコン窒化膜等で形成してもよい。
１０ 被処理物、 １２ 基板、 １４ 素子構造、 １６ 裏面構造、 １８ 第１層、 ２０ 第２層、 ２２ 第３層、 ３０ 成膜装置、 ３２ 放射温度計、 ３４ コントローラ、 ４０ ステージ、 ４２ 冷却装置、 ５０ 赤外線、 ５２,５４ 反射光、 ６０ 電極、 ６０ａ スリット、 １００ 被処理物、 １０２,１５０,２００ 裏面構造、 １１０,１１２ 反射光
Claims (8)
- 基板の表面に素子構造を形成するとともに、前記基板の裏面に裏面構造を形成する素子形成工程と、
前記裏面構造に波長λiの赤外線を入射させて前記基板の赤外線放射率を得る放射温度計を用いて前記基板の温度を測定しつつ、前記素子構造の表面に成膜する成膜工程と、を備え、
前記裏面構造は、外部に露出する第１層と、前記第１層に接し前記第１層よりも屈折率が小さい第２層を有し、
前記成膜工程での前記第１層の層厚を、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲としたことを特徴とする半導体装置の製造方法。 - 前記素子構造は、トランジスタと抵抗素子を含み、
前記裏面構造は、前記第２層と前記基板の間に第３層を備え、
前記第３層は、前記トランジスタのゲート電極の成膜時に形成されるポリシリコンであり、
前記第２層は、前記ゲート電極のパターニング用の酸化膜の成膜時に形成されるシリコン酸化膜であり、
前記第１層は、前記抵抗素子の材料の成膜時に形成されるポリシリコンであることを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記成膜工程の前に、前記第１層の層厚を薄くして、前記第１層の層厚を、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とする薄膜化工程を備えたことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 基板の表面に素子構造を形成するとともに、前記基板の裏面に裏面構造を形成する素子形成工程と、
前記裏面構造に波長λiの赤外線を入射させて前記基板の赤外線放射率を得る放射温度計を用いて前記基板の温度を測定しつつ、前記素子構造の表面に成膜する成膜工程と、を備え、
前記裏面構造は、外部に露出する第１層と、前記第１層に接し前記第１層よりも屈折率が大きい第２層を有し、
前記成膜工程での前記第１層の層厚を、ｎを正の奇数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲としたことを特徴とする半導体装置の製造方法。 - 前記成膜工程の前に、前記第１層の層厚を薄くして、前記第１層の層厚を、ｎを正の奇数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とする薄膜化工程を備えたことを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記素子構造は配線層を有し、
前記成膜工程では、高密度プラズマＣＶＤ法により、前記配線層の層間絶縁膜を形成することを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。 - 基板の表面に素子構造を形成するとともに、前記基板の裏面に裏面構造を形成する素子形成工程と、
前記裏面構造に赤外線を入射させて前記基板の赤外線放射率を得る放射温度計を用いて前記基板の温度を測定しつつ、前記素子構造の表面に成膜する成膜工程と、を備え、
前記素子形成工程では、前記素子形成工程終了時に前記裏面構造の屈折率が均一となるように、前記基板の裏面側に形成された層の一部を除去することを特徴とする半導体装置の製造方法。 - 前記成膜工程での前記裏面構造は、ポリシリコン、シリコン酸化膜又はシリコン窒化膜で形成されたことを特徴とする請求項７に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2014/063499 WO2015177891A1 (ja) | 2014-05-21 | 2014-05-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2015177891A1 true JPWO2015177891A1 (ja) | 2017-04-20 |
| JP6119917B2 JP6119917B2 (ja) | 2017-04-26 |
Family
ID=54553587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016520865A Active JP6119917B2 (ja) | 2014-05-21 | 2014-05-21 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9865513B2 (ja) |
| JP (1) | JP6119917B2 (ja) |
| KR (1) | KR101943179B1 (ja) |
| CN (1) | CN106415804B (ja) |
| DE (1) | DE112014006683B4 (ja) |
| WO (1) | WO2015177891A1 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003038384A1 (fr) * | 2001-10-30 | 2003-05-08 | Matsushita Electric Industrial Co., Ltd. | Procede de mesure de temperature, procede de traitement thermique et procede de fabrication de dispositif a semi-conducteur |
| JP2003322567A (ja) * | 2002-02-28 | 2003-11-14 | Shin Etsu Handotai Co Ltd | 温度測定システム、それを用いた加熱装置及び半導体ウェーハの製造方法 |
| JP2009212199A (ja) * | 2008-03-03 | 2009-09-17 | Canon Anelva Corp | 基板表面温度計測方法、及び、これを用いた基板処理装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07159246A (ja) | 1993-12-09 | 1995-06-23 | Tokai Carbon Co Ltd | 半導体ウエハーの温度測定方法 |
| JPH10111178A (ja) * | 1996-10-08 | 1998-04-28 | Nikon Corp | 熱型赤外線センサ及びこれを用いたイメージセンサ |
| JP2006276028A (ja) | 2001-10-30 | 2006-10-12 | Matsushita Electric Ind Co Ltd | 温度測定方法 |
| JP3977244B2 (ja) * | 2002-12-25 | 2007-09-19 | 沖電気工業株式会社 | 半導体ウエハの赤外線放射率の測定方法 |
| JP2005266537A (ja) * | 2004-03-19 | 2005-09-29 | Stanley Electric Co Ltd | 赤外線透過フィルタ及び該赤外線透過フィルタを具備する赤外線投光器 |
| CN1964063B (zh) * | 2005-11-10 | 2013-05-29 | 香港科技大学 | 适用于有机发光二极管显示器的多晶硅薄膜象素电极 |
| JP4746983B2 (ja) * | 2005-12-28 | 2011-08-10 | 株式会社堀場製作所 | シリコンウエハの温度測定方法 |
| EP2397873A4 (en) * | 2009-02-13 | 2012-09-05 | Panasonic Corp | OPTICAL IR FILTER AND MANUFACTURING METHOD THEREFOR |
-
2014
- 2014-05-21 KR KR1020167032228A patent/KR101943179B1/ko active IP Right Grant
- 2014-05-21 WO PCT/JP2014/063499 patent/WO2015177891A1/ja active Application Filing
- 2014-05-21 DE DE112014006683.4T patent/DE112014006683B4/de active Active
- 2014-05-21 US US15/301,488 patent/US9865513B2/en active Active
- 2014-05-21 CN CN201480079154.2A patent/CN106415804B/zh active Active
- 2014-05-21 JP JP2016520865A patent/JP6119917B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003038384A1 (fr) * | 2001-10-30 | 2003-05-08 | Matsushita Electric Industrial Co., Ltd. | Procede de mesure de temperature, procede de traitement thermique et procede de fabrication de dispositif a semi-conducteur |
| JP2003322567A (ja) * | 2002-02-28 | 2003-11-14 | Shin Etsu Handotai Co Ltd | 温度測定システム、それを用いた加熱装置及び半導体ウェーハの製造方法 |
| JP2009212199A (ja) * | 2008-03-03 | 2009-09-17 | Canon Anelva Corp | 基板表面温度計測方法、及び、これを用いた基板処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9865513B2 (en) | 2018-01-09 |
| KR101943179B1 (ko) | 2019-01-28 |
| JP6119917B2 (ja) | 2017-04-26 |
| KR20160141853A (ko) | 2016-12-09 |
| DE112014006683B4 (de) | 2019-10-02 |
| US20170040229A1 (en) | 2017-02-09 |
| DE112014006683T5 (de) | 2017-03-09 |
| CN106415804B (zh) | 2020-03-27 |
| WO2015177891A1 (ja) | 2015-11-26 |
| CN106415804A (zh) | 2017-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20180010250A (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
| JP2009141075A (ja) | 半導体装置及びその製造方法 | |
| JP2015114381A (ja) | 反射防止機能を有する部材およびその製造方法 | |
| KR20190111774A (ko) | 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램 | |
| KR102416963B1 (ko) | 고온계 배경 제거 | |
| JP6134274B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| KR20130127894A (ko) | 웨이퍼 처리 챔버 램프 모듈들에 대한 실시간 교정 | |
| KR101555547B1 (ko) | SiC 반도체장치의 제조방법 | |
| JP2014232825A (ja) | プラズマ処理方法 | |
| JP6119917B2 (ja) | 半導体装置の製造方法 | |
| JP6012987B2 (ja) | イメージセンサの製造方法 | |
| JP6944993B2 (ja) | 発熱体、基板処理装置および半導体装置の製造方法 | |
| JP4166400B2 (ja) | 放射温度測定方法 | |
| US20240096715A1 (en) | In-situ etch material selectivity detection system | |
| JP6577724B2 (ja) | 固体撮像装置の製造方法 | |
| US11036125B2 (en) | Substrate positioning apparatus and methods | |
| US9543408B1 (en) | Method of forming patterned hard mask layer | |
| CN109037048B (zh) | 提高氮化膜刻蚀面内均匀性的方法 | |
| CN104867952B (zh) | 提高硅基背照式图像传感器紫外光响应的方法 | |
| JP5826672B2 (ja) | イメージセンサ及びその製造方法 | |
| JP2018106173A (ja) | 反射防止機能を有する部材の製造方法 | |
| JP2009049216A (ja) | 半導体装置の製造方法と製造装置 | |
| TW201830125A (zh) | 對於覆蓋誤差校正的混合式雷射與植入處置 | |
| KR102071499B1 (ko) | 기판 처리 장치 및 기판 처리 방법 | |
| JPH04142742A (ja) | 温度分布制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170313 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6119917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |