KR20160141853A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20160141853A
KR20160141853A KR1020167032228A KR20167032228A KR20160141853A KR 20160141853 A KR20160141853 A KR 20160141853A KR 1020167032228 A KR1020167032228 A KR 1020167032228A KR 20167032228 A KR20167032228 A KR 20167032228A KR 20160141853 A KR20160141853 A KR 20160141853A
Authority
KR
South Korea
Prior art keywords
layer
substrate
back surface
film
forming step
Prior art date
Application number
KR1020167032228A
Other languages
English (en)
Other versions
KR101943179B1 (ko
Inventor
다쿠이치로 시토미
가즈히사 고가
사토시 릿타쿠
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20160141853A publication Critical patent/KR20160141853A/ko
Application granted granted Critical
Publication of KR101943179B1 publication Critical patent/KR101943179B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Radiation Pyrometers (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

기판의 표면에 소자 구조를 형성함과 아울러, 그 기판의 이면에 이면 구조를 형성하는 소자 형성 공정과, 그 이면 구조에 파장 λi의 적외선을 입사시켜 그 기판의 적외선 방사율을 얻는 방사 온도계를 이용하여 그 기판의 온도를 측정하면서, 그 소자 구조의 표면에 성막하는 성막 공정을 구비한다. 그 이면 구조는, 외부에 노출되는 제 1 층과, 그 제 1 층에 접하고 그 제 1 층보다 굴절률이 작은 제 2 층을 갖고, 그 성막 공정에서의 그 제 1 층의 층 두께를, n을 양의 짝수로 했을 때, (2n-1)λi/8로부터 (2n+1)λi/8의 범위로 했다.

Description

반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은, 방사 온도계에 의해 기판 온도를 모니터하면서 기판에 성막을 실시하는 반도체 장치의 제조 방법에 관한 것이다.
특허 문헌 1에는, 방사 온도계로 기판 온도를 측정하는 것이 개시되어 있다.
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 평 07-159246호 공보
예컨대 고밀도 플라즈마 CVD(고밀도 플라즈마 화학 기상 성장), 스퍼터, 열 CVD 등에 의한 성막시에는, 소망하는 막질(저항률, 반사율 등)을 얻기 위해, 방사 온도계로 피처리물(기판)의 온도를 모니터하면서 처리를 진행시킨다.
기판 온도를 측정하기 위해, 방사 온도계로, 피처리물의 적외선 방사율과 적외선 방사 에너지량을 측정한다. 적외선 방사율은, 피처리물의 이면측으로부터 입사시킨 적외선의 강도를 X, 반사광의 강도를 Y로 했을 때에, X-Y로 정의된다. 복수의 반사광이 있는 경우, 반사광의 강도 Y는 복수의 반사광의 합성(superimposition)이 된다.
그리고, 복수의 반사광이 간섭하여 서로 강화시키면 Y의 값이 커지므로, 적외선 방사율의 값이 작아진다. 이렇게 하여 적외선 방사율의 값이 작아지면 정밀도가 높은 온도 측정을 할 수 없게 되는 문제가 있었다. 또한, 적외선 방사율의 값이 작아지면, 기판 온도의 모니터를 할 수 없다고 판단하여 인터록을 걸어 처리를 중단하는 장치도 있다.
본 발명은 상술한 문제를 해결하기 위해 이루어진 것이고, 방사 온도계를 이용하여 피처리물의 적외선 방사율을 측정할 때에, 복수의 반사광이 간섭하여 서로 강화시키는 것을 억제할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본원의 발명과 관련되는 반도체 장치의 제조 방법은, 기판의 표면에 소자 구조를 형성함과 아울러, 상기 기판의 이면에 이면 구조를 형성하는 소자 형성 공정과, 상기 이면 구조에 파장 λi의 적외선을 입사시켜 상기 기판의 적외선 방사율을 얻는 방사 온도계를 이용하여 상기 기판의 온도를 측정하면서, 상기 소자 구조의 표면에 성막하는 성막 공정을 구비한다. 그리고, 상기 이면 구조는, 외부에 노출되는 제 1 층과, 상기 제 1 층에 접하고 상기 제 1 층보다 굴절률이 작은 제 2 층을 갖고, 상기 성막 공정에서의 상기 제 1 층의 층 두께를, n을 양의 짝수로 했을 때, (2n-1)λi/8로부터 (2n+1)λi/8의 범위로 한 것을 특징으로 한다.
본원의 발명과 관련되는 다른 반도체 장치의 제조 방법은, 기판의 표면에 소자 구조를 형성함과 아울러, 상기 기판의 이면에 이면 구조를 형성하는 소자 형성 공정과, 상기 이면 구조에 파장 λi의 적외선을 입사시켜 상기 기판의 적외선 방사율을 얻는 방사 온도계를 이용하여 상기 기판의 온도를 측정하면서, 상기 소자 구조의 표면에 성막하는 성막 공정을 구비한다. 그리고, 상기 이면 구조는, 외부에 노출되는 제 1 층과, 상기 제 1 층에 접하고 상기 제 1 층보다 굴절률이 큰 제 2 층을 갖고, 상기 성막 공정에서의 상기 제 1 층의 층 두께를, n을 양의 홀수로 했을 때, (2n-1)λi/8로부터 (2n+1)λi/8의 범위로 한 것을 특징으로 한다.
본원의 발명과 관련되는 다른 반도체 장치의 제조 방법은, 기판의 표면에 소자 구조를 형성함과 아울러, 상기 기판의 이면에 이면 구조를 형성하는 소자 형성 공정과, 상기 이면 구조에 적외선을 입사시켜 상기 기판의 적외선 방사율을 얻는 방사 온도계를 이용하여 상기 기판의 온도를 측정하면서, 상기 소자 구조의 표면에 성막하는 성막 공정을 구비한다. 그리고, 상기 소자 형성 공정에서는, 상기 소자 형성 공정 종료시에 상기 이면 구조의 굴절률이 균일하게 되도록, 상기 기판의 이면측에 형성된 층의 일부를 제거하는 것을 특징으로 한다.
본 발명의 그 외의 특징은 이하에 분명히 한다.
본 발명에 의하면, 피처리물의 이면 구조를 조정함으로써, 방사 온도계를 이용하여 피처리물의 적외선 방사율을 측정할 때에, 복수의 반사광이 간섭하여 서로 강화시키는 것을 억제할 수 있다.
도 1은 실시의 형태 1의 소자 형성 공정 후의 피처리물의 사시도이다.
도 2는 성막 공정에서 이용하는 장치를 나타내는 블록도이다.
도 3은 성막시의 성막 장치의 내부를 나타내는 도면이다.
도 4는 제 1 층의 층 두께와 적외선 방사율의 관계를 나타내는 도면이다.
도 5는 실시의 형태 2의 소자 형성 공정 후의 피처리물의 사시도이다.
도 6은 성막시의 성막 장치의 내부를 나타내는 도면이다.
도 7은 실시의 형태 3의 소자 형성 공정 후의 피처리물의 사시도이다.
도 8은 변형예와 관련되는 피처리물의 사시도이다.
본 발명의 실시의 형태와 관련되는 반도체 장치의 제조 방법에 대하여 도면을 참조하여 설명한다. 동일한 또는 대응하는 구성 요소에는 동일한 부호를 붙이고, 설명의 반복을 생략하는 경우가 있다.
실시의 형태 1.
본 발명의 실시의 형태 1과 관련되는 반도체 장치의 제조 방법에서는, 우선, 소자 형성 공정을 실시한다. 도 1은 소자 형성 공정 후의 피처리물(10)(웨이퍼)의 사시도이다. 피처리물(10)은, 실리콘으로 형성된 기판(12)을 구비하고 있다. 소자 형성 공정에서는, 기판(12)에 대하여, CVD, 이온 주입, 열처리, 스퍼터, 포토리소그래피, 및 에칭 등의 처리를 실시하여, 기판(12)의 표면에 소자 구조(14)를 형성한다. 소자 구조(14)는, 트랜지스터, 저항 소자 및 커패시터를 포함하고, 전체적으로 집적 회로(IC)를 형성하고 있다. 소자 구조(14)의 최상층에는 배선층이 형성되어 있다.
소자 구조(14)의 형성에 수반하여, 기판(12)의 이면에는 이면 구조(16)가 형성된다. 이면 구조(16)는, 제 1 층(18), 제 2 층(20) 및 제 3 층(22)을 구비하고 있다. 제 1 층(18)은, 외부에 노출된 폴리실리콘이다. 제 1 층(18)은, 저항 소자의 재료의 성막시에 형성된다. 다시 말해, 제 1 층(18)은, 기판(12)의 표면측에 저항 소자를 형성할 때에 불가피적으로 기판(12)의 이면측에 형성된다. 제 1 층(18)의 층 두께는 dx이다. 저항 소자의 재료의 막 두께를 조정함으로써, 제 1 층(18)의 층 두께 dx를, n을 양의 짝수로 했을 때, (2n-1)λi/8로부터 (2n+1)λi/8의 범위로 했다. 또, λi는 방사 온도계로부터 방사되는 적외선의 파장이다.
제 2 층(20)은, 제 1 층(18)에 접하는 실리콘 산화막이다. 제 2 층(20)은, 트랜지스터의 게이트 전극을 패터닝하기 위한 산화막의 성막시에 형성된다. 다시 말해, 제 2 층(20)은, 기판(12)의 표면측에 트랜지스터를 형성할 때에 불가피적으로 기판(12)의 이면측에 형성된다. 이 실리콘 산화막은 예컨대 TEOS(Tetra Ethyl Ortho Silicate)이다. 따라서 제 2 층(20)은 제 1 층(18)보다 굴절률이 작다.
제 3 층(22)은, 제 2 층(20)과 기판(12)의 사이의 폴리실리콘이다. 제 3 층(22)은, 소자 구조(14)의 트랜지스터의 게이트 전극의 성막시에 형성된다. 다시 말해, 제 3 층(22)은, 기판(12)의 표면측에 트랜지스터를 형성할 때에 불가피적으로 기판(12)의 이면측에 형성된다. 이와 같이, 소자 구조(14)의 형성에 따라 불가피적으로 이면 구조(16)가 형성된다. 따라서, 소자 형성 공정은, 기판(12)의 표면에 소자 구조(14)를 형성함과 아울러, 기판(12)의 이면에 이면 구조(16)를 형성하는 공정이다.
그 다음에, 소자 구조(14)의 표면에 성막을 실시하는 성막 공정으로 처리를 진행시킨다. 도 2는 성막 공정에서 이용하는 장치를 나타내는 블록도이다. 성막 장치(30)에는, 기판(12)의 온도를 측정하는 방사 온도계(32)가 마련되어 있다. 컨트롤러(34)는 방사 온도계(32)로 측정한 기판 온도를 모니터하면서 성막 장치(30)를 제어한다.
도 3은 성막 공정에 있어서의 성막 장치의 내부를 나타내는 도면이다. 스테이지(40)에 피처리물(10)이 탑재되어 있다. 스테이지(40)의 위쪽에는 전극(60)이 있다. 전극(60)의 슬릿(60a)으로부터 피처리물(10)의 위쪽에 재료 가스를 공급하면서, 전극(60)에 교류 전력을 인가함으로써 고밀도 플라즈마 CVD법에 의해 배선층의 층간 절연막을 형성한다.
성막 공정에서는, 스테이지(40)의 아래쪽에 마련된 냉각 장치(42)에 의해, 스테이지(40)를 사이에 두고 피처리물(10)을 냉각한다. 냉각 장치(42)는, 성막 중에 피처리물(10)의 온도가 너무 올라가는 것을 방지하고, 해당 온도를 일정 온도 이하로 유지하도록, 컨트롤러(34)에 의해 제어된다. 또, 스테이지(40) 내에 냉각 장치(42)를 마련하더라도 좋다.
성막 공정에서 소망하는 특성을 갖는 층간 절연막을 형성하기 위해서는, 성막 공정 중에 있어서, 피처리물(10)의 온도를 소망하는 값으로 유지하는 것이 중요하다. 그래서, 성막 공정에서는, 방사 온도계(32)에 의해 기판(12)(피처리물(10))의 온도를 측정하면서, 층간 절연막을 형성한다. 방사 온도계(32)는, 피처리물(10)의 적외선 방사율과 적외선 방사 에너지량을 측정하고, 피처리물(10)의 온도를 산출하는 것이다.
방사 온도계(32)에 의한 적외선 방사율의 측정에 대하여 설명한다. 방사 온도계(32)로부터 이면 구조(16)에 파장 λi의 적외선(50)을 입사시킨다. 그리고, 방사 온도계(32)는, 적외선(50)의 반사광(52, 54)의 강도를 검지한다. 적외선(50)의 강도로부터, 반사광(52, 54)의 강도를 감산함으로써 기판(12)의 적외선 방사율을 얻는다. 또, 여기서는, 반사광(52, 54)의 강도를 측정함으로써, 피처리물 표면의 적외선의 차폐도(degree of shielding)를 모의적으로 측정하고 있다.
진공 또는 대기보다 제 1 층(18)이 굴절률이 크기 때문에, 반사광(52)은, 진공 또는 대기와 제 1 층(18)의 계면으로부터 고정단 반사된(fixed-boundary-reflected) 반사광이다. 따라서, 반사광(52)은 입사광인 적외선(50)에 대하여 1/2 파장만큼 위상 시프트하고 있다.
폴리실리콘으로 형성된 제 1 층(18)보다 실리콘 산화막으로 형성된 제 2 층(20)이 굴절률이 작기 때문에, 반사광(54)은, 제 1 층(18)과 제 2 층(20)의 계면으로부터 자유단 반사된(free-boundary-reflected) 반사광이다. 따라서, 반사광(54)은 입사광인 적외선(50)에 대하여 위상 시프트하지 않는다.
그 때문에, 반사광(52)과 반사광(54)의 위상차는, 1/2 파장(λi/2)과, 2dx(제 1 층(18)의 층 두께의 2배)의 합이 된다. 예컨대, 제 1 층(18)의 층 두께 dx가 (1/4)λi의 홀수 배이면, 반사광(52)과 반사광(54)의 위상차가 λi의 정수 배가 되고, 반사광(52)과 반사광(54)이 서로 강화시키는 간섭이 생겨 버린다. 이 경우, 반사광의 강도 Y가 증대되어 적외선 방사율(X-Y)의 값이 극단적으로 저하되어 버린다.
한편, 제 1 층(18)의 층 두께 dx를 (1/2)λi의 정수 배로 하면, 반사광(52)과 반사광(54)의 위상차가 (1/2)λi의 정수 배가 되고, 반사광(52)과 반사광(54)이 서로 약화시키는 간섭이 생긴다. 이 경우, 반사광의 강도 Y가 저하되어 적외선 방사율(X-Y)을 충분히 큰 값으로 할 수 있다. 그래서, 본 발명의 실시의 형태 1에서는, 제 1 층(18)의 층 두께 dx를, n을 양의 짝수로 했을 때, (2n-1)λi/8로부터 (2n+1)λi/8의 범위로 했다. 이 층 두께 dx의 범위는, (1/2)λi의 정수 배를 중심으로 하고, 그로부터 대소 방향으로 (1/8)λi만큼 넓어지는 범위이다. 이 범위는, (1/4)λi의 홀수 배를 피하는 범위이다. 따라서, 피처리물(10)의 적외선 방사율을 측정할 때에, 복수의 반사광이 간섭하여 서로 강화시키는 것을 억제할 수 있다.
이와 같이 하여, 반사광이 서로 강화시키는 간섭을 억제하면서 구한 적외선 방사율과, 피처리물의 적외선 방사 에너지량으로부터, 피처리물(10)의 온도를 구한다. 그리고, 컨트롤러(34)는 피처리물(10)의 온도가 소망하는 온도로 유지되고 있는 것을 확인하면서 성막 공정을 수행한다.
본 발명의 실시의 형태 1과 관련되는 반도체 장치의 제조 방법은, 성막 공정에서의 제 1 층의 층 두께를, n을 양의 짝수로 했을 때, (2n-1)λi/8로부터 (2n+1)λi/8의 범위로 한 것을 특징으로 한다. 제 1 층(18)을 이 층 두께의 범위 내로 하면, 복수의 반사광이 간섭하여 서로 강화시키는 것을 회피하여 적외선 방사율을 높게 유지할 수 있다. 따라서, 이 층 두께 dx의 범위를 고방사율 범위라고 칭한다.
도 4는 제 1 층(18)의 층 두께 dx와 적외선 방사율의 관계를 나타내는 도면이다. 검은 점으로 플롯된 데이터가 실측 데이터이다. 파선은 근사 곡선이다. 제 1 층의 층 두께가 λi(혹은 (1/2)λi의 정수 배)가 되는 점에서 적외선 방사율이 극대값을 취한다. 제 1 층의 층 두께가 (6/8)λi(혹은 (1/4)λi의 홀수 배)가 되는 점에서 적외선 방사율이 극소값을 취한다. 도 4에 있어서의 고방사율 범위는 (7/8)λi로부터 (9/8)λi의 범위이다. 이 범위에서는, 반사광이 간섭하여 서로 강화시키는 것을 억제하여 적외선 방사율을 높게 유지할 수 있는 것을 알 수 있다.
소자 구조(14)의 형성 프로세스는, 이면 구조(16)가 형성되는 것이면 특별히 한정되지 않는다. 또한, 이면 구조(16)는, 제 1~제 3 층(18, 20, 22)을 구비하는 구조로 한정되지 않는다. 이면 구조는, 외부에 노출되는 제 1 층과 제 1 층보다 굴절률이 작은 제 2 층을 구비하는 한 다양한 변형이 가능하다. 예컨대, 제 1 층을 폴리실리콘 이외의 재료로 형성하고, 제 2 층을 실리콘 산화막 이외의 재료(예컨대 실리콘 질화막)로 형성하더라도 좋다.
그런데, 이면 구조(16)에는 제 2 층(20)과 제 3 층(22)의 계면이 있으므로, 이 계면으로부터의 반사광도 있다고 생각된다. 만약 이 반사광이 반사광의 강도 Y에 의미가 있게 기여한다면, 복수의 반사광이 서로 강화시키는 간섭이 일어나지 않도록, 제 2 층의 층 두께를 조정하더라도 좋다. 그렇지만, 발명자가 행한 실험에서는, 제 2 층(20)과 제 3 층(22)의 계면으로부터의 반사광은 반사광의 강도 Y에 의미가 있는 기여를 하지 않았다. 게다가 제 2 층의 층 두께를 조정하는 경우, 소자 형성 공정이 복잡해진다. 그 때문에, 본 발명의 실시의 형태 1에서는 제 1 층(18)의 층 두께만을 조정했다.
본 발명의 실시의 형태 1에서는, 저항 소자의 재료의 막 두께를 조정함으로써, 제 1 층(18)의 층 두께를 상기의 고방사율 범위로 설정했다. 그러나, 소자 형성 공정의 종료시에 제 1 층의 층 두께가 고방사율 범위에 없는 경우에도, 성막 공정의 전에, 제 1 층의 층 두께가 고방사율 범위에 들어가도록 제 1 층을 얇게 하면 된다. 다시 말해, 성막 공정의 전에, 제 1 층의 층 두께를 얇게 하여, 제 1 층의 층 두께를, n을 양의 짝수로 했을 때, (2n-1)λi/8로부터 (2n+1)λi/8의 범위로 하는 박막화 공정을 구비하더라도 좋다.
컨트롤러(34)는, 단지 피처리물(10)의 온도를 모니터하는 것이 아니고, 예컨대 피처리물(10)의 온도에 근거하여, 피처리물(10)의 온도를 일정하게 유지하도록, 냉각 장치(42)로의 통전 상태를 조절하더라도 좋다.
성막 공정에서는, 고밀도 플라즈마 CVD법에 의해 층간 절연막을 형성했다. 그러나, 성막 공정에서는, 방사 온도계에 의해 기판 온도를 모니터하면서 성막하는 한, 다른 방법으로 다른 막을 형성하더라도 좋다.
이들 변형은 이하의 실시의 형태와 관련되는 반도체 장치의 제조 방법에도 적당히 응용할 수 있다. 이하의 실시의 형태와 관련되는 반도체 장치의 제조 방법은, 실시의 형태 1과의 공통점이 많으므로, 실시의 형태 1과의 차이점을 중심으로 설명한다.
실시의 형태 2.
도 5는 본 발명의 실시의 형태 2와 관련되는 피처리물(100)의 사시도이다. 이면 구조(102)는, 제 1 층(104), 제 2 층(106) 및 제 3 층(108)을 구비하고 있다. 제 1 층(104)은, 외부에 노출된 실리콘 산화막이다. 제 2 층(106)은, 제 1 층(104)에 접하는 폴리실리콘이다. 제 2 층(106)(폴리실리콘)은 제 1 층(104)(실리콘 산화막)보다 굴절률이 크다. 제 3 층(108)은, 제 2 층(106)과 기판(12)의 사이의 실리콘 산화막이다. 이면 구조(102)는 소자 형성 공정에 있어서 소자 구조(14)를 형성할 때에 형성된 것이다.
소자 형성 공정에서 형성하는 실리콘 산화막의 막 두께를 조정함으로써, 성막 공정에서의 제 1 층(104)의 층 두께 dy는, n을 양의 홀수로 했을 때, (2n-1)λi/8로부터 (2n+1)λi/8의 범위로 했다.
도 6은 성막 공정에 있어서의 성막 장치의 내부를 나타내는 도면이다. 방사 온도계(32)로부터 이면 구조(102)에 파장 λi의 적외선(50)을 입사시킨다. 그리고, 방사 온도계(32)는, 적외선(50)의 반사광(110, 112)의 강도를 검지한다. 반사광(110)은, 진공 또는 대기와 제 1 층(104)의 계면으로부터 고정단 반사된 반사광이다. 따라서, 반사광(110)은 입사광인 적외선(50)에 대하여 1/2 파장만큼 위상 시프트하고 있다.
실리콘 산화막으로 형성된 제 1 층(104)보다 폴리실리콘으로 형성된 제 2 층(106)이 굴절률이 크기 때문에, 반사광(112)은, 제 1 층(104)과 제 2 층(106)의 계면으로부터 고정단 반사된 반사광이다. 따라서, 반사광(112)은 입사광인 적외선(50)에 대하여 1/2 파장만큼 위상 시프트하고 있다.
그 때문에, 반사광(110)과 반사광(112)의 위상차는, 2dy(제 1 층(104)의 층 두께의 2배)가 된다. 제 1 층(104)의 층 두께 dy가 (1/2)λi의 정수 배이면, 반사광(110)과 반사광(112)의 위상차가 λi의 정수 배가 되고, 반사광(110)과 반사광(112)이 서로 강화시키는 간섭이 생겨 버린다.
한편, 제 1 층(104)의 층 두께 dy를 (1/4)λi의 홀수 배로 하면, 반사광(110)과 반사광(112)의 위상차가, (1/2)λi의 정수 배가 되고, 반사광(110)과 반사광(112)이 서로 약화시키는 간섭이 생긴다. 이 경우, 반사광의 강도 Y가 저하되어 적외선 방사율(X-Y)을 충분히 큰 값으로 할 수 있다.
그래서, 본 발명의 실시의 형태 2에서는, 제 1 층(104)의 층 두께 dy를, n을 양의 홀수로 했을 때, (2n-1)λi/8로부터 (2n+1)λi/8의 범위로 했다. 이 층 두께의 범위는, (1/4)파장의 홀수 배를 중심으로 하고, 그로부터 대소 방향으로 (1/8)λi만큼 넓어지는 범위이다. 이 범위는, (1/2)λi의 정수 배를 피하는 범위이다. 따라서, 피처리물(100)의 적외선 방사율을 측정할 때에, 복수의 반사광이 간섭하여 서로 강화시키는 것을 억제할 수 있다.
성막 공정의 전에, 제 1 층(104)의 층 두께를 얇게 하여, 제 1 층(104)의 층 두께를, n을 양의 홀수로 했을 때, (2n-1)λi/8로부터 (2n+1)λi/8의 범위로 하는 박막화 공정을 구비하더라도 좋다.
실시의 형태 3.
실시의 형태 1, 2에서는 제 1 층의 층 두께를 조정하여 적외선 방사율을 높게 유지하는 것을 설명했다. 제 1 층의 층 두께를 조정할 필요가 생기는 것은, 상이한 굴절률을 갖는 복수의 층으로 이면 구조가 구성되기 때문이다. 그래서, 실시의 형태 3에서는, 성막 공정에 있어서의 이면 구조의 굴절률을 균일하게 한다.
도 7은 실시의 형태 3의 소자 형성 공정 종료시에 있어서의 피처리물의 사시도이다. 소자 형성 공정에서는, 소자 형성 공정 종료시에 이면 구조(150)의 굴절률이 균일하게 되도록, 기판(12)의 이면측에 형성된 층의 일부를 제거한다. 다시 말해, 소자 형성 공정에서 도 1의 제 2 층(20)을 제거함으로써, 이면 구조(150)를 제 1 층(18)과 제 3 층(22)만으로 한다. 이것에 의해, 폴리실리콘만으로 형성된 이면 구조(150)를 얻을 수 있다.
성막 공정에 있어서, 방사 온도계로부터 이면 구조(150)에 적외선을 입사시키면, 진공 또는 대기와 제 1 층(18)의 계면으로부터의 반사광만 검지할 수 있다. 따라서 복수의 반사광이 간섭하여 서로 강화시키는 것을 억제할 수 있다.
본 발명의 실시의 형태 3과 관련되는 반도체 장치의 제조 방법은, 이면 구조의 굴절률을 균일하게 하여 이면 구조 내에서의 계면 반사를 없애는 것이다. 이 특징을 잃지 않는 범위에서 다양한 변형이 가능하다. 예컨대, 도 8에 나타내는 바와 같이, 실리콘 산화막으로 형성된 제 1 층(104)과 제 3 층(108)만으로 이면 구조(200)를 구성하더라도 좋다. 이 경우, 소자 형성 공정에서 도 5의 제 2 층(106)을 제거한다. 또, 성막 공정에서의 이면 구조는, 폴리실리콘 또는 실리콘 산화막에 한하지 않고, 실리콘 질화막 등으로 형성하더라도 좋다.
10 : 피처리물
12 : 기판
14 : 소자 구조
16 : 이면 구조
18 : 제 1 층
20 : 제 2 층
22 : 제 3 층
30 : 성막 장치
32 : 방사 온도계
34 : 컨트롤러
40 : 스테이지
42 : 냉각 장치
50 : 적외선
52, 54 : 반사광
60 : 전극
60a : 슬릿
100 : 피처리물
102, 150, 200 : 이면 구조
110, 112 : 반사광

Claims (6)

  1. 기판의 표면에 소자 구조를 형성함과 아울러, 상기 기판의 이면에 이면 구조를 형성하는 소자 형성 공정과,
    상기 이면 구조에 파장 λi의 적외선을 입사시켜 상기 기판의 적외선 방사율을 얻는 방사 온도계를 이용하여 상기 기판의 온도를 측정하면서, 상기 소자 구조의 표면에 성막하는 성막 공정
    을 구비하고,
    상기 이면 구조는, 외부에 노출되는 제 1 층과, 상기 제 1 층에 접하고 상기 제 1 층보다 굴절률이 작은 제 2 층을 갖고,
    상기 성막 공정에서의 상기 제 1 층의 층 두께를, n을 양의 짝수로 했을 때, (2n-1)λi/8로부터 (2n+1)λi/8의 범위로 한
    것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 소자 구조는, 트랜지스터와 저항 소자를 포함하고,
    상기 이면 구조는, 상기 제 2 층과 상기 기판의 사이에 제 3 층을 구비하고,
    상기 제 3 층은, 상기 트랜지스터의 게이트 전극의 성막시에 형성되는 폴리실리콘이고,
    상기 제 2 층은, 상기 게이트 전극의 패터닝용의 산화막의 성막시에 형성되는 실리콘 산화막이고,
    상기 제 1 층은, 상기 저항 소자의 재료의 성막시에 형성되는 폴리실리콘인
    것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 성막 공정의 전에, 상기 제 1 층의 층 두께를 얇게 하여, 상기 제 1 층의 층 두께를, n을 양의 짝수로 했을 때, (2n-1)λi/8로부터 (2n+1)λi/8의 범위로 하는 박막화 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 기판의 표면에 소자 구조를 형성함과 아울러, 상기 기판의 이면에 이면 구조를 형성하는 소자 형성 공정과,
    상기 이면 구조에 파장 λi의 적외선을 입사시켜 상기 기판의 적외선 방사율을 얻는 방사 온도계를 이용하여 상기 기판의 온도를 측정하면서, 상기 소자 구조의 표면에 성막하는 성막 공정
    을 구비하고,
    상기 이면 구조는, 외부에 노출되는 제 1 층과, 상기 제 1 층에 접하고 상기 제 1 층보다 굴절률이 큰 제 2 층을 갖고,
    상기 성막 공정에서의 상기 제 1 층의 층 두께를, n을 양의 홀수로 했을 때, (2n-1)λi/8로부터 (2n+1)λi/8의 범위로 한
    것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 성막 공정의 전에, 상기 제 1 층의 층 두께를 얇게 하여, 상기 제 1 층의 층 두께를, n을 양의 홀수로 했을 때, (2n-1)λi/8로부터 (2n+1)λi/8의 범위로 하는 박막화 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 소자 구조는 배선층을 갖고,
    상기 성막 공정에서는, 고밀도 플라즈마 CVD법에 의해, 상기 배선층의 층간 절연막을 형성하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020167032228A 2014-05-21 2014-05-21 반도체 장치의 제조 방법 KR101943179B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/063499 WO2015177891A1 (ja) 2014-05-21 2014-05-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20160141853A true KR20160141853A (ko) 2016-12-09
KR101943179B1 KR101943179B1 (ko) 2019-01-28

Family

ID=54553587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167032228A KR101943179B1 (ko) 2014-05-21 2014-05-21 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US9865513B2 (ko)
JP (1) JP6119917B2 (ko)
KR (1) KR101943179B1 (ko)
CN (1) CN106415804B (ko)
DE (1) DE112014006683B4 (ko)
WO (1) WO2015177891A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10111178A (ja) * 1996-10-08 1998-04-28 Nikon Corp 熱型赤外線センサ及びこれを用いたイメージセンサ
JP2003240639A (ja) * 2002-12-25 2003-08-27 Oki Electric Ind Co Ltd 半導体ウエハの赤外線放射率の測定方法
JP2005266537A (ja) * 2004-03-19 2005-09-29 Stanley Electric Co Ltd 赤外線透過フィルタ及び該赤外線透過フィルタを具備する赤外線投光器
JP2006276028A (ja) * 2001-10-30 2006-10-12 Matsushita Electric Ind Co Ltd 温度測定方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07159246A (ja) 1993-12-09 1995-06-23 Tokai Carbon Co Ltd 半導体ウエハーの温度測定方法
CN1554015A (zh) * 2001-10-30 2004-12-08 ���µ�����ҵ��ʽ���� 温度测量方法、热处理方法及半导体器件的制造方法
JP3783234B2 (ja) * 2002-02-28 2006-06-07 信越半導体株式会社 温度測定システム、それを用いた加熱装置及びシリコン単結晶ウェーハの製造方法
CN1964063B (zh) * 2005-11-10 2013-05-29 香港科技大学 适用于有机发光二极管显示器的多晶硅薄膜象素电极
JP4746983B2 (ja) * 2005-12-28 2011-08-10 株式会社堀場製作所 シリコンウエハの温度測定方法
JP4515509B2 (ja) 2008-03-03 2010-08-04 キヤノンアネルバ株式会社 基板表面温度計測方法、及び、これを用いた基板処理装置
EP2397873A4 (en) * 2009-02-13 2012-09-05 Panasonic Corp OPTICAL IR FILTER AND MANUFACTURING METHOD THEREFOR

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10111178A (ja) * 1996-10-08 1998-04-28 Nikon Corp 熱型赤外線センサ及びこれを用いたイメージセンサ
JP2006276028A (ja) * 2001-10-30 2006-10-12 Matsushita Electric Ind Co Ltd 温度測定方法
JP2003240639A (ja) * 2002-12-25 2003-08-27 Oki Electric Ind Co Ltd 半導体ウエハの赤外線放射率の測定方法
JP2005266537A (ja) * 2004-03-19 2005-09-29 Stanley Electric Co Ltd 赤外線透過フィルタ及び該赤外線透過フィルタを具備する赤外線投光器

Also Published As

Publication number Publication date
US9865513B2 (en) 2018-01-09
KR101943179B1 (ko) 2019-01-28
JPWO2015177891A1 (ja) 2017-04-20
JP6119917B2 (ja) 2017-04-26
DE112014006683B4 (de) 2019-10-02
US20170040229A1 (en) 2017-02-09
DE112014006683T5 (de) 2017-03-09
CN106415804B (zh) 2020-03-27
WO2015177891A1 (ja) 2015-11-26
CN106415804A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
TWI611478B (zh) 藉由修整時間和溫度逐晶圓控制臨界尺寸及臨界尺寸均勻性
JP3329685B2 (ja) 計測装置および計測方法
US9064741B1 (en) Uniformity in wafer patterning using feedback control
JP2009141075A (ja) 半導体装置及びその製造方法
US8753904B2 (en) Method and system for semiconductor device pattern loading effect characterization
US20150276487A1 (en) Technique For Temperature Measurement And Calibration Of Semiconductor Workpieces Using Infrared
TWI343474B (en) Methods and apparatus for determining the temperature of a substrate
KR20130127894A (ko) 웨이퍼 처리 챔버 램프 모듈들에 대한 실시간 교정
JP6072613B2 (ja) プラズマ処理方法
US9287097B2 (en) Predicting ultraviolet ray damage with visible wavelength spectroscopy during a semiconductor manufacturing process
JP6012987B2 (ja) イメージセンサの製造方法
KR101943179B1 (ko) 반도체 장치의 제조 방법
TWI320951B (en) Methods for in situ substrate temperature monitoring by electromagnetic radiation emission
US20140011373A1 (en) Annealing a sacrificial layer
US9543408B1 (en) Method of forming patterned hard mask layer
CN102339750B (zh) 半导体元件的制造方法及形成半导体元件的方法
US20150292868A1 (en) Systems and methods for semiconductor device process determination using reflectivity measurement
KR20120101128A (ko) 레이저 조사에 의한 반도체 장치의 제조 방법
CN109037048B (zh) 提高氮化膜刻蚀面内均匀性的方法
JP2013115355A (ja) シミュレーション方法、シミュレーションプログラム、半導体製造装置
JP2005303088A (ja) プラズマ処理装置及びレジストトリミング方法
US8518720B2 (en) UV irradiance monitoring in semiconductor processing using a temperature dependent signal
JP2013115354A (ja) シミュレーション方法、シミュレーションプログラム、半導体製造装置
JP2004079609A (ja) 半導体装置の製造方法
JP2006276028A (ja) 温度測定方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant