JP2009141075A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009141075A
JP2009141075A JP2007315056A JP2007315056A JP2009141075A JP 2009141075 A JP2009141075 A JP 2009141075A JP 2007315056 A JP2007315056 A JP 2007315056A JP 2007315056 A JP2007315056 A JP 2007315056A JP 2009141075 A JP2009141075 A JP 2009141075A
Authority
JP
Japan
Prior art keywords
pattern
dummy
region
semiconductor device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007315056A
Other languages
English (en)
Other versions
JP5242145B2 (ja
Inventor
Hiroshi Ono
博司 大野
Koji Itani
孝治 井谷
Eiji Morifuji
英治 森藤
Norikazu Oishi
範和 大石
Toshihiko Iinuma
俊彦 飯沼
Yoshinori Motomiya
佳典 本宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007315056A priority Critical patent/JP5242145B2/ja
Priority to US12/328,551 priority patent/US8101974B2/en
Priority to CN200810179557.0A priority patent/CN101452930A/zh
Publication of JP2009141075A publication Critical patent/JP2009141075A/ja
Application granted granted Critical
Publication of JP5242145B2 publication Critical patent/JP5242145B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】 光アニールされる際の半導体基板の昇温時間を遅らせることなく温度ムラを低減することができ、回路性能の向上に寄与する。
【解決手段】 主波長が１．５μｍ以下の照射光による光アニール工程を経る半導体装置であって、半導体基板上に形成された、回路動作に関与する集積回路パターン２１，２２を有する回路パターン領域２０と、基板上に回路パターン領域２０と離間して形成され、集積回路パターンに用いられるゲートパターン２１と同じ構造で回路動作に関与しないダミーゲートパターン３１が主波長の０．４倍以下のピッチで周期的に配置されたダミーパターン領域３０とを備えた。
【選択図】 図３

Description

本発明は、半導体基板の表面部が光によってアニールされる半導体装置に係わり、特に集積回路パターンとは別に回路動作に関与しないダミーパターンを設けた半導体装置及びその製造方法に関する。
半導体基板上に配置した集積回路を電気的に活性状態にするために、従来は加熱ヒータによるアニール装置を用い、半導体基板を数分間高温にする技術が一般的であった。しかし、近年の回路の微細化に伴い、半導体基板のごく表層部のみアニールする必要が生じ、アニール時間を従来よりも大幅に短縮する必要性が増してきた。
そこで最近、高強度の光を照射し、半導体基板表面を数秒以下で高温にして、微細回路を電気的に活性化する光アニールという技術が提案されている（例えば、非特許文献１参照）。この技術では、サセプタ上に配置された半導体基板の表面に対して、光源を発した照射光を照射する構成となっている。照射光の照射時間は数十秒以下であり、これによって半導体基板の表面温度が瞬時に高温に達し、表層部のみアニーリングされる。
光源としては、数秒間で約３０００Ｋ〜３５００Ｋの黒体輻射光を照射するスパイク−ＲＴＡ（Rapid Thermal Annealing）、約１ｍｓ間で約６５００Ｋの温度の光を照射するＦＬＡ（Flash Lamp Annealing）、約１ｍｓ間で波長約１０μｍの単色光を照射するＬＳＡ（Laser Spike Annealing）などが使用可能である。
一方、光アニールでは、半導体基板上に温度ムラが生じることが知られている。この温度ムラが大きいと、熱応力による結晶欠陥や、回路の閾値電圧のばらつきなどによって、回路性能が劣化する。そこで、集積回路パターンが形成された半導体基板上に絶縁膜を形成し、さらにその上に光吸収膜を形成し、光吸収膜で光を一様に吸収することで、表面温度を均一にする方法が提案されている（例えば、特許文献１参照）。
しかしながら、この種の方法においては、光照射において発熱するのが半導体基板自体（ゲートパターンや素子分離パターン等の集積回路パターンを含む半導体基板）ではなく絶縁膜上に形成した光吸収膜であることから、光吸収膜が発熱してから、熱が絶縁膜を通じて半導体基板に伝わるまでに時間の遅れが生じる。これにより、半導体基板表面の不純物が必要以上に深く拡散し、回路性能の劣化を招くという問題があった。
特開２０００−１３８１７７号公報 T. Ito, et al.,"10-15 nm Ultras shallow Junction Formation by Flash-Lamp Annealing", Jpn. J. Appl. Phys., 2002, Vol.41, 2394-2398
本発明は、上記事情を考慮してなされたもので、その目的とするところは、光アニールされる際の半導体基板の昇温時間を遅らせることなく温度ムラを低減することができ、回路性能の向上に寄与し得る半導体装置及びその製造方法を提供することにある。
上記課題を解決するために本発明は、次のような構成を採用している。
即ち、本発明の一態様は、主波長が１．５μｍ以下の照射光による光アニール工程を経る半導体装置であって、半導体基板上に形成された、回路動作に関与する集積回路パターンを有する回路パターン領域と、前記基板上に前記回路パターン領域と離間して形成され、前記集積回路パターンに用いられるゲートパターンと同じ構造で回路動作に関与しないダミーゲートパターンが前記主波長の０．４倍以下のピッチで周期的に配置されたダミーパターン領域と、を具備したことを特徴とする。
また、本発明の別の一態様は、主波長が１．５μｍ以下の照射光による光アニール工程を経る半導体装置であって、半導体基板上に形成された、回路動作に関与する集積回路パターンを有する回路パターン領域と、前記基板上に前記回路パターン領域と離間して形成され、前記集積回路パターンに用いられる素子分離パターンと同じ構造で回路動作に関与しないダミー素子分離パターンが前記主波長の２倍以下のピッチで周期的に配置されたダミーパターン領域と、を具備したことを特徴とする。
また、本発明の更に別の一態様は、主波長が１．５μｍ以下の照射光による光アニール工程を経る半導体装置であって、半導体基板上に形成された、回路動作に関与する集積回路パターンを有する回路パターン領域と、前記基板上に前記回路パターン領域と離間して形成され、回路動作に関与しないダミーパターンを有するダミーパターン領域と、を具備し、前記ダミーパターン領域における前記ダミーパターンの挟み込み幅の最小値が前記主波長の２倍以下であることを特徴とする。
本発明によれば、半導体基板の表面に集積回路パターンを有する回路パターン領域とは別にダミーパターンを有するダミーパターン領域を設けることにより、光アニールされる際の半導体基板の昇温時間を遅らせることなく温度ムラを低減することができ、回路性能の向上に寄与することが可能となる。
発明の実施形態を説明する前に、本発明の原理について説明する。
本発明では、光アニール工程の際、半導体装置内で光吸収率が低いところにダミーパターンを配置する。ここで、ダミーパターンは、光アニール工程で用いられる照射光の主波長オーダで特徴を持つ。このようなダミーパターンは、光干渉効果の影響で光吸収率が高いため、光吸収率が一様化される。
ここで、照射光の主波長は、半導体基板が光を吸収する波長域であるとし、１．５μｍ以下とする。但し、主波長として、照射光が単色光の場合は照射光のスペクトルのピーク値とする。照射光が単色光でない場合は、２５００Ｋから７０００Ｋまでの温度を持つ黒体輻射のスペクトル関数によって、２００ｎｍから２μｍまでの波長域において照射光のスペクトルをフィッティングしたとき、スペクトル関数のピーク値を主波長とする。
ダミーパターンは、電気的な回路の動作には関与せず、回路動作時には必要がないものである。また、光アニール工程後の配線工程において回路に配線を施す際、ダミーパターンに配線を施す必要はない。配線が施されていない回路はダミーパターンとみなせる。また、電気的な回路動作に関係する様々な形状の回路を回路パターンと呼ぶ。
具体的なダミーパターンのサイズとして、挟み込み幅の最小値が主波長の２倍以下であるとする。ここで、挟み込み幅を次のように定義する。図１に示すように、半導体集積回路のパターンが配置されている半導体基板の表面を主面１１と呼び、この主面１１上にダミーパターン１が配置されているとする。ここで、主面上にある直交座標Ｘ，Ｙをとり、一座標方向に平行な２つの直線をとる。そして、２直線が挟む領域にダミーパターン１が含まれるようにする。この２直線の間隔を狭めていき、各直線がダミーパターン１と接するとき、この２直線の間隔を挟み込み幅ＷH と呼ぶ。
但し、ダミーパターンが一定ピッチＰで一方向に２周期以上周期的に並んでいる場合、ピッチＰを挟み込み幅ＷH （Ｐ＝ＷH）とする。また、ダミーパターンが２方向に対してそれぞれ２周期以上周期的に並んでおり、各方向に対して異なるピッチを持つ場合は、小さい方のピッチを挟み込み幅ＷH とする。
回路構造は、図２のような基本構造を持ち、ＧＣ（Gate Conductor）２１とＳＴＩ（Shallow Trench Isolation）２２によって構成される。ＧＣ２１或いはＳＴＩ２２の寸法は様々であり、回路パターンの形状は全体的には複雑なものとなるが、基本構造は同じである。ここで、ＧＣ２１と半導体基板１０の屈折率は等しく、ＳＴＩ２２の屈折率はＳｉＯ2 の屈折率に等しい。ダミーパターン設計工程をなるべく簡易にするため、ダミーパターンは回路パターンと同様の形状にするとよい。そこで、ダミーパターンとして、回路動作に関与しないダミーＧＣ、或いはダミーＳＴＩで構成されるものを考える。
ここで、ダミーＧＣとは、回路パターンのＧＣと光学特性が同じであり、厚みや最大幅といった形状に対する制約はＧＣと同様とする。また、ダミーＳＴＩについても、回路パターンのＳＴＩと光学特性が同じであり、形状の制約はＳＴＩと同様とする。また、ダミーパターン領域内において、ダミーＧＣの被覆率は３０％以上８０％以下、ダミーＳＴＩの被覆率は４５％以上１００％未満とする。なお、被覆率とは半導体基板の主面上における占有面積比のことである。例えば、ダミーパターン領域内のダミーＧＣの被覆率とは、ダミーパターン領域の占有面積に対するダミーＧＣの占有面積の割合である。
ダミーパターンの配置場所として、半導体基板の表面内における疎領域内とする。ここで、疎領域を回路パターンが存在しない領域で、かつ１辺が主波長である正方形を包含する大きさの領域であると定義する。また、疎領域以外の領域を密領域と呼ぶ。密領域には、主波長オーダ或いはそれよりも小さいオーダで特徴を持つ回路パターンが配置されている。
また、ＳＴＩには一般にＳｉＯ2 が用いられ、半導体基板とは屈折率が異なる。半導体基板とＳＴＩが混在した領域において、光吸収率は半導体基板よりも高い。そこで、光吸収率が低い領域に、ダミーＳＴＩを配置しても光吸収率を一様化できる。この場合、ダミーＳＴＩのサイズは熱拡散長以下である。但し、熱拡散長として次のものを考える。光アニール照射強度の時間に対する変化を表すグラフにおいて、照射強度のピーク値における半値全幅をΔｔとし、半導体基板の最高到達温度における熱拡散係数をκとし、Ｌ＝（ｋΔｔ）1/2で定義される量を熱拡散長とする。
また、ダミーパターンを配置する際、熱拡散長以下のスケールの温度勾配はほぼ均されることを考慮し、熱拡散長スケールで平均化した光吸収率分布を一様化することを考えてもよい。そこで、半導体基板の主面上において、半導体集積回路内で、各辺を熱拡散長以下とする正方形或いは長方形領域に分割し、この分割された各領域を分割領域と呼ぶ。この各分割領域において、次の２通りの方法で、疎領域にダミーパターンを配置する。一つ目は、ダミーパターンの集合をダミーパターン群と呼び、ダミーパターン群と密領域の被覆率の合計を各分割領域において一定にする方法である。２つ目は、ダミーパターン群の被覆率を各分割領域で一定にする方法である。
このように、光吸収率が低い領域（疎領域）に、光吸収率が高いダミーパターンを配置し、光吸収率を全体的に上限値に近づけることで一様化し、温度ムラを低減する。半導体集積回路内で、回路パターンの特徴的なスケールが光の主波長オーダ以下であれば、光の干渉効果により光吸収率が高くなる。一方、回路パターンの特徴的なスケールが光の主波長オーダより大きい領域、或いは回路パターンが存在しない疎領域は、光吸収率が低い。そこで、光の主波長オーダで特徴を持つダミーパターンを疎領域に配置し、光吸収率を上限値に近づける方向で一様化する。これにより、温度ムラが低減され、回路性能の劣化を防ぐことが可能になる。
以下、本発明の詳細を図示の実施形態によって説明する。
（第１の実施形態）
図３は、本発明の第１の実施形態に係わる半導体装置のパターン配置を示す図である。
Ｓｉ等の半導体基板の主面１１の上に、回路動作に関与する集積回路パターンを有する回路パターン領域２０と回路動作に関与しないダミーパターンを有するダミーパターン領域３０が配置されている。半導体基板主面１１は、半導体製造プロセスにおいてスパイク−ＲＴＡ（Rapid Thermal Annealing）と呼ばれる手法で光アニール処理される。ここで、スパイク−ＲＴＡの照射光の主波長は１μｍである。照射光の主波長は、１．５μｍ以上であると半導体基板を透過してしまい、半導体基板に熱を供給することはできないため、１．５μｍ以下にする必要がある。
回路パターン領域２０は、ＧＣ（ゲートパターン）２１及びＳＴＩ（素子分離パターン）２２によって構成されている。
ダミーパターン領域３０は、基板主面１１の疎領域４２内に配置されており、ダミーＧＣ（ダミーゲートパターン）３１を横方向に一定ピッチＰD で周期的に並べて配置した構成となっている。ここで、ダミーＧＣ３１の形状は矩形であり、ピッチＰD の大きさは３００ｎｍである。ダミーパターン領域３０のパターン挟み込み幅は、ピッチＰD に等しく３００ｎｍであり、照射光の主波長１μｍの０．４倍以下の長さとなっている。また、ダミーＧＣ３１のパターン幅ＷDGC は１５０ｎｍであり、ピッチＰD の５０％となっている。
ここで、ダミーパターン領域３０において、１個のダミーパターンを有する領域を単位ダミーパターン領域３２と定義すると、単位ダミーパターン領域３２におけるダミーＧＣ３１のパターン被覆率は５０％であり、単位ダミーパターン領域３２内におけるパターン被覆率は３０％以上かつ８０％以下の範囲内にある。また、周期の数とダミーＧＣ３１のサイズＬDGC は、疎領域４２が十分に埋まるようにとる。
本実施形態における回路パターン領域２０の光吸収率は、８０〜８５％とする。ここで、光吸収率は、単位面積に照射された光のうち、外部に反射・散乱されずに内部に吸収されるエネルギーの割合であり、半導体基板の熱拡散長よりも小さな領域内において定義する。
また、回路パターン領域２０とダミーパターン領域３０とが最も近接する距離を最近接距離Ｄmin とし、この最近接距離Ｄmin は１μｍ以上離れているとする。半導体集積回路の電気回路としての実質的な動作は、回路パターン領域２０によって実現されており、ダミーパターン領域３０は回路としての動作には影響しない。
次に、本実施形態の作用について説明する。
まず、回路パターンとしてのゲートパターンと光吸収率の関係について述べる。図４に示すように、一方向に一定ピッチＰ、一定のパターン幅ＷGCを持つ周期的回路パターンを考える。ここで、ＧＣ２１のサイズＬGCは主波長よりも十分に大きいとする。このとき、光吸収率は図５に示すような回路パターン依存性を持つことが、本発明者らの計算より明らかになっている。
図５において、ピッチＰを主波長で規格化したものを横軸とし、ピッチＰに対するパターン幅ＷGCの割合（デューティ比）を縦軸とした。この図５から、光吸収率はピッチＰに対して大きく変動し、ピッチＰが減少するにつれ、光吸収率は増加することが分かる。この光吸収率の増加現象が、光干渉効果を表している。ここで、パターン被覆率５０％においては、光吸収率の最大値は約８２％、最小値は約６８％、光吸収率の変動幅は約１４％となっている。また、サイズＬGCを主波長オーダ以下にした場合、光吸収率は数％程度高くなっている。
これらのことは、ダミーパターン領域３０についても、光学特性が等しいため、全く同じである。また、ＳＴＩで構成される回路パターンについても同様の計算をすると、光吸収率は約６８％から約８５％の範囲で変動することが分かる。様々な回路パターンは、ＧＣとＳＴＩ、それぞれの寸法の異なる組み合わせと考えることができる。そのため、様々な回路パターンにおける光吸収率は約６８％から約８５％の範囲で変動し、光吸収率の上限値は約８５％であることが分かる。前記図３におけるダミーパターン領域３０のピッチＰD は主波長の４０％であり、ダミーＧＣ３１のパターン幅ＷDGC はピッチＰD に対して５０％であるので、光吸収率は、図５より約８０％となる。
以上のことを踏まえると、図３において、疎領域４２にダミーパターンが配置されていないとき、疎領域における光吸収率は約６８％である。一方、回路パターン領域２０における光吸収率は、回路パターン領域２０は主波長以下で特徴を持っており、約８０％〜８５％である。それゆえ、疎領域４２と回路パターン領域２０の光吸収率差は約１２％〜１７％程度となる。そこで、疎領域４２にダミーパターン領域３０を配置することで、ダミーパターン領域３０と回路パターン領域２０の光吸収率差は５％以内となり、光吸収率が全体的に一様化する。
半導体集積回路内での温度ムラが大きいと、熱応力による結晶欠陥や、回路の閾値電圧のばらつきなどによって、回路性能が劣化する。特に、回路の閾値電圧のばらつきが大きいと回路が正常に動作しなくなる。正常動作を保障するためには、温度ムラを４〜６℃以下に抑える必要がある。近年の回路の微細化に伴い、閾値電圧のばらつきは極力抑えることが必要になり、温度ムラを４℃以下にすることは必須になってきている。これを実現するためには、光吸収率の変動幅をある範囲内に収めることが必要であり、このような光吸収率の許容範囲を次に考える。
半導体集積回路において、疎領域は回路動作に関係しない無駄な領域であるため、疎領域が小さいほど効率的である。一般に、疎領域のスケールは最大でも１０ｍｍであると考えられる。そこで、図６のように、主波長オーダ以下で特徴を持つ回路パターンの集合を密領域４１とし、密領域４１と疎領域４２が混在する場合を考える。ここで、疎領域４２は正方形領域とし、一辺の長さは１０ｍｍとする。この長さは疎領域４２のスケールの最大値と考えられる。
また、密領域４１の光吸収率は８５％であるとし、疎領域４２の光吸収率を６５％から８５％まで変動させる。このとき、熱拡散方程式を基本方程式として、最高到達温度約１１００℃における温度分布を計算した結果から、密領域４１と疎領域４２の領域間における光吸収率差と温度差の関係は、図７で表される。ここで、横軸は光吸収率差であり、縦軸は温度差である。
図７より、温度差を４℃以内にするためには、光吸収率差を５％以内にしなければならないことが分かる。このことより、ダミーパターンとして、光吸収率が上限値から５％以内、つまり８０％以上８５％以下となるものを配置すればよい。図３におけるダミーパターン領域３０は光吸収率が約８０％となり、この条件を満たしている。
また、図３において、回路パターン領域２０にダミーパターン領域３０が近接しすぎると、リーク電流が発生し、消費電力の増加や熱発生につながる。そこで、最近接距離Ｄmin を１μｍ以上離すことによって、リーク電流の発生を防ぐことができる。
このように本実施形態によれば、半導体基板の主面１１上にＧＣ２１，ＳＴＩ２２等の集積回路パターンを有する回路パターン領域２０とは別に、ダミーＧＣ３１を照射光の主波長の０．４倍以下のピッチで周期的に配置したダミーパターン領域３０を設けることにより、半導体基板上の光吸収率を全体的に上限値に近づけることで一様化し、基板面内の温度ムラを低減することができる。これにより、光アニールされる際の半導体基板の昇温時間を遅らせることなく温度ムラを低減することができ、回路性能の向上に寄与することが可能となる。
また、本実施形態ではダミーパターンを矩形状にしているため、半導体集積回路の製造プロセスにおいて作製しやすい利点もある。さらに、ダミーＧＣ３１は回路パターン領域２０のＧＣ２１と同時に形成することができ、従ってダミーパターン領域３０を形成するために工程が増えることはない。
なお、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で種々変形して実施することが可能である。
例えば、光吸収率が８０％以上、かつ８５％以下となるダミーパターンは上で述べた以外にも多数ある。前記図５よりデューティ比が約５０％のところで光吸収率が最大となる点がある。図８に、デューティ比を５０％としたときの、ピッチと光吸収率との関係を示す。この図８から、ピッチが主波長の約４０％以下であれば、光吸収率が８０％以上となる。また、この範囲内のピッチにおいて、前記図５より、デューティ比が約３０％以上６０％以下であれば、光吸収率は８０％以上となる。さらに、ピッチが主波長の２０％以下であれば、デューティ比が約３０％以上８０％以下で光吸収率は８０％以上となる。
よって、前記図３で示されるダミーＧＣ３１において、ピッチＰD は主波長の４０％以下、パターン幅ＷDGC はピッチＰD に対して３０％以上８０％以下であればよい。ここで、ダミーパターン領域３０におけるダミーＧＣ３１のパターン被覆率は５０％以上８０％以下である。
また、以上のことは周期的パターンに限らず、１周期分の孤立パターンに対しても同様に云えることである。何故なら、波長オーダで特徴を持つダミーパターンは光干渉効果を起こし、それによって光吸収率は高まるからである。そこで、図９のように、孤立パターンをダミーパターンとしてもよい。ここで、点線内に囲まれた領域が孤立パターン領域５０であり、この領域５０内には他のダミーパターンや、回路パターンが含まれてはならない。
この孤立パターン領域５０はダミーＧＣ５１で構成されており、ダミーＧＣ５１の半導体基板の面上での形状は長方形である。また、孤立パターン領域５０の幅ＷP は主波長の４０％以下、サイズＬDGC は回路パターンや他のダミーパターンに接触しない程度に大きく取り、サイズＷDGC はダミーパターン領域幅ＷP に対して３０％以上８０％以内である。ここで、サイズＷDGC は主波長の０．４倍以下となるため、ダミーＧＣ５１の短辺の最小値は主波長の０．３倍以下となる。また、周期的パターンに比べ、孤立ダミーパターン領域５０においては、光干渉効果による光吸収率の増加は数％程度小さくなるが、形状が単純であるため作製が容易であり、疎領域が狭い、或いは複雑な場合でも配置できる。
また、上で述べたダミーパターンとして、半導体基板の面上での形状は、長方形の形状で構成されるものとした。これは、ダミーパターン作製時の容易さを考慮したためであるが、ダミーパターンはこの形状に限定されるものではない。ダミーパターンの形状が異なっても、ダミーパターン領域内のダミーＧＣの被覆率が同じであれば、光干渉効果の影響はほぼ変わらず、光吸収率はほぼ等しくなる。
例えば、図１０において、十字型ダミーパターン５５や、円型ダミーパターン５６を配置してもよい。この場合、個々のダミーパターンの挟み込み幅は、照射光の主波長の０．４以下の長さとなっている。また、個々のダミーパターン領域内におけるパターン被覆率は３０％以上かつ８０％以下の範囲内にある。これらのダミーパターンは、各ダミーパターン領域内の光吸収率分布が一方向に偏らず、光吸収率の一様性がよい。
また、スパイク−ＲＴＡと異なる主波長を持つ光アニールにおいても、上で述べた基本的な性質は同じであり、パターンの寸法は主波長によってほぼスケーリングされると考えてよい。
（第２の実施形態）
図１１は、本発明の第２の実施形態に係わる半導体装置のパターン配置を示す図である。なお、図３と同一部分には同一符号を付して、その詳しい説明は省略する。
第１の実施形態では、ダミーＧＣで構成されるダミーパターン領域について述べたが、同様にダミーＳＴＩで構成される回路を考える。図１１において、半導体基板主面１１の上に、回路パターン領域２０とダミーパターン領域７０から成る半導体集積回路が配置されている。回路パターン領域２０はＧＣ２１とＳＴＩ２２で構成されている。ここで、回路パターン領域２０は主波長以下で特徴を持っており、回路パターン領域２０における光吸収率は８０％〜８５％であるとする。また、疎領域に、ダミーＳＴＩ（ダミー素子分離パターン）７１を周期的に配置したダミーパターン領域７０が設けられている。
ここで、周期の数とダミーＳＴＩ７１のサイズＬDSTIは、疎領域が十分に埋まるようにとる。また、この図において、各ダミーＳＴＩ７１の挟み込み幅はピッチＰD に相当し、ピッチＰD の大きさは主波長と等しく１μｍであり、ダミーＳＴＩ７１のパターン幅ＷDSTIはピッチＰD に対して８０％、つまり０．８μｍとする。ここで、ダミーパターン領域７０におけるダミーＳＴＩ７１のパターン被覆率は８０％となっている。
次に、本実施形態の作用について説明する。
図１２に示すように、一方向に一定ピッチＰ、一定のパターン幅ＷSTI を持つ周期的回路パターンを考える。ここで、ＳＴＩ２２のサイズＬSTI は主波長よりも十分に大きいとする。このとき、光吸収率は図１３に示すような回路パターン依存性がある。
図１３において、ピッチＰを主波長で規格化したものを横軸とし、ピッチＰに対するパターン幅ＷSTI の割合（デューティ比）を縦軸とした。この図１３から、光吸収率はピッチＰに対して大きく変動し、ピッチＰを小さくすると光吸収率は増加することが分かる。この光吸収率のピッチ依存性は、光干渉効果によるものである。
図１３で、光吸収率の最大値は約８５％である。この図１３より、ピッチＰが主波長と等しく、デューティ比が８０％であるとき、光吸収率は約８５％となる。これは、前記図１１において、ダミーパターン領域７０の寸法と等しく、ダミーパターン領域７０の光吸収率は約８５％となり、光吸収率の上限値となる。それゆえ、回路パターン領域２０とダミーパターン領域７０の光吸収率差は５％以内となり、温度ムラを４℃以下に抑えることができる。
なお、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で種々変形して実施することが可能である。
例えば、光吸収率が８０％以上、かつ８５％以下となるダミーパターンは上で述べた以外にも多数ある。前記図１３において、光吸収率が最大となる点におけるデューティ比は約８０％となる。また、図１４に、デューティ比を８０％としたとき、ピッチと光吸収率の関係を示す。この図１４から、光吸収率を８０％以上とするには、ピッチを主波長の約２００％以下とする必要がある。また、図１３より、この範囲のピッチにおいて、デューティ比が約４５％以上１００％未満で光吸収率は８０％以上となる。
よって、前記図１１で示されるダミーパターンにおいて、ダミーＳＴＩ７１のピッチＰD は主波長の２００％以下、より望ましくは５０％以上１４０％以下、パターン幅ＷSTI はピッチＰD に対して４５％以上１００％未満であればよい。ここで、ダミーパターン領域７０におけるダミーＳＴＩ７１のパターン被覆率は４５％以上１００％未満である。
また、図１５のような孤立パターン８１をダミーパターンとしてもよい。ここで、点線内に囲まれた領域が孤立パターン領域８０であり、この領域８０内には他のダミーパターンや、回路パターンが含まれてはならない。孤立パターン領域８０はダミーＳＴＩ８１で構成され、半導体基板の面上でのダミーＳＴＩ８１の形状は長方形である。また、孤立パターン領域８０の幅ＷP は主波長の２００％以下であり、サイズＬDSTIは回路パターンや他のダミーパターンと接触しない範囲で大きくとり、ダミーＳＴＩ８１のサイズＷDSTIはダミーパターン領域幅ＷP に対して４５％以上１００％未満である。ここで、サイズＷDSTIは主波長の２倍以下となるため、ダミーＳＴＩ８１の短辺は主波長の２倍以下となる。
また、ダミーパターンの半導体基板の面上での形状は長方形で構成されるものとは限らず、十字型や円型でもよい。
また、図１５において、サイズＷDSTIとＬDSTIは熱拡散長以下とし、ダミーパターン領域８０は全てダミーＳＴＩ８１で構成されていてもよい。この場合、ダミーＳＴＩ８１の被覆率は１００％である。ここで、熱拡散長は半導体基板の最高到達温度が約１１００℃であるとした場合、照射時間が１秒間だとすると、約３ｍｍとなる。このダミーパターンにおいて、光吸収率は８０％以上となる。実際、図１３において、ピッチに拘わらず、デューティ比が８０％以上であれば、光吸収率が８０％以上となる。これは、ＳＴＩの屈折率が半導体基板と異なり、光の反射を低減するからである。しかし、ピッチが主波長の２倍以上になると、ダミーパターン内において、光吸収率差が生じる。この光吸収率差による温度ムラは、ダミーパターン領域が熱拡散長以下であれば均される。
また、スパイク−ＲＴＡと異なる主波長を持つ光アニールにおいても、上で述べた基本的な性質は同じであり、熱拡散長を除けば、パターンの寸法は主波長によってほぼスケーリングされると考えてよい。
（第３の実施形態）
図１６は、本発明の第３の実施形態に係わる半導体装置のパターン配置を示す図である。
半導体基板主面１１の上に、半導体集積回路全体の部分領域としての半導体集積回路内領域１００がある。この半導体集積回路内領域１００を、一辺が熱拡散長である正方形領域１１０に分割する。各正方形領域１１０において、ダミーパターンの集合であるダミーパターン群１１２を配置する。ここで、ダミーパターン群１１２の個々のダミーパターンは、先の第１又は第２の実施形態で述べたダミーパターンとする。また、微細回路パターン領域１１１は、主波長以下で特徴を持つ微細な回路パターンが配置された領域である。ここで、各正方形領域１１０において、ダミーパターン群１１２が占める領域と微細回路パターン領域１１１の被覆率の合計が一定になるように、ダミーパターンを配置する。
次に、本実施形態の作用について説明する。
各正方形領域１１０内において、光アニール照射時の初期の熱源分布は熱拡散で均される。そのことを考慮すれば、正方形領域１１０内で光吸収率差があっても、温度ムラにはならない。しかし、異なる正方形領域１１０において、それぞれの領域の光吸収率の平均値の差が大きいと温度ムラとなる。そこで、各正方形領域１１０における光吸収率の平均値を一様にすれば、温度ムラを抑えることができる。光吸収率が高い領域は、微細回路パターン領域１１１とダミーパターン群１１２が占める領域であり、これの領域を密領域と呼ぶ。また、密領域と疎領域の被覆率配分によって、光吸収率はほぼ決定し、密領域が大きいと光吸収率が高くなる。
そこで、各正方形領域１１０において、密領域の被覆率を一定にすることによって、光吸収率が一様化する。この条件を満たすようにダミーパターンを配置することで、限られた数のダミーパターンでも効率良く光吸収率を一様化することができる。
なお、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で種々変形して実施することが可能である。
例えば、図１７のように、正方形領域１１０におけるダミーパターンの被覆率が、各正方形領域で一定になるように、ダミーパターンを配置する。このようにすることで、各正方形領域１１０において、密領域の被覆率が大きくなり、光吸収率が上限値に近づくことで光吸収率が一様化される。この場合、密領域の被覆率を算出する必要がないため、作製が容易である。
また、正方形領域の各辺の長さは、熱拡散長以下の任意でよい。さらに、正方形領域は、長方形領域でもよく、各辺が熱拡散長以下であればよい。また、ダミーパターンは必ずしもゲートパターンや素子分離パターンに限るものではなく、回路パターン領域内に形成される各種のパターンを適用することができる。
パターンの挟み込み幅を説明するための模式図。 基本回路構造を示す摸式図。 第１の実施形態に係わる半導体装置のパターン配置を示す図。 回路パターンとしてのゲートを周期配置した例を示す図。 図４のゲート配置における光吸収率のパターン依存性を示す特性図。 パターンの密領域と疎領域が混在した例を示す図。 温度差と光吸収率差との関係を示す特性図。 ゲートパターンのピッチと光吸収率との関係を示す特性図。 ダミーパターンとして孤立ＧＣを用いた例を示す図。 十字型ダミーパターンや円型ダミーパターンを用いた例を示す図。 第２の実施形態に係わる半導体装置のパターン配置を示す図。 回路パターンとしてのＳＴＩを周期配置した例を示す図。 図１２のＳＴＩ配置における光吸収率のパターン依存性を示す特性図。 ＳＴＩのピッチと光吸収率との関係を示す特性図。 ダミーパターンとして孤立ＳＴＩを用いた例を示す図。 第３の実施形態に係わる半導体装置のパターン配置を示す図。 第３の実施形態の変形例を示す図。
符号の説明
１…ダミーパターン
１０…半導体基板
１１…半導体基板主面
２０…回路パターン領域
２１…ＧＣ
２２…ＳＴＩ
３０…ダミーパターン領域
３１…ダミーＧＣ（ダミーゲートパターン）
３２…単位ダミーパターン領域
４１…密領域
４２…疎領域
５０…孤立パターン領域
５１…ダミーＧＣ
５５…十字型ダミーパターン
５６…円型ダミーパターン
７０…ダミーパターン領域
７１…ダミーＳＴＩ（ダミー素子分離パターン）
８０…孤立パターン領域
８１…ダミーＳＴＩ
１００…半導体集積回路内領域
１１０…正方形領域
１１１…回路パターン領域
１１２…ダミーパターン群

Claims (15)

  1. 主波長が１．５μｍ以下の照射光による光アニール工程を経る半導体装置であって、
    半導体基板上に形成された、回路動作に関与する集積回路パターンを有する回路パターン領域と、
    前記基板上に前記回路パターン領域と離間して形成され、前記集積回路パターンに用いられるゲートパターンと同じ構造で回路動作に関与しないダミーゲートパターンが前記主波長の０．４倍以下のピッチで周期的に配置されたダミーパターン領域と、
    を具備したことを特徴とする半導体装置。
  2. 前記ダミーパターン領域における前記ダミーゲートパターンのパターン被覆率が３０〜６０％であることを特徴とする請求項１記載の半導体装置。
  3. 前記ダミーゲートパターンのピッチが前記主波長の０．２倍以下で、パターン被覆率が３０〜８０％であることを特徴とする請求項１記載の半導体装置。
  4. 主波長が１．５μｍ以下の照射光による光アニール工程を経る半導体装置であって、
    半導体基板上に形成された、回路動作に関与する集積回路パターンを有する回路パターン領域と、
    前記基板上に前記回路パターン領域と離間して形成され、前記集積回路パターンに用いられる素子分離パターンと同じ構造で回路動作に関与しないダミー素子分離パターンが前記主波長の２倍以下のピッチで周期的に配置されたダミーパターン領域と、
    を具備したことを特徴とする半導体装置。
  5. 前記ダミーパターン領域における前記ダミー素子分離パターンのパターン被覆率が４５〜１００％であることを特徴とする請求項４記載の半導体装置。
  6. 前記ダミー素子分離パターンのピッチが前記主波長の０．５〜１．４倍で、パターン被覆率が５０〜１００％であることを特徴とする請求項４記載の半導体装置。
  7. 前記ダミーゲートパターン又は前記ダミー素子分離パターンは、矩形又は十字形に形成されていることを特徴とする請求項１又は４に記載の半導体装置。
  8. 前記回路パターン領域と前記ダミーパターン領域との最近接距離は１μｍ以上に設定されていることを特徴とする請求項１又は４に記載の半導体装置。
  9. 主波長が１．５μｍ以下の照射光による光アニール工程を経る半導体装置であって、
    半導体基板上に形成された、回路動作に関与する集積回路パターンを有する回路パターン領域と、
    前記基板上に前記回路パターン領域と離間して形成され、回路動作に関与しないダミーパターンを有するダミーパターン領域と、
    を具備し、
    前記ダミーパターン領域における前記ダミーパターンの挟み込み幅の最小値が前記主波長の２倍以下であることを特徴とする半導体装置。
  10. 前記ダミーパターンは前記集積回路パターンに用いられるゲートパターンと同じ構造の矩形状のダミーゲートパターンで形成され、前記ダミーゲートパターンの挟み込み幅は該ダミーゲートパターンの短辺のパターン幅と同じであり、且つ該パターン幅は前記主波長の０．３倍以下に設定されていることを特徴とする請求項９記載の半導体装置。
  11. 前記ダミーパターンは前記集積回路パターンに用いられる素子分離パターンと同じ構造の長方形又は正方形のダミー素子分離パターンで形成され、前記ダミー素子分離パターンの挟み込み幅は該ダミー素子分離パターンの短辺のパターン幅と同じであり、該パターン幅は前記主波長の０．５〜１．４倍に設定されていることを特徴とする請求項９記載の半導体装置。
  12. 前記ダミーパターン領域内のダミー素子分離パターンの被覆率は１００％であり、前記ダミー素子分離パターンの長辺は熱拡散長以下であることを特徴とする請求項１１記載の半導体装置。
  13. 前記基板の表面上の半導体集積回路形成領域を各辺が熱拡散長以下の正方形或いは長方形領域に分割したとき、各分割領域における前記回路パターン領域と前記ダミーパターン領域のパターン被覆率の合計がほぼ一定になることを特徴とする請求項１〜１２の何れかに記載の半導体装置。
  14. 前記基板の表面上の半導体集積回路形成領域を各辺が熱拡散長以下の正方形或いは長方形領域に分割したとき、各分割領域における前記ダミーパターン領域のパターン被覆率がほぼ一定となることを特徴とする請求項１〜１２の何れかに記載の半導体装置。
  15. 請求項１〜１４の何れかに記載の半導体装置に対し、前記基板の表面に主波長が１．５μｍ以下の光を照射することによって光アニールすることを特徴とする半導体装置の製造方法。
JP2007315056A 2007-12-05 2007-12-05 半導体装置の製造方法 Expired - Fee Related JP5242145B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007315056A JP5242145B2 (ja) 2007-12-05 2007-12-05 半導体装置の製造方法
US12/328,551 US8101974B2 (en) 2007-12-05 2008-12-04 Semiconductor device and manufacturing method thereof
CN200810179557.0A CN101452930A (zh) 2007-12-05 2008-12-04 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007315056A JP5242145B2 (ja) 2007-12-05 2007-12-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009141075A true JP2009141075A (ja) 2009-06-25
JP5242145B2 JP5242145B2 (ja) 2013-07-24

Family

ID=40720794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007315056A Expired - Fee Related JP5242145B2 (ja) 2007-12-05 2007-12-05 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8101974B2 (ja)
JP (1) JP5242145B2 (ja)
CN (1) CN101452930A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033676A1 (ja) * 2009-09-18 2011-03-24 株式会社東芝 半導体装置の製造方法
JP2011091245A (ja) * 2009-10-23 2011-05-06 Renesas Electronics Corp 半導体装置の設計方法、設計装置、設計プログラム及び半導体装置
JP2011205049A (ja) * 2010-03-26 2011-10-13 Toshiba Corp 半導体集積回路
JP2012059900A (ja) * 2010-09-08 2012-03-22 Toshiba Corp 半導体装置の製造方法
JP2013012004A (ja) * 2011-06-29 2013-01-17 Fujitsu Semiconductor Ltd 半導体集積回路の設計装置及び半導体集積回路の設計方法
JP2013182893A (ja) * 2012-02-29 2013-09-12 Toshiba Corp イメージセンサ及びその製造方法
JP2013182892A (ja) * 2012-02-29 2013-09-12 Toshiba Corp イメージセンサ及びその製造方法
US11424238B2 (en) 2019-09-27 2022-08-23 Lapis Semiconductor Co., Ltd. Semiconductor device and semiconductor device fabrication method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384603B (zh) 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
US8664070B2 (en) * 2009-12-21 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature gate replacement process
JPWO2012160736A1 (ja) * 2011-05-20 2014-07-31 パナソニック株式会社 半導体装置
US9059126B1 (en) * 2013-12-23 2015-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method of manufacturing the same
CN111668329B (zh) * 2020-06-22 2022-04-05 三明学院 一种光电探测器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250705A (ja) * 2006-03-15 2007-09-27 Nec Electronics Corp 半導体集積回路装置及びダミーパターンの配置方法
JP2007311818A (ja) * 2007-07-18 2007-11-29 Renesas Technology Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000112114A (ja) * 1998-10-08 2000-04-21 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2000138177A (ja) 1998-10-29 2000-05-16 Sharp Corp 半導体装置の製造方法
US6596604B1 (en) 2002-07-22 2003-07-22 Atmel Corporation Method of preventing shift of alignment marks during rapid thermal processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250705A (ja) * 2006-03-15 2007-09-27 Nec Electronics Corp 半導体集積回路装置及びダミーパターンの配置方法
JP2007311818A (ja) * 2007-07-18 2007-11-29 Renesas Technology Corp 半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389423B2 (en) 2009-09-18 2013-03-05 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method
WO2011033676A1 (ja) * 2009-09-18 2011-03-24 株式会社東芝 半導体装置の製造方法
JP5439491B2 (ja) * 2009-09-18 2014-03-12 株式会社東芝 半導体装置の製造方法
JP2011091245A (ja) * 2009-10-23 2011-05-06 Renesas Electronics Corp 半導体装置の設計方法、設計装置、設計プログラム及び半導体装置
JP2011205049A (ja) * 2010-03-26 2011-10-13 Toshiba Corp 半導体集積回路
US8993438B2 (en) 2010-09-08 2015-03-31 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method
JP2012059900A (ja) * 2010-09-08 2012-03-22 Toshiba Corp 半導体装置の製造方法
JP2013012004A (ja) * 2011-06-29 2013-01-17 Fujitsu Semiconductor Ltd 半導体集積回路の設計装置及び半導体集積回路の設計方法
JP2013182893A (ja) * 2012-02-29 2013-09-12 Toshiba Corp イメージセンサ及びその製造方法
JP2013182892A (ja) * 2012-02-29 2013-09-12 Toshiba Corp イメージセンサ及びその製造方法
US9059060B2 (en) 2012-02-29 2015-06-16 Kabushiki Kaisha Toshiba Image sensor including an image-sensing element region and logic circuit region and manufacturing method thereof
US9484382B2 (en) 2012-02-29 2016-11-01 Kabushiki Kaisha Toshiba Image sensor and manufacturing method thereof
US11424238B2 (en) 2019-09-27 2022-08-23 Lapis Semiconductor Co., Ltd. Semiconductor device and semiconductor device fabrication method

Also Published As

Publication number Publication date
CN101452930A (zh) 2009-06-10
US20090146310A1 (en) 2009-06-11
JP5242145B2 (ja) 2013-07-24
US8101974B2 (en) 2012-01-24

Similar Documents

Publication Publication Date Title
JP5242145B2 (ja) 半導体装置の製造方法
US11107889B2 (en) Fin field effect transistor (FinFET) device having position-dependent heat generation
KR102100065B1 (ko) 터널 유전체층을 갖는 태양 전지의 제조 방법
CN101410991B (zh) 半导体器件制造期间的局部退火
JP5454727B1 (ja) 薄膜トランジスタの作製方法
TWI424489B (zh) 半導體功率元件的製作方法
KR20110102293A (ko) 반도체 기판의 제조 방법, 반도체 기판, 전자 디바이스의 제조 방법, 및 반응 장치
WO2010061619A1 (ja) 半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置
TW201944544A (zh) 記憶體元件及其製造方法
US6403475B1 (en) Fabrication method for semiconductor integrated device
JP6012987B2 (ja) イメージセンサの製造方法
JP2002246328A (ja) 熱処理方法、熱処理装置及び半導体装置の製造方法
CN104239612B (zh) 改善激光退火热分布的方法
US20150311079A1 (en) Semiconductor integrated circuit manufacturing method
JP5161941B2 (ja) 半導体装置の製造方法
US20120015459A1 (en) Thermal Leveling for Semiconductor Devices
TWI240317B (en) Method of inhibiting degradation of gate oxide film
US20120256273A1 (en) Method of unifying device performance within die
JP5439491B2 (ja) 半導体装置の製造方法
JP5826672B2 (ja) イメージセンサ及びその製造方法
CN103367322B (zh) 微加热装置及形成方法
JP2010073806A (ja) 半導体装置の製造方法及び半導体装置
TWI517360B (zh) 改善元件熱均性之冗置單元圖案
JP2021057400A (ja) 半導体装置、および半導体装置の製造方法
JP2003229565A (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101015

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5242145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees