JP2010073806A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2010073806A JP2010073806A JP2008238203A JP2008238203A JP2010073806A JP 2010073806 A JP2010073806 A JP 2010073806A JP 2008238203 A JP2008238203 A JP 2008238203A JP 2008238203 A JP2008238203 A JP 2008238203A JP 2010073806 A JP2010073806 A JP 2010073806A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- diffusion layer
- impurity diffusion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】プロセス工程数の増加や特性バラツキを増大させず、ＭＯＳトランジスタの閾値電圧を変化させる半導体装置の製造方法とそれにより製造された半導体装置を提供する。
【解決手段】不純物拡散層及びゲート電極を有するトランジスタを有する半導体装置の製造方法であり、まず、第１の領域Ａ１と第２の領域Ａ２の少なくともいずれかにおいてダミー不純物拡散層（２，５）及びダミーゲート電極（３，６）の少なくともいずれかを含むようにして、半導体基板の第１の領域と第２の領域において不純物拡散層（１ａ，４ａ）及びゲート電極（１ｂ，４ｂ）を形成する。ここで、所定面積あたりの不純物拡散層の形成領域とゲート電極の形成領域の和で示される領域の面積である被覆率が、半導体基板の第１の領域と第２の領域間で異なるようにする。次に、第１の領域と第２の領域に赤外線照射による加熱処理を施す。
【選択図】図１
【解決手段】不純物拡散層及びゲート電極を有するトランジスタを有する半導体装置の製造方法であり、まず、第１の領域Ａ１と第２の領域Ａ２の少なくともいずれかにおいてダミー不純物拡散層（２，５）及びダミーゲート電極（３，６）の少なくともいずれかを含むようにして、半導体基板の第１の領域と第２の領域において不純物拡散層（１ａ，４ａ）及びゲート電極（１ｂ，４ｂ）を形成する。ここで、所定面積あたりの不純物拡散層の形成領域とゲート電極の形成領域の和で示される領域の面積である被覆率が、半導体基板の第１の領域と第２の領域間で異なるようにする。次に、第１の領域と第２の領域に赤外線照射による加熱処理を施す。
【選択図】図１
Description
本発明は、半導体装置の製造方法及び半導体装置に関し、特に、ＭＯＳトランジスタの閾値電圧を調整できる半導体装置の製造方法と、その方法で製造された半導体装置に関する。
ＭＯＳ（metal-oxide-semiconductor）電界効果トランジスタ（以下ＭＯＳトランジスタと称する）は半導体装置の代表的な素子である。
半導体装置の小型化及び高性能化などの目的で、ＭＯＳトランジスタの微細化及び高集積化が進められてきた。
しかし、ＭＯＳトランジスタの微細化に伴って、消費電力が増大してしまうことが問題となってきている。
半導体装置の小型化及び高性能化などの目的で、ＭＯＳトランジスタの微細化及び高集積化が進められてきた。
しかし、ＭＯＳトランジスタの微細化に伴って、消費電力が増大してしまうことが問題となってきている。
半導体装置の消費電力増大を抑制するため、消費電力の異なるＭＯＳトランジスタを用いる方法が開発された。１つは閾値電圧が高いＭＯＳトランジスタであり、もう１つは閾値電圧が低いＭＯＳトランジスタである。
閾値電圧が高いＭＯＳトランジスタは、動作速度が遅いが消費電力が小さいという利点がある。一方、閾値電圧が低いＭＯＳトランジスタは、消費電力が大きいが、動作速度が速い。
閾値電圧が高いＭＯＳトランジスタは、動作速度が遅いが消費電力が小さいという利点がある。一方、閾値電圧が低いＭＯＳトランジスタは、消費電力が大きいが、動作速度が速い。
動作速度を必要とする回路には閾値電圧が低いＭＯＳトランジスタを用いて動作速度を確保し、一方、動作速度を必要としない回路には閾値電圧が高いＭＯＳトランジスタを用いて消費電力を削減するものである。
例えば、閾値電圧が低いＭＯＳトランジスタと閾値電圧が高いＭＯＳトランジスタを１チップ上に集積する技術が知られている。
例えば、閾値電圧が低いＭＯＳトランジスタと閾値電圧が高いＭＯＳトランジスタを１チップ上に集積する技術が知られている。
ＭＯＳトランジスタの閾値電圧を変化させるには、チャネル注入、エクステンション注入あるいはポケット注入などの不純物のイオン注入工程で調整する方法と、ゲート絶縁膜の膜厚で調整する方法が知られている。
しかし、イオン注入で調整する方法では、プロセス工程数が増加すること、イオン注入量にバラツキがあるとトランジスタ特性のバラツキが発生することなどの問題がある。
また、ゲート絶縁膜の膜厚で調整する方法では、閾値電圧変化と同時にリーク電流変化や容量値変化などが起こりうるという問題がある。
また、ゲート絶縁膜の膜厚で調整する方法では、閾値電圧変化と同時にリーク電流変化や容量値変化などが起こりうるという問題がある。
特許文献１には、反射防止膜を使うことで必要な部分にのみ熱処理（ＲＴＡ）をして能力を変化させる方法が開示されている。
しかし、この方法では、熱処理の効果が与えられる領域と与えられない領域のいずれかしか選択しかできない。
特開平４−２１４６１９号公報
しかし、この方法では、熱処理の効果が与えられる領域と与えられない領域のいずれかしか選択しかできない。
本発明が解決しようとする課題は、プロセス工程数の増加やトランジスタ特性のバラツキ増大させずに、ＭＯＳトランジスタの閾値電圧を変化させることが困難であることである。
上記の本発明の半導体装置の製造方法は、不純物拡散層及びゲート電極を有するトランジスタを有する半導体装置の製造方法であり、所定面積あたりの不純物拡散層の形成領域とゲート電極の形成領域の和で示される領域の面積である被覆率が、半導体基板の第１の領域と第２の領域間で異なるように、前記第１の領域と前記第２の領域の少なくともいずれかにおいてダミー不純物拡散層及びダミーゲート電極の少なくともいずれかを含むようにして、半導体基板の前記第１の領域と前記第２の領域において前記不純物拡散層及び前記ゲート電極を形成する工程と、前記第１の領域と前記第２の領域に赤外線照射によるアニール処理を施す工程とを有する。
上記の本発明の半導体装置の製造方法は、不純物拡散層及びゲート電極を有するトランジスタを有する半導体装置の製造方法である。
第１の領域と第２の領域の少なくともいずれかにおいてダミー不純物拡散層及びダミーゲート電極の少なくともいずれかを含むようにして、半導体基板の第１の領域と第２の領域において不純物拡散層及びゲート電極を形成する。
ここで、所定面積あたりの不純物拡散層の形成領域とゲート電極の形成領域の和で示される領域の面積である被覆率が、半導体基板の第１の領域と第２の領域間で異なるようにする。
次に、第１の領域と第２の領域に赤外線照射による加熱処理を施す。
第１の領域と第２の領域の少なくともいずれかにおいてダミー不純物拡散層及びダミーゲート電極の少なくともいずれかを含むようにして、半導体基板の第１の領域と第２の領域において不純物拡散層及びゲート電極を形成する。
ここで、所定面積あたりの不純物拡散層の形成領域とゲート電極の形成領域の和で示される領域の面積である被覆率が、半導体基板の第１の領域と第２の領域間で異なるようにする。
次に、第１の領域と第２の領域に赤外線照射による加熱処理を施す。
また、本発明の半導体装置は、不純物拡散層及びゲート電極を有するトランジスタを有する半導体装置であり、所定面積あたりの不純物拡散層の形成領域とゲート電極の形成領域の和で示される領域の面積である被覆率が、半導体基板の第１の領域と第２の領域間で異なるように、前記第１の領域と前記第２の領域の少なくともいずれかにおいてダミー不純物拡散層及びダミーゲート電極の少なくともいずれかを含むようにして、半導体基板の前記第１の領域と前記第２の領域において形成された不純物拡散層及びゲート電極を有し、前記第１の領域における前記不純物拡散層及び前記ゲート電極を有するトランジスタと前記第２の領域における前記不純物拡散層及び前記ゲート電極を有するトランジスタの閾値電圧が異なっている。
上記の本発明の半導体装置は、不純物拡散層及びゲート電極を有するトランジスタを有する半導体装置である。
所定面積あたりの不純物拡散層の形成領域とゲート電極の形成領域の和で示される領域の面積である被覆率が、半導体基板の第１の領域と第２の領域間で異なるように、第１の領域と第２の領域の少なくともいずれかにおいてダミー不純物拡散層及びダミーゲート電極の少なくともいずれかを含むようにして、半導体基板の第１の領域と第２の領域において不純物拡散層及びゲート電極が形成されている。
さらに、第１の領域における不純物拡散層及びゲート電極を有するトランジスタと第２の領域における不純物拡散層及びゲート電極を有するトランジスタの閾値電圧が異なっている構成である。
所定面積あたりの不純物拡散層の形成領域とゲート電極の形成領域の和で示される領域の面積である被覆率が、半導体基板の第１の領域と第２の領域間で異なるように、第１の領域と第２の領域の少なくともいずれかにおいてダミー不純物拡散層及びダミーゲート電極の少なくともいずれかを含むようにして、半導体基板の第１の領域と第２の領域において不純物拡散層及びゲート電極が形成されている。
さらに、第１の領域における不純物拡散層及びゲート電極を有するトランジスタと第２の領域における不純物拡散層及びゲート電極を有するトランジスタの閾値電圧が異なっている構成である。
本発明の半導体装置の製造方法は、プロセス工程数の増加やトランジスタ特性のバラツキ増大させずに、ＭＯＳトランジスタの閾値電圧を変化させて、半導体装置を製造することができる。
本発明の半導体装置は、本発明の半導体装置の製造方法により製造された半導体装置であり、プロセス工程数の増加やトランジスタ特性のバラツキ増大させずに、ＭＯＳトランジスタの閾値電圧を変化させることができる半導体装置である。
以下、本発明の実施形態に係る半導体装置及びその製造方法について図面を参照して説明する。
第１実施形態
本実施形態に係る半導体装置は、不純物拡散層及びゲート電極を有するトランジスタを有する。
図１（ａ）は本実施形態に係る半導体装置の第１の領域Ａ１レイアウトを示し、図１（ｂ）は第２の領域Ａ２のレイアウトを示す。
第１の領域Ａ１において、不純物拡散層１ａとゲート電極１ｂを有するＭＯＳトランジスタ１あるいは当該ＭＯＳトランジスタ１を含む機能ブロックが形成されている。
ＭＯＳトランジスタ１あるいは機能ブロックの外周部に、ダミー不純物拡散層２及びダミーゲート電極３が形成されている。
本実施形態に係る半導体装置は、不純物拡散層及びゲート電極を有するトランジスタを有する。
図１（ａ）は本実施形態に係る半導体装置の第１の領域Ａ１レイアウトを示し、図１（ｂ）は第２の領域Ａ２のレイアウトを示す。
第１の領域Ａ１において、不純物拡散層１ａとゲート電極１ｂを有するＭＯＳトランジスタ１あるいは当該ＭＯＳトランジスタ１を含む機能ブロックが形成されている。
ＭＯＳトランジスタ１あるいは機能ブロックの外周部に、ダミー不純物拡散層２及びダミーゲート電極３が形成されている。
一方、第２の領域Ａ２において、不純物拡散層４ａとゲート電極４ｂを有するＭＯＳトランジスタ４が形成されている。
ＭＯＳトランジスタ４の外周部に、ダミー不純物拡散層５及びダミーゲート電極６が形成されている。
ＭＯＳトランジスタ４の外周部に、ダミー不純物拡散層５及びダミーゲート電極６が形成されている。
ここで、本実施形態において用いる被覆率について定義する。
被覆率とは、所定面積あたりの不純物拡散層の形成領域とゲート電極の形成領域の和で示される領域の面積である。
所定面積は、例えば１ｍｍ×１ｍｍ〜１０ｍｍ×１０ｍｍの範囲を設定できるが、これより他の面積の範囲としてもよい。被覆率を計算する時の所定面積は、熱処理等のプロセス条件に応じて適宜変更できる。
被覆率とは、所定面積あたりの不純物拡散層の形成領域とゲート電極の形成領域の和で示される領域の面積である。
所定面積は、例えば１ｍｍ×１ｍｍ〜１０ｍｍ×１０ｍｍの範囲を設定できるが、これより他の面積の範囲としてもよい。被覆率を計算する時の所定面積は、熱処理等のプロセス条件に応じて適宜変更できる。
本実施形態の半導体装置においては、被覆率が第１の領域Ａ１と第２の領域Ａ２間で異なっている。
例えば、上記の被覆率の差は、上記のダミー不純物拡散層（２，５）及びダミーゲート電極（３，６）の比率の差に起因して生じている。
例えば、上記の被覆率の差は、上記のダミー不純物拡散層（２，５）及びダミーゲート電極（３，６）の比率の差に起因して生じている。
さらに、本実施形態の半導体装置において、第１の領域Ａ１における不純物拡散層１ａ及びゲート電極１ｂを有するＭＯＳトランジスタ１と第２の領域Ａ２における不純物拡散層４ａ及びゲート電極４ｂを有するＭＯＳトランジスタ４の閾値電圧が異なっている。
これは、製造工程において第１の領域Ａ１と第２の領域Ａ２の被覆率が上記のように異なることに起因して生じるものであり、これについては後述する。
これは、製造工程において第１の領域Ａ１と第２の領域Ａ２の被覆率が上記のように異なることに起因して生じるものであり、これについては後述する。
本実施形態の半導体装置は、半導体基板の第１の領域Ａ１と第２の領域Ａ２において形成された不純物拡散層及びゲート電極を有する。
ここで、第１の領域Ａ１と第２の領域Ａ２の少なくともいずれかにおいて、ダミー不純物拡散層及びダミーゲート電極の少なくともいずれかを含むように形成されていればよい。
ここで、第１の領域Ａ１と第２の領域Ａ２の少なくともいずれかにおいて、ダミー不純物拡散層及びダミーゲート電極の少なくともいずれかを含むように形成されていればよい。
また、第１の領域Ａ１と第２の領域Ａ２の両方においてダミー不純物拡散層及びダミーゲート電極の少なくともいずれかを含むように、不純物拡散層及びゲート電極が形成されている構成でもよい。
また、第１の領域と第２の領域の少なくともいずれかにおいてダミー不純物拡散層及びダミーゲート電極を含むように、不純物拡散層及び前記ゲート電極が形成されている構成でもよい。
特に、第１の領域と第２の領域の両方においてダミー不純物拡散層及びダミーゲート電極の両方を含むように、不純物拡散層及びゲート電極が形成されている構成でもよく、これは図１（ａ）及び図１（ｂ）に示す構成に相当する。
上記のように半導体基板の第１の領域Ａ１と第２の領域Ａ２においてダミーの不純物拡散層及びゲート電極を含むことで被覆率が異なり、これに基づき、第１の領域Ａ１のＭＯＳトランジスタ１と第２の領域Ａ２のＭＯＳトランジスタ４の閾値電圧が異なる構成となっている。
本実施形態の半導体装置に係る被覆率の異なる第１の領域Ａ１と第２の領域Ａ２は、例えば、同一チップ上に形成されている。
図２（ａ）は１枚の本実施形態に係る半導体チップの平面図であり、図２（ａ）中の第１の領域Ａ１において図２（ｂ）に示すパターンが形成され、図２（ａ）中の第２の領域Ａ２において図２（ｃ）に示すパターンが形成されている。
図２（ａ）は１枚の本実施形態に係る半導体チップの平面図であり、図２（ａ）中の第１の領域Ａ１において図２（ｂ）に示すパターンが形成され、図２（ａ）中の第２の領域Ａ２において図２（ｃ）に示すパターンが形成されている。
同一チップ上であっても、第１の領域Ａ１における不純物拡散層１ａ及びゲート電極１ｂを有するＭＯＳトランジスタ１と第２の領域Ａ２における不純物拡散層４ａ及びゲート電極４ｂを有するＭＯＳトランジスタ４の閾値電圧が異なる構成とすることができる。
本実施形態の半導体装置は、本発明の半導体装置の製造方法により製造された半導体装置であり、プロセス工程数の増加やトランジスタ特性のバラツキ増大させずに、ＭＯＳトランジスタの閾値電圧を変化させることができる半導体装置である。
次に、本実施形態の半導体装置の製造方法について説明する。
本実施形態の半導体装置の製造方法は、不純物拡散層及びゲート電極を有するトランジスタを有する半導体装置の製造方法である。
まず、半導体基板の第１の領域Ａ１と第２の領域Ａ２において不純物拡散層及びゲート電極を形成する。
ここで、上記の被覆率が、半導体基板の第１の領域Ａ１と第２の領域Ａ２間で異なるように、第１の領域Ａ１と第２の領域Ａ２の少なくともいずれかにおいてダミー不純物拡散層及びダミーゲート電極の少なくともいずれかを含むようにして形成する。
本実施形態の半導体装置の製造方法は、不純物拡散層及びゲート電極を有するトランジスタを有する半導体装置の製造方法である。
まず、半導体基板の第１の領域Ａ１と第２の領域Ａ２において不純物拡散層及びゲート電極を形成する。
ここで、上記の被覆率が、半導体基板の第１の領域Ａ１と第２の領域Ａ２間で異なるように、第１の領域Ａ１と第２の領域Ａ２の少なくともいずれかにおいてダミー不純物拡散層及びダミーゲート電極の少なくともいずれかを含むようにして形成する。
上記のようにダミー不純物拡散層及びダミーゲート電極のレイアウトは、以下のようにして設計する。
図３（ａ）〜図３（ｅ）はダミー不純物拡散層及びダミーゲート電極のレイアウトの方法を説明する平面図である。
まず、図３（ａ）に示すように、トランジスタとなる不純物拡散層１ａ及びゲート電極１ｂのパターンに対して、ダミー不純物拡散層及びダミーゲート電極を形成できない禁止領域１ｃを設定する。
禁止領域１ｃは、例えば、トランジスタとなる不純物拡散層１ａ及びゲート電極１ｂのパターンの端部から、０．１〜１μｍ程度の幅の領域とする。
図３（ａ）〜図３（ｅ）はダミー不純物拡散層及びダミーゲート電極のレイアウトの方法を説明する平面図である。
まず、図３（ａ）に示すように、トランジスタとなる不純物拡散層１ａ及びゲート電極１ｂのパターンに対して、ダミー不純物拡散層及びダミーゲート電極を形成できない禁止領域１ｃを設定する。
禁止領域１ｃは、例えば、トランジスタとなる不純物拡散層１ａ及びゲート電極１ｂのパターンの端部から、０．１〜１μｍ程度の幅の領域とする。
次に、図３（ｂ）に示すように、禁止領域を除く領域において、ダミー不純物拡散層２をレイアウトし、形成する。実際には、トランジスタを構成する不純物拡散層１ａも同時に形成し、図３（ｃ）のパターンとする。
次に、図３（ｄ）に示すように、禁止領域を除く領域において、ダミーゲート電極３をレイアウトし、形成する。実際には、トランジスタを構成するゲート電極１ｂも同時に形成し、図３（ｅ）のパターンとする。
上記の不純物拡散層形成後にゲート電極を形成した場合には、これらが重なったパターンであるが、図３（ｄ）及び（ｅ）においては不純物拡散層のパターンを省略している。
上記の不純物拡散層形成後にゲート電極を形成した場合には、これらが重なったパターンであるが、図３（ｄ）及び（ｅ）においては不純物拡散層のパターンを省略している。
上記のダミー不純物拡散層２とダミーゲート電極３のレイアウトは、この結果得られる被覆率が所定の範囲となるようにして設計する。
設計すべき被覆率の値については、予め被覆率と閾値電圧の相関を調べておくことで、設計しようとする閾値電圧に合致するように選択することで得ることができる。
設計すべき被覆率の値については、予め被覆率と閾値電圧の相関を調べておくことで、設計しようとする閾値電圧に合致するように選択することで得ることができる。
ダミーパターンの形状、配置は、前記被覆率の低い領域と高い領域で同一である必要性はなく、被覆率に変化を与えることが出来ればよい。ダミー不純物拡散層（２，５）のパターンや、ダミーゲート電極（３，６）のパターンは、互いに異なる形状及び配置であってもよい。
さらに、これらのダミーパターンの形状も特に限定はない。トランジスタを構成する不純物拡散層１ａ及びゲート電極１ｂのパターンと同一のパターンでもよく、あるいは、所定の領域に全面に設けるパターンとするなど、異なるパターンとしてもよい。
また、ダミー不純物拡散層２とダミーゲート電極３のパターン（あるいはダミー不純物拡散層５とダミーゲート電極６のパターン）は、特に限定はなく、両者は完全に重なって配置してもよい。あるいは、ずらして配置してもよい。また、完全に分離して配置してもよい。
上記のように、被覆率の異なる第１の領域Ａ１と第２の領域Ａ２を有する構成を形成した後、第１の領域Ａ１と第２の領域Ａ２に赤外線照射によるアニール処理を施す。
赤外線照射によるアニール処理は、ＲＴＡ（rapid thermal annealing）処理とも称せられる。例えば、赤外線照射により設定温度に応じて瞬間的に加熱し、設定温度に到達した後に直ちに加熱を終了するスパイク処理として実施することができる。
赤外線照射によるアニール処理は、ＲＴＡ（rapid thermal annealing）処理とも称せられる。例えば、赤外線照射により設定温度に応じて瞬間的に加熱し、設定温度に到達した後に直ちに加熱を終了するスパイク処理として実施することができる。
上記のように領域によって被覆率が異なると、シリコン基板と酸化シリコン素子分離領域との熱伝導率の差などにより、ＲＴＡ熱処理時のトランジスタに作用する実効的な温度が異なることになる。これにより、アニールの結果得られるトランジスタの閾値電圧も異なることになる。
上記の被覆率の範囲は、例えば、４０％〜９０％の範囲として適宜選択することができる。
被覆率の範囲は上記範囲に限定されないが、４０％未満では効果が小さくなり、９０％を超えるとトランジスタ特性の調整可能な幅が小さくなってくる。
被覆率の範囲は上記範囲に限定されないが、４０％未満では効果が小さくなり、９０％を超えるとトランジスタ特性の調整可能な幅が小さくなってくる。
本発明の半導体装置の製造方法は、プロセス工程数の増加やトランジスタ特性のバラツキ増大させずに、ＭＯＳトランジスタの閾値電圧を変化させて、半導体装置を製造することができる。
上記の本実施形態の半導体装置の製造方法において、第１の領域Ａ１における不純物拡散層及びゲート電極を有するトランジスタと第２の領域Ａ２における不純物拡散層及びゲート電極を有するトランジスタの閾値電圧が異なるように形成することができる。
一例として、クリティカルパスを含まない回路ブロックを被覆率の高い領域（閾値電圧の高いトランジスタ領域）とし、クリティカルパスを含む回路ブロックを被覆率の低い領域（閾値電圧の低いトランジスタ領域）として設計することができる。
一例として、クリティカルパスを含まない回路ブロックを被覆率の高い領域（閾値電圧の高いトランジスタ領域）とし、クリティカルパスを含む回路ブロックを被覆率の低い領域（閾値電圧の低いトランジスタ領域）として設計することができる。
上記の本実施形態の半導体装置の製造方法において、不純物拡散層及びゲート電極を形成する工程において、第１の領域Ａ１と第２の領域Ａ２の両方においてダミー不純物拡散層及びダミーゲート電極の少なくともいずれかを含むように形成してもよい。
また、不純物拡散層及びゲート電極を形成する工程において、第１の領域Ａ１と第２の領域Ａ２の少なくともいずれかにおいてダミー不純物拡散層及びダミーゲート電極を含むように形成してもよい。
特に、不純物拡散層及びゲート電極を形成する工程において、第１の領域Ａ１と第２の領域Ａ２の両方においてダミー不純物拡散層及びダミーゲート電極の両方を含むように形成してもよい。図１（ａ）及び図１（ｂ）は、この場合に相当する。
本実施形態の半導体装置の製造方法によれば、プロセス工程数の増加やトランジスタ特性のバラツキ増大させずに、ＭＯＳトランジスタの閾値電圧を変化させて、半導体装置を製造することができる。
（実施例）
第１実施形態に従い、第１の領域の被覆率を４５％、第２の領域の被覆率を８７％として半導体装置を作成し、これらの領域に含まれるトランジスタの閾値電圧及び速度遅延（τｐｄ）への影響を調べた。
測定対象とする基準のトランジスタは、Ｖｄｄ＝１．０Ｖ、ゲート長４０ｎｍのトランジスタとし、速度遅延データの測定においてはＦ．Ｏ．４インバータを用いた。
また、ＲＴＡ処理は１０００℃のスパイク処理とした。
第１実施形態に従い、第１の領域の被覆率を４５％、第２の領域の被覆率を８７％として半導体装置を作成し、これらの領域に含まれるトランジスタの閾値電圧及び速度遅延（τｐｄ）への影響を調べた。
測定対象とする基準のトランジスタは、Ｖｄｄ＝１．０Ｖ、ゲート長４０ｎｍのトランジスタとし、速度遅延データの測定においてはＦ．Ｏ．４インバータを用いた。
また、ＲＴＡ処理は１０００℃のスパイク処理とした。
上記の実験では、トランジスタやインバータの周りに配置されている拡散層ダミーパターンとゲートダミーパターンの重なり量を変化させて行った。
電気特性が拡散層ダミーパターンとゲートダミーパターンの和集合の面積への依存が確認された。
本実験でのＲＴＡ温度１０００℃程度においては、不純物拡散層とゲート電極での熱の伝わり方がほぼ等価であり、不純物拡散層の面積とゲート電極の面積の和で示される面積の割合によってＲＴＡアニールの効果が決まるとの結果が導き出された。
電気特性が拡散層ダミーパターンとゲートダミーパターンの和集合の面積への依存が確認された。
本実験でのＲＴＡ温度１０００℃程度においては、不純物拡散層とゲート電極での熱の伝わり方がほぼ等価であり、不純物拡散層の面積とゲート電極の面積の和で示される面積の割合によってＲＴＡアニールの効果が決まるとの結果が導き出された。
図４（ａ）は上記の第１の領域及び第２の領域の各トランジスタの閾値電圧である。
被覆率を８７％から４５％まで下げると、ＭＯＳトランジスタの閾値電圧を下げることができた。
被覆率を８７％から４５％まで下げると、ＭＯＳトランジスタの閾値電圧を下げることができた。
図４（ｂ）は、第１の領域及び第２の領域の各トランジスタのτｐｄである。
被覆率を８７％から４５％まで下げると、ＭＯＳトランジスタの閾値電圧を下げられた上に、τｐｄを１６％速くすることができた。
被覆率を８７％から４５％まで下げると、ＭＯＳトランジスタの閾値電圧を下げられた上に、τｐｄを１６％速くすることができた。
本実施形態の半導体装置によれば、イオン注入等の追加プロセスを行うことなく、特性の異なるＭＯＳトランジスタあるいはそれを含む機能ブロックを同一チップ上に複数作ることが可能となる。
なお、ここまでは被覆率の高い領域と低い領域の２領域で説明したがそれに限定されない。例えば３以上の異なる被覆率を設定することで、３種類以上の特性の異なるＭＯＳトランジスタあるいはそれを含む機能ブロックを同一チップ上に搭載できる。
また、被覆率を算出する領域の大きさや形状などに限定はない。例えば、１チップ全体を、１ｍｍ×１ｍｍ〜１０ｍｍ×１０ｍｍの範囲のランダムメッシュに分割し、各メッシュでごとに所望のトランジスタ特性に合わせた好ましい被覆率を設定することも可能である。
第２実施形態
本実施形態に係る半導体装置は、不純物拡散層及びゲート電極を有するトランジスタを有する。
図５（ａ）は本実施形態に係る半導体装置の第１の領域Ａ１レイアウトを示し、図５（ｂ）は第２の領域Ａ２のレイアウトを示す。
本実施形態に係る半導体装置は、不純物拡散層及びゲート電極を有するトランジスタを有する。
図５（ａ）は本実施形態に係る半導体装置の第１の領域Ａ１レイアウトを示し、図５（ｂ）は第２の領域Ａ２のレイアウトを示す。
本実施形態の半導体装置においては、被覆率が第１の領域Ａ１と第２の領域Ａ２間で異なっている。
ここで、第１の領域Ａ１と第２の領域Ａ２では、ダミー不純物拡散層のパターンは同一であるが、ダミーゲート電極のパターンが異なり、被覆率が異なっている。
トランジスタ特性を調整するための被覆率の変化は、第１実施形態のようにダミー不純物拡散層とダミーゲート電極のパターンの両方を使って行ってもよいが、本実施形態のように、ダミーゲート電極のパターンのみで行ってもよい。
ここで、第１の領域Ａ１と第２の領域Ａ２では、ダミー不純物拡散層のパターンは同一であるが、ダミーゲート電極のパターンが異なり、被覆率が異なっている。
トランジスタ特性を調整するための被覆率の変化は、第１実施形態のようにダミー不純物拡散層とダミーゲート電極のパターンの両方を使って行ってもよいが、本実施形態のように、ダミーゲート電極のパターンのみで行ってもよい。
本実施形態の半導体装置は、本発明の半導体装置の製造方法により製造された半導体装置であり、プロセス工程数の増加やトランジスタ特性のバラツキ増大させずに、ＭＯＳトランジスタの閾値電圧を変化させることができる半導体装置である。
第１実施形態の半導体装置と同様に製造することが可能である。
第１実施形態の半導体装置と同様に製造することが可能である。
第３実施形態
本実施形態に係る半導体装置は、不純物拡散層及びゲート電極を有するトランジスタを有する。
図６（ａ）は本実施形態に係る半導体装置の第１の領域Ａ１レイアウトを示し、図６（ｂ）は第２の領域Ａ２のレイアウトを示す。
本実施形態に係る半導体装置は、不純物拡散層及びゲート電極を有するトランジスタを有する。
図６（ａ）は本実施形態に係る半導体装置の第１の領域Ａ１レイアウトを示し、図６（ｂ）は第２の領域Ａ２のレイアウトを示す。
本実施形態の半導体装置においては、被覆率が第１の領域Ａ１と第２の領域Ａ２間で異なっている。
ここで、第１の領域Ａ１と第２の領域Ａ２では、ダミーゲート電極のパターンは同一であるが、ダミー不純物拡散層のパターンが異なり、被覆率が異なっている。
トランジスタ特性を調整するための被覆率の変化は、第１実施形態のようにダミー不純物拡散層とダミーゲート電極のパターンの両方を使って行ってもよいが、本実施形態のように、ダミー不純物拡散層のパターンのみで行ってもよい。
ここで、第１の領域Ａ１と第２の領域Ａ２では、ダミーゲート電極のパターンは同一であるが、ダミー不純物拡散層のパターンが異なり、被覆率が異なっている。
トランジスタ特性を調整するための被覆率の変化は、第１実施形態のようにダミー不純物拡散層とダミーゲート電極のパターンの両方を使って行ってもよいが、本実施形態のように、ダミー不純物拡散層のパターンのみで行ってもよい。
本実施形態の半導体装置は、本発明の半導体装置の製造方法により製造された半導体装置であり、プロセス工程数の増加やトランジスタ特性のバラツキ増大させずに、ＭＯＳトランジスタの閾値電圧を変化させることができる半導体装置である。
第１実施形態の半導体装置と同様に製造することが可能である。
第１実施形態の半導体装置と同様に製造することが可能である。
本発明は上記の実施形態に限定されない。
例えば、第１の領域と第２の領域は、不純物拡散層とゲート電極を有するＭＯＳトランジスタが形成されている場合でもよく、あるいは、当該ＭＯＳトランジスタを含む機能ブロックが形成されている場合でもよい。
その他、本発明の観点を逸脱しない範囲で、種々の変更が可能である。
例えば、第１の領域と第２の領域は、不純物拡散層とゲート電極を有するＭＯＳトランジスタが形成されている場合でもよく、あるいは、当該ＭＯＳトランジスタを含む機能ブロックが形成されている場合でもよい。
その他、本発明の観点を逸脱しない範囲で、種々の変更が可能である。
１…ＭＯＳトランジスタ、１ａ…不純物拡散層、１ｂ…ゲート電極、２…ダミー不純物拡散層、３…ダミーゲート電極、４…ＭＯＳトランジスタ、４ａ…不純物拡散層、４ｂ…ゲート電極、５…ダミー不純物拡散層、６…ダミーゲート電極、Ａ１…第１の領域、Ａ２…第２の領域
Claims (9)
- 不純物拡散層及びゲート電極を有するトランジスタを有する半導体装置の製造方法であり、
所定面積あたりの不純物拡散層の形成領域とゲート電極の形成領域の和で示される領域の面積である被覆率が、半導体基板の第１の領域と第２の領域間で異なるように、前記第１の領域と前記第２の領域の少なくともいずれかにおいてダミー不純物拡散層及びダミーゲート電極の少なくともいずれかを含むようにして、半導体基板の前記第１の領域と前記第２の領域において前記不純物拡散層及び前記ゲート電極を形成する工程と、
前記第１の領域と前記第２の領域に赤外線照射によるアニール処理を施す工程と
を有する半導体装置の製造方法。 - 前記第１の領域における前記不純物拡散層及び前記ゲート電極を有するトランジスタと前記第２の領域における前記不純物拡散層及び前記ゲート電極を有するトランジスタの閾値電圧が異なるように形成する
請求項１に記載の半導体装置の製造方法。 - 前記不純物拡散層及び前記ゲート電極を形成する工程において、前記第１の領域と前記第２の領域の両方においてダミー不純物拡散層及びダミーゲート電極の少なくともいずれかを含むように形成する
請求項１に記載の半導体装置の製造方法。 - 前記不純物拡散層及び前記ゲート電極を形成する工程において、前記第１の領域と前記第２の領域の少なくともいずれかにおいてダミー不純物拡散層及びダミーゲート電極を含むように形成する
請求項１に記載の半導体装置の製造方法。 - 前記不純物拡散層及び前記ゲート電極を形成する工程において、前記第１の領域と前記第２の領域の両方においてダミー不純物拡散層及びダミーゲート電極の両方を含むように形成する
請求項４に記載の半導体装置の製造方法。 - 不純物拡散層及びゲート電極を有するトランジスタを有する半導体装置であり、
所定面積あたりの不純物拡散層の形成領域とゲート電極の形成領域の和で示される領域の面積である被覆率が、半導体基板の第１の領域と第２の領域間で異なるように、前記第１の領域と前記第２の領域の少なくともいずれかにおいてダミー不純物拡散層及びダミーゲート電極の少なくともいずれかを含むようにして、半導体基板の前記第１の領域と前記第２の領域において形成された不純物拡散層及びゲート電極を有し、
前記第１の領域における前記不純物拡散層及び前記ゲート電極を有するトランジスタと前記第２の領域における前記不純物拡散層及び前記ゲート電極を有するトランジスタの閾値電圧が異なっている
半導体装置。 - 前記第１の領域と前記第２の領域の両方においてダミー不純物拡散層及びダミーゲート電極の少なくともいずれかを含むように、前記不純物拡散層及び前記ゲート電極が形成されている
請求項６に記載の半導体装置。 - 前記第１の領域と前記第２の領域の少なくともいずれかにおいてダミー不純物拡散層及びダミーゲート電極を含むように、前記不純物拡散層及び前記ゲート電極が形成されている
請求項６に記載の半導体装置。 - 前記第１の領域と前記第２の領域の両方においてダミー不純物拡散層及びダミーゲート電極の両方を含むように、前記不純物拡散層及び前記ゲート電極が形成されている
請求項８に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008238203A JP2010073806A (ja) | 2008-09-17 | 2008-09-17 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008238203A JP2010073806A (ja) | 2008-09-17 | 2008-09-17 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010073806A true JP2010073806A (ja) | 2010-04-02 |
Family
ID=42205343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008238203A Abandoned JP2010073806A (ja) | 2008-09-17 | 2008-09-17 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010073806A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011091245A (ja) * | 2009-10-23 | 2011-05-06 | Renesas Electronics Corp | 半導体装置の設計方法、設計装置、設計プログラム及び半導体装置 |
-
2008
- 2008-09-17 JP JP2008238203A patent/JP2010073806A/ja not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011091245A (ja) * | 2009-10-23 | 2011-05-06 | Renesas Electronics Corp | 半導体装置の設計方法、設計装置、設計プログラム及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5703790B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10200109A (ja) | 半導体装置及びその製造方法及び半導体基板 | |
| JP2009032962A (ja) | 半導体装置及びその製造方法 | |
| US8835270B2 (en) | Dual NSD implants for reduced Rsd in an NMOS transistor | |
| JP5010151B2 (ja) | 半導体装置の製造方法 | |
| US7432199B2 (en) | Method of fabricating semiconductor device having reduced contact resistance | |
| JP2010177292A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7863147B2 (en) | Semiconductor device and fabrication method thereof | |
| JP2010073806A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR102197037B1 (ko) | 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법 | |
| US8853026B2 (en) | Semiconductor device having deep wells and fabrication method thereof | |
| US9012285B2 (en) | Semiconductor device and method of manufacturing same | |
| KR20120004774A (ko) | 더미 패턴을 포함하는 반도체 장치 및 레이아웃 | |
| JP3737504B2 (ja) | 半導体装置の製造方法 | |
| JP2006060173A (ja) | 半導体装置及びその製造方法 | |
| KR100897821B1 (ko) | 반도체 소자 제조 방법 | |
| JP2008078356A (ja) | 半導体装置およびその製造方法 | |
| JP2004335497A (ja) | 半導体装置の製造方法 | |
| US7768094B2 (en) | Semiconductor integrated circuit and wafer having diffusion regions differing in thickness and method for manufacturing the same | |
| KR102197036B1 (ko) | 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법 | |
| KR100459932B1 (ko) | 반도체장치의 제조방법 | |
| JP2005183914A (ja) | フラッシュメモリ素子の製造方法 | |
| JP4015086B2 (ja) | 半導体装置の製造方法 | |
| JP5546298B2 (ja) | 半導体回路装置の製造方法 | |
| KR100943133B1 (ko) | 반도체 소자의 트랜지스터 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110822 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20130410 |