JP2005183914A - フラッシュメモリ素子の製造方法 - Google Patents
フラッシュメモリ素子の製造方法 Download PDFInfo
- Publication number
- JP2005183914A JP2005183914A JP2004189321A JP2004189321A JP2005183914A JP 2005183914 A JP2005183914 A JP 2005183914A JP 2004189321 A JP2004189321 A JP 2004189321A JP 2004189321 A JP2004189321 A JP 2004189321A JP 2005183914 A JP2005183914 A JP 2005183914A
- Authority
- JP
- Japan
- Prior art keywords
- voltage region
- region
- high voltage
- low voltage
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 8
- 239000011229 interlayer Substances 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims description 29
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims 1
- 239000007943 implant Substances 0.000 abstract 2
- 239000003989 dielectric material Substances 0.000 abstract 1
- 238000002407 reforming Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 工程ステップ数を低減できるフラッシュメモリ素子の製造方法を提供すること。
【解決手段】 高電圧領域及び低電圧領域が画定される半導体基板上にゲート電極パターンを形成する段階と、前記高電圧領域及び低電圧領域が同時に露出されるようにマスクパターンを形成した後第１イオン注入工程を行なうことにより、高電圧領域の接合領域及び低電圧領域の接合領域を同時に形成する段階と、前記高電圧領域及び低電圧領域を同時に露出させるマスクパターンを除去し、前記形成されたゲート電極パターンにスペーサを各々形成する段階と、前記高電圧領域及び低電圧領域が同時に露出されるようにマスクパターンを再形成した後第２イオン注入工程を行なうことにより、前記高電圧領域の接合領域及び低電圧領域の接合領域の各々にＬＤＤ領域を同時に形成する段階と、前記結果物の全面に層間絶縁膜を形成した後、前記高電圧領域及び低電圧領域のＬＤＤ領域と接触するコンタクトプラグを形成する段階とを備える。
【選択図】図７
【解決手段】 高電圧領域及び低電圧領域が画定される半導体基板上にゲート電極パターンを形成する段階と、前記高電圧領域及び低電圧領域が同時に露出されるようにマスクパターンを形成した後第１イオン注入工程を行なうことにより、高電圧領域の接合領域及び低電圧領域の接合領域を同時に形成する段階と、前記高電圧領域及び低電圧領域を同時に露出させるマスクパターンを除去し、前記形成されたゲート電極パターンにスペーサを各々形成する段階と、前記高電圧領域及び低電圧領域が同時に露出されるようにマスクパターンを再形成した後第２イオン注入工程を行なうことにより、前記高電圧領域の接合領域及び低電圧領域の接合領域の各々にＬＤＤ領域を同時に形成する段階と、前記結果物の全面に層間絶縁膜を形成した後、前記高電圧領域及び低電圧領域のＬＤＤ領域と接触するコンタクトプラグを形成する段階とを備える。
【選択図】図７
Description
本発明は、フラッシュメモリ素子の製造方法に関し、さらに詳細には低電圧領域及び高電圧領域が備えられたフラッシュメモリ素子の製造方法に関する。
従来技術に係るフラッシュメモリ素子の製造方法を説明するための断面を図１ないし図４に示しており、これを参照して説明すれば以下のようである。
図１を参照すれば、半導体基板１０に素子分離膜１２及びゲート電極パターン１４を形成する。この半導体基板１０には低電圧領域ＬＶＲと高電圧領域ＨＶＲとに画定されている。
次いで、前記半導体基板１０の低電圧領域ＬＶＲにフォトレジストパターンを形成してマスキングした後、イオン注入工程を行なって露出された高電圧領域ＨＶＲに第１接合領域１６を形成する。
図２を参照すれば、前記結果物の低電圧領域ＬＶＲに形成されたフォトレジストパターンを除去し、高電圧領域ＨＶＲにフォトレジストパターンを形成してマスキングした後、イオン注入工程を行なって露出された低電圧領域ＬＶＲに第２接合領域１８を形成する。次いで、前記高電圧領域に形成されたフォトレジストパターン(図示せず）を除去する。
図３を参照すれば、前記高電圧領域ＨＶＲ及び低電圧領域ＬＶＲに各々備えられたゲート電極パターン１４の側壁にスペーサ２０を形成する。次いで、前記高電圧領域ＨＶＲにフォトレジストパターンを形成してマスキングした後、低電圧領域ＬＶＲに露出されたゲート電極パターン１４及びスペーサ２０をイオン注入マスクとしてイオン注入工程を行なって、低電圧領域ＬＶＲの第２接合領域１８にＬＤＤ(Ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ)領域２２を形成する。
図４を参照すれば、前記結果物の全面に層間絶縁膜２４を形成し、前記高電圧領域ＨＶＲ及び低電圧領域ＬＶＲに形成された各々の接合領域１６、１８等の所定領域を露出するコンタクト孔を各々形成する。このコンタクト孔の中で高電圧領域に形成されたコンタクト孔のみが露出されるようにフォトレジストパターンを形成した後、前記結果物の全面にイオン注入工程を行うと、高電圧領域ＨＶＲで露出された第１接合領域１６のみにイオンが注入２６される。
次いで、前記形成された結果物に金属物質を形成して低電圧領域及び高電圧領域各々にコンタクトプラグ２８を形成することによりこの工程を完了する。
上述したように、フラッシュメモリ素子の接合領域の形成工程は、高電圧領域及び低電圧領域の各々に接合領域を形成することにより、マスキング工程の増加などをもたらすようになって、工程ステップ数が増加するという問題点がある。
本発明は、上述した問題点に鑑みてなされたものであって、その目的とするところは、工程ステップ数を低減できるフラッシュメモリ素子の製造方法を提供することである。
本発明は、前記目的を達成するため、高電圧領域及び低電圧領域が画定される半導体基板上にゲート電極パターンを形成する段階と、前記高電圧領域及び低電圧領域が同時に露出されるようにマスクパターンを形成した後第１イオン注入工程を行なうことにより、高電圧領域の接合領域及び低電圧領域の接合領域を同時に形成する段階と、前記高電圧領域及び低電圧領域を同時に露出させるマスクパターンを除去し、前記形成されたゲート電極パターンにスペーサを各々形成する段階と、前記高電圧領域及び低電圧領域が同時に露出されるようにマスクパターンを再形成した後第２イオン注入工程を行なうことにより、前記高電圧領域の接合領域及び低電圧領域の接合領域の各々にＬＤＤ領域を同時に形成する段階と、前記結果物の全面に層間絶縁膜を形成した後、前記高電圧領域及び低電圧領域のＬＤＤ領域と接触するコンタクトプラグを形成する段階とを備える。
前記第１イオン注入工程は、燐(Ｐ）イオン注入工程と砒素(Ａｓ)イオン注入工程を各々行うことが好ましい。
好ましくは、前記第２イオン注入工程は、砒素(Ａｓ)イオン注入工程を行う。
以上、説明したように、本発明によれば、高電圧領域及び低電圧領域の接合領域を同時に形成することにより、工程ステップ数を低減できる効果がある。
以下、添付する図面を参照して本発明の実施の形態を詳細に説明する。
しかし、本発明は以下に開示する実施の形態に限定されるものでなく、互いに異なる多様な形態に具現でき、但し本実施の形態は本発明の開示が完全になるように通常の知識を有した者に発明の範疇を完全に知らせるために提供されるものである。
また、ある膜が他の膜、または半導体基板の上にある、または接触していると記載されている場合に、前記ある膜は前記の他の膜または半導体基板に直接接触して存在でき、またはその間に第３の膜が介在されることもできる。
図５ないし図７は、本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
図５を参照すれば、半導体基板３０の所定の領域に素子分離膜３２及びゲート電極パターン３４を形成する。
前記素子分離膜３２は、ＳＴＩ工程などにより形成でき、ゲート電極パターン３４は、ゲート酸化膜及びゲート電極用ポリシリコン膜を順に形成した後パターンニングして形成できる。
前記半導体基板３０にはセル及び低電圧領域ＬＶＲと高電圧領域ＨＶＲとに画定されている。
次いで、半導体基板３０の高電圧領域ＨＶＲと低電圧領域ＬＶＲとが同時に露出されるようにフォトレジストパターン(図示せず）を形成し、このフォトレジストパターン(図示せず)及びゲート電極パターン３４をイオン注入マスクとしてイオン注入することにより、高電圧領域の接合領域３６ｂ及び低電圧領域の接合領域３６ａを各々形成する。
前記高電圧領域ＨＶＲ及び低電圧領域ＬＶＲには一回のイオン注入工程により高電圧領域の接合領域３６ｂ及び低電圧領域の接合領域３６ａを同時に形成する。すなわち、従来技術で述べたように、高電圧領域のマスキング(ｍａｓｋｉｎｇ)とイオン注入工程とにより低電圧領域にのみ接合領域を形成し、低電圧領域のマスキングとイオン注入工程とにより高電圧領域にのみ接合領域を形成するように、複数の工程により各領域に接合領域を形成するのに対し、本発明では高電圧領域及び低電圧領域を同時に露出して一回のイオン注入工程により各領域の接合領域を形成するので、工程段階が縮小される。
一方、前記イオン注入工程時注入されるイオンは燐(Ｐ）と砒素(Ａｓ)であるが、これらは各々のイオン注入工程により行われる。
前記２回のイオン注入工程により形成された接合領域により効果的なゲート電極の長さ(ｅｆｆｅｃｔｉｖｅ Ｇａｔｅ ｌｅｎｇｔｈ)が増加され、これによってゲート電極の長さも縮めることができる。
図６を参照すれば、前記結果物の高電圧領域ＨＶＲ及び低電圧領域ＬＶＲを露出するフォトレジストパターン(図示せず）を除去し、高電圧領域ＨＶＲ及び低電圧領域ＬＶＲの各々に形成されたゲート電極パターン３４等の側壁にスペーサ３８を形成する。
前記スペーサ３８及びゲート電極パターン３４をイオン注入マスクとしてイオン注入して、高電圧領域ＨＶＲの接合領域３６ｂ及び低電圧領域ＬＶＲの接合領域３６ａの各々に同時に高電圧領域のＬＤＤ領域４０ｂ及び低電圧領域のＬＤＤ領域４０ａを各々形成する。
前記高電圧領域のＬＤＤ領域４０ｂ及び低電圧領域のＬＤＤ領域４０ａ、また前記高電圧領域の接合領域３６ｂ及び低電圧領域の接合領域３６ａの形成のように、高電圧領域ＨＶＲ及び低電圧領域ＬＶＲに同時に形成される。
前記イオン注入工程の際注入されるイオンは砒素(Ａｓ)である。
図７を参照すれば、前記高電圧領域のＬＤＤ領域４０ｂ及び低電圧領域のＬＤＤ領域４０ａが形成された結果物の全面に層間絶縁膜４２を形成し、前記ＬＤＤ領域４０ａ、４０ｂが露出されるようにパターンニングしてコンタクト孔を形成し、このコンタクト孔に導電物質を埋め込んでコンタクトプラグ４４を形成することにより、この工程を完了する。
これは従来技術の高電圧領域ＨＶＲのコンタクト孔のみを露出させて第１接合領域１６にのみイオンを注入することにより、コンタクト孔の形成後の接合領域の濃度減少を防止するのに対し、高電圧領域及び低電圧領域を同時に露出して各領域ごとにＬＤＤ領域を形成することにより、別のマスキング工程の追加なしに前記コンタクト孔の形成後の接合領域の濃度減少を防止できるという効果を有する。
図８は、従来技術に係る接合領域で測定された特性と本発明に係る接合領域で測定された特性を比較した図表である。
図８を参照すれば、従来技術及び本発明に提示されたＥＤＲは接合領域の特性基準値であり、従来技術及び本発明に提示されたシミュレーション結果Ｓｉｍは形成された接合領域での測定値であるから、これら各々でＥＤＲとシミュレーション結果とを比較して生じた誤差を示している。
したがって、従来技術での誤差範囲と本発明での誤差範囲とが大きくないため、本発明の接合領域の特性は従来技術の接合領域の特性と類似していると判断されるので、本発明に係る接合領域は工程段階の縮小により形成されながら同時に従来技術の接合領域特性と類似している。
本発明によれば、高電圧領域及び低電圧領域の接合領域を同時に形成することにより、工程ステップ数を低減できる。
尚、本発明は、上記した本実施の形態に限られるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更して実施することが可能である。
３０ 半導体基板
３２ 素子分離膜
３４ ゲート電極パターン
３６ａ、３６ｂ 接合領域
３８ スペーサ
４０ａ、４０ｂ ＬＤＤ領域
４２ 層間絶縁膜
４４ コンタクトプラグ
３２ 素子分離膜
３４ ゲート電極パターン
３６ａ、３６ｂ 接合領域
３８ スペーサ
４０ａ、４０ｂ ＬＤＤ領域
４２ 層間絶縁膜
４４ コンタクトプラグ
Claims (3)
- 高電圧領域及び低電圧領域が画定される半導体基板上にゲート電極パターンを形成する段階と、
前記高電圧領域及び低電圧領域が同時に露出されるようにマスクパターンを形成した後、第１イオン注入工程を行なうことにより、高電圧領域の接合領域及び低電圧領域の接合領域を同時に形成する段階と、
前記高電圧領域及び低電圧領域を同時に露出させるマスクパターンを除去し、前記形成されたゲート電極パターンにスペーサを各々形成する段階と、
前記高電圧領域及び低電圧領域が同時に露出されるようにマスクパターンを再形成した後、第２イオン注入工程を行なうことにより、前記高電圧領域の接合領域及び低電圧領域の接合領域の各々にＬＤＤ領域を同時に形成する段階と、
前記結果物の全面に層間絶縁膜を形成した後、前記高電圧領域及び低電圧領域のＬＤＤ領域と接触するコンタクトプラグを形成する段階と
を備えることを特徴とするフラッシュメモリ素子の製造方法。 - 前記第１イオン注入工程は、
燐(Ｐ）イオン注入工程と砒素(Ａｓ)イオン注入工程を各々行うことを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。 - 前記第２イオン注入工程は、
砒素(Ａｓ)イオン注入工程を行うことを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030091653A KR100575333B1 (ko) | 2003-12-15 | 2003-12-15 | 플래쉬 메모리소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005183914A true JP2005183914A (ja) | 2005-07-07 |
Family
ID=34651477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004189321A Pending JP2005183914A (ja) | 2003-12-15 | 2004-06-28 | フラッシュメモリ素子の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050130372A1 (ja) |
| JP (1) | JP2005183914A (ja) |
| KR (1) | KR100575333B1 (ja) |
| DE (1) | DE102004031517A1 (ja) |
| TW (1) | TWI255015B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432199B2 (en) | 2006-10-20 | 2008-10-07 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device having reduced contact resistance |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180482A (ja) | 2005-12-28 | 2007-07-12 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| US8598005B2 (en) * | 2011-07-18 | 2013-12-03 | Spansion Llc | Method and manufacture for embedded flash to achieve high quality spacers for core and high voltage devices and low temperature spacers for high performance logic devices |
| US9673208B2 (en) * | 2015-10-12 | 2017-06-06 | Silicon Storage Technology, Inc. | Method of forming memory array and logic devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09237846A (ja) * | 1995-12-28 | 1997-09-09 | Nippon Steel Corp | 半導体装置、不揮発性半導体記憶装置及びその製造方法 |
| WO1998025305A1 (fr) * | 1996-12-04 | 1998-06-11 | Hitachi, Ltd. | Procede de fabrication d'un dispositif a semi-conducteur |
| WO2004084314A1 (ja) * | 2003-03-19 | 2004-09-30 | Fujitsu Limited | 半導体装置とその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3581797D1 (de) * | 1984-12-27 | 1991-03-28 | Toshiba Kawasaki Kk | Misfet mit niedrigdotiertem drain und verfahren zu seiner herstellung. |
| JPS61216364A (ja) * | 1985-03-20 | 1986-09-26 | Fujitsu Ltd | 半導体装置 |
| US4795716A (en) * | 1987-06-19 | 1989-01-03 | General Electric Company | Method of making a power IC structure with enhancement and/or CMOS logic |
| JP3227983B2 (ja) * | 1993-09-10 | 2001-11-12 | ソニー株式会社 | 半導体装置及びその製造方法 |
| US6159795A (en) * | 1998-07-02 | 2000-12-12 | Advanced Micro Devices, Inc. | Low voltage junction and high voltage junction optimization for flash memory |
| JP2002118177A (ja) * | 2000-10-11 | 2002-04-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPWO2004112139A1 (ja) * | 2003-06-10 | 2006-09-28 | 富士通株式会社 | 半導体装置とその製造方法 |
-
2003
- 2003-12-15 KR KR1020030091653A patent/KR100575333B1/ko not_active IP Right Cessation
-
2004
- 2004-06-28 US US10/878,916 patent/US20050130372A1/en not_active Abandoned
- 2004-06-28 JP JP2004189321A patent/JP2005183914A/ja active Pending
- 2004-06-29 DE DE102004031517A patent/DE102004031517A1/de not_active Withdrawn
- 2004-06-30 TW TW093119276A patent/TWI255015B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09237846A (ja) * | 1995-12-28 | 1997-09-09 | Nippon Steel Corp | 半導体装置、不揮発性半導体記憶装置及びその製造方法 |
| WO1998025305A1 (fr) * | 1996-12-04 | 1998-06-11 | Hitachi, Ltd. | Procede de fabrication d'un dispositif a semi-conducteur |
| WO2004084314A1 (ja) * | 2003-03-19 | 2004-09-30 | Fujitsu Limited | 半導体装置とその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432199B2 (en) | 2006-10-20 | 2008-10-07 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device having reduced contact resistance |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI255015B (en) | 2006-05-11 |
| KR20050059928A (ko) | 2005-06-21 |
| TW200520165A (en) | 2005-06-16 |
| US20050130372A1 (en) | 2005-06-16 |
| DE102004031517A1 (de) | 2005-07-07 |
| KR100575333B1 (ko) | 2006-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100195233B1 (ko) | 반도체 장치의 제조방법 | |
| JP2005183914A (ja) | フラッシュメモリ素子の製造方法 | |
| JP2005197708A (ja) | スプリットゲート型フラッシュメモリー素子の製造方法 | |
| KR100739246B1 (ko) | 반도체 소자의 소스/드레인영역 형성방법 | |
| KR100762870B1 (ko) | 반도체 소자의 제조방법 | |
| KR100329749B1 (ko) | 반도체소자의코발트실리사이드막을이용한모스트랜지스터형성방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR100358174B1 (ko) | 반도체장치의소오스및드레인형성방법 | |
| KR100239452B1 (ko) | 반도체 소자의 제조방법 | |
| KR20050002507A (ko) | 플래쉬 메모리셀 제조 방법 | |
| KR100469915B1 (ko) | 듀얼게이트전극제조방법 | |
| KR100685633B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100525078B1 (ko) | 고전압 및 저전압 트랜지스터들을 갖는 반도체 소자의제조 방법 | |
| KR101057698B1 (ko) | 반도체소자의 실리사이드막 형성방법 | |
| KR20090056261A (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| KR100226723B1 (ko) | 반도체 소자의 캐패시터의 제조방법 | |
| KR100395911B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100677992B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100236073B1 (ko) | 반도체 소자의 제조방법 | |
| KR100446431B1 (ko) | 반도체 소자의 게이트 제조 방법 | |
| JP2010073806A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR19990011459A (ko) | 반도체장치의 트랜지스터 형성방법 | |
| JP2005038875A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR19980065683A (ko) | 반도체장치의 트랜지스터 형성방법 | |
| KR20050064329A (ko) | 반도체 소자의 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100316 |