TWI255015B - Method for manufacturing flash memory device - Google Patents
Method for manufacturing flash memory device Download PDFInfo
- Publication number
- TWI255015B TWI255015B TW093119276A TW93119276A TWI255015B TW I255015 B TWI255015 B TW I255015B TW 093119276 A TW093119276 A TW 093119276A TW 93119276 A TW93119276 A TW 93119276A TW I255015 B TWI255015 B TW I255015B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- voltage region
- forming
- high voltage
- low voltage
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 125000006850 spacer group Chemical group 0.000 claims abstract description 10
- 239000007943 implant Substances 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 12
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 239000004575 stone Substances 0.000 claims description 2
- -1 arsenic ions Chemical class 0.000 claims 2
- 239000000428 dust Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 3
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 241000555745 Sciuridae Species 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000344 soap Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
1255015 九、發明說明： 【發明所屬之技術領域】 本發明係關於-種製造快閃記憶體裝置的方法，具體而 言，係關於-種製造含-高電壓區及一低電壓區之快閃記 憶體裝置的方法。 σ 【先前技術】 圖1至圖4顯示用於解說製造快閃記憶體裝置之習知方法 之相繼步驟的斷面圖。將參考圖丨至圖4來解說製造快閃記 憶體裝置之習知方法。 叫參考圖1，在一半導體基板1〇上形成一元件絕緣膜Η 及閘電極圖案14。該半導體基板1G上界定_低電壓區（lvr) 及一高電壓區（HVR)。 一光阻圖案（圖中未描繪）被形成且遮罩在該半導體基板 1 〇的d LVR。藉由一離子植入製程在曝露之該hvr中形成 一第一接面區16。 如圖2所示，形成於該LVR中的該光阻圖案被去除，並且 光阻圖案（圖中未描繪）被形成且遮罩在該HVR。之後，藉 由一離子植入製程在曝露之該LVR中形成一第二接面區 1 8。最後，形成於該HVR中的該光阻圖案被去除。 如圖3所不’多個間隔物20被形成在該HVR及該LVR中的 閘兒極圖案14的側壁上。一光阻圖案被形成且遮罩在該 HVR ’並且使用該LVR中曝露之閘電極圖案14及間隔物20 田作光罩’藉由一離子植入製程在該Lvr的該第二接面區 中开/ 成一輕摻雜〉及極（Hghtiy doped drain ; LDD)區 22。 94331 .doc 1255015 ^斤 層間絕緣膜24被形成在成形之結構的整個 表面上’並且多個接觸通孔被形成，藉以曝露形成於該HVR 和点LVR〈母個接面區叫口㈣的預先決定區。一光阻圖 W成：以曝露形成於該職中的接觸通孔。當對成形 —構執仃—離子植人製程時，離子僅被植人該HVR中曝
/L· /r/r ,、 I J 路的罘一接面區1 6。 猎由在成形〈結構上形成_金屬材料，分別在制^和 猶中形成接觸填塞物28,藉此完成整個製程。^ 二用於元成快閃C憶體裝置之接面區的習知製程會分別在 β HVR和琢LVR中形成接面區，因此會增加光罩製程數 目。據此，會增加製程步驟數目。 【發明内容】 體咖少製程步驟數目的製造快閃記憶 本發明-项態樣是提供—種製造快閃記憶體裝置之方 :’包一括Γ列步驟：在一半導體基板上形成多個間電極圖 术在及半導體基板中已界定一高電壓區及-低電壓區； 形成一用於同時曝露該高電壓區及該低電壓區的第一光罩 圖案，並且藉由執行一第一離子植入製程，同時在該高電 壓區及該低電壓區中形成接妹门兒 電壓區及該低電壓區的該 ：“一 ^ 尤皁圖案，並且在每個閘電 極圖木上形成多個間隔物； 區及該《壓㈣第1㈣ί用⑽㈣露該高電壓 的弟一先罩圖案’·以及藉由執行一第 子植入製#呈’同時在該高電 牧四洤及孩低電壓區 9433 I.doc 1255015 的該接面區中形成LDD區。 較佳方式為，該第一離子Μ χ & 植入製f及^ 製程分別執行一磷（P)離子 植入及一砷（As)離子植入製程。 ，雊于 較佳方式為，該第二離子 入製程。 離子植入製程執行—石中㈣離子植 本發明的另一項態樣是提 > i “種製造快閃記憶體裝置之 万法，包括下列步驟：在一丰道祕 罝足 圖安，卢二、*道④甘 才植基板上形成多個閘電極 圖木，在邊半導體基板中已界 u介疋一高電壓區及一低電麻 區，形成一用於同時曝露該高雨 土 茨回兒壓區及該低電壓區的第一 光罩圖案，並且藉由執行一第— ^ ^ 弟離子植入製程，同時在該 ^壓區及該低電壓區中形成接面區；去除用於同時曝露 _壓區及該低電壓區的該第—光罩圖帛，並且在每個 間電極圖案上形成多個間隔物；形成一用於同時曝露該高 電壓區及該低電壓區的第二光罩圖案；以及藉由執行-第 二離子植入製程，同時在該高電壓區的該接面區及該低電 壓區的該接面區切成LDD區’·在成形之結構的整個表面 上:成層間、纟e緣膜，以及形成用於接觸該高電壓區及該 低私壓區之違等LDD區的多個接觸填塞物。 【實施方式】 現在私參考附圖來詳細說明根據本發明較佳具體實施例 製造快閃記憶體裝置之方法。整份附圖及說明書中，使用 相同的參考數字來標示相同或相似的零件。假使描述某一 層膜位於或接觸其他層膜或一半導體基板「之上」時，該 層膜可能直接接觸於該其他層膜或該半導體基板，或第三 9433I.doc 1255015 層膜可能位於其之間。 圖5至圖7顯示用於解說根據 k d <製造快閃 置之方法之相繼步驟的斷面圖。 & 如圖5所示，在一半導體基板％的預 /、先决疋區中形成一元 件絕緣膜32及閘電極圖案34。 可藉由一 STI製程來形成該元件 、 、豕挺j 2，並且藉由相繼 开》成且圖案化用於一閘電極的一 pE( 4 J私让的閘極氧化物膜及一多晶矽 膜，來形成閘電極圖案34。 該半導體基板3 0上界定一依兩㉟ 1疋低兒壓區（LVR)及一高電壓區 (HVR)。 一光阻圖案（圖中未描繪）被开彡成 个询曰Η反巾成，猎以同時曝露該半導 體基板30的該HVR及該LVR 〇佔m卜 久邊LVR。使用光阻圖案（圖中未描繪） 及閘電極圖案34當作一離子植入# 祖八尤罩，猎由一離子植入製 程分別在該HVR及該LVR中形士 r lvk宁形成一接面區3讣及一接面—區 3 6a ° 藉由同一離子植入製程，同時在該HVR及該LVR中形成 琢接:區36b及該接面區36a。在先前技術中，會藉由複數 製^以在各區中形成接面區，例如，遮罩HVR、藉由離 子植入IU王僅在LVR中形成接面區、遮罩LVR，以及藉由離 曰 氣私僅在HVR中形成接面區。相比之下，根據本發 =，藉由同時曝露該HVR和該LVR，利用同一離子植入^ 私在各區中形成接面區，藉此減少製程數目。 另 、 万面，在離子植入製程期間植入的離子是磷及砷。 此處，藉由每個離子植入製程來植入磷及砷。 9433] .doc 1255015 由於藉由兩個離子植入製程來形成接面區，所以有效閘 極長度會增加。因此，可縮短閘電極之長度。 如圖6所示，用於曝露該HVR及該LVR的光阻圖案（圖中未 描繪）被去除，並且多個間隔物38被形成在該hvr及該lvr 中的閘電極圖案34的側壁上。 使用茲等間隔物38及閘電極圖案34當作一離子植入光 罩，藉由一離子植入製程同時在該]9[乂11的該接面區3讣及該 LVR的孩接面區3以中形成一 LDD區4〇b及一 ldd區4〇a。. 如同忒HVR的該接面區36b及該LVR的該接面區36a，同 時在泫HVR及該LVR中形成該LDD區40b及該LDD區40a。 在離子植入製程期間植入的離子是砷。 如圖7所7JT，一層間絕緣膜42被形成在成形之結構（已形 成孩LDD區40b及該LDD區40a之結構）的整個表面上，並且 該層間絕緣膜42被圖案化以曝露該LDD區4〇8及該]：]〇13區 4〇b，藉此形成多個接觸通孔。藉由在該等接觸通孔填有一 導電材料來形成接觸填塞物44，藉此完成整個製程。 在先别技術中’會藉由曝露該HVR中的接觸通孔，並且 植入離子植入至該第一接面區丨6，以便防止接面區之集中 度會在形成遠等接觸通孔後而降低。然而，根據本發明， 藉由同時曝露該HVR和該LVR，並且在各區中形成ldD 區，而不需要額外之遮罩製程，以此方式防止接面區之集 中度會在形成該等接觸通孔後而降低。 圖8顯示先前技術及本發明之接面區特性的表格。 請參考圖8，EDR標示接面區中的特性參考值，並且一模 9433 l.doc 1255015 擬結果（Sim)標示該接面區中的量測值。圖8還顯示出先前 技術與本發明中之EDR和模擬結果的差值。 先丽技術的差值範圍與本發明的差值範圍不大，因此本 發明的接面區特性似乎類似於先前技術的接面區特性。 即，本發明形成接面區的製程步驟少於先前技術形成接面 區的製程步驟，並且本發明的接面區特性相似於先前技術 的接面區特性。 根據本發明，藉由同時在該HVR*該LVR中形成接面 區’而得以減少製程數目。 如上又所述，根據本發明之製造快閃記憶體裝置之方 法，藉由同時在該HVR和該LVR中形成接面區，而得以減 少製程數目。 雖然本文中配合附圖中圖解的具體實施例來解說本發 月，但疋應明白本發明不限定於任何具體實施例。熟悉—此 項技術者應明自，可進行各種替換、變更及修改，而不會 脫離本發明的精神及範轉。 【圖式簡單說明】 、圖i至圖4顯示用於解說製造快閃記憶體裝置之習知方法 之相繼步驟的斷面圖； 广至圖7顯示用於解說根據本發明之製造快閃記憶體裝 置之方法之相繼步驟的斷面圖；以及 圖8顯示先前技術及本發明之接面區特性的表格。 【主要元件符號說明】 30 半導體基板 94331.doc -10- 1255015 32 元件絕緣膜 34 閘電極圖案 36a， 36b 接面區 38 間隔物 40a ， 40b ， 40c LDD區 42 層間絕緣膜 44 接觸填塞物 94331.doc
Claims (1)
1255015 十、申請專利範圍： 1. -種製造快閃記憶體裝置之方法，包括下列步驟： 在-半導體基板上形成多個閘電極圖案，在該半導體 基板中已界定一高電壓區及一低電壓區； y成用方、同日守曝鉻泫咼電壓區及該低電壓區的第一 光罩圖案’並且藉由執行—第—離子植人製程，同時在 該高電壓區及該低電壓區中形成接面區； 去除用於同時曝露該高電壓區及該低電壓區的該第一 光罩圖案，並且在每個閘電極圖案上形成多個間隔物； 形成-用於同時曝露該高電壓區及該低電壓區的第二 光罩圖案；以及 藉由執行-第二離子植入製程，同時在該高電壓區的 接面區及4低電壓區的該接面區中形成輕摻雜汲極 (LDD)區。 2·如申請專利範圍帛丨項之方*，在形成該等咖區之步 驟後，進一步包括下列步驟： 在成形之結構的整個表面上形成一層間絕緣膜；以及 形成用於接觸該高電壓區及該低電壓區之該等ldd區 的多個接觸填塞物。 3. 如申請專利範圍第旧之方法，其中該第一離子植入製程 係執行植入磷（P)離子及砷（As)離子。 4. 如申請專利範圍第！項之方法，其中該第二離子植入製程 係執行植入砷離子。 5· —種製造快閃記憶體裝置之方法，包括下列步驟： 94331.doc 1255015 疒半導體基板上形成多個閘電極圖案，在該半導體 基板中已界定一高電屬區及一低電塵區； " 、广成-用於同時曝露該高電壓區及該低電壓區的第一 光罩圖案，並且藉 分古币 糟由執仃一弟一離子植入製程，同時在 硪咼電壓區及該低電壓區中形成接面區； "去除用於同時曝露該高電壓區及該低電壓區的該第一 光罩圖案，並且在每個閘電極圖案上形成多個間隔物； 形成—用於同時曝露該高電壓區及該低電麼ϋ的第二 光罩圖案；以及 一 /由執H離子植人製程’料在該高電壓區的 Λ面區及σ亥低電壓區的該接面區中形成LDD區； 在成形之結構的整個表面上形成一層間絕緣膜；以及 形成用於接觸該高電壓區及該低電壓區之該等LDD區 的多個接觸填塞物。 °° 6· ::侧第5項之方法，其中該第-離子植入製程 丁植入鱗離子及石申離子。 :::請專利範圍第6項之方法’其中該第二 係執行植入砷離子。 表長 94331.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030091653A KR100575333B1 (ko) | 2003-12-15 | 2003-12-15 | 플래쉬 메모리소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200520165A TW200520165A (en) | 2005-06-16 |
| TWI255015B true TWI255015B (en) | 2006-05-11 |
Family
ID=34651477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093119276A TWI255015B (en) | 2003-12-15 | 2004-06-30 | Method for manufacturing flash memory device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050130372A1 (zh) |
| JP (1) | JP2005183914A (zh) |
| KR (1) | KR100575333B1 (zh) |
| DE (1) | DE102004031517A1 (zh) |
| TW (1) | TWI255015B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180482A (ja) | 2005-12-28 | 2007-07-12 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| KR100771518B1 (ko) | 2006-10-20 | 2007-10-30 | 삼성전자주식회사 | 감소된 접촉 저항을 갖는 반도체 장치의 제조 방법 |
| US8598005B2 (en) * | 2011-07-18 | 2013-12-03 | Spansion Llc | Method and manufacture for embedded flash to achieve high quality spacers for core and high voltage devices and low temperature spacers for high performance logic devices |
| US9673208B2 (en) * | 2015-10-12 | 2017-06-06 | Silicon Storage Technology, Inc. | Method of forming memory array and logic devices |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0187016B1 (en) * | 1984-12-27 | 1991-02-20 | Kabushiki Kaisha Toshiba | Misfet with lightly doped drain and method of manufacturing the same |
| JPS61216364A (ja) * | 1985-03-20 | 1986-09-26 | Fujitsu Ltd | 半導体装置 |
| US4795716A (en) * | 1987-06-19 | 1989-01-03 | General Electric Company | Method of making a power IC structure with enhancement and/or CMOS logic |
| JP3227983B2 (ja) * | 1993-09-10 | 2001-11-12 | ソニー株式会社 | 半導体装置及びその製造方法 |
| JP3667912B2 (ja) * | 1995-12-28 | 2005-07-06 | 新日本製鐵株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| JP4025372B2 (ja) * | 1996-12-04 | 2007-12-19 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6159795A (en) * | 1998-07-02 | 2000-12-12 | Advanced Micro Devices, Inc. | Low voltage junction and high voltage junction optimization for flash memory |
| JP2002118177A (ja) * | 2000-10-11 | 2002-04-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4721710B2 (ja) * | 2003-03-19 | 2011-07-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JPWO2004112139A1 (ja) * | 2003-06-10 | 2006-09-28 | 富士通株式会社 | 半導体装置とその製造方法 |
-
2003
- 2003-12-15 KR KR1020030091653A patent/KR100575333B1/ko not_active IP Right Cessation
-
2004
- 2004-06-28 JP JP2004189321A patent/JP2005183914A/ja active Pending
- 2004-06-28 US US10/878,916 patent/US20050130372A1/en not_active Abandoned
- 2004-06-29 DE DE102004031517A patent/DE102004031517A1/de not_active Withdrawn
- 2004-06-30 TW TW093119276A patent/TWI255015B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005183914A (ja) | 2005-07-07 |
| US20050130372A1 (en) | 2005-06-16 |
| KR100575333B1 (ko) | 2006-05-02 |
| DE102004031517A1 (de) | 2005-07-07 |
| TW200520165A (en) | 2005-06-16 |
| KR20050059928A (ko) | 2005-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003078137A (ja) | 高められたソース／ドレインをポリスペーサーを用いて形成する方法 | |
| TWI255015B (en) | Method for manufacturing flash memory device | |
| KR100195233B1 (ko) | 반도체 장치의 제조방법 | |
| US7704814B2 (en) | Method for manufacturing MOS transistor of semiconductor device | |
| JPH10303312A (ja) | 半導体素子の製造方法 | |
| TW424328B (en) | EEPROM with high capacitance coupling ratio | |
| US6316804B1 (en) | Oxygen implant self-aligned, floating gate and isolation structure | |
| US6013554A (en) | Method for fabricating an LDD MOS transistor | |
| JPH09321233A (ja) | 半導体装置の製造方法 | |
| TW535256B (en) | Method of fabricating a trenchless buried contact | |
| KR100649026B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| TW502445B (en) | Method for manufacturing semiconductor device | |
| TW463269B (en) | Method for manufacturing LDMOS device having high breakdown voltage | |
| KR100525078B1 (ko) | 고전압 및 저전압 트랜지스터들을 갖는 반도체 소자의제조 방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR101057698B1 (ko) | 반도체소자의 실리사이드막 형성방법 | |
| TW577151B (en) | Manufacturing method of read only memory | |
| KR100236073B1 (ko) | 반도체 소자의 제조방법 | |
| KR100239452B1 (ko) | 반도체 소자의 제조방법 | |
| TW471034B (en) | Method of forming lightly doped drain and source/drain for field effect transistor | |
| KR100192547B1 (ko) | 반도체 소자 및 그 제조방법 | |
| TW434814B (en) | Method to fabricate self-aligned contact holes on the semiconductor wafer | |
| TW460948B (en) | A method for forming transistor gate | |
| KR100469915B1 (ko) | 듀얼게이트전극제조방법 | |
| KR0161848B1 (ko) | 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |