JP2012059900A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012059900A
JP2012059900A JP2010201409A JP2010201409A JP2012059900A JP 2012059900 A JP2012059900 A JP 2012059900A JP 2010201409 A JP2010201409 A JP 2010201409A JP 2010201409 A JP2010201409 A JP 2010201409A JP 2012059900 A JP2012059900 A JP 2012059900A
Authority
JP
Japan
Prior art keywords
region
pattern region
light
semiconductor device
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010201409A
Other languages
English (en)
Other versions
JP5161941B2 (ja
Inventor
Hiroshi Ono
博司 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010201409A priority Critical patent/JP5161941B2/ja
Priority to US13/053,949 priority patent/US8993438B2/en
Priority to TW100131126A priority patent/TWI457996B/zh
Priority to KR1020110089063A priority patent/KR101307687B1/ko
Priority to CN2011102663833A priority patent/CN102403205A/zh
Publication of JP2012059900A publication Critical patent/JP2012059900A/ja
Application granted granted Critical
Publication of JP5161941B2 publication Critical patent/JP5161941B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/89Deposition of materials, e.g. coating, cvd, or ald

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 光源側の微細な調整や改良を必要とせず、光アニール時に半導体集積回路に生じる温度ムラによる回路の劣化を防ぎ、半導体集積回路の性能向上に寄与する。
【解決手段】 半導体装置の製造方法であって、半導体集積回路のパターン30,40が形成された基板に対し、アニールのために照射される光に対する吸収率が一定以下の領域を疎パターン領域100と定義し、疎パターン領域100上に光吸収率を高めるための薄膜60を局所的に形成する。その後、集積回路のパターン30,40及び薄膜60が形成された基板上に光を照射することによりアニールする。
【選択図】 図3

Description

本発明の実施形態は、表面に集積回路を配置した半導体基板に光アニール処理を施す半導体装置の製造方法に関する。
半導体集積回路を電気的に活性な状態にするためには、表面に集積回路を配置した半導体基板を1000℃以上の高温でアニールする必要がある。近年の回路の微細化に伴い、アニール時間を従来よりも大幅に短縮する必要性が増してきた。これに従い、高強度の光を基板表面に照射し、微細回路を電気的に活性化する光アニールという技術が提案されている。例えば、FLA(Flash Lamp Annealing)やLSA(Laser Spike Annealing)などが代表的である。
これらは、従来の技術である、スパイクRTA(Rapid Thermal Annealing)といった数秒間のアニールよりも照射時間が短く、ミリ秒でのアニールを実現している。照射光の照射時間が数ミリ秒であっても、半導体基板の表面温度を瞬時に高温に昇温することができ、基板の表層部のみアニールすることができる。
しかし、これらのアニール技術はその短時間照射故に熱拡散時間が短くなる。このため、熱拡散長である100μm程度のスケールで100℃以上の温度ムラが付き易いという問題がある。温度ムラはチップ内のしきい値電圧等のばらつきの原因になるため、それを極力抑えることが必要となる。そこで、光アニール前の初期加熱温度をウエハ領域毎に制御する技術や、多数のランプと温度計測器を並べ、光強度を調節することなどが考えられてきた。
特開2008−66646号公報
T. Ito, et al.,"10-15 nm Ultras shallow Junction Formation by Flash-Lamp Annealing", Jpn. J. Appl. Phys. 2002, Vol. 41, 2394-2398 M. G. Moharam, T. K. Gaylord, "Rigorous coupled-wave analysis of planar-grating diffraction", J. Opt. Soc. Am., Vol. 71, No. 7, 1981
前述したように光アニール技術においては、光強度を様々な半導体集積回路毎に調整しなければならず、その調整は極めて難しいという課題があった。また、チップサイズ以下での温度ムラを光源で調整するためには、非常に多数のランプを並べる必要があり、実用上現実的ではなかった。
本発明の実施形態では、光源側の微細な調整や改良を必要とせず、光アニール時に半導体集積回路に生じる温度ムラによる回路の劣化を防ぎ、半導体集積回路の性能向上に寄与し得る半導体装置の製造方法を提供する。
実施形態によれば、半導体装置の製造方法であって、半導体集積回路のパターンが形成された基板に対し、アニールのために照射される光に対する吸収率が一定以下の領域を疎パターン領域と定義し、前記疎パターン領域上に光吸収率を高めるための薄膜を局所的に形成する。その後、前記集積回路のパターン及び前記薄膜が形成された前記基板上に光を照射することによりアニールする。
第1の実施形態に使用した光アニール装置を示す概略構成図。 半導体装置の基本回路構造を模式的に示す斜視図。 第1の実施形態に係わる半導体装置の製造方法を説明するためのもので、半導体基板上に形成された各種パターンの配置例を示す模式図。 半導体基板上における光吸収率と窒化膜厚及び回路パターンピッチとの関係を示す図。 半導体基板上における光吸収率と窒化膜厚との関係を示す図。 半導体基板上における光吸収率差と窒化膜厚の関係を示す図。 第2の実施形態に係わる半導体装置の製造方法を説明するためのもので、半導体基板上に形成された各種パターンの配置例を示す模式図。
以下、実施の形態について、図面を参照して説明する。
(第1の実施形態)
図1は、第1の実施形態に用いた光アニール装置を示す概略構成図である。チャンバ1内には、半導体基板10を載置するためのサセプタ2と、基板10の表面に光を照射するための光源3が設置されている。光源3による照射光の照射時間は数ミリ秒以下であり、これによって半導体基板10の表面温度が瞬時に高温に達し、表層部のみアニーリングされるようになっている。
ここで、光源3は、例えばキセノンランプとするか、或いはキセノンランプと同等の強度スペクトルを持つものとする。ここで、キセノンランプは黒体輻射の温度で6000Kから7000Kの間の強度スペクトルを持つが、このときの波長を、以下ではλ(例えば450nm)とする。また、照射時間は数msとし、1秒を超えるものではない。
本実施形態においては、光アニール工程の際、半導体基板10内で光吸収率が低いところに窒化膜、例えばシリコン窒化膜を成膜する。この光吸収率が低い領域を以下では疎パターン領域と定義し、これとは逆に光吸収率が高い領域を密パターン領域と定義する。
半導体装置の回路構造は、図2のような基本構造を持ち、シリコン等の半導体基板10上に設けたGC(Gate Conductor)12とSTI(Shallow Trench Isolation)13、及びAA(Active Area)16によって構成される。それぞれの寸法は様々であるため、回路パターンの形状は全体的には複雑なものとなるが、基本構造はここに示したものとなる。ここで、GC12はシリコン或いはポリシリコンである。しかし、材料はこれに限るものではなく、シリコンやポリシリコンと同等の屈折率を持てばよい。また、AA16はシリコン基板10に不純物が含まれる領域である。ここで、不純物とはボロンや燐などである。但し、不純物はこれに限るものではない。
GC12が2つ以上ある領域において、隣り合う2つのGC12間において、お互いの辺が並行かつ一定間隔となる辺の組み合わせが4つ存在する場合、その間隔をピッチPとする。また、個々のGC12間の最近接距離をRとする。ここで、最近接距離Rとは、隣り合う2つのGC12において、それぞれの領域内の点をAとBとするとき、AB間の距離が最も短くなるような距離である。
一般的な回路構造においては、AA16も密接に並べられることが多い。但し、2つの隣り合うAA16に対する最近接距離は、AA16に接するGC12に対する最近接距離Rよりも小さくなることはない。ここで、AA16の最近接距離とは、隣り合う2つのAA16において、それぞれの領域内の点をAとBとするとき、AB間の距離が最も短くなるような距離である。そこで、AA16の最近接距離は、GC12の最近接距離Rよりも大きいものとして以下では考える。
以上で述べたモデルにおいて、GC12の最近接距離Rが10nm以上かつ0.5μm以下であり、GC幅Wが10nm以上かつ0.5μm以下であり、ピッチPが定義できる場合にピッチPが10nm以上かつ0.5μm以下のものが存在する領域、及びSTI13が存在する領域を密パターン領域と呼ぶ。
疎パターン領域は、密パターンが存在しない領域である。また、この疎パターン領域内の回路パターンを疎パターンと呼ぶ。疎パターン領域には、GC12,STI13,AA16の何れかも全く存在しない領域も含まれる。例えば、基板表面が露出している領域も疎パターン領域である。
シリコン窒化膜60を成膜する際、窒化膜60とシリコン基板10との間に酸化膜、例えばシリコン酸化膜を挟んでも良い。酸化膜を挟むと、アニール後に窒化膜60を剥離して配線を形成する際に、基板表面の絶縁が保てるので有効である。また、酸化膜の厚さは、照射光のピーク波長をλ、材料の屈折率をnとしたとき、酸化膜形成によっても反射特性が変わらない範囲であるλ/4nよりも十分小さいとものとすればよい。
図3に、半導体基板10上に形成された各種パターンの配置例を示す。
図3において、半導体基板主面11の上には半導体回路パターン30,40から成る半導体集積回路が配置されている。半導体基板主面11は、この状態で、FLAで光アニール処理される。回路パターン30,40は、GC12,STI13,及びAA16によって構成されている。ここで、任意のGC12において、ピッチPは0.1μmであり,0.01μmから0.5μmの範囲である。GC幅Wは0.05μmであり,0.01μmから0.5μmの範囲である。GCの最近接距離Rは0.05μmであり、0.010μmから0.5μmの範囲である。
GC12が配置されている領域及びST13が配置されている領域は、密パターン領域である。また、疎パターン領域100は、シリコン基板10の表面が露出している部分であり、GC12,STI13,AA16の何れも配置されていない。この領域内に、12nmの厚さを持つ窒化膜60を成膜する。また、窒化膜60とSTI13とのマージンMは100μm以下とする。この距離は、FLA時の熱拡散長以下である。
このような条件下で半導体基板主面11はFLA処理される。FLAは1ミリ秒行われ、その間の半導体基板主面11の温度は1200℃となる。
次に、本実施形態における作用効果について説明する。
図4に、GC12のパターンピッチP及びデューティ比(ピッチPに対するGC幅Wの比)に様々な寸法を仮定したときの、光吸収率の計算結果を示す。この計算は、RCWA(Rigorous Coupled Wave Analysis)によって計算したものである(非特許文献2)。図中の横軸がパターンピッチであり、縦軸がデューティ比であり、等高線により光吸収率を示す。GC12のパターンピッチPは0.01μm以上かつ0.5μm以下であり、GC幅Wは0.01μm以上かつ0.5μm以下であり、GCの最近接距離Rは0.01μm以上かつ0.5μm以下であるとする。このとき、ピッチPは0.02μmが最少となり、そのときのGC幅Wは0.01μmとなる。また、ピッチPが0.1μmのとき、GC幅Wは0.01μmから0.09μmの範囲となる。このような制限において、図12から光吸収率は約63%〜79%となる。
即ち、ピッチPが0.2μmでデューティ比40%の場合にGC幅Wは0.08μmかつGCの最近接距離Rは0.12μmとなり、この場合の光吸収率は79%と最大になる。また、ピッチPの大きさに関係なく、デューティ比が90%の場合に光吸収率は63%と最小となる。例えば、ピッチPが0.2μmでデューティ比90%の場合にGC幅Wは0.18μmかつGCの最近接距離Rは0.02μmとなり、この場合の吸収率は63%と最小となる。従って、図3において、密パターン領域における光吸収率は約63%から79%となる。
また、シリコン基板10の光吸収率は約58%である。この値も、RCWAによる計算である。そのため、図3において、疎パターン領域100の光吸収率は、窒化膜60を成膜しない場合はシリコン基板10の光吸収率と等しくなり、約58%となる。また、STI13の光吸収率は約70%である。この値も、RCWAによる計算である。
これらより、密パターン領域(回路パターン30,40)と疎パターン領域100との光吸収率差は5%から21%となる。つまり、疎パターン領域100と密パターン領域との光吸収率差の最大の変動幅は21%となる。アニール温度が1200℃の場合、この光吸収率差がもたらす温度差は252℃となる。このような大きな温度差は、回路のしきい値電圧や抵抗値といった基本特性に影響する。即ち、アニール時の基板面内で大きな温度差があると基本特性にばらつきを生じ、回路品質の劣化につながる。
いま、密パターン領域の光吸収率は63%から79%まで変動し、その中間の値は71%である。疎パターン領域100での光吸収率がこの中間値をとるとき、疎パターン領域100と密パターン領域の最大差が最も小さくなり、その最大差は8%である。また、疎パターン領域100での光吸収率は、疎パターン領域100に成膜された窒化膜60の膜厚により変動する。
実際、シリコン窒化膜の膜厚と光吸収率の関係は、図5に示されるようになる。図中の横軸が膜厚であり、縦軸が光吸収率である。この図は、RCWAによる計算結果である。この図から、窒化膜60の膜厚を12nmにして成膜することにより、疎パターン領域100と密パターン領域の最大の光吸収率差を最小にすることができる。本実施形態の膜厚は12nmであり、疎パターン領域100と密パターン領域の光吸収率最大差が最小値の8%となる。但し、密パターン領域での光吸収率の最大差は16%となる。
窒化膜60の膜厚が4nmから20nmに増加すると、疎パターン領域100における光吸収率は63%から79%まで増大する。一方、上述のように密パターン領域における光吸収率は約63%から79%である。そこで、窒化膜60の膜厚がこの範囲にあれば、疎パターン領域100と密パターン領域の光吸収率の変動範囲は同じになる。このとき、疎パターン領域100と密パターン領域の2つの領域内の光吸収率の最大差を最小にすることができる。
実際、図6において、光吸収率差と膜厚の関係を示す。ここで、横軸が窒化膜60の膜厚であり、縦軸が疎パターン領域100と密パターン領域の2つの領域内の光吸収率の最大差である。この図6より、膜厚が4nmから20nmのとき、光吸収率の最大差が最小であることが分かる。本実施形態の膜厚は12nmであり、光吸収率最大差が最小値の16%となる。
以上より、疎パターン領域100に成膜する窒化膜60の膜厚を4nmから20nmとすれば、疎パターン領域100と密パターン領域の2つの領域内の光吸収率の最大差を最小にできることが分かる。
このように本実施形態によれば、光吸収率が低い疎パターン領域100に、光吸収率を上げる窒化膜60を配置することにより、光吸収率を全体的に一様化し、温度ムラを低減することができる。これにより、基板面内の温度ムラが低減され、回路性能の劣化を防ぐことが可能になる。つまり、光源側の微細な調整や改良を必要とせず、光アニール時に半導体集積回路に生じる温度ムラによる回路の劣化を防ぐことができ、半導体集積回路の性能向上に寄与することが可能となる。
なお、本実施形態では、半導体基板主面11上に直接窒化膜60を形成したが、基板主面11と窒化膜60との間に数nmの薄いシリコン酸化膜を挟んでもよい。この場合、酸化膜の形成に伴う光吸収率の変動は少なく、動作に問題はない。
(第2の実施形態)
図7は、第2の実施形態に係わる半導体装置の製造方法を説明するためのもので、半導体基板上に形成された各種パターンの配置例を示す模式図である。本実施形態に用いる光アニール装置は前記図1と同様のものとした。
前記図3と同様に、半導体基板主面11の上に、GC12,STI13,AA16からなる回路パターン30,40が形成されている。ここで、任意のGC12において、ピッチPは0.1μmであり、0.01μmから0.5μmの範囲である。GC幅Wは0.05μmであり、0.01μmから0.5μmの範囲である。GCの最近接距離Rは0.05μmであり、0.01μmから0.5μmの範囲である。これら、GC12が配置されている領域及びST13が配置されている領域は密パターン領域である。
また、疎パターン領域200には、GC22及びAA26からなる回路パターン50が設けられている。但し、回路パターン50におけるGC22間の最近接距離は0.6μmであり、GC22は疎パターンに分類される。AA26は、シリコン基板に不純物を含んでいる。ここで、FLAの波長範囲におけるAA26の屈折率はシリコン基板のものとかわらない。この疎パターン領域200の領域内に、12nmの厚さを持つシリコン窒化膜60を成膜する。但し、GC22上には成膜しないが、AA26上には成膜する。
窒化膜60とSTI13とのマージンMは100μm以下とする。この距離は、FLA時の熱拡散長以下である。GC22のGC幅Wは、一般に1μmを超えることはない。そこで、GC22領域内の温度はFLA時に一様化する。半導体基板主面11は、この状態でFLA処理される。FLAは1ミリ秒行われ、その間の半導体基板主面11の温度は1200℃となる。
次に、本実施形態における作用効果を説明する。
第1の実施形態と同様に、密パターン領域の光吸収率は63%から79%まで変動するものとする。
一方、疎パターン領域200は密パターン領域以外であるので、疎パターン領域200の光吸収率は、前記図4より63%以下である。また、下限はシリコン基板10の光吸収率と等しいとし、58%である。即ち、疎パターン領域200の光吸収率は58%以上かつ63%以下となる。この変動幅は5%である。このとき、半導体基板主面11に直接窒化膜60を成膜したものに比べ、GC22の疎パターンによって光吸収率は最大で+5%増えると考えられる。
そのため、第1の実施形態と同様に膜厚が4nmから20nmの範囲を考えると、疎パターン領域200における光吸収率は、膜厚が4nmのとき63〜69%であり、膜厚が20nmのとき79〜84%である。一方、上述のように密パターン領域における光吸収率は約63%から79%である。このとき、膜厚が20nmの場合、疎パターン領域200の方の光吸収率が密パターン領域のものより、最大で+5%ほど大きくなる場合がある。そこで、図5より、膜厚を4nmから18nmまでとすれば、疎パターン領域200における光吸収率は約63%から79%となり、密パターン領域のものと一致する。
以上より、疎パターン領域200に成膜する窒化膜60の膜厚を4nmから18nmとすれば、疎パターン領域200と密パターン領域の2つの領域内の光吸収率の最大差を最小にできることが分かる。
このように本実施形態によれば、GC,AA,STIの何れも形成されていない疎パターン領域100に限らず、GCやAAが形成されていても、GCの密度が低く光吸収率が低い疎パターン領域200に対して窒化膜60を形成することにより、密パターン領域と疎パターン領域200との光吸収率を近付けることができる。従って、第1の実施形態と同様の効果が得られる。
なお、上記の説明ではGC22上には窒化膜60を形成しない例で説明したが、GC22上にも窒化膜60を形成するようにしても良い。GC22のGC幅は1μm以下であり、半導体基板主面11でまばらにしか存在しないため、成膜されたGC22の光吸収率変動は無視できる。
(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。光アニール装置は、前記図1に示す構造に何ら限定されるものではなく、ミリ秒での光アニールを実現できるものであればよい。さらに、アニール手法は必ずしもFLAに限らず、LSAを用いることも可能である。
また、疎パターン領域に形成する薄膜は必ずしもシリコン窒化膜に限るものではなく、基板よりも光吸収率の大きい絶縁膜であればよい。さらに、前記図3及び図7に示したパターンの配置は一例に過ぎず、各種のパターンに適用することが可能であるのは勿論のことである。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…チャンバ
2…サセプタ
3…光源
10…半導体基板
11…半導体基板主面
12,22…GC(Gate Conductor)
13,23…STI(Shallow Trench Isolation)
16,26…AA(Active Area)
30,40,50…回路パターン
60…窒化膜
100,200…疎パターン領域

Claims (6)

  1. 半導体集積回路のパターンが形成された基板に対し、アニールのために照射される光に対する吸収率が一定以下の領域を疎パターン領域と定義し、前記疎パターン領域上に光吸収率を高めるための薄膜を局所的に形成する工程と、
    前記集積回路のパターン及び前記薄膜が形成された前記基板上に光を照射することによりアニールする工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記照射光の光源として、キセノンランプを用いることを特徴とする、請求項1記載の半導体装置の製造方法。
  3. 前記薄膜はシリコン窒化膜であり、前記疎パターン領域にゲートパターンが含まれない場合に、前記薄膜の膜厚を4nmから20nmの間に設定することを特徴とする、請求項2記載の半導体装置の製造方法。
  4. 前記薄膜はシリコン窒化膜であり、前記疎パターン領域にゲートパターンが含まれる場合に、前記薄膜の膜厚を4nmから18nmの間に設定することを特徴とする、請求項2記載の半導体装置の製造方法。
  5. 前記基板の表面と前記薄膜との間に、シリコン酸化膜を挿入することを特徴とする、請求項3又は4に記載の半導体装置の製造方法。
  6. 前記半導体集積回路のパターンとしてゲートパターンに着目し、該ゲートパターン同士の最近接距離が0.5μm以下の領域を密パターン領域と定義し、且つ素子分離絶縁膜が形成された領域を密パターン領域と定義し、それ以外の領域を疎パターン領域と定義することを特徴とする、請求項1記載の半導体装置の製造方法。
JP2010201409A 2010-09-08 2010-09-08 半導体装置の製造方法 Expired - Fee Related JP5161941B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010201409A JP5161941B2 (ja) 2010-09-08 2010-09-08 半導体装置の製造方法
US13/053,949 US8993438B2 (en) 2010-09-08 2011-03-22 Semiconductor device manufacturing method
TW100131126A TWI457996B (zh) 2010-09-08 2011-08-30 A manufacturing method of a semiconductor device, and a manufacturing apparatus for a semiconductor device
KR1020110089063A KR101307687B1 (ko) 2010-09-08 2011-09-02 반도체장치의 제조방법
CN2011102663833A CN102403205A (zh) 2010-09-08 2011-09-08 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010201409A JP5161941B2 (ja) 2010-09-08 2010-09-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012059900A true JP2012059900A (ja) 2012-03-22
JP5161941B2 JP5161941B2 (ja) 2013-03-13

Family

ID=45771035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010201409A Expired - Fee Related JP5161941B2 (ja) 2010-09-08 2010-09-08 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8993438B2 (ja)
JP (1) JP5161941B2 (ja)
KR (1) KR101307687B1 (ja)
CN (1) CN102403205A (ja)
TW (1) TWI457996B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013182893A (ja) * 2012-02-29 2013-09-12 Toshiba Corp イメージセンサ及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0553143A (ja) * 1991-08-29 1993-03-05 Seiko Epson Corp 液晶表示パネル及びその製造方法
JPH09107108A (ja) * 1995-08-04 1997-04-22 Sanyo Electric Co Ltd 半導体装置及び表示装置
JP2008027988A (ja) * 2006-07-18 2008-02-07 Fujitsu Ltd 半導体装置の製造方法
JP2008192924A (ja) * 2007-02-06 2008-08-21 Toshiba Corp 半導体装置の製造方法
JP2009130243A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体装置の製造方法
JP2009141075A (ja) * 2007-12-05 2009-06-25 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4627961B2 (ja) 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4954495B2 (ja) 2005-04-27 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2008066646A (ja) 2006-09-11 2008-03-21 Nec Electronics Corp アニール装置、アニール方法及び半導体装置の製造方法
JP2010040545A (ja) 2008-07-31 2010-02-18 Advanced Lcd Technologies Development Center Co Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0553143A (ja) * 1991-08-29 1993-03-05 Seiko Epson Corp 液晶表示パネル及びその製造方法
JPH09107108A (ja) * 1995-08-04 1997-04-22 Sanyo Electric Co Ltd 半導体装置及び表示装置
JP2008027988A (ja) * 2006-07-18 2008-02-07 Fujitsu Ltd 半導体装置の製造方法
JP2008192924A (ja) * 2007-02-06 2008-08-21 Toshiba Corp 半導体装置の製造方法
JP2009130243A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体装置の製造方法
JP2009141075A (ja) * 2007-12-05 2009-06-25 Toshiba Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013182893A (ja) * 2012-02-29 2013-09-12 Toshiba Corp イメージセンサ及びその製造方法

Also Published As

Publication number Publication date
CN102403205A (zh) 2012-04-04
KR101307687B1 (ko) 2013-09-12
TWI457996B (zh) 2014-10-21
JP5161941B2 (ja) 2013-03-13
US8993438B2 (en) 2015-03-31
KR20120025983A (ko) 2012-03-16
TW201234446A (en) 2012-08-16
US20120058638A1 (en) 2012-03-08

Similar Documents

Publication Publication Date Title
JP5242145B2 (ja) 半導体装置の製造方法
KR20080096510A (ko) 반도체 장치 제조시의 국지적 어닐링
US6905983B2 (en) Apparatus and method for manufacturing semiconductor devices, and semiconductor device
JP2003140319A (ja) 半導体素子製造用マスク基板,及び,半導体素子の製造方法
JP6012987B2 (ja) イメージセンサの製造方法
JP2009130243A (ja) 半導体装置の製造方法
US20210257230A1 (en) System and method for annealing die and wafer
JP5161941B2 (ja) 半導体装置の製造方法
JP2002246328A (ja) 熱処理方法、熱処理装置及び半導体装置の製造方法
JP2005167005A (ja) 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置
JP5899533B2 (ja) 結晶性薄膜の形成方法及び薄膜トランジスタの製造方法
JP2016046461A (ja) 半導体発光素子ウエハ及び半導体発光素子並びに半導体発光素子の製造方法
KR102034136B1 (ko) 박막 트랜지스터 기판의 제조방법
JP5826672B2 (ja) イメージセンサ及びその製造方法
JP5439491B2 (ja) 半導体装置の製造方法
US8575043B2 (en) Semiconductor device and manufacturing method thereof
KR20120007950A (ko) 반도체 소자의 열적 평준화 방법
JP2016213293A (ja) 半導体集積回路装置
JP6119917B2 (ja) 半導体装置の製造方法
JP2012204619A (ja) 半導体装置の製造方法、半導体装置、設計方法、設計装置、及び、プログラム
TWI521599B (zh) 半導體裝置以及形成半導體裝置的方法
JP2013232672A (ja) 半導体素子の製造方法
JP2006140176A (ja) 半導体装置及びその製造方法
CN104733375A (zh) 大马士革结构的制作方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121214

R151 Written notification of patent or utility model registration

Ref document number: 5161941

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees