JP2008027988A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】不純物の活性化を効果的に行いつつ、局所的な温度制御を行うことができる半導体装置の製造方法を提供する。
【解決手段】光吸収膜１０の表面に選択的に凹部８を形成した後、光吸収膜１０に対して光を照射することにより、熱処理を実行する。この熱処理時間は、例えば１秒間以下とする。この熱処理により、エクステンション層５及びポケット層６中の不純物が活性化する。但し、短時間であるため、熱拡散はほとんど皆無である。低温アニール領域５１では、光吸収膜１０の表面が平坦となっているため、光吸収膜１０の表面により反射された光が再び光吸収膜１０に向かってくることはない。一方、高温アニール領域５２では、凹部８の内部に照射された光は、高い確率で、複数回、凹部８の面に照射されてから外部に放出される。従って、光吸収膜１０によって吸収される割合が、低温アニール領域５１のそれよりも著しく高い。
【選択図】図１Ｅ

Description

本発明は、ＳｏＣ（System on Chip）の製造に好適な半導体装置の製造方法に関する。

微細トランジスタの高性能化のためには、ソース／ドレインの寄生抵抗の低減が必要である。寄生抵抗の低減には、浅く、低抵抗で、ドーパントのプロファイルが急峻なエクステンション層の形成が有効である。また、ソース／ドレインの形成の際には、不純物の導入及び活性化（熱処理）が行われている。そして、不純物の活性化のために、１０秒間以上のＲＴＡ（Rapid Thermal Annealing）やアニール時間が０．１秒間〜１秒間程度のスパイクアニールが行われている。但し、ＲＴＡの際のアニール温度を高くし過ぎると、ドーパントの熱拡散が顕著となって、浅い接合を形成することが困難となる。また、熱拡散を抑えて接合を浅くするためにアニール温度を低くし過ぎると、ドーパントを十分に活性化できずにシート抵抗が上昇してしまう。

そこで、近年、より短時間の熱処理、例えばアニール時間が１ｍ秒程度のフラッシュランプアニール及びレーザアニール等が行われている。これらの熱処理では、ドーパントの活性化に十分な１１００〜１４００℃程度まで昇温しても、アニール時間が１ｍ秒程度と非常に短時間である為にドーパントの熱拡散が無視できるほど小さい。但し、これらの熱処理では、半導体基板の表面内の位置によって温度に予期できないむらが生じることがある。これは、次の理由による。熱処理を行う際には、光の照射が行われる。照射された光は、半導体基板上にゲート電極等が存在するため、半導体基板に到達するまでに、屈折したり反射されたりする。この結果、位置によって照射される光のエネルギに相違が生じ、温度のむらが生じるのである。この現象は、ＲＴＡやスパイクアニールを行う際にも同様に生じる。

そこで、光を吸収する膜を全面に形成した上で光の照射を行う方法が提案されている（特許文献１）。

特許文献１のように光吸収膜を形成すれば、温度のむらを抑えることはできるが、ＳｏＣのように、１チップ内に多種類の機能回路が存在する半導体装置の製造には、必ずしも適しているとはいえない。これは、不純物の活性化のための熱処理時の好ましいアニール温度が機能回路毎に相違しているにも拘らず、光吸収膜を用いた場合には局所的な温度制御が困難なためである。

米国特許第６３６５４７６号明細書 特開平４−３２９６３３号公報 特開２００５−３２９９８号公報

本発明の目的は、不純物の活性化を効果的に行いつつ、局所的な温度制御を行うことができる半導体装置の製造方法を提供することにある。

本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明に想到した。

本発明に係る半導体装置の製造方法では、半導体基板の表面に不純物を導入した後、前記半導体基板の上方に、表面が平坦な光吸収膜を形成する。次に、前記光吸収膜の一部の領域内に複数の凹部を形成する。そして、前記光吸収膜に対して光を照射することにより、前記半導体基板を加熱して前記不純物を活性化させる。

本発明によれば、光吸収膜を用いながら熱処理を行っているので、効果的に不純物の活性化を行うことができる。更に、光吸収膜として、表面に選択的に凹部が形成されたものを使用するので、凹部が形成された領域における光吸収効率を高めることにより、局所的に温度制御を行うこともできる。

以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。図１Ａ乃至図１Ｎは、本発明の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。なお、本実施形態では、ドーパントの低めの活性率が要求される低温アニール領域５１と、ドーパントの高めの活性率が要求される高温アニール領域５２とが存在する半導体装置を製造する。

先ず、図１Ａに示すように、半導体基板１の表面に素子分離絶縁膜２を、例えばＳＴＩ（Shallow Trench Isolation）法により形成する。次に、素子分離絶縁膜２により区画された素子活性領域内に、ゲート絶縁膜３及びゲート電極４を形成する。次いで、ゲート電極４をマスクしながら、半導体基板１の表面とは逆導電型の不純物を半導体基板１の表面に導入することにより、エクステンション層５を形成し、表面と同じ導電型の不純物を半導体基板１の表面に導入することにより、ポケット層６を形成する。なお、エクステンション層５及びポケット層６の形成順序は限定されない。

その後、図１Ｂに示すように、全面に光吸収膜１０を形成する。光吸収膜１０は、完全に光を吸収する必要はなく、光吸収膜１０としては、例えば不純物が導入されたアモルファスシリコン膜、不純物が導入された多結晶シリコン膜、炭素又は高融点金属（タングステン、窒化チタン等）を含有する膜を用いることができる。また、光吸収膜１０を形成する前には、その後の除去を考慮して、厚さが数ｎｍ程度の絶縁膜（例えばシリコン酸化膜、シリコン窒化膜）を全面に形成しておくことが好ましい。なお、ゲート電極４等が存在するために、光吸収膜１０の表面は平坦とはならない。

続いて、図１Ｃに示すように、例えばＣＭＰ（Chemical Mechanical Polishing）法により光吸収膜１０の表面を平坦化する。ここまでの処理は、低温アニール領域５１及び高温アニール領域５２で共通している。

次に、フォトレジストの液を全面に塗布し、その露光及び現像を行うことにより、光吸収膜１０上にレジストパターン７を形成する。レジストパターン７としては、低温アニール領域５１を完全に覆うと共に、高温アニール領域５２に開口部が存在するものを形成する。なお、開口部は規則的に形成されていても、不規則に形成されていてもよい。次いで、レジストパターン７をマスクとしながら、ドライエッチングを行うことにより、図１Ｄに示すように、高温アニール領域５２内において、光吸収膜１０の表面に凹部８を形成する。本実施形態では、凹部８の形状を椀状とする。凹部８の深さは、例えば３００ｎｍ〜４００ｎｍ程度とする。

その後、図１Ｅに示すように、レジストパターン７を除去する。そして、光吸収膜１０に対して光を照射することにより、スパイクアニール、フラッシュランプアニール又はレーザアニール等の熱処理を実行する。本実施形態では、点光源を用いることとする。また、この熱処理時間（アニール時間）は、例えば１秒間以下とする。この熱処理により、エクステンション層５及びポケット層６中の不純物が活性化する。

低温アニール領域５１では、光吸収膜１０の表面が平坦となっているため、図２Ｂに示すように、光吸収膜１０の表面により反射された光が再び光吸収膜１０に向かってくることはない。一方、高温アニール領域５２では、光吸収膜１０の表面に凹部８が形成されているため、その内部に照射された光は、図２Ａに示すように、凹部８の側面及び／又は底面により反射され、凹部８の他の面に向かうことが多い。そして、当該他の面においても反射され、更に他の面に向かうことが多い。即ち、凹部８の内部に照射された光は、高い確率で、複数回、凹部８の面に照射されてから外部に放出されるのである。従って、光吸収膜１０によって吸収される割合が、低温アニール領域５１のそれよりも著しく高い。この結果、高温アニール領域５２の温度が低温アニール領域５１の温度よりも高くなり、高温アニール領域５２において、低温アニール領域５１よりも、エクステンション層５及びポケット層６中の不純物の活性が高くなる。

続いて、図１Ｆに示すように、光吸収膜１０を除去する。光吸収膜１０の除去としては、光吸収膜１０が、不純物が導入されたアモルファスシリコン膜又は多結晶シリコン膜の場合は、例えばＴＭＡＨ（Tetra Methyl Ammonium Hydroxide）等の有機アルカリ溶液を用いたウェットエッチングを行う。光吸収膜１０の形成前に酸化膜を形成してある場合には、特に選択性が高い条件下で光吸収膜１０を除去することができる。

次に、図１Ｇに示すように、ゲート電極３の側方にサイドウォール絶縁膜１７を形成する。そして、サイドウォール絶縁膜１７及びゲート電極４をマスクとしながら、エクステンション層５と同じ導電型の不純物を半導体基板１の表面に導入することにより、高濃度不純物拡散層９を形成する。

次いで、図１Ｈに示すように、全面に光吸収膜２０を、光吸収膜１０と同様にして形成する。なお、ここでも、光吸収膜２０を形成する前には、その後の除去を考慮して、厚さが数ｎｍ程度の絶縁膜を全面に形成しておくことが好ましい。また、ゲート電極４等が存在するために、光吸収膜２０の表面は平坦とはならない。その後、図１Ｉに示すように、例えばＣＭＰ法により光吸収膜２０の表面を平坦化する。

続いて、フォトレジストの液を全面に塗布し、その露光及び現像を行うことにより、光吸収膜２０上にレジストパターン１１を形成する。レジストパターン１１としては、レジストパターン７と同様に、低温アニール領域５１を完全に覆うと共に、高温アニール領域５２に開口部が存在するものを形成する。次に、レジストパターン１１をマスクとしながら、ドライエッチングを行うことにより、図１Ｊに示すように、高温アニール領域５２内において、光吸収膜２０の表面に凹部１２を形成する。本実施形態では、凹部１２の形状を椀状とする。凹部１２の深さは、例えば３００ｎｍ〜４００ｎｍ程度とする。

次いで、図１Ｋに示すように、レジストパターン１１を除去する。そして、光吸収膜２０に対して光を照射することにより、スパイクアニール、フラッシュランプアニール又はレーザアニール等の熱処理を実行する。本実施形態では、点光源を用いることとする。また、この熱処理時間（アニール時間）は、例えば１秒間以下とする。この熱処理により、高濃度不純物拡散層９中の不純物が活性化する。

低温アニール領域５１では、光吸収膜２０の表面が平坦となっているため、光吸収膜２０の表面により反射された光が再び光吸収膜２０に向かってくることはない。一方、高温アニール領域５２では、凹部１２の内部に照射された光は、高い確率で、複数回、凹部１２の面に照射されてから外部に放出される。従って、光吸収膜２０によって吸収される割合が、低温アニール領域５１のそれよりも著しく高い。この結果、高温アニール領域５２の温度が低温アニール領域５１の温度よりも高くなり、高温アニール領域５２において、低温アニール領域５１よりも、高濃度不純物拡散層９中の不純物の活性が高くなる。

その後、図１Ｌに示すように、光吸収膜２０を除去する。光吸収膜２０の除去としては、光吸収膜２０が、不純物が導入されたアモルファスシリコン膜又は多結晶シリコン膜の場合は、例えばＴＭＡＨ等の有機アルカリ溶液を用いたウェットエッチングを行う。光吸収膜２０の形成前に酸化膜を形成してある場合には、特に選択性が高い条件下で光吸収膜２０を除去することができる。続いて、図１Ｍに示すように、ゲート電極４及び高濃度不純物拡散層９の表面にシリサイド層１３を形成する。シリサイド層１３としては、例えばニッケルシリサイド層を形成する。

次に、図１Ｎに示すように、全面に層間絶縁膜１４を形成し、層間絶縁膜１４に、各シリサイド層１３まで到達するコンタクトホールを形成する。そして、コンタクトホール内にコンタクトプラグ１５を埋め込む。次いで、層間絶縁膜１４上に、コンタクトプラグ１５に接続される配線１６を形成する。その後、上層の層間絶縁膜及び配線等を形成し、更にパッシベーション膜等を形成して半導体装置を完成させる。

このような本実施形態によれば、上述のように、光吸収膜１０及び２０に、選択的に凹部８又は１２を形成しているため、低温アニール領域５１におけるアニール温度を低めに抑えながら、高温アニール領域５２におけるアニール温度を高くすることができる。従って、ＳｏＣを製造する場合であっても、予期できない温度むらを抑制しながら、機能回路に応じてアニール温度を調整することが可能となる。

なお、上述の実施形態では、凹部８及び１２の形状を椀状としているが、図３Ａに示すように、楔状の凹部２１を形成してもよい。この場合には、熱処理の際に、点光源を用いるのではなく、平行光（平面波の光）を光吸収膜１０又は２０の表面に対して垂直に照射することが好ましい。これは、図３Ａに示すように、凹部２１の面による光の反射が２回となるためである。なお、凹部２１が存在しない領域（低温アニール領域５１）では、図３Ｂに示すように、光の反射は１回となる。

なお、光源と凹部の形状との組み合わせは上記のものに限定されない。また、椀状の凹部として、底部が湾曲したもの等、曲面を用いて構成されたものを形成してもよい。また、楔状の凹部を形成する場合、光を効率よく吸収するためにテーパ角を４５°以上とすることが好ましい。更に、光源として、線光源又は面光源を用いてもよい。

また、低温アニール領域５１におけるアニール温度の上昇を抑制するために、低温アニール領域５１（凹部２１が形成された領域を除く領域）に、厚さが２０ｎｍ程度のＴｉＮ膜等の光反射膜を形成してもよい。ＴｉＮ膜は、特に波長が５００ｎｍ〜８００ｎｍの光に対して有効である。図１３に示す試料における入射光の波長と反射率との関係を図１４に示す。図１４に示すように、反射膜を用いることにより、反射率を１０〜２０％程度高くすることができる。即ち、低温アニール領域５１と高温アニール領域５２との間の温度差を大きくすることができる。

次に、本願発明者が行った種々の検証実験の結果について説明する。

（第１の実験）
第１の実験では、シリコン基板の表面に深さが３００ｎｍ程度の凹部を形成し、ハロゲン−タングステンランプを用いてＲＴＡを行った。そして、ハロゲン−タングステンランプに一定のパワーを印加して、時間の経過に伴うシリコン基板の温度変化を測定した。また、比較対象として、凹部を形成せずに同様のＲＴＡを行い、その温度変化も測定した。これらの結果を図４に示す。

図４に示すように、凹部が形成されているシリコン基板では（破線）、６秒間が経過した後に急激に温度が上昇している。一方、凹部が形成されていないシリコン基板では（実線）、なだらかに温度が上昇しているのみである。この第１の実験の結果から、凹部が光の吸収に大きく寄与していることが実証された。

（第２の実験）
第２の実験では、凹部の深さと光の吸収効率との関係について調査した。この調査では、凹部の深さが相違する複数のシリコン基板を作成し、それらの温度をハロゲン−タングステンランプを用いて１０００℃に維持するために必要なパワーを測定した。この結果を図５に示す。なお、図５の縦軸は、ハロゲンタングステンランプに印加できる最大の電力（パワー）を１００％としたときのパワーの割合を示している。

図５に示すように、４００ｎｍまでであれば凹部が深くなるほど１０００℃に維持する為に必要なパワーが低下しており、凹部が深くなるほど光の吸収効率が向上するという結果が得られた。このことから、凹部の深さを調整することにより、アニール温度を制御することが可能であるといえる。また、図５からは、凹部が４００ｎｍを超えても吸収効率はあまり向上しないことが予想される。

（第３の実験）
第３の実験では、図６Ａ乃至図６Ｃに示すように、シリコン基板３１の表面に、平面形状が、１辺の長さが１００μｍの正方形の平坦部３４を形成した。なお、図６Ｂは、図６Ａ中のＩ−Ｉ線に沿った断面図であり、図６Ｃは、図６Ａ中のＩＩ−ＩＩ線に沿った断面図である。平坦部３４の周囲には、縦横に延びる多数の凹部３２を形成することにより、それらの間に凸部３３を形成した。なお、凹部３２の深さは約１５０ｎｍと４００ｎｍとした。また、凹部３２の幅を１μｍとし、凸部３３の平面形状を１辺の長さが１μｍの正方形とした。また、比較対象として、シリコン基板３１の表面に凹部３２及び凸部３３を形成しない試料も作成した。

そして、フラッシュランプアニールを行い、Ｉ−Ｉ線に沿った温度分布及びＩＩ−ＩＩ線に沿った温度分布を測定した。また、シリコン基板の表面に凹部及び凸部を形成しない試料も同様に温度を測定した。なお、アニール時間は０．８ｍ秒とし、アニール目標温度は１１００℃とした。これらの結果を図７Ａ及び図７Ｂに示す。図７Ａが、Ｉ−Ｉ線に沿った温度分布を示し、図７Ｂが、ＩＩ−ＩＩ線に沿った温度分布を示している。

図７Ａ及び図７Ｂに示すように、凹部３２及び凸部３３が存在する試料の温度が、凸凹のない試料よりも、凹部の深さが１５０ｎｍの場合で３０℃、４００ｎｍの場合で５０℃程度高くなった。光源がフラッシュランプアニールの場合でも、凹部が深くなるほど光の吸収効率が向上しており、このことより、凹部の深さを調整することにより、アニール温度を制御することが可能であるといえる。

（第４の実験）
第４の実験では、図８Ａ乃至図８Ｃに示すように、シリコン基板３１の表面に、平面形状が、１辺の長さが１００μｍの正方形の平坦部３４を残して、ＳＴＩを形成するのと同様の方法により、縦横に延びる格子状の埋め込みシリコン酸化膜３５を形成した。なお、図８Ｂは、図８Ａ中のＩ−Ｉ線に沿った断面図であり、図８Ｃは、図８Ａ中のＩＩ−ＩＩ線に沿った断面図である。平坦部３４の周囲には、シリコン基板をエッチングして形成された凹部３２に埋め込まれた酸化膜とエッチングせずに島状に残した多数のシリコン凸部３３が周期的に配置されている。凹部３２の深さは約３００ｎｍ程度とした。また、凹部３２の幅を１μｍとし、エッチングせずに島状に残したシリコン凸部３３の平面形状を１辺の長さが１μｍの正方形とした。また、比較対象として、シリコン基板３１の表面に凹部３２、埋め込み酸化膜３５及び凸部３４を形成しない試料も作成した。

そして、フラッシュランプアニールを行い、Ｉ−Ｉ線に沿った温度分布及びＩＩ−ＩＩ線に沿った温度分布を測定した。また、シリコン基板の表面に凹部３２、埋め込み酸化膜３５及び凸部３４を形成しない試料についても同様に温度を測定した。なお、アニール時間は０．８ｍ秒とし、アニール目標温度は１１５０℃とした。これらの結果を図９Ａ及び図９Ｂに示す。図９Ａが、Ｉ−Ｉ線に沿った温度分布を示し、図９Ｂが、ＩＩ−ＩＩ線に沿った温度分布を示している。

図９Ａ及び図９Ｂに示すように、凹部３２及び埋め込み酸化膜部３５及び凸部３３が存在する試料の温度が、凸凹の存在しない試料よりも７０℃程度高くなった。この結果からも、凹部に酸化膜が埋め込まれていても、酸化膜埋め込みのない単純なＳｉの凸凹表面と同様に、酸化膜表面から入射して凹部側面のＳｉ／酸化膜界面で反射した光が、複数回Ｓｉ／酸化膜界面で反射することによって吸収率が増大することが実証された。

ここで、第３と第４の実験結果の比較より、凹部を酸化膜で埋め込んだ効果について説明する。

図１０Ａに、第３の実験において、深さが４００ｎｍの凹部に酸化膜を埋め込まなかった場合の温度分布を、図１０Ｂに、第４の実験において、深さが３００ｎｍの凹部に酸化膜を埋め込んだ場合の温度分布を、それぞれ凸凹を形成しなかった試料の温度分布と合わせて示す。酸化膜埋め込みありの試料は、凹部の深さが酸化膜埋め込みなしのサンプルに比べて浅いにも拘わらず、凸凹なしのサンプルに対する温度上昇幅が、埋め込み酸化膜なしのサンプルの５０℃に対して７０℃と大きい。これは、酸化膜埋め込みありのサンプルでは、酸化膜埋め込みのない単純なＳｉの凸凹表面と同様に、酸化膜表面から入射して凹部側面のＳｉ／酸化膜界面で反射した光が、複数回Ｓｉ／酸化膜界面で反射することによって吸収率が増大する効果の他に、フラッシュランプの発光波長領域では酸化膜の反射率がＳｉよりも小さいことによる吸収の増大の効果が寄与するからである。このように凸凹サンプルの凹部に適当な材質を埋め込むことにより、吸収の効率をさらに増大させることができる。

（第５の実験）
第５の実験では、図１１Ａ及び図１１Ｂに示すように、シリコン基板４１の表面に、ＳＴＩを形成する方法と同様の方法により、縦横に延びるシリコン酸化膜４５を形成した。なお、シリコン酸化膜４５の幅及びピッチは、約１μｍとした。次に、全面に多結晶シリコン膜を形成し、これをパターニングすることにより、幅が５ｍｍの複数の平坦多結晶シリコン膜４４を形成すると共に、その両脇にシリコン酸化膜４５と整合する凹部４２を形成して多数の島状多結晶シリコン膜４３を形成した。なお、島状多結晶シリコン膜４３は、シリコン酸化膜４５により区画されたシリコン基板４１上に形成した。なお、図１１Ｂは、図１１Ａ中のＩＩＩ−ＩＩＩ線に沿った断面図である。

また、比較対象として、平坦多結晶シリコン膜４４を形成せずに、島状多結晶シリコン膜４３を全体に形成した試料も作製した。

そして、各試料について、ハロゲン−タングステンランプを用いたスパイクアニールを行い、ＩＩＩ−ＩＩＩ線に沿った温度分布を測定した。これらの結果を図１２Ａ及び図１２Ｂに示す。図１２Ａが、平坦多結晶シリコン膜４４が形成された試料の温度分布を示し、図１２Ｂが、島状多結晶シリコン膜４３のみが形成された試料の温度分布を示している。また、図１２Ａ及び図１２Ｂの縦軸は、面内平均温度との温度差を示しており、横軸は、ＩＩＩ−ＩＩＩ線に沿った位置を示している。また、図１２Ａ中のドット模様が付された領域は、幅が５ｍｍの平坦多結晶シリコン膜４３に相当する領域である。

図１２Ａに示すように、平坦多結晶シリコン膜４４が形成された試料では、平坦多結晶シリコン膜４４が存在する領域において、他の領域よりも温度が低くなった。一方、平坦多結晶シリコン膜４４が形成されず、島状多結晶シリコン膜４３のみが形成された試料では、全体にわたって温度がほぼ均一であった。この結果からも、凹部４２の密度を領域毎に変化させる事により、領域毎に温度差を生じさせる事ができるが実証された。

以下、本発明の諸態様を付記としてまとめて記載する。

（付記１）
半導体基板の表面に不純物を導入する工程と、
前記半導体基板の上方に、表面が平坦な光吸収膜を形成する工程と、
前記光吸収膜の一部の領域内に複数の凹部を形成する工程と、
前記光吸収膜に対して光を照射することにより、前記半導体基板を加熱して前記不純物を活性化させる工程と、
を有することを特徴とする半導体装置の製造方法。

（付記２）
前記光として、平行光を照射することを特徴とする付記１に記載の半導体装置の製造方法。

（付記３）
前記光の光源として、点光源、線光源又は面光源を用いることを特徴とする付記１に記載の半導体装置の製造方法。

（付記４）
前記凹部として、楔状の凹部を形成することを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。

（付記５）
前記凹部として、椀状の凹部を形成することを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。

（付記６）
前記光を照射する工程の前に、前記光吸収膜上の前記凹部が形成された領域を除く領域に光反射膜を形成する工程を有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。

（付記７）
前記凹部の深さを３００ｎｍ乃至４００ｎｍとすることを特徴とする付記１乃至６のいずれか１項に記載の半導体装置の製造方法。

（付記８）
前記光吸収膜として、シリコン膜を形成することを特徴とする付記１乃至７のいずれか１項に記載の半導体装置の製造方法。

（付記９）
前記光吸収膜として、炭素又は高融点金属を含有する膜を形成することを特徴とする付記１乃至７のいずれか１項に記載の半導体装置の製造方法。

本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 図１Ａに引き続き、半導体装置の製造方法を示す断面図である。 図１Ｂに引き続き、半導体装置の製造方法を示す断面図である。 図１Ｃに引き続き、半導体装置の製造方法を示す断面図である。 図１Ｄに引き続き、半導体装置の製造方法を示す断面図である。 図１Ｅに引き続き、半導体装置の製造方法を示す断面図である。 図１Ｆに引き続き、半導体装置の製造方法を示す断面図である。 図１Ｇに引き続き、半導体装置の製造方法を示す断面図である。 図１Ｈに引き続き、半導体装置の製造方法を示す断面図である。 図１Ｉに引き続き、半導体装置の製造方法を示す断面図である。 図１Ｊに引き続き、半導体装置の製造方法を示す断面図である。 図１Ｋに引き続き、半導体装置の製造方法を示す断面図である。 図１Ｌに引き続き、半導体装置の製造方法を示す断面図である。 図１Ｍに引き続き、半導体装置の製造方法を示す断面図である。 点光源を用いた場合の凹部８及び１２での反射を示す図である。 点光源を用いた場合の光吸収膜１０及び２０の表面での反射を示す図である。 平面波を用いた場合の凹部２１での反射を示す図である。 平面波を用いた場合の光吸収膜１０及び２０の表面での反射を示す図である。 第１の実験の結果を示すグラフである。 第２の実験の結果を示すグラフである。 第３の実験の試料を示す平面図である。 図６Ａ中のＩ−Ｉ線に沿った断面図である。 図６Ａ中のＩＩ−ＩＩ線に沿った断面図である。 図６Ａ中のＩ−Ｉ線に沿った温度分布を示すグラフである。 図６Ａ中のＩＩ−ＩＩ線に沿った温度分布を示すグラフである。 第４の実験の試料を示す平面図である。 図８Ａ中のＩ−Ｉ線に沿った断面図である。 図８Ａ中のＩＩ−ＩＩ線に沿った断面図である。 図８Ａ中のＩ−Ｉ線に沿った温度分布を示すグラフである。 図８Ａ中のＩＩ−ＩＩ線に沿った温度分布を示すグラフである。 図６Ａ中のＩ−Ｉ線に沿った温度分布を示すグラフ（凹部に酸化膜を埋め込んでいない試料の温度分布を示すグラフ）である。 図８Ａ中のＩ−Ｉ線に沿った温度分布を示すグラフ（凹部に酸化膜を埋め込んだ試料の温度分布を示すグラフ）である。 第５の実験の試料を示す平面図である。 図１１Ａ中のＩＩＩ−ＩＩＩ線に沿った断面図である。 平坦多結晶シリコン膜４４が形成された試料の温度分布を示すグラフである。 島状多結晶シリコン膜４３のみが形成された試料の温度分布を示すグラフである。 反射率の測定に用いた試料を示す図である。 入射光の波長と反射率との関係を示すグラフである。

符号の説明

１：基板
２：素子分離絶縁膜
３：ゲート絶縁膜
４：ゲート電極
５：エクステンション層
６：ポケット層
７、１１：レジストパターン
８、１２、２１：凹部
９：高濃度不純物拡散層
１０、２０：光吸収膜
１３：シリサイド層
１４：層間絶縁膜
１５：コンタクトプラグ
１６：配線
１７：サイドウォール絶縁膜
５１：低温アニール領域
５２：高温アニール領域

Claims (5)

1. 半導体基板の表面に不純物を導入する工程と、
   前記半導体基板の上方に、表面が平坦な光吸収膜を形成する工程と、
   前記光吸収膜の一部の領域内に複数の凹部を形成する工程と、
   前記光吸収膜に対して光を照射することにより、前記半導体基板を加熱して前記不純物を活性化させる工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 前記凹部として、楔状の凹部を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記凹部として、椀状の凹部を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
4. 前記光を照射する工程の前に、前記光吸収膜上の前記凹部が形成された領域を除く領域に光反射膜を形成する工程を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
5. 前記凹部の深さを３００ｎｍ乃至４００ｎｍとすることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。

Images