JP4091487B2 - 半導体基板を熱処理する方法および半導体装置の製造方法 - Google Patents
半導体基板を熱処理する方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4091487B2 JP4091487B2 JP2003196556A JP2003196556A JP4091487B2 JP 4091487 B2 JP4091487 B2 JP 4091487B2 JP 2003196556 A JP2003196556 A JP 2003196556A JP 2003196556 A JP2003196556 A JP 2003196556A JP 4091487 B2 JP4091487 B2 JP 4091487B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- light
- film
- heat
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の属する技術分野】
本発明は半導体基板を熱処理する方法および半導体基板の熱処理装置に関する。
【0002】
【従来の技術】
LSI(Large-Scale Integration)の性能を向上させるために、LSIの高集積化が従来から求められている。そのために、半導体基板内に形成されるトランジスタや抵抗等に用いられる不純物拡散層を浅く形成することが望まれる。例えば、トランジスタのソース・ドレイン拡散層に用いられるLDD(Lightly Diffused Drain)は、短チャネル効果を回避するために浅い拡散層として形成される必要がある。
【0003】
一方、このような浅い拡散層であっても充分な導電性を得るためには、不純物を活性化させなければならない。従って、半導体基板の熱処理工程は、このような浅い拡散層を形成する際に不可欠である。
【0004】
このような浅い不純物拡散層を形成する熱処理方法としては、RTA(Rapid Thermal Anneal)、レーザアニールおよびフラッシュランプアニールが代表的である。
【0005】
【特許文献1】
米国特許6,388,297号
【特許文献2】
米国特許6,365,476号
【特許文献3】
米国特許6,495,390号
【特許文献4】
特開2000−138177号公報
【非特許文献1】
T.Ito et al., Jpn. J. Appl. Phys. Vol.41, pp2394-2398, April 2002.)
【0006】
【発明が解決しようとする課題】
RTAは、1000℃で10秒ほどの加熱により半導体基板を熱処理する。RTAではこのような短時間の熱処理であっても、不純物は大きく拡散してしまう。そのため拡散層を所望のプロファイルに形成することは困難である。
【0007】
レーザアニールは、不純物の活性化に必要なエネルギーをRTAよりも短時間の間に供給することができる。しかし、レーザは指向性の良い光であるため、多光子過程や干渉が生じる。また、レーザ光の照射スポットは、半導体基板の面積よりも小さいので、レーザアニールでは半導体基板の表面全体を一時に熱処理することができない。従って、レーザアニールは半導体基板の表面にレーザ光を走査させつつ、半導体基板を部分ごとに熱処理する。その結果、レーザアニールでは半導体基板の表面を均一に熱処理することが困難である。これにより、半導体基板上のパターンに起因した温度むらが生じる。
【0008】
また、レーザアニールは、適切に半導体基板をアニールするためのプロセスウインドウが小さく、レーザ光の強度の調整が難しい。例えば、半導体基板上に形成された層の数およびその材料によって、レーザ光の強度を変更する必要がある。
【0009】
レーザ光の強度が高くなり過ぎると、レーザ光が半導体基板上に形成された層を溶かし、あるいは、これを蒸発させてしまう。このようなレーザアブレーションが生じることによって、活性化後の半導体基板の表面のモフォロジーが劣化する。
【0010】
特許文献1から特許文献3は、レーザアニールのこれらの問題点をある程度解決する技術を開示している。しかし、これらの文献は、何れもレーザアニールの温度むらに関する問題を根本的に解決するものではない。
【0011】
非特許文献1には、フラッシュランプを用いた熱処理技術が開示されている。この技術は、熱処理時間を10ミリ秒以下に抑えることができる。さらに、この技術は、半導体基板の表面全体を一時に加熱することができる。しかしながら、半導体基板上の素子パターンの微細構造によってフラッシュランプからの光の屈折および干渉が生じる。この光の屈折および干渉は、数ナノメートルから数百ナノメートルの大きさのエネルギーの集中(いわゆる、ホットスポット)を引き起こす。ホットスポットは、膜種による熱応力の相違によって、半導体基板の割れ、半導体基板の結晶欠陥、膜はがれ、または、半導体基板の表面の部分的な溶融の要因となる。
【0012】
そこで、本発明の目的は、温度むらやホットスポットを生じさせることなく、不純物拡散層を充分に活性化させ、かつ、所望のプロファイルにすることができる半導体基板の熱処理方法および半導体基板の熱処理装置を提供することである。
【0013】
【課題を解決するための手段】
本発明に従った実施の形態による半導体基板を熱処理する方法は、半導体基板に注入された不純物を活性化させるために光源を用いて該半導体基板を熱処理する方法であって、屈折率n−ikの実部nが0.5から2.2であり、かつ、その虚部kが1.0以下である材料からなり、前記光源からの光エネルギーを吸収し、この光エネルギーを熱エネルギーに変換する光吸収膜を、半導体基板の表面上に形成する光吸収膜形成ステップと、前記光源から前記光吸収膜へ光エネルギーを放射し、前記不純物を活性化させる熱処理ステップとを具備し、
前記光源はキセノンフラッシュランプであり、前記半導体基板の熱処理ごとに該キセノンフラッシュランプが点灯する時間は100ミリ秒以下であることを特徴とする。
【0014】
【課題を解決するための手段】
本発明に従った他の実施の形態による半導体基板を熱処理する方法は、半導体基板に注入された不純物を活性化させるために、光源を用いて該半導体基板を熱処理する方法であって、前記光源は、フラッシュランプを用いた光源であり、
屈折率n−ikの実部nが1.5から6.0でありかつその虚部kが2.0以下である材料層とシリコン酸化膜とを含む多層膜からなり、前記光源からの光エネルギーを吸収してこの光エネルギーを熱エネルギーに変換する光吸収膜を、前記半導体基板上に形成する光吸収膜形成ステップと、前記光源から前記光吸収膜へ光エネルギーを放射し、前記不純物を活性化させる熱処理ステップとを具備し、
前記光吸収膜は、第1の層と該第1の層よりも前記半導体基板に近い第2の層とを含む多層構造であり、
該多層構造は、前記第1の層がSiO 2 であり前記第2の層がZrである多層構造または前記第1の層がSiO 2 であり前記第2の層がTaである多層構造のいずれかであることを特徴とする。
【0015】
本発明に従った実施の形態による半導体基板の熱処理方法は、半導体基板に注入された不純物を活性化させるためにフラッシュランプを光源として用いて該半導体基板を熱処理する方法であって、
前記半導体基板上に保護膜を形成するステップと、前記光源から前記保護膜へ光エネルギーを放射し、前記不純物を活性化させる熱処理ステップとを具備し、
前記保護膜の表面は、凹凸または波型に形成され、
前記光源からの光の波長をλとし、前記保護膜の凹凸または波型の頂部の高さの平均と谷部の深さの平均とが等しい基準面から前記頂部の高さをh i とし、前記保護膜の凹凸または波型の頂部の数をnとし、i=1〜nとした場合に、
λ >> ((Σ ( h i ) 2 )/n) 1/2 (式1)
式1を満たすことを特徴とする。
【0016】
本発明に係る実施形態に従った半導体装置の製造方法は、屈折率n−ikの実部nが0.5から2.2であり、かつ、その虚部kが1.0以下である材料からなり、光源からの光エネルギーを吸収してこの光エネルギーを熱エネルギーに変換する光吸収膜を、半導体基板上に形成する光吸収膜形成ステップと、前記光源から前記光吸収膜へ光エネルギーを放射し、前記半導体基板に注入された不純物を活性化させる熱処理ステップとを具備し、
前記光源はキセノンフラッシュランプであり、前記半導体基板の熱処理ごとに該キセノンフラッシュランプが点灯する時間は100ミリ秒以下であることを特徴とする。
【0020】
【発明の実施の形態】
以下、図面を参照し、本発明による実施の形態を説明する。これらの実施の形態は本発明を限定するものではない。
【0021】
本発明に係る実施の形態による熱処理方法は、半導体基板に注入された不純物を活性化させるためにフラッシュランプを光源として用い、尚且つ、半導体基板の表面上に光吸収膜を設ける。この光吸収膜は、屈折率n−ikの実部nが0.5から2.2であり、かつ、その虚部kが1.0以下である材料からなり、フラッシュランプからの光エネルギーを吸収しこの光エネルギーを熱エネルギーに変換する。これにより、半導体基板の表面を均一に加熱することができるので、不純物拡散層を充分に活性化させ、かつ、不純物拡散層を所望のプロファイルにすることができる。
【0022】
(第1の実施形態)
図1は、本発明に係る第1の実施形態に従って被処理基板200が熱処理される様子を示した図である。被処理基板200は、半導体基板205、素子分離部210、ゲート電極220、サイドウォール225、不純物層230、保護膜240および光吸収膜250を備えている。
【0023】
半導体基板205は、シリコン、ガラスまたはGaAsなどから成る。素子分離部210は、LOCOS(Local Oxidation of Silicon)またはSTI(Shallow Trench Isolation)などであり、シリコン酸化物などの非導電性の材料から成る。ゲート電極220は、ポリシリコンシリコンなどから成る。サイドウォール225は、シリコン窒化膜などから成り、ゲート電極220の側壁を保護している。不純物層230はゲート電極220の両側の半導体基板205に自己整合的に注入されている。不純物層230内の不純物は、例えば、ボロン、リン、ヒ素などである。保護膜240は、半導体基板205の表面を被覆し、半導体基板205に形成された素子を保護している。
【0024】
このように、被処理基板200の表面には、素子を形成するために多種類の材料が用いられる。ポリシリコン、シリコン酸化膜、シリコン窒化膜のほか、被処理基板200の表面に用いられる材料としては、SiON、Al2O3、TiO2、Ta2O5、PSG(Phospho Silicate Glass)、BSG(Boro-Silicate Glass)、BPSG(Boro-Phospho Silicate Glass)、TiNなどがある。これらの材料の屈折率は、1.4〜5の間に分布している。よって、従来のように光吸収膜250が無い場合には、光の屈折が、互いに屈折率の異なる材料の境界、または、被処理基板の最上層とそれに接する気体(屈折率約1)との境界において生じやすい。
【0025】
また、光源100は、キセノンフラッシュランプである。キセノンフラッシュランプから放射される光の波長は約1μm以下の範囲に分布している。その光の波長が約550nmのときに、光強度が最大となる。
【0026】
被処理基板200の表面には、素子を構成するゲート電極220や素子分離部210などによって微細な凹凸パターンが形成されている。ゲート電極220の厚さおよび隣り合うゲート電極220間の距離などのパターンのサイズは数μm以下である。よって、このパターンのサイズは、キセノンフラッシュランプからの光波長と同等である場合がある。これにより、従来のように光吸収膜250が無い場合には、キセノンフラッシュランプからの光の屈折および干渉が生じるので、上述のホットスポットの問題を引き起こす。
【0027】
これに対し、本実施形態においては、図1に示すように光吸収膜250が保護膜240上に形成されている。図2に光吸収膜250の構成を示す。光吸収膜250が単層膜である場合、光吸収膜250は、屈折率(n−ik)の実部nが0.5から2.2であり、かつ、その虚部kが1.0以下である材料から成る。
【0028】
光吸収膜250を単層膜として構成する場合、光吸収膜250は、例えば、SiON、AlN、ZrまたはSiGeである。SiONの屈折率(n−ik)は、n=1.95、尚且つ、k=0.2である。AlNの屈折率(n−ik)は、n=1.9、尚且つ、k=0.02である。Zrの屈折率(n−ik)は、n=1.825、尚且つ、k=0.955である。SiGeの屈折率(n−ik)は、n=4.37〜5.6、尚且つ、k=0.02〜0.98である。例えば、キセノンフラッシュランプ100からの光の波長をλとすると、厚さλほどのSiONの単層膜から成る光吸収膜250は、キセノンフラッシュランプ100からの光を80%以上吸収する。このような単層膜は、積層膜に対して光吸収膜250を簡単に形成することができるという利点の他に、光吸収に関して光波長への依存性が少ないという利点がある。
【0029】
光吸収膜250は、図2に示すように2層以上の多層膜でもよい。この場合、光吸収膜250は、屈折率n−ikの実部nが1.5から6.0でありかつその虚部kが2.0以下である材料層とシリコン酸化膜とを含む多層膜である。光吸収膜250を多層膜のうち、図2に示すようにキセノンフラッシュランプ100に近い層を第1の層とし、半導体基板205に近い層を第2の層とする。光吸収膜250の構成を簡単にするために、第1の層はSiO2でよい。SiO2の屈折率(n−ik)の実部nが約1.46であり、尚且つ、その虚部kがゼロである。SiO2の屈折率(n−ik)をqとすると、第1の層として用いられるSiO2膜の厚みは約(λ+2mλ)/4q(mは0以上の整数)であることが好ましい。第1の層としてSiO2を用いた場合、第2の層は、屈折率(n−ik)の実部nが約1.5〜5.0であり、尚且つ、その虚部kが約0.1〜2.0である材料であることが好ましい。例えば、第1の層が厚みλのSiO2であり、第2の層がSiONまたはAlNである場合、光吸収膜250は、キセノンフラッシュランプからの光を90%以上吸収することができる。
【0030】
光吸収膜250は、次の第1から第4の組合せのうちのいずれかの組合せであってもよい。第1の組合せは、第1の層がSiO2(厚さ0.284μm)であり、第2層がZr(厚さ1.0μm以上)である。第2の組合せは、第1層がSiO2(厚さ0.284μm)であり、第2層がTa(厚さ0.2μm以上)である。第3の組合せは、第1層がSiO2(厚さ0.284μm)、第2層がSi(厚さ9μm以上)である。第4の組合せは、第1層がSiO2(厚さ0.284μm)であり、第2層がPolySi(厚さ1.5μm以上)である。
【0031】
第1から第4の組合せのいずれかを含む光吸収膜250は、約90%以上の効率でキセノンフラッシュランプからの光を吸収する。特に、第1の組合せを含む光吸収膜250は、約98%以上の効率で光を吸収する。これにより、光吸収膜250は光エネルギーに対して効率良く熱エネルギーを発生する。
【0032】
特許文献4には、光吸収膜としてポリSi、アモルファスSiの単層膜またはポリSiとアモルファスSiとの積層膜を用いている技術が開示されている。しかし、ポリSiの単層膜は、可視光領域中心から近赤外光領域にわたって、屈折率(n−ik)の実部nが4.5以上と大きく、尚且つ、その虚部kが0.1以下と小さい。アモルファスSiの単層膜は、屈折率(n−ik)の実部nが4.8以上と大きい。従って、特許文献4に記載された光吸収膜は、本実施形態に従った光吸収膜250と比較してキセノンフラッシュランプからの光の吸収性が悪い。
【0033】
これに対して、本実施形態による光吸収膜250は、上述の通りの屈折率を有し、キセノンフラッシュランプからの光の吸収性が良く、高効率で熱エネルギーを発生することができる。光吸収膜250からの熱エネルギーは、光吸収膜250と半導体基板205との間を媒介する保護膜240を通過して半導体基板205の表面へ到達する。半導体基板205は、この熱エネルギーによって熱処理される。
【0034】
また、特許文献4に記載されたポリSiとアモルファスSiとの積層膜は、それらの屈折率が上述のとおり高いために光の反射率が高い。これに対し、本実施形態における多層膜の光吸収膜250は第1の層にSiO2を有する。上述の通りSiO2の屈折率はポリSiおよびアモルファスSiと比較して小さい。さらSiO2は透光性に優れる。従って、光吸収膜250は、第1の層にSiO2を有することにより、光源100からの光の反射を防止することができる。これにより、光吸収膜250は、特許文献4に記載された光吸収膜に比較して光エネルギーを効率良く吸収することができる。
【0035】
保護膜240は、熱エネルギーを効率良く光吸収膜250から半導体基板205へ伝導させるために、熱伝導率の高い材料であることが好ましい。また、同様の理由により、保護膜240はより薄いほうが好ましい。一方、熱処理後、光吸収膜250を除去するときのエッチングストッパとして保護膜240を用いる場合には、エッチングストッパとして利用できる材料を保護膜240として選択する。また、保護膜240を層間絶縁膜として利用する場合には、層間絶縁膜として利用できる材料を保護膜240として選択する。さらに、熱処理後に保護膜240を除去する場合には、容易に除去できる材料を保護膜240として選択する。従って、保護膜240の材料としては、SiO2、SiOC、SiCN、PSG/SiO2、 BPSG/SiO2、GeO2またはバリアメタル(例えば、TiNやTiW)などが好ましい。
【0036】
また、リソグラフィー技術を利用し、互いに異なる種類の材料を保護膜240として半導体基板205上に区分けして形成してもよい。例えば、半導体基板205のうち、PMOS上にB2O3を保護膜240として形成し、NMOS上にP2O5を保護膜240として形成してもよい。これにより、ソースおよびドレインへのイオン注入が不要になる。ここで、NMOS上には、P2O5の代わりに、As2O3やSb2O5を用いてもよい。
【0037】
なお,保護膜240としてSiO2を用いる場合、保護膜240上に形成される光吸収膜250の材料に、Ti、V、Cr、Zr、HfのようなSiとシリサイドを形成する材料は使用することができない。熱処理のときに、保護膜240と光吸収膜250との界面に金属シリサイドが形成されてしまうからである。
【0038】
光吸収膜250は、次の、第5および第6の組合せであってもよい。第5の組合せは、第1層がSi(厚さ0.4μm以下)であり、第2層がSiO2(厚さ1〜2nm)である。第6の組合せは、第1層がSiGe(厚さ0.4μm以下)であり、第2層がSiO2(厚さ1〜2nm)である。第5および第6の組合せにおいては、第2層がSiO2であるので保護膜240を被処理基板200に設ける必要がない。
【0039】
第5および第6の組合せにおいて第1の層の厚さは、約0.4μm以下である。これにより、光吸収膜250の熱の時定数を小さくすることができる。熱の時定数が小さい膜ほど、熱に対する応答性が良い膜であり、高速に加熱され、尚且つ、高速に冷却され得る。従って、光吸収膜250は、熱に対する応答性が良い。第1の層は、好ましくは、表面の平坦なアモルファスSiまたはアモルファスSiGeであるが、ポリSiまたはポリSiGeであってもよい。
【0040】
また、第5および第6の組合せにおいて第2の層は、ケミカルオキサイドとして形成されたSiO2である。これは、熱処理後、第1の層を除去するときに、エッチングストッパとして作用する。例えば、第1の層であるSiまたはSiGeを除去するときには、コリン液を過酸化水素水および水またはオゾン水で希釈した溶液が用いられる。この溶液は、SiまたはSiGeから成る半導体基板205や素子にダメージを与える可能性がある。
【0041】
特許文献4に記載された方法では、光吸収膜であるシリコンは被処理基板や素子上に直接堆積されている。即ち、上述の第5および第6の組合せと異なり、光吸収膜の下にエッチングストッパが無いため、光吸収膜を除去するときに、被処理基板や素子にダメージを与えるおそれがある。
【0042】
しかし、第2の層のSiO2は、この溶液にエッチングされないので、本実施形態では、第2の層が半導体基板205を保護することができる。第2の層の厚さは、約1〜2nmでよい。
【0043】
図3は、本実施形態の処理の流れを示すフロー図である。半導体基板205の表面上に素子パターンを形成する(S10)。ソースおよびドレインを形成するために用いられる不純物が半導体基板205へ注入される(S20)。保護膜240が半導体基板205の表面上に堆積される(S30)。光吸収膜250が半導体基板205の表面上に堆積され、これにより、被処理基板200が形成される(S40)。次に、被処理基板200を熱処理装置へ挿入し、キセノンフラッシュランプ100が被処理基板200へ光エネルギーを放射し、被処理基板200を熱処理する(S50)。このときキセノンフラッシュランプ100からの光エネルギーは、光吸収膜250に吸収され、熱エネルギーに変換される。これにより、被処理基板200内の不純物は活性化される。キセノンフラッシュランプ100が光エネルギーを照射する時間は10ミリ秒以下である。このように、本実施形態は被処理基板200を熱処理する。
【0044】
本実施形態によれば、光吸収膜250が光エネルギーを熱エネルギーに変換するため、光吸収膜250の下に存在するパターンが光の屈折および干渉を生じさせない。よって、上述のホットスポットの問題が生じない。その結果、本実施形態は、被処理基板200を均一に熱処理することができる。即ち、本実施形態は、熱処理による被処理基板200の割れ、被処理基板200の部分的な溶融、半導体基板205の結晶のスリップ、半導体基板205の結晶の欠陥、半導体基板205の結晶の転位(以下、被処理基板200のダメージという)を防止することができる。
【0045】
本実施形態は、キセノンフラッシュランプ100を採用している。キセノンフラッシュランプ100は、100msec以下の短時間で被処理基板200を熱処理することができる。望ましくは、キセノンフラッシュランプ100は、10msec以下の短時間で被処理基板200を熱処理する。これにより、不純物層230の不純物を拡散させることなくこれを活性化させることができる。例えば、本実施形態によれば、不純物層の深さXjを50nm以下に抑えつつ、活性化させることができる。また、被処理基板200の熱処理時間が短いので、熱処理による被処理基板200のダメージを防止することができる。
【0046】
図1では、保護膜240は、半導体基板205の表面に充分に厚く堆積されている。それによって、保護膜240の表面はほぼ平坦であり、保護膜240の表面上に形成される光吸収膜250もほぼ平坦である。しかし、図4に示すように、保護膜240が薄く、光吸収膜250が凹凸形状や波形の場合であっても、本実施形態の効果は失われない。
【0047】
光吸収膜250は3層以上の多層膜としてもよい。この多層膜は、例えば、S.G.Lipson等によるOptical Physics, 3rd Ed. Cambridge University Press, Cambridge(1995)に記載された技術により形成され得る。
【0048】
光吸収膜250は、被処理基板200上の全面に設けられてもよいが、半導体基板205の表面上の素子パターンが比較的密な領域のみに部分的に設けられていてもよい。それによって、被処理基板200のうち特に浅い不純物層が必要な領域において、ホットスポットを防止し、それによって、不純物の拡散が防止され得る。
【0049】
(第2の実施形態)
図5は、本発明に係る第2の実施形態に従って被処理基板200が熱処理される様子を示した図である。本実施形態は、キセノンフラッシュランプ100と被処理基板200との間に光フィルタ260が設けられている点で第1の実施形態と異なる。本実施形態のその他の構成要素は、第1の実施形態と同じでよい。
【0050】
上述のとおり、光吸収膜250は、キセノンフラッシュランプからの光を約90%以上吸収する。しかし、光吸収膜250は、キセノンフラッシュランプからの総ての波長の光を吸収することはできない。そこで、本実施形態では、光フィルタ260が光吸収膜250を透過する光を予め除去する。
【0051】
これにより、光吸収膜250を透過する光の強度を弱めることができる。その結果、本実施形態は、第1の実施形態よりも被処理基板200のダメージをさらに低減させることができる。尚、本実施形態の処理フローは、図3に示すフローと同様であるので省略する。
【0052】
(第3の実施形態)
図6は、本発明に係る第3の実施形態に従って被処理基板300が熱処理される様子を示した図である。本実施形態は、保護膜240の表面が凹凸または波型(以下、粗面状ともいう)に形成されており、尚且つ、光吸収膜を有しない点で第1の実施形態と異なる。本実施形態の他の構成は第1の実施形態と同じでよい。
【0053】
保護膜240は、第1の実施形態における保護膜240と同じでよい。ただし、本実施の形態は、光吸収膜を有しないので、エッチングストッパとして保護膜240を用いることが無い。よって、保護膜240は、エッチングストッパとしての適性を考慮することなく選択され得る。
【0054】
図7は、本実施形態において、保護膜240の表面に形成された凹凸または波型の拡大図である。この図を用いて、保護膜240の表面の凹凸または波型の大きさに関して説明する。保護膜240の表面の凹凸または波型の頂部をT1〜Tnとし、その谷部をB1〜Bnとする。図7中の破線で示された基準面FSTDは、基準面FSTDから頂部T1〜Tnの高さh1〜hnの平均と基準面FSTDから谷部B1〜Bnの深さd1〜dnの平均とが等しくなるように決定される。
【0055】
保護膜240の表面の凹凸または波型は、次の式1を満たすように形成される。
λ>>((Σ(hi)2)/n)1/2 (式1)
ここで、i=1〜nであり、λは、キセノンフラッシュランプ100からの光の波長である。即ち、保護膜240の表面の凹凸または波型は、基準面FSTDからの頂部の高さh1〜hnの2乗の平均値の平方根(自乗平均平方根)がキセノンフラッシュランプ100からの光の波長λよりも充分に小さくなるように形成される。例えば、キセノンフラッシュランプの主な波長帯域は約300nmから約500nmである。これにより、保護膜240の表面の粗さが決定される。
【0056】
保護膜240の表面を粗面状にする方法としては、例えば、研磨による方法がある。一般に、研磨された表面の形状は研磨に使用した砥粒の粒径に大きく依存する。従って、本実施形態では、式1に従って得られた大きさの凹凸または波形を保護膜240の表面に施すために適切な粒径の砥粒が選択される。この砥粒を用いて保護膜240の表面を研磨することによって、保護膜240の表面に所望の凹凸または波型を形成することができる。
【0057】
保護膜240が所定の厚さに研磨されるまでは、加工効率を考慮して、比較的大きな粒径の砥粒を用いて保護膜240を研磨し、その後、凹凸または波形を保護膜240の表面に施すために適切な粒径の砥粒を用いて保護膜240を研磨してもよい。砥粒の材質や研磨液は、保護膜240の材質に基づいて選択する。また、保護膜240の研磨は、機械的研磨のみではなく、CMP(Chemical Mechanical Polishing)であってもよい。
【0058】
保護膜240の表面を粗面状にすることによって、キセノンフラッシュランプ100からの光が散乱され、それによりホットスポットが生じない。本実施形態において、保護膜240の表面が粗面状に加工されているので、保護膜240の屈折率は問題とならない。
【0059】
本実施形態において、保護膜240の表面全体を粗面状にしてよい。しかし、保護膜240の表面のうち、半導体基板205の表面上の素子パターンが比較的密な領域のみに部分的に設けられていてもよい。それによって、被処理基板200のうち特に浅い不純物層が必要な領域において、ホットスポットを防止し、それによって、不純物の拡散が防止され得る。本実施形態では、保護膜240の表面を粗面状にした。しかし、表面が粗面状に加工された粗面薄膜(図示せず)を保護膜240の表面上に貼付してもよい。
【0060】
本実施形態の処理フローは、図3に示すステップS40を削除し、ステップS30とS50との間に保護膜240の表面を研磨するステップを追加すればよい。
【0061】
(第4の実施形態)
図8は、本発明に係る第4の実施形態に従って被処理基板400が熱処理される様子を示した図である。本実施形態は、半導体基板205の表面上に屈折率調整膜270が設けられ、光吸収膜250を有しない点で第1の実施形態と異なる。本実施形態の他の構成は第1の実施形態と同じでよい。
【0062】
本実施形態の屈折率調整膜270の屈折率は1〜1.4である。屈折率調整膜270の材料は、例えば、独国にあるSchott社のLaK10、LaSFN9またはBK7でよい。屈折率調整膜270は、被処理基板200の周囲の雰囲気と半導体基板205の表面上の微細パターンに用いられる材料と間の屈折率の差を緩和する。これにより、キセノンフラッシュランプ100からの光が、大きく屈折や干渉することなく半導体基板205へ照射される。その結果、ホットスポットの発生が低減する。
【0063】
屈折率調整膜270は、単に、半導体基板205の表面上に形成された素子パターンの凹凸を埋め込み、平坦な表面Pを提供するだけでもよい。この場合にも、屈折率調整膜270は、被処理基板200の周囲の雰囲気と半導体基板205の表面上の微細パターンに用いられる材料と間の屈折率の差を緩和することができる。この場合、屈折率調整膜270の材質は、その下にある半導体基板205上に形成された素子と熱処理時の雰囲気との屈折率差を小さくする任意の材料でよい。屈折率調整膜270は、例えば、MgF2、CaF2、アクリル、ポリカーボネイトまたはSiO2でよい。
【0064】
また、屈折率調整膜270としてSchott社のLaK10、LaSFN9またはBK7を用い、尚且つ、半導体基板205の表面上の凹凸を平坦化することによって、上述の屈折率調整膜270の材料自体の屈折率による効果および半導体基板205表面の平坦化による効果の両方を得ることができる。
【0065】
尚、屈折率調整膜270が金属である場合には、金属シリサイドが熱処理によって屈折率調整膜270と半導体基板205との界面に発生し得る。また、半導体基板205の内部が金属によって汚染され得る。これらの問題を回避するために、屈折率調整膜270と半導体基板205との間に半導体基板205に対して安定な物質(図示せず)を介在させることもできる。この物質は、例えば、SiO2またはTiNやTiW等のバリアメタルでよい。
【0066】
本実施形態の処理フローは、図3に示すステップS40を削除し、ステップS30とS50との間に保護膜240の表面を平坦化するステップを追加すればよい。
【0067】
(第5の実施形態)
図9は、本発明に係る第5の実施形態に従って被処理基板500が熱処理される様子を示した図である。本実施形態は、半導体基板205の表面上に粒子280を含む媒体が設けられ、保護膜240および光反射膜250を有しない点で第1の実施形態と異なる。本実施形態の他の構成は第1の実施形態と同じでよい。
【0068】
粒子280の径は、半導体基板205上の素子パターンの大きさ以下である。例えば、粒子280の径は、隣り合うゲート電極220間の距離以下である。これにより、粒子280は、半導体基板205上の素子パターンの間に進入することができる。また、粒子280の径は、キセノンフラッシュランプ100からの光の波長以上である。これにより、粒子280は、キセノンフラッシュランプ100からの光を充分に散乱させることができる。
【0069】
微粒子280の材料は、例えば、Schott社のLaK10、LaSFN9、BK7でよい。または、微粒子280の材料は、MgF2、CaF2、アクリル、ポリカーボネイト、SiO2でもよい。熱処理後に微粒子280は、気体の噴き付け、ブラシ洗浄、超音波洗浄、液体洗浄、エッチングなどによって除去することができる。
【0070】
本実施形態によれば、粒子280がキセノンフラッシュランプ100からの光を散乱するので、半導体基板205の表面上でホットスポットが生じない。本実施形態において、微粒子280は、キセノンフラッシュランプ100からの光を反射してもよいが、キセノンフラッシュランプ100からの光を吸収して熱エネルギーを発生してもよい。これにより、微粒子280は、第1の実施形態における光吸収膜250と同様に作用する。
【0071】
本実施形態において、微粒子280は半導体基板205の表面の全体に設けられている。しかし、微粒子280は、半導体基板205の表面のうち素子パターンの比較的密な領域のみに設けられてもよい。それによって、被処理基板500のうち特に浅い不純物層が必要な領域において、ホットスポットを防止し、不純物の拡散が防止され得る。
【0072】
本実施形態の処理フローは、図3に示すステップS40を削除し、ステップS30において粒子280を含む媒体を、半導体基板205の表面に堆積するステップを追加すればよい。
【0073】
(第6の実施形態)
図10は、本発明に係る第6の実施形態に従った熱処理装置600の内部において、被処理基板101が熱処理される様子を示した図である。熱処理装置600は、キセノンフラッシュランプ100、ホットプレート620および光拡散板650を備えている。ホットプレート620は、被処理基板101を熱処理するときに、被処理基板101を予熱する。
【0074】
光拡散板650は、例えば、220グリットのサンドブラストで研削された摺りガラスである。さらに、光拡散板650は、米国にあるエドモンド・オプティックス社の摺りガラスでもよい。光拡散板650の表面には、式1を満たすような凹凸または波型が成形されている。被処理基板101は、保護膜240、光吸収膜250、屈折率調整膜270および粒子280を具備する必要がない。
【0075】
本実施形態において、光拡散板650はキセノンフラッシュランプ100からの光を散乱させる。それによりホットスポットが被処理基板101の表面において生じない。
【0076】
本実施形態において、光拡散板650は被処理基板101の表面上の全体に設けられている。しかし、光拡散板650は、被処理基板101の表面のうち素子パターンの比較的密な領域のみに設けられてもよい。それによって、被処理基板101のうち特に浅い不純物層が必要な領域において、ホットスポットが防止され、不純物の拡散が防止され得る。
【0077】
以上の第1から第6の実施形態において、キセノンフラッシュランプ100を光源として用いたが、他のフラッシュランプを用いてもこれらの実施形態の効果は失われない。
【0078】
(第7の実施形態)
図11は、本発明に係る第7の実施形態に従った熱処理装置700の内部において、被処理基板101が熱処理される様子を示した図である。熱処理装置700は、ハロゲンランプまたは水銀ランプ710およびシャッタ750を備えている点で熱処理装置600と異なる。
【0079】
キセノンフラッシュランプは、100ミリ秒以下の短時間だけ光を照射することができる特徴を有する。ハロゲンランプまたは水銀ランプ710は、キセノンフラッシュランプほどに短時間だけ光を照射することができない。
【0080】
そこで、本実施形態は、ハロゲンランプまたは水銀ランプ710と被処理基板101との間にシャッタ750を備えている。シャッタ750は、100ミリ秒以下の短時間だけ光を通過させることができるように構成されている。これにより、ハロゲンランプまたは水銀ランプ710のように光の照射時間が比較的長い光源を採用した場合であっても、シャッタ750が光を通過させる時間を制御することができる。これにより、本実施形態は、第1の実施形態と同様の効果を得ることができる。
【0081】
熱処理装置700は、被処理基板101に代えて、被処理基板200から500のいずれかを処理してもよい。被処理基板200から500を処理する場合、本実施形態はそれぞれ第2から第5の実施形態と同様の効果を得ることができる。
【0082】
【発明の効果】
本発明による半導体基板の熱処理方法および熱処理装置は、半導体基板に温度むらやホットスポットを生じさせることなく、不純物拡散層を充分に活性化させ、かつ、不純物拡散層を所望のプロファイルにすることができる。
【図面の簡単な説明】
【図1】本発明に係る第1の実施形態に従って被処理基板200が熱処理される様子を示した図。
【図2】光吸収膜250の構成を示す図。
【図3】本実施形態の処理の流れを示すフロー図。
【図4】光吸収膜250が凹凸形状や波形の被処理基板200が熱処理される様子を示した図。
【図5】本発明に係る第2の実施形態に従って被処理基板200が熱処理される様子を示した図。
【図6】本発明に係る第3の実施形態に従って被処理基板300が熱処理される様子を示した図。
【図7】本実施形態において、保護膜240の表面に形成された凹凸または波型の拡大図。
【図8】本発明に係る第4の実施形態に従って被処理基板400が熱処理される様子を示した図。
【図9】本発明に係る第5の実施形態に従って被処理基板500が熱処理される様子を示した図。
【図10】本発明に係る第6の実施形態に従った熱処理装置600の内部において、被処理基板101が熱処理される様子を示した図。
【図11】本発明に係る第7の実施形態に従った熱処理装置700の内部において、被処理基板101が熱処理される様子を示した図。
【符号の説明】
200 被処理基板
205 半導体基板
210 素子分離部
220 ゲート電極
225 サイドウォール
230 不純物層
240 保護膜
250 光吸収膜
Claims (5)
- 半導体基板に注入された不純物を活性化させるために光源を用いて該半導体基板を熱処理する方法であって、
屈折率n−ikの実部nが0.5から2.2であり、かつ、その虚部kが1.0以下である材料からなり、前記光源からの光エネルギーを吸収してこの光エネルギーを熱エネルギーに変換する光吸収膜を、前記半導体基板上に形成する光吸収膜形成ステップと、
前記光源から前記光吸収膜へ光エネルギーを放射し、前記不純物を活性化させる熱処理ステップとを具備し、
前記光源はキセノンフラッシュランプであり、前記半導体基板の熱処理ごとに該キセノンフラッシュランプが点灯する時間は100ミリ秒以下であることを特徴とする半導体基板を熱処理する方法。 - 半導体基板に注入された不純物を活性化させるために、光源を用いて該半導体基板を熱処理する方法であって、
前記光源は、フラッシュランプを用いた光源であり、
屈折率n−ikの実部nが1.5から6.0でありかつその虚部kが2.0以下である材料層とシリコン酸化膜とを含む多層膜からなり、前記光源からの光エネルギーを吸収してこの光エネルギーを熱エネルギーに変換する光吸収膜を、前記半導体基板上に形成する光吸収膜形成ステップと、
前記光源から前記光吸収膜へ光エネルギーを放射し、前記不純物を活性化させる熱処理ステップとを具備し、
前記光吸収膜は、第1の層と該第1の層よりも前記半導体基板に近い第2の層とを含む多層構造であり、
該多層構造は、前記第1の層がSiO 2 であり前記第2の層がZrである多層構造または前記第1の層がSiO 2 であり前記第2の層がTaである多層構造のいずれかであることを特徴とする半導体基板を熱処理する方法。 - 前記光吸収膜は、SiON、AlN、Zr、SiGeのいずれかの材料からなる単層構造であることを特徴とする請求項1に記載の半導体基板を熱処理する方法。
- 半導体基板に注入された不純物を活性化させるためにフラッシュランプを光源として用いて該半導体基板を熱処理する方法であって、
前記半導体基板上に保護膜を形成するステップと、
前記光源から前記保護膜へ光エネルギーを放射し、前記不純物を活性化させる熱処理ステップとを具備し、
前記保護膜の表面は、凹凸または波型に形成され、
前記光源からの光の波長をλとし、前記保護膜の凹凸または波型の頂部の高さの平均と谷部の深さの平均とが等しい基準面から前記頂部の高さをh i とし、前記保護膜の凹凸または波型の頂部の数をnとし、i=1〜nとした場合に、
λ >> ((Σ ( h i ) 2 )/n) 1/2 (式1)
式1を満たすことを特徴とする半導体基板を熱処理する方法。 - 屈折率n−ikの実部nが0.5から2.2であり、かつ、その虚部kが1.0以下である材料からなり、光源からの光エネルギーを吸収してこの光エネルギーを熱エネルギーに変換する光吸収膜を、半導体基板上に形成する光吸収膜形成ステップと、
前記光源から前記光吸収膜へ光エネルギーを放射し、前記半導体基板に注入された不純物を活性化させる熱処理ステップとを具備し、
前記光源はキセノンフラッシュランプであり、前記半導体基板の熱処理ごとに該キセノンフラッシュランプが点灯する時間は100ミリ秒以下であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003196556A JP4091487B2 (ja) | 2003-07-14 | 2003-07-14 | 半導体基板を熱処理する方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003196556A JP4091487B2 (ja) | 2003-07-14 | 2003-07-14 | 半導体基板を熱処理する方法および半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007204537A Division JP2007318171A (ja) | 2007-08-06 | 2007-08-06 | 半導体基板を熱処理する方法および半導体基板の熱処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005032998A JP2005032998A (ja) | 2005-02-03 |
JP4091487B2 true JP4091487B2 (ja) | 2008-05-28 |
Family
ID=34207007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003196556A Expired - Fee Related JP4091487B2 (ja) | 2003-07-14 | 2003-07-14 | 半導体基板を熱処理する方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4091487B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8129284B2 (en) | 2009-04-28 | 2012-03-06 | Dainippon Screen Mfg. Co., Ltd. | Heat treatment method and heat treatment apparatus for heating substrate by light irradiation |
KR102658700B1 (ko) * | 2019-06-13 | 2024-04-19 | 매슨 테크놀로지 인크 | 투과 스위치 플레이트를 갖는 열 처리 시스템 |
-
2003
- 2003-07-14 JP JP2003196556A patent/JP4091487B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005032998A (ja) | 2005-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210053147A1 (en) | Annealing apparatus using two wavelengths of radiation | |
TWI525667B (zh) | 用於癒合半導體層中的缺陷之方法 | |
TW200532808A (en) | Silicon layer for uniformizing temperature during photo-annealing | |
JPS59169125A (ja) | 半導体ウエハ−の加熱方法 | |
TWI489554B (zh) | 在dsa類型系統中用於矽雷射退火的適合短波長光 | |
US7759259B2 (en) | Method of manufacturing semiconductor device | |
JPH0263293B2 (ja) | ||
JP4896555B2 (ja) | 半導体製造装置及び半導体装置の製造方法 | |
JP2004186495A (ja) | 半導体装置の製造装置、半導体装置の製造方法、および半導体装置 | |
JP2001319887A (ja) | ランプアニール装置および表示素子用基板 | |
JPS59169126A (ja) | 半導体ウエハ−の加熱方法 | |
JP4091487B2 (ja) | 半導体基板を熱処理する方法および半導体装置の製造方法 | |
JP2003059854A (ja) | 光加熱装置、光加熱方法及び半導体装置の製造方法 | |
JP2007318171A (ja) | 半導体基板を熱処理する方法および半導体基板の熱処理装置 | |
JPS61116820A (ja) | 半導体のアニ−ル方法 | |
JP5555245B2 (ja) | プライミングおよび光束によって板状体の層を加熱するための方法および装置 | |
US20060009018A1 (en) | Method for manufacturing semiconductor device | |
JP2002124483A (ja) | 熱処理装置およびそれを用いた熱処理方法と成膜方法 | |
JPH0351091B2 (ja) | ||
JPH07115072A (ja) | 半導体装置の製造方法 | |
JP2001044130A (ja) | 加熱方法 | |
JPH0334647B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |