JP2006245567A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006245567A JP2006245567A JP2006041574A JP2006041574A JP2006245567A JP 2006245567 A JP2006245567 A JP 2006245567A JP 2006041574 A JP2006041574 A JP 2006041574A JP 2006041574 A JP2006041574 A JP 2006041574A JP 2006245567 A JP2006245567 A JP 2006245567A
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- silicon
- silicon layer
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 135
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 135
- 239000010703 silicon Substances 0.000 claims abstract description 135
- 239000011521 glass Substances 0.000 claims abstract description 128
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 150000002500 ions Chemical class 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 38
- 238000000137 annealing Methods 0.000 claims abstract description 33
- 230000003213 activating effect Effects 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052732 germanium Inorganic materials 0.000 claims description 34
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 34
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 34
- 238000000151 deposition Methods 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- -1 tungsten halogen Chemical class 0.000 claims description 4
- 241000252506 Characiformes Species 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 19
- 238000004151 rapid thermal annealing Methods 0.000 description 16
- 239000010409 thin film Substances 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 239000010408 film Substances 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000013021 overheating Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241001342895 Chorus Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- DHXVGJBLRPWPCS-UHFFFAOYSA-N Tetrahydropyran Chemical compound C1CCOCC1 DHXVGJBLRPWPCS-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229940018612 colace Drugs 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- HAORKNGNJCEJBX-UHFFFAOYSA-N cyprodinil Chemical compound N=1C(C)=CC(C2CC2)=NC=1NC1=CC=CC=C1 HAORKNGNJCEJBX-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- APSBXTVYXVQYAB-UHFFFAOYSA-M sodium docusate Chemical compound [Na+].CCCCC(CC)COC(=O)CC(S([O-])(=O)=O)C(=O)OCC(CC)CCCC APSBXTVYXVQYAB-UHFFFAOYSA-M 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】ソース／ドレイン領域におけるシリコンの抵抗率が、トランジスタの性能が得られるほど十分に低下した半導体装置を実現する。
【解決手段】本発明の半導体装置の製造方法では、ガラス基板上にシリコン集積回路を作製する方法であって、ガラス基板を用意する工程１４と、ガラス基板上にシリコン層を作製する工程２２と、シリコン層の活性領域にイオンを注入する工程４２と、シリコン層を熱パッド材で覆う工程５０と、ガラス基板をその熱平衡温度以下の温度に保ちながらアニールすることによってシリコン層内のイオンを活性化させる工程５２と、熱パッド材を除去する工程５４と、シリコン集積回路を完成させる工程５６とを含む。
【選択図】図１
【解決手段】本発明の半導体装置の製造方法では、ガラス基板上にシリコン集積回路を作製する方法であって、ガラス基板を用意する工程１４と、ガラス基板上にシリコン層を作製する工程２２と、シリコン層の活性領域にイオンを注入する工程４２と、シリコン層を熱パッド材で覆う工程５０と、ガラス基板をその熱平衡温度以下の温度に保ちながらアニールすることによってシリコン層内のイオンを活性化させる工程５２と、熱パッド材を除去する工程５４と、シリコン集積回路を完成させる工程５６とを含む。
【選択図】図１
Description
本発明は、ガラス上のシリコンの作製技術に関するものであり、具体的には、該ガラスの熱平衡温度を超えることなくシリコン・オン・ガラスウエハをアニールすることにより、ガラス基板上にシリコン集積回路を設けた半導体装置を製造する方法に関する。
従来のシリコン・オン・ガラス素子の作製工程では、シリコン薄膜をガラスに接合する工程が必要である。上記素子の作製工程は、ガラスの熱的安定性により、最高温度が通常６５０℃以下に限定される点を除いては、ＳＯＩの工程と同じである。
しかしながら、上記従来の構成では、最高温度が６５０℃以下に限定されているため、注入したイオンが完全には活性化されないという問題を生じる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ガラス基板を過熱せずに、注入したイオンを十分に活性化することにより、トランジスタの性能が得られる程度にソース／ドレイン領域におけるシリコンの抵抗率が十分に低下した半導体装置を実現することである。
本発明に係る半導体装置の製造方法は、上記課題を解決するために、ガラス基板上にシリコン集積回路を設けた半導体装置の製造方法であり、ガラス基板を用意する工程と、上記ガラス基板上にシリコン層を作製する工程と、上記シリコン層の活性領域にイオンを注入する工程と、上記シリコン層を熱パッド材で覆う工程と、上記ガラス基板の熱平衡温度以下の温度に保ちながら、アニールすることにより上記シリコン層内の上記イオンを活性化させる工程と、上記熱パッド材を除去する工程と、上記シリコン集積回路を完成させる工程とを含むことを特徴としている。
上記方法では、上記シリコン層を熱パッド材で覆った後に、アニールによりシリコン層内の上記イオンを活性化させるため、ガラス基板を過熱せずに、注入したイオンを十分に活性化することができる。従って、トランジスタの性能が得られる程度にソース／ドレイン領域におけるシリコンの抵抗率が十分に低下した半導体装置を製造することができるという効果を奏する。
また、本発明に係る半導体装置の製造方法は、上記課題を解決するために、ガラス基板上にシリコン集積回路を設けた半導体装置の製造方法であり、ガラス基板を用意する工程と、上記ガラス基板上に酸化ケイ素層を堆積する工程と、上記酸化ケイ素層にシリコン層を貼り合わせる工程と、上記集積回路のフィールド領域を覆う上記シリコン層の一部を取り除く工程と、活性素子領域を分離する工程と、上記集積回路のチャネル領域にイオンを注入する工程と、上記集積回路のゲート領域を酸化する工程と、ゲートサイドウォール構造を形成する工程と、上記ゲートサイドウォール構造内にゲート電極を形成する工程と、上記シリコン層の活性素子領域にイオンを注入する工程と、上記シリコン層を熱パッド材で覆う工程と、上記熱パッド材からの熱を上記シリコン層に伝えることによって、上記ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールし、シリコン層内の上記イオンを活性化させる工程と、上記熱パッド材を除去する工程と、上記シリコン集積回路を完成させる工程とを含み、上記熱パッド材はゲルマニウムであることを特徴としている。
上記方法では、上記シリコン層をゲルマニウムからなる熱パッド材で覆った後に、アニールによりシリコン層内の上記イオンを活性化させるため、ガラス基板を過熱せずに、注入したイオンを十分に活性化することができる。従って、トランジスタの性能が得られる程度に、ソース／ドレイン領域におけるシリコンの抵抗率が十分に低下した半導体装置を製造することができるという効果を奏する。
本発明に係る半導体装置の製造方法では、ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールすることによってシリコン層内のイオンを活性化させる上記工程は、ＲＴＡチャンバー内でアニールする工程と、上記熱パッド材を光エネルギーによって加熱し、上記ガラス基板を５００℃以上６５０℃以下の範囲内の温度に保つ工程とを含むことが好ましい。
また、本発明に係る半導体装置の製造方法では、シリコン層を熱パッド材で覆う上記工程は、シリコン層を厚さ約５００〜２０００ｎｍのゲルマニウム層で覆う工程を含むことが好ましい。
また、本発明に係る半導体装置の製造方法では、ガラス基板を用意する上記工程の後に、該ガラス基板上に酸化ケイ素層を堆積する工程をさらに含み、ガラス基板上にシリコン層を作製する上記工程は、該ガラス基板上の上記酸化ケイ素層にシリコン層を貼り合わせる工程を含むことが好ましい。
また、本発明に係る半導体装置の製造方法では、ガラス基板を用意する上記工程の後に、該ガラス基板上に酸化ケイ素層を堆積する工程をさらに含み、ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールすることによってシリコン層内のイオンを活性化させる上記工程は、ＲＴＡチャンバー内でアニールする工程と、上記熱パッド材を光エネルギーによって加熱し、上記ガラス基板を５００℃以上６５０℃以下の範囲内の温度に保つ工程とを含み、ガラス基板上にシリコン層を作製する上記工程は、該ガラス基板上の上記酸化ケイ素層にシリコン層を貼り合わせる工程を含むことが好ましい。
また、本発明に係る半導体装置の製造方法では、熱パッドを除去する上記工程は、希釈若しくは不希釈のＨ２Ｏ２、ピラニア溶液（Ｈ２ＳＯ４：Ｈ２Ｏ２）、ＳＣ１溶液（ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ）、および、ＳＣ２溶液（ＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ）からなる溶液の群から選ばれる溶液中でエッチングにより、上記熱パッドを取り除く工程を含むことが好ましい。
また、本発明に係る半導体装置の製造方法では、ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールすることによってシリコン層内のイオンを活性化させる上記工程は、ＲＴＡチャンバー内でアニールする工程と、上記熱パッド材を光エネルギーによって加熱し、上記ガラス基板を５００℃以上６５０℃以下の範囲内の温度に保つ工程とを含み、上記アニールする工程は、タングステンハロゲンランプから光エネルギーを供給する工程を含むことが好ましい。
また、本発明に係る半導体装置の製造方法では、上記タングステンランプからの光が１０００〜２０００ｎｍの波長を有することが好ましい。
また、本発明に係る半導体装置の製造方法では、上記シリコン層の上記ガラス基板への接着を強化するため、ガラス基板中のガラス成分の外部への拡散を防ぐため、およびアニール中にガラス基板が受ける熱を和らげるために、ガラス基板上に酸化ケイ素層を堆積する上記工程は、該ガラス基板上に厚さ約１０〜１０００ｎｍの酸化ケイ素層を堆積する工程を含むことが好ましい。
また、本発明に係る半導体装置の製造方法では、ガラス基板上の酸化ケイ素層にシリコン層を貼り合わせる上記工程が、厚さ約５〜５００ｎｍのシリコン層を貼り合わせる工程を含むことが好ましい。
本発明に係る半導体装置の製造方法は、以上のように、ガラス基板上にシリコン集積回路を設けた半導体装置の製造方法であり、ガラス基板を用意する工程と、上記ガラス基板上にシリコン層を作製する工程と、上記シリコン層の活性領域にイオンを注入する工程と、上記シリコン層を熱パッド材で覆う工程と、上記ガラス基板の熱平衡温度以下の温度に保ちながら、アニールすることにより上記シリコン層内の上記イオンを活性化させる工程と、上記熱パッド材を除去する工程と、上記シリコン集積回路を完成させる工程とを含むことを特徴としている。
このため、トランジスタの性能が得られる程度に、ソース／ドレイン領域におけるシリコンの抵抗率が十分に低下した半導体装置を製造することができるという効果を奏する。
また、本発明に係る半導体装置の製造方法は、ガラス基板上にシリコン集積回路を設けた半導体装置の製造方法であり、ガラス基板を用意する工程と、上記ガラス基板上に酸化ケイ素層を堆積する工程と、上記酸化ケイ素層にシリコン層を貼り合わせる工程と、上記集積回路のフィールド領域を覆う上記シリコン層の一部を取り除く工程と、活性素子領域を分離する工程と、上記集積回路のチャネル領域にイオンを注入する工程と、上記集積回路のゲート領域を酸化する工程と、ゲートサイドウォール構造を形成する工程と、上記ゲートサイドウォール構造内にゲート電極を形成する工程と、上記シリコン層の活性素子領域にイオンを注入する工程と、上記シリコン層を熱パッド材で覆う工程と、上記熱パッド材からの熱を上記シリコン層に伝えることによって、上記ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールし、シリコン層内の上記イオンを活性化させる工程と、上記熱パッド材を除去する工程と、上記シリコン集積回路を完成させる工程とを含み、上記熱パッド材はゲルマニウムであることを特徴としている。
このため、トランジスタの性能が得られる程度に、ソース／ドレイン領域におけるシリコンの抵抗率が十分に低下した半導体装置を製造することができるという効果を奏する。
本発明の目的は、ガラス基板を過熱せずに、注入したイオンを十分に活性化させ得る方法を提供することである。また、本発明の他の目的は、シリコン層の上に熱パッドを堆積させることによってシリコン・オン・ガラス基板を高速熱アニール（ＲＴＡ）する方法を提供することである。
本発明の上記目的は、本発明の性質を迅速に理解することができるように記載したものであり、以下の説明を図面と共に参照することにより、本発明をより十分に理解することができるであろう。
本発明の方法は、ガラス基板が熱的に不安定となる温度を超過することなく、チャネルイオン、ソースイオンまたはドレインイオンのような注入したイオンを活性化させる方法を提供する。本発明の一実施形態について図１〜図６に基づいて以下に説明する。
図１は、本実施の形態に係る半導体装置の製造方法を示す工程図である。また、図２は、ソースイオン／ドレインイオン注入前である下地工程の完成後の上記半導体装置の概略構成を示す断面図である。また、図３は、堆積および選択的なゲルマニウム薄膜のエッチング後の上記半導体装置の概略構成を示す断面図である。
図1に示すように、本実施の形態に係る方法は、全工程を１０として示される。また、図２に示すように、本実施の形態に係る方法ではガラス基板１２を使用する。ガラス基板１２を用意し（ガラス基板を用意する工程１４）、プラズマ化学気相成長法（ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition））により、ガラス基板１２上に酸化ケイ素層１６を形成し（ガラス基板上に酸化ケイ素層を堆積する工程１８）、ガラス基板１２を酸化ケイ素の層でコーティングする。
シリコン薄膜（シリコン層）２０は、ストレインド・シリコンでも非ストレインド・シリコンでも、アモルファスシリコンでも多結晶シリコンでもよく、酸化ケイ素でコーティングされたガラス基板１２に貼り合わせる（酸化ケイ素層にシリコン層を貼り合わせる工程（ガラス基板上にシリコン層を作製する工程）２２）。酸化ケイ素層１６の厚さは、用途に応じて決められ、約１０〜１０００ｎｍの範囲内とすることができる。酸化ケイ素層１６は、固着したガラス基板１２のシリコン薄膜２０との密着性を高めるために必要である。ガラス基板１２に対するシリコン薄膜２０の密着性を高めることにより、ガラス成分の外部への拡散が抑制され、また、注入したイオンが活性化している間のガラス基板１２が受ける熱を和らげる。
シリコン薄膜２０の厚さは、回路の必要条件に応じて決定され、約５〜５００ｎｍの範囲内とすることができる。フィールド領域（非活性領域）におけるシリコン膜（シリコン薄膜２０）を取り除き（フィールド領域を覆う上記シリコン層の一部を取り除く工程２４）、任意の活性素子領域（active device area）を分離させる（活性素子領域を分離する工程２６）。その後、チャネル２８にイオンを注入し（集積回路のチャネル領域にイオンを注入する工程３０）、ゲート酸化し（集積回路のゲート領域を酸化する工程３２）、ゲートサイドウォール酸化／窒化パッシベーションを行うことによりゲートサイドウォール３４を形成し（ゲートサイドウォール構造を形成する工程３６）、ゲート電極３８を形成し（ゲート電極を形成する工程４０）、イオンを注入し（シリコン層の活性領域にイオンを注入する工程４２）、任意の好適な最新の工程を用いて、ソース４４およびドレイン４６を設ける。
図２に示すように、ＩＣ（integrated circuit）の下地が作製され、ソース４４／ドレイン４６にイオンを注入した後、薄膜（例えば、約５００〜２０００ｎｍのゲルマニウム層（熱パッド材）４８）をガラス基板１２上に堆積させる（シリコン層を熱パッド材で覆う工程５０）。上記ゲルマニウム層（膜）４８は、図３に示すように、素子の活性領域だけがゲルマニウム層４８に覆われるように、パターン形成され、エッチングされる。状況に応じて、ゲルマニウム薄膜（ゲルマニウム層４８）の堆積前に、例えば約１０〜５０ｎｍの厚さの酸化ケイ素の薄膜を堆積することもできる。
尚、ゲルマニウムを堆積させる方法としては、例えば、光通信用の低価格なモノリシック構造の送受信機に使用することができる、純ゲルマニウムをシリコンウエハ上に直接成長する加工法が知られている（コラス（Colace）他、「Ｓｉ基板上に統合された効果的な高速近赤外Ｇｅ光検出器，（efficient high-speed near-infrared Ge photodetectors integrated on Si substrates）」、アプライド・フィジクス・レターズ（Applied Physics Letters）、Vol.76、No.10、pp1231-1233(2000)）。
ゲルマニウム層４８堆積後の上記ガラス基板１２（ウエハ）を、高速熱アニール（ＲＴＡ）チャンバー内でアニールする（シリコン層内のイオンを活性化させる工程５２）。上記ＲＴＡ時の加熱光の波長には、赤外線領域または近赤外線領域が含まれる。上記加熱光の波長は、他の波長であっても好適となり得る。上記ゲルマニウム層４８は、上記光を吸収し、ゲルマニウム層４８の温度は上昇する。その後、その熱は、ゲルマニウム層４８で覆われた（ゲルマニウムブランケット（germanium blanket）の真下の）シリコン（シリコン薄膜２０）に伝わり、注入したイオンを活性化する。
上記アニール工程完了後、上記ゲルマニウム層（膜）４８は、好適にはウェットエッチングによって、選択的に取り除かれる（熱パッド材を除去する工程５４）。上記ウェットエッチングでは、希釈若しくは不希釈のＨ２Ｏ２、ピラニア溶液（Ｈ２ＳＯ４：Ｈ２Ｏ２）、ＳＣ１溶液（ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ）、ＳＣ２溶液（ＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ）および当業者には周知である他の溶液を含み、ゲルマニウムをエッチングするがシリコンまたはＳｉＯｘをエッチングしないウェットエッチング溶液を使用することができる。
結果として得られる構造は、シリコン薄膜２０におけるソース４４、ドレイン４６、およびチャネル２８の領域に注入したイオンが活性化されるという点を除いては、図２の構造と同じである。ＲＴＡの出力およびアニール時間の長さは、ゲルマニウム層（膜）４８の厚さだけでなくシリコン膜（シリコン薄膜２０）の厚さによっても決定される。上記ゲルマニウム薄膜（ゲルマニウム層４８）を除去後、パッシベーションのため、酸化物を堆積し、その後、コンタクトエッチングおよびメタライゼーションのためのフォトレジスト堆積およびパターン形成を行い、最新技術の加工によって、素子を完成させる（シリコン集積回路を完成させる工程５６）。
ソース４４／ドレイン４６に注入したＮ＋およびＰ＋イオンの十分なアニールおよび活性化には、ガラス基板１２の熱平衡温度を超える温度が必要とされる。その結果、従来技術の加工法では上述したように、得られた素子は、上記ソース４４／ドレイン４６領域におけるシリコンの抵抗率を、トランジスタの性能が得られるほど満足に低いレベルまで下げることができない。ソース４４／ドレイン４６の直列抵抗を低減するためにシリサイド化（Salicidation）を用いることもできるが、活性化されたドーピングの密度が極めて低い場合、ケイ素化物の接触抵抗は極めて高くなる。それに加えて、ケイ素化物と上記チャネル２８との間の間隙における抵抗は、極めて高くなる可能性がある。従って、素子の性能を満足できる水準とするには、素子内に注入したイオンを高度に活性化させる必要がある。
上記ソース４４／ドレイン４６領域に注入したイオンを活性化させるために低電力レーザーアニールを使用することもできるが、該レーザーアニール工程には多大な時間を必要とし、非活性領域のガラス（ガラス基板１２）を過熱させる可能性がある。レーザーによって選択的に活性領域を加熱するには、非常に時間がかかり、経済的に実現可能ではない。
本実施の形態に係る方法は、ＲＴＡを、例えばゲルマニウム層４８のような熱パッド（熱パッド材）と共に使用する。上記熱パッドは、ＲＴＡ工程の間、近赤外線領域の光を吸収することによって加熱される。上記熱パッドからの熱は、伝導によってシリコンを通過し、該シリコン内に注入したイオンを活性化する。ランプ出力（通常は、タングステンハロゲンランプからの出力）は、ＲＴＡシステムの配置とランプ設計とによって決定されるが、該出力は同出力下におけるシリコンウエハとの比較によって特定され得る。上記シリコンウエハの温度は参照用として測定され得る。等価なシリコンウエハの典型的な温度は、約６５０〜１０００℃の範囲内であり、アニール時間は５秒〜３０分の間である。
一例として、厚さ１２１ｎｍのアモルファスシリコン（ａ−Ｓｉ）膜を、ＴＥＯＳ（tetraethylorthosilicate oxide）によりコーティングされたガラスウエハ上に堆積した。ＴＥＯＳは、テトラエチルオルソシリケートであり、オキサン（oxane）としても知られている。２×１０15ｃｍ-2のイオン注入量で、ａ−Ｓｉ層にリンを２０ＫｅＶで注入した。この構造体を、薄いＴＥＯＳ層でコーティングし、約１０００ｎｍのゲルマニウム膜で覆った。ＲＴＡアニール実験では、ガラス基板上のａ−Ｓｉのシート抵抗の低減は、酸化したシリコンウエハ上に堆積された同フィルムよりも顕著であることが実証された。
ガラスウエハ上とシリコンウエハ上とにおけるアモルファスシリコンの活性化を比較するため、図４にガラスウエハ上とシリコンウエハ上とにおけるアモルファスシリコンのランプ出力とシート抵抗との関係を示すグラフ、図５にガラスウエハ上とシリコンウエハ上とにおけるアモルファスシリコンのアニール時間とシート抵抗との関係を示すグラフをそれぞれ示す。
上記データ（図４および図５）では、熱線吸収ブランケット（heat absorbing blanket）としてゲルマニウム層４８が有効であることを明瞭に実証している。これにより、上記ガラス（ガラスウエハ）を比較的低温に保ちながらシリコン領域への熱入力を最大にするよな適切なＲＴＡの手順が設定される。
本発明の別の方法としては、パルスＲＴＡアニールを使用する方法がある。この方法により、短パルスで、且つより高い温度でサンプルをアニールすることにより、ガラスを６５０℃以下の温度に保ちながら、所望のパルスの反復により、活性化のための十分な熱エネルギーを供給することができる。
図６は、ゲルマニウムおよびシリコンの材料中における光の減衰係数を示すグラフであり、図６に示すように、ゲルマニウムは近赤外領域における光吸収が大きいことは明らかである。ガラスと酸化ケイ素とは、１０００〜２０００ｎｍの波長帯の光を極めてよく通す。ゲルマニウムのメサ（周囲が急斜面で頂上が平らな地形）の島（mesa islands）構造を有する、ガラス基板にコーティングされた酸化ケイ素が、ＲＴＡ炉で加熱されると、ゲルマニウムの島は加熱されるが、ガラス（ガラス基板）の温度はごく僅か上昇するだけである。この現象を利用することにより、ガラス基板を過熱することなく、シリコンを局所的に加熱して、注入したイオンを活性化することができる。
以上のように、ガラス上にシリコン集積回路を作製する方法を開示したが、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
１２ ガラス基板
１６ 酸化ケイ素層
１４ ガラス基板を用意する工程
１８ ガラス基板上に酸化ケイ素層を堆積する工程
２０ シリコン薄膜（シリコン層）
２２ 酸化ケイ素層にシリコン層を貼り合わせる工程（ガラス基板上にシリコン層を作製する工程）
２４ フィールド領域を覆うシリコン層の一部を取り除く工程
２６ 活性素子領域を分離する工程
２８ チャネル
３０ 集積回路のチャネル領域にイオンを注入する工程
３２ 集積回路のゲート領域を酸化する工程
３４ ゲートサイドウォール
３６ ゲートサイドウォール構造を形成する工程
３８ ゲート電極
４０ ゲート電極を形成する工程
４２ シリコン層の活性領域にイオンを注入する工程
４４ ソース
４６ ドレイン
４８ ゲルマニウム層（熱パッド材）
５０ シリコン層を熱パッド材で覆う工程
５２ シリコン層内のイオンを活性化させる工程
５４ 熱パッド材を除去する工程
５６ シリコン集積回路を完成させる工程
１６ 酸化ケイ素層
１４ ガラス基板を用意する工程
１８ ガラス基板上に酸化ケイ素層を堆積する工程
２０ シリコン薄膜（シリコン層）
２２ 酸化ケイ素層にシリコン層を貼り合わせる工程（ガラス基板上にシリコン層を作製する工程）
２４ フィールド領域を覆うシリコン層の一部を取り除く工程
２６ 活性素子領域を分離する工程
２８ チャネル
３０ 集積回路のチャネル領域にイオンを注入する工程
３２ 集積回路のゲート領域を酸化する工程
３４ ゲートサイドウォール
３６ ゲートサイドウォール構造を形成する工程
３８ ゲート電極
４０ ゲート電極を形成する工程
４２ シリコン層の活性領域にイオンを注入する工程
４４ ソース
４６ ドレイン
４８ ゲルマニウム層（熱パッド材）
５０ シリコン層を熱パッド材で覆う工程
５２ シリコン層内のイオンを活性化させる工程
５４ 熱パッド材を除去する工程
５６ シリコン集積回路を完成させる工程
Claims (11)
- ガラス基板上にシリコン集積回路を設けた半導体装置の製造方法であり、
ガラス基板を用意する工程と、
上記ガラス基板上にシリコン層を作製する工程と、
上記シリコン層の活性領域にイオンを注入する工程と、
上記シリコン層を熱パッド材で覆う工程と、
上記ガラス基板の熱平衡温度以下の温度に保ちながら、アニールすることにより上記シリコン層内の上記イオンを活性化させる工程と、
上記熱パッド材を除去する工程と、
上記シリコン集積回路を完成させる工程とを含むことを特徴とする半導体装置の製造方法。 - ガラス基板上にシリコン集積回路を設けた半導体装置の製造方法であり、
ガラス基板を用意する工程と、
上記ガラス基板上に酸化ケイ素層を堆積する工程と、
上記酸化ケイ素層にシリコン層を貼り合わせる工程と、
上記集積回路のフィールド領域を覆う上記シリコン層の一部を取り除く工程と、
活性素子領域（active device area）を分離する工程と、
上記集積回路のチャネル領域にイオンを注入する工程と、
上記集積回路のゲート領域を酸化する工程と、
ゲートサイドウォール構造を形成する工程と、
上記ゲートサイドウォール構造内にゲート電極を形成する工程と、
上記シリコン層の活性素子領域にイオンを注入する工程と、
上記シリコン層を熱パッド材で覆う工程と、
上記熱パッド材からの熱を上記シリコン層に伝えることによって、上記ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールし、シリコン層内の上記イオンを活性化させる工程と、
上記熱パッド材を除去する工程と、
上記シリコン集積回路を完成させる工程とを含み、
上記熱パッド材はゲルマニウムであることを特徴とする半導体装置の製造方法。 - ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールすることによってシリコン層内のイオンを活性化させる上記工程は、ＲＴＡチャンバー内でアニールする工程と、上記熱パッド材を光エネルギーによって加熱し、上記ガラス基板を５００℃以上６５０℃以下の範囲内の温度に保つ工程とを含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
- シリコン層を熱パッド材で覆う上記工程は、シリコン層を厚さ約５００〜２０００ｎｍのゲルマニウム層で覆う工程を含むことを特徴とする請求項１〜３の何れか１項に記載のシリコン集積回路の製造方法。
- ガラス基板を用意する上記工程の後に、該ガラス基板上に酸化ケイ素層を堆積する工程をさらに含み、
ガラス基板上にシリコン層を作製する上記工程は、該ガラス基板上の上記酸化ケイ素層にシリコン層を貼り合わせる工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。 - ガラス基板を用意する上記工程の後に、該ガラス基板上に酸化ケイ素層を堆積する工程をさらに含み、
ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールすることによってシリコン層内のイオンを活性化させる上記工程は、ＲＴＡチャンバー内でアニールする工程と、上記熱パッド材を光エネルギーによって加熱し、上記ガラス基板を５００℃以上６５０℃以下の範囲内の温度に保つ工程とを含み、
ガラス基板上にシリコン層を作製する上記工程は、該ガラス基板上の上記酸化ケイ素層にシリコン層を貼り合わせる工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。 - 熱パッドを除去する上記工程は、希釈若しくは不希釈のＨ２Ｏ２、ピラニア溶液（Ｈ２ＳＯ４：Ｈ２Ｏ２）、ＳＣ１溶液（ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ）、および、ＳＣ２溶液（ＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ）からなる溶液の群から選ばれる溶液中でのエッチングにより、上記熱パッドを取り除く工程を含むことを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
- ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールすることによってシリコン層内のイオンを活性化させる上記工程は、ＲＴＡチャンバー内でアニールする工程と、上記熱パッド材を光エネルギーによって加熱し上記ガラス基板を５００℃以上６５０℃以下の範囲内の温度に保つ工程とを含み、
上記アニールする工程が、タングステンハロゲンランプから光エネルギーを供給する工程を含むことを特徴とする請求項２に記載の半導体装置の製造方法。 - 上記タングステンランプからの光が１０００〜２０００ｎｍの波長を有することを特徴とする請求項８に記載の半導体装置の製造方法。
- 上記シリコン層の上記ガラス基板への接着を強化するため、ガラス基板中のガラス成分の外部への拡散を防ぐため、およびアニール中にガラス基板が受ける熱を和らげるために、ガラス基板上に酸化ケイ素層を堆積する上記工程は、該ガラス基板上に厚さ約１０〜１０００ｎｍの酸化ケイ素層を堆積する工程を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
- ガラス基板上の酸化ケイ素層にシリコン層を貼り合わせる上記工程が、厚さ約５〜５００ｎｍのシリコン層を貼り合わせる工程を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/073,163 US7071042B1 (en) | 2005-03-03 | 2005-03-03 | Method of fabricating silicon integrated circuit on glass |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006245567A true JP2006245567A (ja) | 2006-09-14 |
Family
ID=36613691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006041574A Pending JP2006245567A (ja) | 2005-03-03 | 2006-02-17 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7071042B1 (ja) |
| JP (1) | JP2006245567A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265030B2 (en) * | 2004-07-20 | 2007-09-04 | Sharp Laboratories Of America, Inc. | Method of fabricating silicon on glass via layer transfer |
| US20080185667A1 (en) * | 2004-09-17 | 2008-08-07 | Kenichi Yoshino | Thin Film Semiconductor Device and Method for Manufacturing the Same |
| US8021950B1 (en) | 2010-10-26 | 2011-09-20 | International Business Machines Corporation | Semiconductor wafer processing method that allows device regions to be selectively annealed following back end of the line (BEOL) metal wiring layer formation |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58186950A (ja) * | 1982-04-26 | 1983-11-01 | Toshiba Corp | 薄膜半導体装置の製造方法 |
| JPS61289620A (ja) * | 1985-06-18 | 1986-12-19 | Sony Corp | 半導体薄膜の熱処理方法 |
| JPH02162764A (ja) * | 1988-12-15 | 1990-06-22 | Ricoh Co Ltd | 半導体装置の製造方法 |
| JPH06302834A (ja) * | 1993-04-09 | 1994-10-28 | Fujikura Ltd | 薄膜構造の製造方法 |
| JP2001267585A (ja) * | 2000-03-23 | 2001-09-28 | Nippon Telegr & Teleph Corp <Ntt> | 絶縁ゲート型電界効果トランジスタの製造方法 |
| JP2003086811A (ja) * | 2001-09-12 | 2003-03-20 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置の製造方法、電気光学装置、電子機器並びに投射型表示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337109B1 (en) * | 1995-06-07 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of producing crystalline semiconductor |
| US6066516A (en) * | 1995-06-26 | 2000-05-23 | Seiko Epson Corporation | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices |
| US5771110A (en) * | 1995-07-03 | 1998-06-23 | Sanyo Electric Co., Ltd. | Thin film transistor device, display device and method of fabricating the same |
| US6013930A (en) * | 1997-09-24 | 2000-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having laminated source and drain regions and method for producing the same |
| US6140668A (en) * | 1998-04-28 | 2000-10-31 | Xerox Corporation | Silicon structures having an absorption layer |
| US6294441B1 (en) * | 1998-08-18 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6259138B1 (en) * | 1998-12-18 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith |
| US6303411B1 (en) * | 1999-05-03 | 2001-10-16 | Vortek Industries Ltd. | Spatially resolved temperature measurement and irradiance control |
| US7071041B2 (en) * | 2000-01-20 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| SG114529A1 (en) * | 2001-02-23 | 2005-09-28 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| JP4627961B2 (ja) * | 2002-09-20 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US20040147139A1 (en) * | 2003-01-29 | 2004-07-29 | Yeu-Long Jiang | Rapid energy transfer annealing device and process |
-
2005
- 2005-03-03 US US11/073,163 patent/US7071042B1/en not_active Expired - Fee Related
-
2006
- 2006-02-17 JP JP2006041574A patent/JP2006245567A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58186950A (ja) * | 1982-04-26 | 1983-11-01 | Toshiba Corp | 薄膜半導体装置の製造方法 |
| JPS61289620A (ja) * | 1985-06-18 | 1986-12-19 | Sony Corp | 半導体薄膜の熱処理方法 |
| JPH02162764A (ja) * | 1988-12-15 | 1990-06-22 | Ricoh Co Ltd | 半導体装置の製造方法 |
| JPH06302834A (ja) * | 1993-04-09 | 1994-10-28 | Fujikura Ltd | 薄膜構造の製造方法 |
| JP2001267585A (ja) * | 2000-03-23 | 2001-09-28 | Nippon Telegr & Teleph Corp <Ntt> | 絶縁ゲート型電界効果トランジスタの製造方法 |
| JP2003086811A (ja) * | 2001-09-12 | 2003-03-20 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置の製造方法、電気光学装置、電子機器並びに投射型表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7071042B1 (en) | 2006-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6475888B1 (en) | Method for forming ultra-shallow junctions using laser annealing | |
| JP4651924B2 (ja) | 薄膜半導体装置および薄膜半導体装置の製造方法 | |
| US8993461B2 (en) | Method for curing defects in a semiconductor layer | |
| KR100755368B1 (ko) | 3차원 구조를 갖는 반도체 소자의 제조 방법들 및 그에의해 제조된 반도체 소자들 | |
| JP4451488B2 (ja) | 半導体素子の転写方法及び半導体装置の製造方法 | |
| US6927130B2 (en) | Method of manufacturing a trench gate type field effect transistor | |
| JPH0669149A (ja) | 半導体装置の製造方法 | |
| JP2006148076A (ja) | シリコンウェハに結合することによる薄膜ゲルマニウムの赤外線センサの製造 | |
| JPH05251292A (ja) | 半導体装置の製造方法 | |
| JP2006005245A (ja) | 半導体基板の製造方法、及び半導体基板 | |
| JP2009130243A (ja) | 半導体装置の製造方法 | |
| US7071042B1 (en) | Method of fabricating silicon integrated circuit on glass | |
| US6388297B1 (en) | Structure and method for an optical block in shallow trench isolation for improved laser anneal control | |
| JP3970814B2 (ja) | 半導体装置の製造方法 | |
| JP2005136410A (ja) | シリコン・シリコン直接ウェハ・ボンディングを用いた、相異なる結晶方位の混成基板（ｈｙｂｒｉｄｓｕｂｓｔｒａｔｅ）上のＣＭＯＳ | |
| WO2004114413A1 (ja) | 半導体装置及びその製造方法 | |
| JP5231772B2 (ja) | 透過型液晶表示素子基板の製造方法 | |
| JP2005026472A (ja) | 半導体装置の製造方法 | |
| TWI611462B (zh) | 絕緣層上覆矽基板及其製造方法 | |
| JPH0198261A (ja) | 選択的に成長したエピタキシャル層の横方向範囲を制御した側壁コンタクトバイポーラトランジスタ | |
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| JP3127866B2 (ja) | 半導体素子の製造方法 | |
| JP5103695B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JP3136692B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JP2006203063A (ja) | 半導体基板及び半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120124 |