JP2006005245A - 半導体基板の製造方法、及び半導体基板 - Google Patents

半導体基板の製造方法、及び半導体基板 Download PDF

Info

Publication number
JP2006005245A
JP2006005245A JP2004181527A JP2004181527A JP2006005245A JP 2006005245 A JP2006005245 A JP 2006005245A JP 2004181527 A JP2004181527 A JP 2004181527A JP 2004181527 A JP2004181527 A JP 2004181527A JP 2006005245 A JP2006005245 A JP 2006005245A
Authority
JP
Japan
Prior art keywords
substrate
layer
diffusion
semiconductor
peeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004181527A
Other languages
English (en)
Other versions
JP4814498B2 (ja
Inventor
Yasumori Fukushima
康守 福島
Yutaka Takato
裕 高藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004181527A priority Critical patent/JP4814498B2/ja
Priority to US11/147,359 priority patent/US7563693B2/en
Priority to KR1020050050797A priority patent/KR100725551B1/ko
Priority to TW094120342A priority patent/TWI297170B/zh
Publication of JP2006005245A publication Critical patent/JP2006005245A/ja
Application granted granted Critical
Publication of JP4814498B2 publication Critical patent/JP4814498B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】剥離用物質を注入して半導体層を薄膜化すると共に、半導体デバイス部に対する剥離用物質による悪影響を排除する。
【解決手段】半導体装置Ｓの製造方法は、半導体層２０の表面に絶縁層であるゲート酸化膜４を形成する絶縁層形成工程と、半導体層２０に対し、半導体層における上記剥離用物質の移動を抑止するためのホウ素イオンを注入し、該半導体層２０に拡散抑止層３５を形成する拡散抑止層形成工程と、拡散抑止層３５のホウ素を加熱して活性化させる活性化工程と、半導体層２０に水素イオンを注入し、半導体層２０の領域のうち拡散抑止層３５を介してゲート酸化膜４と反対側の領域に剥離層３６を形成する剥離層形成工程と、半導体層２０のゲート酸化膜４側にガラス基板１８を貼り合わせる貼り合わせ工程と、半導体層２０を熱処理することにより、半導体層２０を剥離層３６に沿って分割する分割工程とを備えている。
【選択図】図１０

Description

本発明は、半導体基板の製造方法、及び半導体基板に関するものである。
従来より、絶縁層の表面に単結晶のシリコン層が形成されたシリコン基板であるＳＯＩ（Silicon On Insulator）基板が知られている。ＳＯＩ基板にトランジスタ等のデバイスを形成することにより、寄生容量を低減すると共に絶縁抵抗を高くすることができる。すなわち、デバイスの高集積化や高性能化を図ることができる。上記絶縁層は、例えばシリコン酸化膜（ＳｉＯ2）により形成されている。
上記ＳＯＩ基板は、デバイスの動作速度を高めると共に寄生容量をさらに低減するために、単結晶シリコン層の膜厚を薄く形成することが望ましい。そこで、従来より、一組の基板を貼り合わせてＳＯＩ基板を作製する方法が知られている（例えば、非特許文献１参照）。
ここで、上記貼り合わせによるＳＯＩ基板の作製方法について、図３５〜図３８を参照して説明する。なお、ＳＯＩ層の薄膜化の方法は、機械研磨や化学ポリッシングやポーラスシリコンを利用した手法など種々あるが、ここでは、水素注入による方法について示す。まず、図３５に示すように、第１の基板であるシリコンウェハ１０１の表面を酸化処理することにより、絶縁層である酸化シリコン（ＳｉＯ2）層１０２を形成する。次に、図３６に示すように、酸化シリコン（ＳｉＯ2）層１０２を介してシリコンウェハ１０１中に水素イオンを注入する。このことにより、シリコンウェハ１０１の所定の深さ位置に剥離層１０４を形成する。続いて、ＲＣＡ洗浄等の基板表面洗浄処理を行った後、図３７に示すように、上記酸化シリコン層１０２の表面に第２の基板である例えばガラス基板１０３を貼り付ける。その後、熱処理を行うことにより、剥離層１０４にマイクロクラックが形成されるため、図３８に示すように、シリコンウェハ１０１の一部を上記剥離１０４に沿って分離する。こうして、シリコンウェハ１０１を薄膜化して形成する。なお、分離後、必要に応じて研磨、エッチング等の種々の手法によって所望の膜厚に薄膜化し、また、熱処理等により水素注入によって生成される結晶欠陥修復やシリコン表面の平滑化等を行う。
以上のようにして、ガラス基板（第２の基板）１０３の表面に酸化シリコン層１０２が形成されると共に、酸化シリコン層１０２の表面にシリコンウェハ１０１の一部が薄く形成されたＳＯＩ基板が作製される。
また、上記ＳＯＩ基板作製方法において、水素と同時にホウ素をシリコンウェハ１０１に注入することも知られている（例えば、非特許文献２参照）。これは、剥離層１０４に沿って分離させるための熱処理温度を低減させることを目的として水素とホウ素を同時に注入するものである。
Michel Bruel ,"Smart-Cut:A New Silicon On Insulator Material Technology Based on Hydorogen Implantation and Wafer Bonding",Jpn.J.Appl.Phys.,Vol.36(1997),pp.1636-1641 G.K.Celler ,"frontiers of silicon-on-insulator",J.Appl.Phys.,Vol.93(2003),pp.4965
しかし、上記従来のＳＯＩ基板作製方法では、作製されたＳＯＩ基板にトランジスタ等の半導体デバイス部を形成すると、シリコンウェハの一部を剥離するために導入された水素が直接的あるいは間接的に関与し、結果としてＮ型不純物のような働きをしてしまう。その結果、半導体デバイス部に対し、しきい値電圧シフト等の悪影響を及ぼしてしまうという問題がある。
そこで、上記ＳＯＩ基板を加熱することによって水素を除去することが考えられる。ところが、ＳＯＩ基板から水素を完全に除去するためには、約８００℃以上もの高温で加熱処理する必要がある。さらに、そのような高温環境下では、半導体デバイス部自体の不純物特性が変化してしまうため、実際には、半導体デバイス部が形成されたＳＯＩ基板から水素を除去することはできない。また、第２の基板は８００℃以上もの高温に晒されることになるため、材料選択の幅が狭まり、例えば軟化温度が５００〜７００℃程度のガラスなどを使用することができなくなってしまう。
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、基板に対し剥離層を形成して該基板の一部を剥離する手法を用いて製造する半導体基板について、基板に後に形成される或いは既に形成された半導体デバイス部が、剥離用物質の拡散によって受ける悪影響を排除することにある。
上記の目的を達成するために、この発明では、拡散抑止層を形成することにより、半導体層の一部を分割除去するための剥離用物質を、半導体デバイス部が形成される領域へ移動させないようにした。
具体的には、本発明に係る半導体基板の製造方法は、基板に、拡散抑止層と、剥離層とを形成し、熱処理を行うことにより前記剥離層に沿って前記基板の一部を剥離すると共に、前記剥離層に配された剥離用物質が前記拡散抑止層を超えて拡散することを抑止することを特徴とする。
また、本発明に係る半導体基板の製造方法は、剥離用物質の透過拡散を抑止する拡散抑止層を基板に形成する工程と、前記剥離用物質を含む剥離層を前記基板に形成する工程と、熱処理を行うことにより前記剥離層に沿って前記基板の一部を剥離する工程とを備えている。
また、本発明に係る半導体基板の製造方法は、基板に、拡散抑止層と、剥離層とを形成し、前記基板を他の基板に接合した後に、熱処理を行うことにより前記剥離層に沿って前記基板の一部を剥離すると共に、前記剥離層に配された剥離用物質が前記拡散抑止層を超えて拡散することを抑止することを特徴とする。
また、本発明に係る半導体基板の製造方法は、剥離用物質の透過拡散を抑止する拡散抑止層を基板に形成する工程と、前記剥離用物質を含む剥離層を前記基板に形成する工程と、前記基板を他の基板に接合した後に、熱処理を行うことにより前記剥離層に沿って前記基板の一部を剥離する工程とを備えている。
前記他の基板は、ガラス基板であってもよい。
前記基板は、単結晶シリコン基板であることが好ましい。
前記基板は、前記剥離層に沿って一部が剥離される前に、半導体デバイス部の少なくとも一部が形成されていてもよい。
前記基板は、前記剥離層に沿って一部が剥離される前に、半導体デバイス部の全体が形成されていてもよい。
前記基板の一部を剥離した後に、前記剥離層及び前記拡散抑止層を前記基板から除去することが好ましい。
前記剥離層と前記拡散抑止層を前記基板から除去した後に、半導体デバイス部の少なくとも一部を形成してもよい。
前記剥離層は、剥離用物質の濃度分布のピークを含む層であることが好ましい。
前記剥離用物質は、水素であることが好ましい。
前記剥離用物質は、水素及び希ガスであってもよい。
前記拡散抑止層には、剥離用物質の拡散を抑止する拡散抑止用物質が含まれ、前記拡散抑止用物質は、ホウ素であることが好ましい。
前記拡散抑止層は、ホウ素イオンの注入エネルギ−をＥ（ＫｅＶ）、ドーズ量をＤ（ｃｍ-2）としたとき、
Ｄ≦２．７×１０8×Ｅ2.78
を満たす条件でイオン注入して形成されることが好ましい。
前記拡散抑止層には、剥離用物質の拡散を抑止する拡散抑止用物質であるホウ素が含まれ、前記半導体デバイス部の半導体層における前記拡散抑止用物質の濃度は、前記半導体層の表面において１×１０17ｃｍ-3以下であるようにしてもよい。
前記基板に保護膜を形成した後、前記半導体デバイス部の一部である半導体層をイオン注入によって形成し、その後に前記保護膜を除去して９００度以上で絶縁膜を形成し、その後に前記拡散抑止層を形成する物質をイオン注入することにより、半導体層形成時のイオン注入による前記絶縁膜の特性劣化を防止するようにしてもよい。
また、本発明に係る半導体基板の製造方法は、基板に、ホウ素イオンを含むイオンを注入して拡散抑止層を形成する拡散抑止層形成工程と、前記拡散抑止層に含まれるホウ素を活性化させる活性化工程と、水素イオンを含むイオンを前記基板に注入し、前記拡散抑止層のイオン注入を行なった基板面とは反対側に前記拡散抑止層に沿って剥離層を形成する剥離層形成工程と、前記基板を熱処理することによって、前記剥離層に沿って前記基板の一部を剥離する剥離工程とを含んでいる。
また、本発明に係る半導体基板の製造方法は、基板に、ホウ素イオンを含むイオンを注入して拡散抑止層を形成する拡散抑止層形成工程と、前記拡散抑止層に含まれるホウ素を活性化させる活性化工程と、水素イオンを含むイオンを前記基板に注入し、前記拡散抑止層のイオン注入を行なった基板面とは反対側に剥離層を形成する剥離層形成工程と、前記基板を他の基板に貼り付ける貼付工程と、前記基板を熱処理することによって、前記剥離層に沿って前記基板の一部を剥離する剥離工程を含んでいる。
また、本発明に係る半導体基板の製造方法は、基板に、半導体デバイス部の少なくとも一部を設ける半導体デバイス部形成工程と、前記半導体デバイス部に沿ってホウ素イオンを含むイオンを前記基板に注入し、拡散抑止層を形成する拡散抑止層形成工程と、前記拡散抑止層に含まれるホウ素を活性化させる活性化工程と、前記拡散抑止層の半導体デバイス部配置側とは反対側に、水素イオンを含むイオンを注入して剥離層を形成する剥離層形成工程と、前記基板を熱処理することによって、前記剥離層に沿って前記基板の一部を剥離する剥離工程を含んでいる。
また、本発明に係る半導体基板の製造方法は、基板に、半導体デバイス部の少なくとも一部を形成する半導体デバイス部形成工程と、前記半導体デバイス部に沿ってホウ素イオンを含むイオンを前記基板に注入し、拡散抑止層を形成する拡散抑止層形成工程と、前記拡散抑止層に含まれるホウ素を活性化させる活性化工程と、前記拡散抑止層の半導体デバイス部の少なくとも一部を形成した側とは反対側に、水素イオンを含むイオンを注入して剥離層を形成する剥離層形成工程と、前記基板を他の基板に貼り付ける貼付工程と、前記基板を熱処理することによって、前記剥離層に沿って前記基板の一部を剥離する剥離工程を含んでいる。
前記半導体デバイス部形成工程によって形成される半導体デバイス部は、半導体層であってもよい。
前記他の基板は、ガラス基板であってもよい。
前記基板は、単結晶シリコン基板であることが好ましい。
また、本発明に係る半導体基板は、単結晶シリコン材料からなり、水素を含む剥離層にて一部が剥離される半導体基板であって、半導体デバイス部の少なくとも一部を有すると共に、該半導体デバイス部に沿ってホウ素の濃度分布のピークが層状に形成されている。
また、本発明に係る半導体基板は、単結晶シリコン基板に、少なくとも一部が形成された半導体デバイス部と、前記半導体デバイス部に沿って、ホウ素の濃度分布のピークが層状に形成されると共に、前記ホウ素の濃度分布のピークから見て前記半導体デバイス部が形成されている側とは反対側に水素の濃度分布のピークが層状に形成されている。
また、本発明に係る半導体基板は、半導体層が形成された単結晶シリコン材料からなる半導体基板であって、前記半導体層に形成された水素及びホウ素の濃度分布が一面から他面に向かって傾斜している。
また、本発明に係る半導体基板は、半導体層と、剥離層とを有し、熱処理することによって前記剥離層に沿って一部が剥離された単結晶シリコン基板を、ガラス基板に貼合して構成された半導体基板であって、前記半導体層に形成された水素及びホウ素の濃度分布が一面から他面に向かって傾斜している。
また、本発明に係る半導体基板は、単結晶シリコン基板に、少なくとも半導体層を含む半導体デバイス部と、前記半導体デバイス部に沿って設けられ、熱処理によって前記単結晶シリコン基板の一部を剥離するための剥離用物質である水素を含む剥離層と、前記剥離層と前記半導体デバイス部の間に設けられ、前記熱処理によって前記水素が前記半導体デバイス部に拡散することを抑止する拡散抑止用物質であるホウ素を含む拡散抑止層とを備えている。
前記半導体デバイス部は半導体層とゲート電極を含み、前記半導体層のゲート電極側の表面における前記拡散抑止用物質の濃度は、前記半導体層の表面において１×１０17ｃｍ-3以下であることが好ましい。
前記半導体デバイス部は半導体層を含み、前記半導体層における前記拡散抑止用物質の濃度は、前記半導体層の表面において１×１０17ｃｍ-3以下であるようにしてもよい。
また、本発明に係る半導体基板は、剥離層を形成し熱処理することによって前記剥離層に沿って一部が剥離された単結晶シリコン基板が、ガラス基板に貼合して構成された半導体基板であって、ガラス基板に貼合わされた単結晶シリコン基板は、水素及びホウ素の濃度分布が一面から他面に向かって傾斜している。
前記単結晶シリコン基板に形成される半導体デバイス部と、前記ガラス基板に形成される半導体デバイス部とが、同一のプロセスで形成された層を含むようにしてもよい。
また、本発明に係る半導体基板は、単結晶シリコン材料からなり、水素の濃度ピークが層状に形成されているとともに、前記水素の濃度ピークが層状に形成された位置よりも表面側に、ホウ素の濃度分布のピークが層状に形成されている。
また、本発明に係る半導体基板は、単結晶シリコン基板に、熱処理によって前記単結晶シリコン基板の一部を剥離するための剥離用物質である水素を含む剥離層と、前記剥離層と前記単結晶シリコン基板の剥離される一部の間に設けられ、前記熱処理によって前記水素が前記単結晶シリコン基板の剥離される一部に拡散することを抑止する拡散抑止用物質であるホウ素を含む拡散抑止層とを備えている。
前記単結晶シリコン基板の表面における拡散抑止用物質であるホウ素の濃度は、前記単結晶シリコン基板の表面において１×１０17ｃｍ-3以下であることが好ましい。
また、本発明に係る半導体基板は、基板に、拡散抑止層と、剥離層とが形成され、熱処理を行うことにより前記剥離層に沿って前記基板の一部が剥離されるときに、前記剥離層に配された剥離用物質は前記拡散抑止層を超えて拡散することが抑止されている。
また、本発明に係る半導体基板は、剥離用物質の透過拡散を抑止する拡散抑止層と、前記剥離用物質を含む剥離層とが基板に形成され、熱処理を行うことにより前記剥離層に沿って前記基板の一部が剥離されている。
また、本発明に係る半導体基板は、基板に、拡散抑止層と、剥離層とが形成され、前記基板を他の基板に接合した後に熱処理を行うことにより前記剥離層に沿って前記基板の一部を剥離すると共に、前記剥離層に配された剥離用物質が前記拡散抑止層を超えて拡散することを抑止されている。
また、本発明に係る半導体基板は、剥離用物質の透過拡散を抑止する拡散抑止層と、前記剥離用物質を含む剥離層とが基板に形成され、前記基板を他の基板に接合した後に、熱処理を行うことにより前記剥離層に沿って前記基板の一部が剥離されている。
また、本発明に係る半導体基板は、基板と、該基板に貼合された他の基板とを備える半導体基板であって、前記基板は、拡散抑止層を形成する拡散抑止層形成工程と、前記拡散抑止層に含まれる拡散抑止用物質を活性化させる活性化工程と、前記拡散抑止層に沿って剥離層を形成する剥離層形成工程と、前記基板を熱処理することによって、前記剥離層に沿って前記基板の一部を剥離する剥離工程とにより形成されたものである。
また、本発明に係る半導体基板は、基板に、ホウ素イオンを含むイオンを注入して拡散抑止層を形成する拡散抑止層形成工程と、前記拡散抑止層に含まれるホウ素を活性化させる活性化工程と、水素イオンを含むイオンを注入し、前記拡散抑止層のイオン注入を行なう面とは反対側に前記拡散抑止層に沿って剥離層を形成する剥離層形成工程と、前記基板を熱処理することにより前記剥離層に沿って前記基板の一部を剥離する剥離工程とを行うことにより形成されている。
また、本発明に係る半導体基板は、基板に、ホウ素イオンを含むイオンを注入して拡散抑止層を形成する拡散抑止層形成工程と、前記拡散抑止層に含まれるホウ素を活性化させる活性化工程と、水素イオンを含むイオンを注入し、前記拡散抑止層のイオン注入を行なう面とは反対側に剥離層を形成する剥離層形成工程と、前記基板を他の基板に貼り付ける貼付工程と、前記基板を熱処理することにより前記剥離層に沿って前記基板の一部を剥離する剥離工程とを行うことにより形成されている。
また、本発明に係る半導体基板は、基板に、半導体デバイス部の少なくとも一部を設ける半導体デバイス部形成工程と、前記半導体デバイス部に沿ってホウ素イオンを含むイオンを注入して拡散抑止層を形成する拡散抑止層形成工程と、前記拡散抑止層に含まれるホウ素を活性化させる活性化工程と、前記拡散抑止層の半導体デバイス部配置側とは反対側に水素イオンを含むイオンを注入して剥離層を形成する剥離層形成工程と、前記基板を熱処理することにより前記剥離層に沿って前記基板の一部を剥離する剥離工程とを行うことにより形成されている。
また、本発明に係る半導体基板は、基板に、半導体デバイス部の少なくとも一部を形成する半導体デバイス部形成工程と、前記半導体デバイス部に沿ってホウ素イオンを含むイオンを注入して拡散抑止層を形成する拡散抑止層形成工程と、前記拡散抑止層に含まれるホウ素を活性化させる活性化工程と、前記拡散抑止層の半導体デバイス部の少なくとも一部を形成した側とは反対側に水素イオンを含むイオンを注入して剥離層を形成する剥離層形成工程と、前記基板を他の基板に貼り付ける貼付工程と、前記基板を熱処理することにより前記剥離層に沿って前記基板の一部を剥離する剥離工程とを行うことにより形成されている。
前記拡散抑止層は、前記剥離層と共に除去されていることが好ましい。
前記他の基板は、ガラス基板であってもよい。
前記基板は、単結晶シリコン基板であることが好ましい。
−作用−
次に、本発明の作用について説明する。
なお、本明細書及び特許請求の範囲等において、「半導体基板」とは、半導体層を形成することができる層、又は半導体層を有する基板のことをいうものとする。すなわち、「半導体基板」というときは、シリコンウェハに後に半導体層を形成するもの、シリコンウェハに半導体層を形成したもの、シリコンウェハに半導体デバイス部の一部を形成したもの、シリコンウェハに半導体デバイス部の全部を形成したもの、上記のシリコンウェハのいずれかを或いはそれらを組み合わせてウェハのまま又はダイシング等により分断した後に他の基板に貼り合わせたもの、上記他の基板に貼りあわせた後に更にデバイス形成工程を加えたもの等をすべて含む概念として用いる。
本発明の半導体基板の製造方法では、剥離用物質の拡散によるシリコンウェハ表面側への移動を抑止するための拡散抑止層を形成するために、拡散抑止用物質を半導体基板中に導入する。ここで、剥離用物質は例えば水素であって、イオン注入等により半導体基板中に導入される。また、拡散抑止用物質は例えばホウ素であって、イオン注入等により半導体基板中に導入される。
このように拡散抑止用物質を半導体基板中に形成した後、熱処理による剥離工程を行うようにすると、熱処理に伴って剥離用物質が拡散した際に、拡散抑止用物質にて剥離用物質の移動が妨げられる。
従って、剥離用物質が、半導体基板の半導体層が後に形成される箇所、或いは既に形成された半導体層に移動しにくくなり、剥離用物質が閾値制御性に悪影響を及ぼす可能性を低減することが可能となる。
なお、剥離した後は、除去工程において、拡散抑止層を剥離層と共に除去することが好ましい。このことにより、剥離層にあった剥離用物質或いは拡散抑止層にあった拡散抑止用物質が閾値制御性に悪影響を及ぼす可能性を防止することができる。
また、半導体デバイス部を形成するデバイス形成工程を、上記貼り合わせ工程よりも前に行うことが好ましい。このことにより、半導体デバイス部を高精度に予め形成した後に、他の基板へ貼り合わせて移すことが可能となる。例えば、ＩＣプロセスで作製したサブミクロンデバイスをガラス基板上に高精度に形成することが可能となる。
本発明によると、基板に剥離層を形成して基板の一部を剥離する半導体基板において、基板に後に形成される或いは既に形成された半導体デバイス部が、剥離層に配置された剥離用物質の拡散によって受ける悪影響を排除することができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
《発明の実施形態１》
図１〜図１１は、本発明に係る実施形態１にかかる断面図である。本実施形態１においては、一方の基板に半導体デバイス部Ｔを全て形成した後、他の基板Ｋ（以下、基板Ｋと称する。）に貼り合せて半導体装置Ｓを形成する場合について説明する。また、説明の便宜上、上下左右といった位置或いは方向を示す記載については、図面を正面視した場合を基準として記載している。
なお、通常、半導体デバイス部Ｔは複数個のＮＭＯＳトランジスタ及び／またはＰＭＯＳトランジスタが同一基板上に複数作りこまれた構造となるものであるが、説明をわかり易く簡素化するため、１個のＮＭＯＳトランジスタを形成する場合を例として説明する。ＰＭＯＳトランジスタについては示さないが、イオン注入時の不純物導電型を適宜変更することでＮＭＯＳトランジスタと同様に形成できる。なお、この記載は単一のトランジスタを形成する場合を除外する意図ではない。また、ここでは、素子分離やウェル形成プロセスについて記載していないが、素子分離やウェル形成を行うようにしても構わない。
図１は、半導体デバイス部Ｔを基板Ｋに貼り合せ半導体基板Ｓを形成した後の状態を模式的に示す断面図である。すなわち、半導体基板Ｓは、基板Ｋと、高密度且つ高精度に形成された半導体デバイス部Ｔとを含んで構成されている。
上記基板Ｋとしては、ガラス基板１８が例示できる。
上記半導体デバイス部Ｔは、保護膜１９、半導体層２０、ゲート絶縁膜４、ゲート電極６、サイドウォール９、第１層間絶縁膜１１、第２層間絶縁膜１２、第３層間絶縁膜１４、ソース電極１６ｓ、ドレイン電極１６ｄ、及び絶縁膜１７を備え、チャネル領域２３および低濃度不純物領域８によってＬＤＤ（Lightly Doped Drain）構造を有するＭＯＳトランジスタ（ＮＭＯＳトランジスタ）を構成している。
上記ゲート電極６は、第１層間絶縁膜１１とゲート絶縁膜４との間に形成されている。すなわち、図１に示すように、第２層間絶縁膜１２には凹部１２ａが形成され、この凹部１２ａの表面に沿って第１層間絶縁膜１１が凹状に形成されている。上記ゲート電極６は、凹部１２ａの内部に第１層間絶縁膜１１を介して設けられている。また、ゲート電極６の左右側面には、サイドウォール９がそれぞれ形成されている。そして、サイドウォール９及びゲート電極６の上面は、第１層間絶縁膜１１の表面と同じ平面を構成している。そして、これらサイドウォール９、ゲート電極６、及び第１層間絶縁膜１１の上には、ゲート絶縁膜４を介して半導体層２０が設けられている。
上記半導体層２０は、例えば不純物を有する単結晶シリコン層により構成される。そして、半導体層２０は、チャネル領域２３と、チャネル領域２３の両外側に設けられた低濃度不純物領域８と、低濃度不純物領域８の両外側に設けられた高濃度不純物領域１０とを備えている。
チャネル領域２３は、ゲート絶縁膜４を介してゲート電極６の向かい側に対応して形成され、例えばホウ素等のＰ型不純物元素が１〜５×１０17ｃｍ-3程度の濃度になるように注入されている。また、低濃度不純物領域８は、上記ゲート絶縁膜４を介して各サイドウォール９の向かい側に対応して形成されている。低濃度不純物領域８及び高濃度不純物領域１０には、リン等のＮ型不純物元素が注入されており、低濃度不純物領域８は例えば１〜５×１０18ｃｍ-3程度、高濃度不純物領域１０は１×１０19〜１×１０20ｃｍ-3程度のように低濃度不純物領域８は高濃度不純物領域１０よりも低い濃度で形成されている。言い換えれば、半導体層２０における不純物濃度は、チャネル領域２３、低濃度不純物領域８、及び高濃度不純物領域１０の順に高くなっている。
そして、上記各高濃度不純物領域１０の一方がドレイン領域１０ｄを構成する一方、他方がソース領域１０ｓを構成している。さらに、ドレイン領域１０ｄにはドレイン電極１６ｄが接続されると共に、ソース領域１０ｓにはソース電極１６ｓが接続されている。
すなわち、図１に示すように、ドレイン領域１０ｄ及びソース領域１０ｓの下方には、第３層間絶縁膜１４、第２層間絶縁膜１２、第１層間絶縁膜１１、ゲート酸化膜４を上下に貫通するコンタクトホール１５がそれぞれ形成されている。また、ドレイン領域１０ｄおよびソース領域１０ｓと電気的に接続するためにコンタクトホール１５内に金属等の導電材料が充填され、上記ドレイン電極１６ｄ及びソース電極１６ｓが形成されている。凹部１７ａは溝状に延びることにより、凹部１７ａ内の導電材料が配線を構成するようになっている。以上のようにして、半導体デバイス部Ｔは構成されている。
なお、ガラス基板１８に対して、半導体デバイス部Ｔの構造が上下反転した構造であってもよい。
−製造方法−
次に、本実施形態の半導体基板Ｓ及び半導体デバイス部Ｔの製造方法について、図１〜図１２を参照して説明する。
半導体デバイス部Ｔの製造方法は、例えばイオン注入による拡散抑止層形成工程と、活性化工程と、例えばイオン注入による剥離層形成工程と、貼り合わせ工程（貼付工程）と、分割工程（剥離工程）と、除去工程とを備えている。
さらに具体的には、半導体デバイス部Ｔの製造方法は、剥離用物質である水素、あるいは水素および希ガスを単結晶シリコン層に注入して加熱することにより、単結晶シリコン基板の一部を分割除去する工程を含む製造方法であって、水素の透過拡散を抑止する拡散抑止層３５を単結晶シリコン層に形成する工程と、水素を含む剥離層３６を単結晶シリコン層に形成する工程と、熱処理を行うことにより剥離層３６に沿って単結晶シリコン層の一部を剥離する工程とを備えている。
本実施形態では、半導体デバイス部Ｔを形成するデバイス部形成工程は、貼り合わせ工程よりも前に行われる。
まず、図２に示すように、シリコンウェハ（単結晶シリコン基板）１の表面に保護膜である酸化膜２を２０ｎｍの厚みで形成する。その後、ＭＯＳトランジスタのしきい値制御の目的で、半導体層２０のチャネル領域２３を形成するための不純物元素であるホウ素３をイオン注入する。イオン注入の条件は、例えば、注入エネルギーを１０〜３０ＫｅＶ程度とし、ドーズ量を１〜５×１０12ｃｍ-2程度とする。このことにより、半導体層２０ａを酸化膜２の下方のシリコンウェハ１内に形成する。
次に、絶縁層形成工程では、図３に示すように、酸化膜２を除去した後に、シリコンウェハ１（後の半導体層２０）の表面に絶縁層であるゲート絶縁膜４を形成する。ゲート絶縁膜４は例えば酸化膜であって、１０００℃の酸化雰囲気中で熱処理を行うことにより、シリコンウェハ１の上に２０ｎｍ程度の厚みに形成する。
その後、拡散抑止層形成工程では、図３に示すように、シリコンウェハ１に対し、シリコンウェハ１における剥離用物質（本例では水素）の移動を抑止するための拡散抑止用物質であるホウ素をイオン注入等により形成する。このことにより、シリコンウェハ１にホウ素を含む拡散抑止層３５を形成する。拡散抑止層３５は、半導体層２０ａよりも深い下方位置に形成する。言い換えれば、半導体層２０ａは、拡散抑止層３５とゲート絶縁膜４との間に形成されている。このように、１０００℃の酸化雰囲気で熱処理を行ってゲート絶縁膜４を形成した後に、水素の移動を抑止するためのホウ素を含む拡散抑止層３５を形成することにより、熱処理によって拡散抑止層のホウ素元素がシリコンウェハ表面へ拡散することを極力抑えることができ、ＭＯＳトランジスタのしきい値電圧等の電気特性の制御性が悪化することを回避している。なお、ゲート絶縁膜４形成時の熱処理温度が低く、ホウ素元素の熱拡散の影響が小さい場合には、拡散抑止層３５の形成をゲート絶縁膜４形成工程よりも以前に行っても問題ない。
上記拡散抑止層３５は、半導体デバイス部ＴであるＮＭＯＳトランジスタの電気特性に影響を与えないような深さに形成されている。すなわち、後工程の熱処理により拡散抑止層３５のホウ素がシリコンウェハ１の表面へ拡散してＮＭＯＳトランジスタのしきい値電圧に影響を与えないように、注入エネルギーを設定する。
ここで、プロセスシミュレーションから得られた、ホウ素を単結晶シリコン基板にイオン注入したときの単結晶シリコン基板の深さ位置と、ホウ素の濃度との関係を、図１２に示す。ホウ素は、５×１０14ｃｍ-2のドーズ量で注入した後、９００℃で１０分間熱処理を行ったものであり、注入エネルギーを、１００，２００，３００，４００，５００ＫｅＶと設定した場合について、それぞれ深さ方向の濃度分布を調べた。
図１２に示すように、ホウ素濃度は、単結晶シリコン基板の表面から深くなるに連れて徐々に高くなり、所定の深さでピークに達する。その後、ホウ素濃度は、深くなるに連れて低くなっていることがわかる。この分布は、シリコンウェハ表面側がその反対側よりもなだらかな曲線を描いて減少する態様となる。すなわち、注入ピーク位置を中心に深さ方向で非対称なピアソン分布となる。また、上記拡散抑止層は、上記濃度分布のうち所定濃度以上となる範囲として規定される。所定濃度とは、例えば注入ピーク位置での濃度の１０分の１である。また、注入エネルギーが大きいほど、ホウ素濃度が高くなるピーク深さが、深い位置へ移ることがわかる。
ところで、シリコンウェハ１の表面における半導体デバイス部完成時点におけるホウ素濃度は１×１０17ｃｍ-3以下であることが好ましい。ホウ素濃度が１×１０17ｃｍ-3よりも高い場合には、ＭＯＳトランジスタのチャネル領域２３における不純物濃度が高くなりすぎるので、しきい値の制御が困難になり、所望のしきい値を得にくくなってしまうためである。
また、シリコンウェハ表面における拡散抑止用ホウ素元素の濃度は、イオン注入条件のドーズ量、注入エネルギー、および半導体デバイス形成プロセス中の熱処理条件の関数として与えられる。例えば、９００℃１０分間熱処理でのチャネル領域２３のゲート電極６側の表面濃度が１×１０17ｃｍ-3以下を満たすようなホウ素のドーズ量及び注入エネルギー領域は図３３の実線よりも下方の領域となる。従って、９００℃１０分間熱処理でのシリコンウェハ１の表面濃度が１×１０17ｃｍ-3以下を満たすホウ素のドーズ量Ｄ（ｃｍ-2）と注入エネルギーＥ（ＫｅＶ）の条件は、
Ｄ≦２．７×１０8×Ｅ2.78・・・・・・・・・・・・（1）
となる。
また、一般にＩＣのＭＯＳトランジスタにおけるチャネル領域２３の不純物濃度は１〜５×１０17ｃｍ-3程度であることから、水素に起因して発生するＮ型不純物濃度が１×１０17ｃｍ-3程度未満であれば、電気特性に与える影響は小さくなると考えられる。従って、水素に起因して発生するＮ型不純物濃度が１×１０17ｃｍ-3程度以上の場合において対策を行えばよいと考えられる。１×１０17ｃｍ-3程度をドーズ量に換算すると、ホウ素元素の必要下限ドーズ量は１×１０12ｃｍ-2となる。
以上をまとめると、ホウ素元素のドーズ量Ｄ（ｃｍ-2）と注入エネルギーＥ（ＫｅＶ）としたとき、好ましいホウ素イオンの注入条件は、
１×１０12ｃｍ-2≦Ｄ≦２．７×１０8×Ｅ2.78・・・（2）
となる。これは、図３３の斜線部分に相当する。
従って、上記（２）の条件を満たすようにイオン注入を行なえば、好適に作動するチャネル領域をシリコンウェハに形成することが可能となる。なお、上記にはチャネル領域２３のゲート電極６側の拡散抑止用ホウ素の表面濃度が１×１０17ｃｍ-3以下を満たすものについて記載したがそれに限られない。すなわち、半導体層２０の拡散抑止用ホウ素の表面濃度が１×１０17ｃｍ-3以下を満たすようにしても、好適に作動させることができる。
その後、図４に示すように、ゲート絶縁膜４の表面にゲート電極６を形成する。まず、ポリシリコンを３００ｎｍ程度の厚さにＣＶＤ法等により堆積する。さらに、上記ポリシリコン層にＮ型不純物を拡散させてＮ型ポリシリコンとした後、フォトリソグラフィ等によりゲート電極６をパターン形成する。
続いて、図４に示すように、ゲート電極６をマスクとしてＮ型不純物元素７をイオン注入し、不純物濃度が半導体層２０ａとは異なる半導体層２０ｂ（後の低濃度不純物領域８）を形成する。このとき、イオン注入されなかったゲート電極６の下方の半導体層２０ａは、チャネル領域２３となる。
次に、図５に示すように、ゲート電極６の左右の側壁部分に例えばＳｉＯ2のような絶縁性材料により構成されるサイドウォール９を形成する。続いて、上記ゲート電極６及びサイドウォール９をマスクとしてＮ型不純物元素５をイオン注入し、高濃度不純物領域１０を形成する。このとき、サイドウォール９によりマスクされて不純物５が注入されなかった半導体層２０ｂは、低濃度不純物領域８として形成される。
続いて、図６に示すように、上記ゲート絶縁膜４、ゲート電極６、及びサイドウォール９を覆うように、例えばＳｉＯ2のような絶縁性材料による第１層間絶縁膜１１を１００ｎｍ程度の厚みでＣＶＤ等により形成する。
その後、活性化工程を行う。活性化工程では、熱処理によりイオン注入によってシリコンウェハ中に導入された不純物元素の活性化を行う。熱処理としては例えば９００℃で１０分間の処理を行うことが好ましい。このことにより、拡散抑止層３５のホウ素イオンが加熱により活性化する。なお、熱処理温度は、ホウ素イオンの拡散をなるべく抑えるためにより低温であることが望ましい。また、ＲＴＡ（ラピッドサーマルアニール）などの短時間熱処理も好ましい。このことにより、注入されたホウ素イオン１３は、シリコン元素（Ｓｉ）の置換位置に収まってドナー不純物となる。
次に、図７に示すように、上記第１層間絶縁膜１１を覆うように、第２層間絶縁膜１２を形成した後、第２層間絶縁膜１２の表面を、例えばＣＭＰ（Chemical Mechanical Polishing）等により平坦化する。尚、表面を平坦化する方法は、ＣＭＰに限らない。また、第２層間絶縁膜１２を形成する代わりに第１層間絶縁膜１１を厚く形成し、この第１層間絶縁膜１１の表面をＣＭＰにより平坦化するようにしても構わない。
次に、剥離層形成工程では、図８に示すように、剥離用物質である水素イオンをイオン注入によりシリコンウェハ１の内部に導入する。このことにより、シリコンウェハ１の領域のうち拡散抑止層３５を介してゲート絶縁膜４と反対側の領域に剥離層３６を形成する。注入条件としては、例えばドーズ量を１×１０16ｃｍ-2以上且つ５×１０16ｃｍ-2以下とし、注入エネルギーを１５０ＫｅＶ以上とすることが好ましい。なぜなら、ドーズ量が１×１０16ｃｍ-2よりも小さい場合には、熱処理時に水素注入ピーク位置でマイクロクラックが発生せず、シリコンウェハの分離ができなくなるという問題があるためであり、ドーズ量が５×１０16ｃｍ-2よりも大きい場合には、シリコン基板表面付近にイオン注入による結晶欠陥が多数形成され、結晶性が悪化するという問題があるためである。上記の条件でイオン注入を行なうことにより、シリコン層における所望の深さに水素を含む剥離層３６を形成することが可能となる。なお、剥離層３６は、剥離用物質の濃度分布のピークを含む層をいう。
その後、図９に示すように、上記第２層間絶縁膜１２を覆うように、第３層間絶縁膜１４を形成する。続いて、上記ドレイン領域１０ｄ及びソース領域１０ｓの上方位置において、第３層間絶縁膜１４、第２層間絶縁膜１２、第１層間絶縁膜１１、ゲート絶縁膜４を上下に貫通するコンタクトホール１５を開口する。そして、各コンタクトホール１５の内部に金属等の導電材料を充填することにより、ドレイン電極１６ｄ及びソース電極１６ｓを形成する。なお、図示しないが、この後に２００ｎｍ程度の窒化膜を形成し、その後に水素化処理を行ってもよい。
続いて、図１０に示すように、第３層間絶縁膜の１４上に、ドレイン電極１６ｄ及びソース電極１６ｓを覆うように、ＳｉＯ2等の絶縁膜１７を形成し、この絶縁膜１７の表面をＣＭＰ等により平坦化する。その後、シリコンウェハ１を所望の大きさにダイシング等により分断する。以下、この分断後のシリコンウェハ１をシリコン基板１として記載する。
そして、ＲＣＡ洗浄等のシリコン基板１の表面洗浄処理を行った後、位置あわせを行う。そして、貼り合わせ工程を行い、半導体デバイス部Ｔの絶縁膜１７の表面をガラス基板１８に貼り合わせる。このようにして、図１０に示すように、シリコン基板１の表面に、ガラス基板１８を貼り付ける。
次に、剥離工程を行う。剥離工程では、図１１に示すように、例えば６００℃の温度環境下で数分間程度の間、熱処理することにより、シリコン基板１の一部を剥離層３６に沿って剥離する。このことにより、シリコン基板１は薄膜化され、半導体デバイス部Ｔ（ＮＭＯＳトランジスタ）は、半導体層２０と共にガラス基板１８上に配置されることとなる。トランジスタの特性に影響を与えないように、水素の拡散を抑制するためには、上記熱処理温度をなるべく低温にすると共に、熱処理時間を短くすることが望ましい。
次に、除去工程において、図１に示すように、半導体層２０に対し、拡散抑止層３５を半導体層２０に残留している水素と共にエッチング等により除去する。
除去方法としては、ドライエッチングやウエットエッチング、又はそれら両方を組み合わせることが可能である。ただし、ドライエッチングのみによると、半導体シリコン層２０の表面にダメージが入る虞れがあるため、ドライエッチング後に適当なウェットエッチングを行うことが好ましい。シリコン基板１の一部が除去された結果、半導体シリコン層２０の膜厚は、５０〜２００ｎｍ程度となる。なお、除去方法として、ＣＭＰ（Chemical Mechanical Polshing）を適用してもよい。
このように、除去工程が行われた結果、半導体層２０内での、水素元素起因で発生するＮ型不純物濃度を、トランジスタの特性に影響を及ぼさない１×１０17ｃｍ-3以下に抑えることができる。
なお、水素元素起因で発生するＮ型不純物濃度をさらに低くすることが好ましい。その後、半導体層２０の表面に絶縁性の保護膜１９を形成する。なお、半導体層２０と保護膜１９の界面状態を改善するために、保護膜１９形成前に半導体層２０の表面を酸化して酸化膜を形成してもよい。
以上のように、シリコン基板１に、拡散抑止層３５と、剥離層３６とを形成し、熱処理を行うことにより剥離層３６に沿ってシリコン基板１の一部を剥離すると共に、剥離層３６に配された剥離用物質である水素等が拡散抑止層３５を超えて拡散することを抑止する手法を用いて半導体装置Ｓを製造する。
なお、この製造方法により製造される半導体装置Ｓ、或いはその中間過程で製造されるシリコンウェハ、シリコン基板はすべて本発明にいう「半導体基板」の概念に含まれるものであるが、いずれの半導体基板においてもこの製造方法を用いて形成した場合は、剥離層及び拡散抑止層をイオン注入によって形成しているため、半導体層２０（チャネル層２３についても同様）に形成された水素及びホウ素の濃度分布が、基板の一面側から他面側に向かって傾斜しているようになる。
−実施形態１の効果−
以上のとおりであるので、この実施形態１によると、剥離工程における熱処理時に拡散抑止層３５に配置された方その作用により、剥離用物質である水素をトラップできるため、水素が拡散抑止層３５を越えて半導体層２０側に拡散することを防止できる。従って、剥離工程において、水素が半導体層２０に拡散することに起因して半導体層２０の電気特性が悪影響を受けることを抑止することが可能である。
さらに、除去工程において、拡散抑止層３５を半導体層２０に残留している水素と共に除去するようにしたので、半導体デバイス部Ｔが水素により悪影響を受ける虞れをより確実に防止することができる。
さらに、半導体層２０をガラス基板１８へ移す前に、半導体デバイス部Ｔを予め形成するようにしたので、ＩＣプロセスでサブミクロンデバイスとして作製した半導体デバイス部Ｔをガラス基板１８上に形成することができる。従って、通常ガラス基板に多結晶シリコン層や非晶質シリコン層を形成して半導体デバイス部を形成する場合と異なり、単結晶シリコン基板上に形成したトランジスタと同等もしくは薄膜化を行うことによりそれ以上の性能を有するトランジスタを、トランジスタの閾値制御性を悪化させることなく形成できる。
《発明の実施形態２》
図１３〜図２３は、本発明に係る半導体基板の実施形態２にかかる半導体装置、及びその製造方法を示す断面図である。尚、以降の各実施形態では、図１〜図１１と同じ部分に同じ符号を付して、その詳細な説明を省略する。
本実施形態は、半導体層２０を後に形成するシリコン基板層Ｌを予め他の基板Ｋへ移した後に、半導体デバイス部Ｔの形成工程を施すようにしたものである。
なお、通常、半導体デバイス部Ｔは複数個のＮＭＯＳトランジスタ及び／またはＰＭＯＳトランジスタが同一基板上に複数作りこまれた構造となるものであるが、説明をわかり易く簡素化するため、１個のＮＭＯＳトランジスタを形成する場合を例として説明する。ＰＭＯＳトランジスタについては示さないが、イオン注入時の不純物導電型を適宜変更することでＮＭＯＳトランジスタと同様に形成できる。なお、この記載は単一のトランジスタを形成する場合を除外する意図ではない。また、ここでは、素子分離やウェル形成プロセスについて記載していないが、素子分離やウェル形成を行うようにしても構わない。
図１３は、基板Ｋと、シリコン基板層Ｌを含む半導体デバイス部Ｔとにより構成された半導体装置Ｓを模式的に示す断面図である。
基板Ｋは、ガラス基板１８が例示できる。
上記半導体デバイス部Ｔは、酸化膜４１、半導体層２０、ゲート絶縁膜４２、ゲート電極６、層間絶縁膜４３、ソース電極１６ｓ、ドレイン電極１６ｄ、及びシリコン窒化膜４４を備え、チャネル領域２３、ドレイン領域１０ｄ、及びソース領域１０ｓによってＭＯＳトランジスタ（ＮＭＯＳトランジスタ）を構成している。
半導体層２０は、チャネル領域２３と、チャネル領域２３の両外側に設けられた高濃度不純物領域１０とを備えている。高濃度不純物領域１０は、ドレイン領域１０ｄとソース領域１０ｓとにより構成されている。そして、上記層間絶縁膜４３には、ドレイン領域１０ｄ及びソース領域１０ｓの各上方位置にコンタクトホール１５が形成され、各コンタクトホール１５の内部に、ドレイン領域１０ｄに接続されたドレイン電極１６ｄと、ソース領域１０ｓに接続されたソース電極１６ｓとが形成されている。
そして、上記層間絶縁膜４３の上には、ドレイン電極１６ｄ及びソース電極１６ｓを覆うようにシリコン窒化膜４４が形成されている。
−製造方法−
次に、本実施形態の半導体装置Ｓ、及びシリコン基板層Ｌを含む半導体デバイス部Ｔの製造方法について、図１３〜図２３を参照して説明する。
本実施形態のシリコン基板層Ｌの製造方法は、上記実施形態１と同様に、拡散抑止層形成工程と、活性化工程と、剥離層形成工程と、貼り合わせ工程（貼付工程）と、剥離工程（分割工程）と、除去工程とを備えている。また、本実施形態の半導体装置Ｓの製造方法は、上記実施形態１と同様に、上記シリコン基板層Ｌの製造方法に加えて、さらに、ゲート絶縁膜、ゲート電極、ソースおよびドレイン領域形成、層間絶縁膜形成、コンタクトホール形成、ソース及びドレイン電極形成、シリコン窒化膜形成等のゲート絶縁膜以降のデバイス部形成工程を備えているが、上記実施形態１とは、それらゲート絶縁膜以降のデバイス部形成工程を行うタイミングが異なっている。
すなわち、上記実施形態１では、拡散抑止層形成工程、活性化工程、及び剥離層形成工程と並行してデバイス部形成工程を行うようにしたが、本実施形態では、ゲート絶縁膜形成以降のデバイス部形成工程を、除去工程の後に行う。
まず、絶縁層形成工程において、図１４に示すように、シリコンウェハ１に基板表面を保護するための絶縁層である酸化膜４１を２０ｎｍ程度の厚みで形成する。
その後、拡散抑止層形成工程では、図１５に示すように、拡散抑止用物質であるホウ素５をシリコンウェハ１に注入し、拡散抑止層３５を形成する。ホウ素５の注入条件は、上記実施形態１とほぼ同様である。その結果、シリコンウェハ１の表面において拡散抑止用物質の濃度が１×１０17ｃｍ-3以下であれば後に半導体デバイス部を形成した際にも略閾値制御に影響を与えないものとすることができる。
続いて、熱処理等による活性化工程において、拡散抑止層３５のホウ素を活性化する。上記実施形態と同様の条件が使用できる。また、熱処理温度は、ホウ素の拡散をなるべく抑えるためにより低温であることが望ましい点も同様である。
なお、図２０で示す後工程において行うシリコンウェハ１中にチャネル領域２３を形成するためのホウ素３のイオン注入工程を上記熱処理の前に行ってもよい。この利点としては、貼り合わせ工程の後にガラス基板１８上で行われるイオン注入工程がイオンドーピング装置によって行われる場合には、所望の不純物元素以外の元素が同時にチャネル領域２３に導入される問題があるため、しきい値電圧制御が難しくなる問題があるが、イオン注入装置の場合には、質量分離装置により所望の元素のみを注入することができるため、しきい値電圧制御性が向上する点が挙げられる。
次に、剥離層形成工程では、図１６に示すように、剥離用物質１３である水素元素をイオン注入等によりシリコンウェハ１の内部に導入する。このことにより、拡散抑止層３５よりも下方位置に剥離層３６を形成する。
ここまでの工程により形成されたシリコンウェハ１は、ガラス基板上に単結晶シリコン薄膜を形成する場合に有用である。すなわち、例えば室温でガラス基板に貼り合わせた後、６００℃程度の熱処理を行うことによって、膜厚均一性に優れた単結晶シリコン薄膜を容易にガラス基板上に形成することが可能となる。このとき、熱拡散により単結晶シリコン薄膜側へ移動しようとする水素元素をホウ素イオンが阻止するため、水素元素起因により単結晶シリコン薄膜がＮ型化するのを防ぐことができる。その結果、その後に形成するＮＭＯＳおよびＰＭＯＳトランジスタのしきい値を所望の値に容易に制御できると共に、水素元素起因のしきい値変動を抑えて再現性良くトランジスタを形成できる。また、ここまでの工程により形成されたシリコンウェハ１はシリコンウェハの形状であるため、別の場所に移動する場合にも、シリコンウェハ用キャリアなどに入れて容易に持ち運びできるなど、取り扱いやすい等の利点がある。
そして、シリコンウェハ１をダイシング等により分断してシリコン基板１とする。そして、ＲＣＡ洗浄等によってシリコン基板１の表面洗浄処理を行った後、貼り合わせ工程を行う。貼り合せ工程では、図１７に示すように、基板を上下に反転して下面（すなわち、酸化膜４１）の表面にガラス基板１８を貼り合わせる。その後、分割工程では例えば６００℃の温度環境下で数分間程度の間熱処理することにより、図１８に示すように、シリコン基板１を剥離層３６に沿って分割して剥離する。そして、ガラス基板１８側に残ったシリコン基板１の一部が薄膜シリコン基板１ａとして形成される。
次に、除去工程において、図１９に示すように、薄膜シリコン基板１ａに対し、拡散抑止層３５及び剥離層３６を実施形態１と同様にエッチング等により除去する。以上の工程によってシリコン基板層Ｌが製造される。なお、拡散抑止層３５の除去に引き続いて、エッチング等によりシリコン基板層Ｌを所望の膜厚に調整してもよい。
続いて、以下の半導体デバイス形成工程を行い、半導体装置Ｓを製造する。
すなわち、図２０に示すように、薄膜シリコン基板１ａの表面を保護するために、ＣＶＤ法等により酸化膜４６を２０ｎｍ程度形成した後、薄膜シリコン基板１ａのチャネル領域２３を形成するための不純物元素であるホウ素３をイオン注入する。このことにより、半導体層２０ａを酸化膜２の下方の薄膜シリコン基板１ａ中に形成する。
次に、図２１に示すように、酸化膜４６を除去した後に、薄膜シリコン基板１ａの表面にゲート絶縁膜４２を形成する。ゲート絶縁膜４２は、ＣＶＤ法等によりＳｉＯ2膜を６０ｎｍ程度の厚みに形成する。次に、高濃度のＮ型又はＰ型の不純物を含んだポリシリコン、あるいはＷ、Ｔａ、ＴａＮといった金属材料や、シリサイド等の材料を用いてゲート電極６を形成する。
その後、ゲート電極６をマスクとして、Ｎ型不純物元素５を半導体層２０ａに注入し、高濃度不純物領域１０を形成する。高濃度不純物領域１０は、ドレイン領域１０ｄとソース領域１０ｓとにより構成されている。このとき、ゲート電極６の下方の半導体層２０ａは、チャネル領域２３となる。尚、高濃度不純物領域１０とチャネル領域２３との間にＮ型低濃度不純物領域を設けることにより、ＬＤＤ構造とすることも可能である。
続いて、図２２に示すように、ゲート酸化膜４２の上に、層間絶縁膜４３を７００ｎｍ程度の厚みで形成する。その後、レーザー、ＲＴＡ、及び炉等により熱処理を行うことにより不純物元素を活性化させる。
次に、図２３に示すように、層間絶縁膜４３及びゲート酸化膜４２を上下に貫通するコンタクトホール１５を、ドレイン領域１０ｄ及びソース領域１０ｓの上方位置に形成する。そして、上記各コンタクトホール１５に金属等の導電材料を充填することによりドレイン電極１６ｄ及びソース電極１６ｓを形成する。
その後、図１３に示すように、シリコン窒化膜４４を２００ｎｍ程度の厚みで形成し、水素化処理を行う。以上のようにして半導体装置Ｓを製造する。
なお、この製造方法により製造される半導体装置Ｓ、或いはその中間過程で製造されるシリコンウェハ、シリコン基板、および薄膜シリコン基板が貼り合わされたガラス基板はいずれも本発明にいう「半導体基板」の概念に含まれるものであるが、いずれの半導体基板においてもこの製造方法を用いて形成した場合は、剥離層及び拡散抑止層をイオン注入によって形成しているため、水素及びホウ素の濃度分布が基板の一面側から他面側に向かって傾斜しているようになる。
−実施形態２の効果−
したがって、この実施形態によると、活性化されたホウ素により水素をトラップできるため、水素が後に半導体層２０を形成する領域へ移動することを防げる。その結果、その後のデバイス形成工程において、閾値制御性が悪化せず、良好な特性のトランジスタを形成することが可能となる。
また、上記の製造方法によれば、しきい値制御性が良く、特性ばらつきの小さな薄膜単結晶シリコン基板をガラス基板上に形成できるので、ガラス基板上に形成された多結晶シリコンや非晶質シリコンとは異なり、単結晶シリコン基板上に形成するトランジスタと同等もしくはそれ以上の高性能な電気特性を有するトランジスタを形成することができる。
また、薄膜単結晶シリコン基板を複数個ガラス基板に貼り合わせることも可能であるので、ガラス基板の大きさに制限されることなく、任意の位置に単結晶シリコン層をガラス基板上に形成することが可能であり、例えば、どんな大きさのガラス基板であっても単結晶薄膜シリコン基板を容易にレイアウトすることも可能となる。
《発明の実施形態３》
図２４〜図３２は、本発明に係る半導体基板の実施形態３にかかる半導体装置、及びその製造方法を示す断面図である。
本実施形態では、貼り合わせ工程（貼付工程）の前工程において半導体デバイス部Ｔの一部を形成する一方、上記貼り合わせ工程の後工程においてその他の一部を形成するようにしている。
図２４は、基板Ｋと半導体デバイス部Ｔとにより構成された半導体装置Ｓを模式的に示す断面図である。なお、通常、半導体デバイス部Ｔは複数個のＮＭＯＳトランジスタ及び／またはＰＭＯＳトランジスタ が同一基板上に複数作りこまれた構造となるものであるが、説明をわかり易く簡素化するため、１個のＮＭＯＳトランジスタを形成する場合を例として説明する。ＰＭＯＳトランジスタについては示さないが、イオン注入時の不純物導電型を適宜変更することでＮＭＯＳトランジスタと同様に形成できる。なお、この記載は単一のトランジスタを形成する場合を除外する意図ではない。また、ここでは、素子分離やウェル形成プロセスについて記載していないが、素子分離やウェル形成を行うようにしても構わない。
基板Ｋとしては、ガラス基板１８が例示できる。
上記半導体デバイス部Ｔは、第２層間絶縁膜１２、第１層間絶縁膜１１、ゲート電極６、サイドウォール９、ゲート絶縁膜４、半導体層２０、層間絶縁膜５３、ソース電極１６ｓ、ドレイン電極１６ｄ、及びシリコン窒化膜４４を備え、チャネル領域２３およびＬＤＤ領域を有するＭＯＳトランジスタ（ＮＭＯＳトランジスタ）を構成している。
すなわち、上記実施形態１と同様に、ゲート電極６は、上記第１層間絶縁膜１１とゲート酸化膜４との間に形成され、左右側面には、サイドウォール９がそれぞれ形成されている。また、半導体層２０は、チャネル領域２３と、チャネル領域２３の両外側に設けられた低濃度不純物領域８と、低濃度不純物領域８の両外側に設けられた高濃度不純物領域１０とを備えている。
上記半導体層２０には、図２４に示すように、高濃度不純物領域５２ｄ，５２ｓがドレイン領域１０ｄ及びソース領域１０ｓにそれぞれ上下に重なるように形成されている。そして、層間絶縁膜５３に形成されたコンタクトホール１５には、ドレイン電極１６ｄ及びソース電極１６ｓが設けられている。
上記ドレイン電極１６ｄは、高濃度不純物領域５２ｄを介してドレイン領域１０ｄに接続される一方、上記ソース電極１６ｓは、高濃度不純物領域５２ｓを介してソース領域１０ｓに接続されている。従って、高濃度不純物領域５２ｄとドレイン電極１６及び高濃度不純物領域５２ｓとソース電極１６ｓは電気的に接続されている。これらドレイン電極１６ｄ及びソース電極１６ｓは、層間絶縁膜５３と共に、シリコン窒化膜５４により被覆されている。
半導体デバイス部Ｔは、図２４に示すように、半導体層−ゲート電極部Ｇと、コンタクト−電極部Ｉとにより構成されている。
以上のようにして、半導体装置Ｓ及び半導体デバイス部Ｔは構成されている。
−製造方法−
次に、本実施形態の半導体装置Ｓの製造方法と、半導体層−ゲート電極部Ｇ、及びコンタクト−電極部Ｉにより構成される半導体デバイス部Ｔの製造方法とについて、図２４〜図３２を参照して説明する。
本実施形態では、貼り合わせ工程の前工程において、半導体デバイス部Ｔの半導体層−ゲート電極部Ｇを形成する一方、貼り合わせ工程の後工程において、半導体デバイス部Ｔのコンタクト−電極部Ｉを形成する。
本実施形態の半導体デバイス部Ｔの製造方法は、上記実施形態１と同様に、絶縁層形成工程と、拡散抑止層形成工程と、活性化工程と、剥離層形成工程と、貼り合わせ工程（貼付工程）と、分割工程（剥離工程）と、除去工程とを備えている。
まず、上記実施形態１におけるサイドウォール９及び高濃度不純物領域１０の形成までの工程と同じ工程を行う（図２〜図５参照）。
その後、図２５に示すように、レジストマスク５１をパターン形成した後に、Ｎ型不純物５５を高濃度不純物領域１０に下方に隣接した所定の領域にイオン注入により導入する。こうして、高濃度不純物領域５２ｄ，５２ｓを形成する。このように、高濃度不純物領域５２ｄ，５２ｓを形成することにより、ＮＭＯＳトランジスタのソース領域１０ｓ及びドレイン領域１０ｄを構成する高濃度不純物領域１０と、ガラス基板１８への貼り合わせ工程以降の後工程にて形成するメタル配線であるソース電極１６ｓ及びドレイン電極１６ｄとのコンタクトを確実に接続することが可能となる。
例えば、Ｎ型不純物５５のイオン注入条件としては、イオン種をリンとし、注入エネルギーを４５ＫｅＶ、ドーズ量を２×１０15ｃｍ-2、及びイオン種をリンとし、注入エネルギーを１００ＫｅＶ、ドーズ量を２×１０15ｃｍ-2として、２回の注入を行う。このことにより、高濃度不純物領域１０から下方へ深さ約１７０ｎｍのところまでの範囲に対し、電気的に導通を取ることができる。尚、高濃度不純物領域５２ｄ，５２ｓの形成工程は必須ではない。
次に、図２６に示すように、レジストマスク５１を除去した後に、第１層間絶縁膜１１を１００ｎｍ程度の厚みで形成し、ゲート酸化膜４やゲート電極６等を被覆する。その後、活性化工程において、熱処理を行い、イオン注入によりシリコンウェハ中に導入された拡散抑止層３５のホウ素を含む不純物元素を活性化する。熱処理としては、例えば９００℃で１０分間の処理を行う。
続いて、図２７に示すように、第２層間絶縁膜１２を形成した後、表面を平坦化する。次に、剥離層形成工程では、図２８に示すように、上記実施形態１と同様にして、剥離用物質である水素元素１３をイオン注入によりシリコンウェハ１の内部に導入する。このことにより、拡散抑止層３５よりも下方位置に剥離層３６を形成する。
そして、シリコンウェハ１をダイシング等により分断してシリコン基板１とする。そして、ＲＣＡ洗浄等によってシリコン基板１の表面洗浄処理を行った後、貼り合わせ工程を行う。
貼り合わせ工程では、図２９に示すように、シリコン基板を上下に反転して下面の第２層間絶縁膜１２の表面にガラス基板１８を貼り合わせる。続いて、剥離工程では、図３０に示すように、上記実施形態１と同様にして、シリコン基板１を剥離層３６に沿って分割する。その結果、ガラス基板１８側に、半導体層２０からゲート電極部までの部分Ｇを含むシリコン基板１の一部が配置される。
続いて、除去工程において、図３１に示すように、ガラス基板１８上に配置されたシリコン基板１に対しエッチング等を施し、拡散防止層３５と剥離層３６を除去して半導体層２０を露出させる。
その後、図３２に示すように、半導体層２０の表面にＣＶＤ法等によって層間絶縁膜５３を７００ｎｍ程度の厚みで形成する。続いて、コンタクトホール１５を高濃度不純物領域５２ｄ，５２ｓに到達するように形成した後、コンタクトホール１５に金属等の導電性材料を充填することによりドレイン電極１６ｄ及びソース電極１６ｓを形成する。
次に、図２４に示すように、シリコン窒化膜５４を２００ｎｍ程度の厚みで形成し、水素化処理を行う。以上のようにして、半導体装置Ｓ及び半導体デバイス部Ｔを製造する。
なお、この製造方法により製造される半導体装置Ｓ、或いはその中間過程で製造されるシリコンウェハ、シリコン基板はいずれも本発明にいう「半導体基板」の概念に含まれるものであるが、いずれの半導体基板においてもこの製造方法を用いて形成した場合は、剥離層及び拡散抑止層をイオン注入によって形成しているため、水素及びホウ素の濃度分布が基板の一面側から他面側に向かって傾斜しているようになる。
−実施形態３の効果−
したがって、この実施形態によると他の実施形態と同様に、剥離用物質の悪影響が無く、しきい値制御性に優れ、しきい値ばらつきの小さな半導体シリコン薄膜を半導体層に用いることができる。
また、ゲート電極形成までの工程においてシリコンＩＣプロセスで作製したサブミクロンのゲート長を持つ高性能トランジスタをガラス基板上に形成することができる。このとき、半導体層は単結晶シリコンであるため、トランジスタの電気特性はシリコン上に作製したトランジスタに比べて遜色の無いものとなる。
また、コンタクト形成以降の電極形成工程を貼り合わせ工程後に行うことから、図３４に示すようにガラス基板６１上にあらかじめ受動素子あるいは能動素子等の素子６２を形成しておけば、受動素子あるいは能動素子等の素子６２と単結晶シリコン層を有する半導体素子６３を、共通のコンタクト及びメタル配線形成工程により同時に形成し、かつ、互いに電気的に接続することができるため、コスト上も有利となる。
また、位置合わせ精度良く貼り合わすことで、ガラス基板上の素子と単結晶シリコン層上の素子とをミクロンオーダーの近距離で接続できるため、集積度の向上も可能となる。また、分割工程における６００℃程度の熱処理が配線材料に及ぼす影響を考慮する必要が無いため、配線材料の選択肢を広げることができる。その結果、例えばＡｌなど融点が低い材料を電極に使用できるので、Ａｌの低抵抗率により電極の電気抵抗を大幅に下げることができ、トランジスタ特性及び信頼性を向上させることができる。
《その他の実施形態》
上記実施形態では、剥離用物質として水素イオンを適用したが、水素の代わりに水素と少なくとも１種類以上の不活性元素（例えばＨｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｒｎ等）を注入するようにしてもよい。ヘリウムイオン等の不活性ガス元素は、電気的に不活性であり、不活性ガス元素の併用により水素元素濃度を減少させることができるため、水素元素によりトランジスタ等の半導体デバイス部Ｔに与える悪影響の度合いを軽減できる利点がある。ただし、注入工程を２回行う必要が生ずるデメリットがある。したがって、製造の容易化の観点からは、上述のように、剥離用物質には水素を適用することが好ましい。
また、上記実施形態にあっては、シリコン半導体基板の場合について示したが、本発明は、他の元素による化合物半導体も含めた半導体基板にも適用することが可能である。
また、上記実施形態にあっては、あらかじめガラス基板上に受動素子あるいは能動素子等が設けられていてもよい。
また、上記実施形態にあっては、ＭＯＳ構造のみについて示したが、バイポーラトランジスタ、サイリスタ、接合トランジスタ、フォトニックデバイス等の各種半導体デバイスの形成においても、本発明を適用することが可能である。
以上説明したように、本発明は、半導体基板の製造方法、及び半導体基板について有用であり、特に、単結晶シリコン基板に所定の元素イオンを注入して剥離層を形成し、熱処理により基板の一部を剥離して薄膜化する工程を含むものに適している。
実施形態１の半導体装置を模式的に示す断面図である。 チャネル領域を形成するためのホウ素を注入する工程を示す図である。 絶縁層形成工程及び第２元素イオン注入工程を示す図である。 ゲート電極をマスクとして不純物を注入する工程を示す図である。 ゲート電極及びサイドウォールをマスクとして不純物を注入する工程を示す図である。 活性化工程を示す図である。 第２層間絶縁膜を形成する工程である。 剥離層形成工程を示す図である。 ドレイン電極及びソース電極を形成する工程を示す図である。 貼り合わせ工程を示す図である。 分割工程を示す図である。 シリコン基板の深さ位置と、ホウ素の濃度との関係を示すグラフ図である。 実施形態２の半導体装置を模式的に示す断面図である。 絶縁層形成工程を示す図である。 拡散抑止層形成工程及び活性化工程を示す図である。 剥離層形成工程を示す図である。 貼り合わせ工程を示す図である。 分割工程を示す図である。 除去工程を示す図である。 チャネル領域を形成するためのホウ素を注入する工程を示す図である。 ゲート電極をマスクとして不純物を注入する工程を示す図である。 層間絶縁膜を形成する工程を示す図である。 ドレイン電極及びソース電極を形成する工程を示す図である。 実施形態３の半導体装置を模式的に示す断面図である。 高濃度不純物領域を形成する工程を示す図である。 活性化工程を示す図である。 第２層間絶縁膜を形成する工程を示す図である。 剥離層形成工程を示す図である。 貼り合わせ工程を示す図である。 分割工程を示す図である。 除去工程を示す図である。 ドレイン電極及びソース電極を形成する工程を示す図である。 シリコン基板表面濃度が１０17ｃｍ-3以下となるホウ素元素のイオン注入時のドーズ量及び注入エネルギーの範囲を示す図である。 複数の素子が形成されたガラス基板を模式的に示す斜視図である。 従来の絶縁層を形成する工程を示す図である。 従来のガラス基板への貼り合わせ工程を示す図である。 従来の水素を注入する工程を示す図である。 従来の半導体層の一部を分割して除去する工程を示す図である。
符号の説明
Ｓ 半導体装置（半導体基板）
Ｋ 基板
Ｔ 半導体デバイス部
Ｇ 半導体層−ゲート電極部
Ｉ コンタクト−電極部
１ 半導体基板、シリコン基板
４ ゲート絶縁膜（絶縁層）
５ ホウ素（拡散抑止用物質）
１３ 水素（剥離用物質）
１８ ガラス基板（基板）
２０ 半導体シリコン層（半導体層）
３５ 拡散抑止層（拡散抑止用物質含有層）
３６ 剥離層（剥離用物質含有層）

Claims (48)

  1. 基板に、拡散抑止層と、剥離層とを形成し、熱処理を行うことにより前記剥離層に沿って前記基板の一部を剥離すると共に、前記剥離層に配された剥離用物質が前記拡散抑止層を超えて拡散することを抑止することを特徴とする半導体基板の製造方法。
  2. 剥離用物質の透過拡散を抑止する拡散抑止層を基板に形成する工程と、
    前記剥離用物質を含む剥離層を前記基板に形成する工程と、
    熱処理を行うことにより前記剥離層に沿って前記基板の一部を剥離する工程とを備えていることを特徴とする半導体基板の製造方法。
  3. 基板に、拡散抑止層と、剥離層とを形成し、前記基板を他の基板に接合した後に、熱処理を行うことにより前記剥離層に沿って前記基板の一部を剥離すると共に、前記剥離層に配された剥離用物質が前記拡散抑止層を超えて拡散することを抑止することを特徴とする半導体基板の製造方法。
  4. 剥離用物質の透過拡散を抑止する拡散抑止層を基板に形成する工程と、
    前記剥離用物質を含む剥離層を前記基板に形成する工程と、
    前記基板を他の基板に接合した後に、熱処理を行うことにより前記剥離層に沿って前記基板の一部を剥離する工程とを備えていることを特徴とする半導体基板の製造方法。
  5. 前記他の基板は、ガラス基板であることを特徴とする請求項３又は４に記載の半導体基板の製造方法。
  6. 前記基板は、単結晶シリコン基板であることを特徴とする請求項１から５のいずれか１つに記載の半導体基板の製造方法
  7. 前記基板は、前記剥離層に沿って一部が剥離される前に、半導体デバイス部の少なくとも一部が形成されることを特徴とする請求項１から６のいずれか１つに記載の半導体基板の製造方法。
  8. 前記基板は、前記剥離層に沿って一部が剥離される前に、半導体デバイス部の全体が形成されることを特徴とする請求項１から６のいずれか１つに記載の半導体基板の製造方法。
  9. 前記基板の一部を剥離した後に、前記剥離層及び前記拡散抑止層を前記基板から除去することを特徴とする請求項１から８のいずれか１つに記載の半導体基板の製造方法。
  10. 前記剥離層と前記拡散抑止層を前記基板から除去した後に、半導体デバイス部の少なくとも一部を形成することを特徴とする請求項１から６のいずれか１つに記載の半導体基板の製造方法。
  11. 前記剥離層は、剥離用物質の濃度分布のピークを含む層であることを特徴とする請求項１から請求項１０のいずれか１つに記載の半導体基板の製造方法。
  12. 前記剥離用物質は、水素であることを特徴とする請求項１から１１のいずれか１つに記載の半導体基板の製造方法。
  13. 前記剥離用物質は、水素及び希ガスであることを特徴とする請求項１から１１のいずれか１つに記載の半導体基板の製造方法。
  14. 前記拡散抑止層には、剥離用物質の拡散を抑止する拡散抑止用物質が含まれ、
    前記拡散抑止用物質は、ホウ素であることを特徴とする請求項１から１３のいずれ１つに記載の半導体基板の製造方法。
  15. 前記拡散抑止層は、ホウ素イオンの注入エネルギ−をＥ（ＫｅＶ）、ドーズ量をＤ（ｃｍ-2）としたとき、
    Ｄ≦２．７×１０8×Ｅ2.78
    を満たす条件でイオン注入して形成されることを特徴とする請求項１４に記載の半導体基板の製造方法。
  16. 前記拡散抑止層には、剥離用物質の拡散を抑止する拡散抑止用物質であるホウ素が含まれ、前記半導体デバイス部の半導体層における前記拡散抑止用物質の濃度は、前記半導体層の表面において１×１０17ｃｍ-3以下であることを特徴とする請求項７又は８に記載の半導体装置の製造方法。
  17. 前記基板に保護膜を形成した後、前記半導体デバイス部の一部である半導体層をイオン注入によって形成し、その後に前記保護膜を除去して９００度以上で絶縁膜を形成し、その後に前記拡散抑止層を形成する物質をイオン注入することにより、半導体層形成時のイオン注入による前記絶縁膜の特性劣化を防止することを特徴とする請求項７に記載の半導体基板の製造方法。
  18. 基板に、ホウ素イオンを含むイオンを注入して拡散抑止層を形成する拡散抑止層形成工程と、
    前記拡散抑止層に含まれるホウ素を活性化させる活性化工程と、
    水素イオンを含むイオンを前記基板に注入し、前記拡散抑止層のイオン注入を行なった基板面とは反対側に前記拡散抑止層に沿って剥離層を形成する剥離層形成工程と、
    前記基板を熱処理することによって、前記剥離層に沿って前記基板の一部を剥離する剥離工程とを含む、
    ことを特徴とする半導体基板の製造方法。
  19. 基板に、ホウ素イオンを含むイオンを注入して拡散抑止層を形成する拡散抑止層形成工程と、
    前記拡散抑止層に含まれるホウ素を活性化させる活性化工程と、
    水素イオンを含むイオンを前記基板に注入し、前記拡散抑止層のイオン注入を行なった基板面とは反対側に剥離層を形成する剥離層形成工程と、
    前記基板を他の基板に貼り付ける貼付工程と、
    前記基板を熱処理することによって、前記剥離層に沿って前記基板の一部を剥離する剥離工程を含む、
    ことを特徴とする半導体基板の製造方法。
  20. 基板に、半導体デバイス部の少なくとも一部を設ける半導体デバイス部形成工程と、
    前記半導体デバイス部に沿ってホウ素イオンを含むイオンを前記基板に注入し、拡散抑止層を形成する拡散抑止層形成工程と、
    前記拡散抑止層に含まれるホウ素を活性化させる活性化工程と、
    前記拡散抑止層の半導体デバイス部配置側とは反対側に、水素イオンを含むイオンを注入して剥離層を形成する剥離層形成工程と、
    前記基板を熱処理することによって、前記剥離層に沿って前記基板の一部を剥離する剥離工程を含む、
    ことを特徴とする半導体基板の製造方法。
  21. 基板に、半導体デバイス部の少なくとも一部を形成する半導体デバイス部形成工程と、
    前記半導体デバイス部に沿ってホウ素イオンを含むイオンを前記基板に注入し、拡散抑止層を形成する拡散抑止層形成工程と、
    前記拡散抑止層に含まれるホウ素を活性化させる活性化工程と、
    前記拡散抑止層の半導体デバイス部の少なくとも一部を形成した側とは反対側に、水素イオンを含むイオンを注入して剥離層を形成する剥離層形成工程と、
    前記基板を他の基板に貼り付ける貼付工程と、
    前記基板を熱処理することによって、前記剥離層に沿って前記基板の一部を剥離する剥離工程を含む、
    ことを特徴とする半導体基板の製造方法。
  22. 前記半導体デバイス部形成工程によって形成される半導体デバイス部は、半導体層であることを特徴とする請求項２０又は２１に記載の半導体基板の製造方法。
  23. 前記他の基板は、ガラス基板であることを特徴とする請求項１９又は２１に記載の半導体基板の製造方法。
  24. 前記基板は、単結晶シリコン基板であることを特徴とする請求項１８から２３のいずれか１つに記載の半導体基板の製造方法
  25. 単結晶シリコン材料からなり、水素を含む剥離層にて一部が剥離される半導体基板であって、
    半導体デバイス部の少なくとも一部を有すると共に、該半導体デバイス部に沿ってホウ素の濃度分布のピークが層状に形成されていることを特徴とする半導体基板。
  26. 単結晶シリコン基板に、少なくとも一部が形成された半導体デバイス部と、
    前記半導体デバイス部に沿って、ホウ素の濃度分布のピークが層状に形成されると共に、前記ホウ素の濃度分布のピークから見て前記半導体デバイス部が形成されている側とは反対側に水素の濃度分布のピークが層状に形成されていることを特徴とする半導体基板。
  27. 半導体層が形成された単結晶シリコン材料からなる半導体基板であって、
    前記半導体層に形成された水素及びホウ素の濃度分布が一面から他面に向かって傾斜していることを特徴とする半導体基板。
  28. 半導体層と、剥離層とを有し、熱処理することによって前記剥離層に沿って一部が剥離された単結晶シリコン基板を、ガラス基板に貼合して構成された半導体基板であって、
    前記半導体層に形成された水素及びホウ素の濃度分布が一面から他面に向かって傾斜していることを特徴とする半導体基板。
  29. 単結晶シリコン基板に、少なくとも半導体層を含む半導体デバイス部と、
    前記半導体デバイス部に沿って設けられ、熱処理によって前記単結晶シリコン基板の一部を剥離するための剥離用物質である水素を含む剥離層と、
    前記剥離層と前記半導体デバイス部の間に設けられ、前記熱処理によって前記水素が前記半導体デバイス部に拡散することを抑止する拡散抑止用物質であるホウ素を含む拡散抑止層とを備えたことを特徴とする半導体基板。
  30. 前記半導体デバイス部は半導体層とゲート電極を含み、
    前記半導体層のゲート電極側の表面における前記拡散抑止用物質の濃度は、前記半導体層の表面において１×１０17ｃｍ-3以下であることを特徴とする請求項２９記載の半導体基板。
  31. 前記半導体デバイス部は半導体層を含み、
    前記半導体層における前記拡散抑止用物質の濃度は、前記半導体層の表面において１×１０17ｃｍ-3以下であることを特徴とする請求項２９記載の半導体基板。
  32. 剥離層を形成し熱処理することによって前記剥離層に沿って一部が剥離された単結晶シリコン基板が、ガラス基板に貼合されて構成された半導体基板であって、
    ガラス基板に貼合わされた単結晶シリコン基板は、水素及びホウ素の濃度分布が一面から他面に向かって傾斜していることを特徴とする半導体基板。
  33. 前記単結晶シリコン基板に形成される半導体デバイス部と、前記ガラス基板に形成される半導体デバイス部とが、同一のプロセスで形成された層を含むことを特徴とする請求項３２に記載の半導体基板。
  34. 単結晶シリコン材料からなり、水素の濃度ピークが層状に形成されているとともに、前記水素の濃度ピークが層状に形成された位置よりも表面側に、ホウ素の濃度分布のピークが層状に形成されていることを特徴とする半導体基板。
  35. 単結晶シリコン基板に、熱処理によって前記単結晶シリコン基板の一部を剥離するための剥離用物質である水素を含む剥離層と、
    前記剥離層と前記単結晶シリコン基板の剥離される一部の間に設けられ、前記熱処理によって前記水素が前記単結晶シリコン基板の剥離される一部に拡散することを抑止する拡散抑止用物質であるホウ素を含む拡散抑止層とを備えたことを特徴とする半導体基板。
  36. 前記単結晶シリコン基板の表面における拡散抑止用物質であるホウ素の濃度は、前記単結晶シリコン基板の表面において１×１０17ｃｍ-3以下であることを特徴とする請求項３５記載の半導体基板。
  37. 基板に、拡散抑止層と、剥離層とが形成され、熱処理を行うことにより前記剥離層に沿って前記基板の一部が剥離されるときに、前記剥離層に配された剥離用物質は前記拡散抑止層を超えて拡散することが抑止されていることを特徴とする半導体基板。
  38. 剥離用物質の透過拡散を抑止する拡散抑止層と、前記剥離用物質を含む剥離層とが基板に形成され、
    熱処理を行うことにより前記剥離層に沿って前記基板の一部が剥離されていること特徴とする半導体基板。
  39. 基板に、拡散抑止層と、剥離層とが形成され、前記基板を他の基板に接合した後に熱処理を行うことにより前記剥離層に沿って前記基板の一部を剥離すると共に、前記剥離層に配された剥離用物質が前記拡散抑止層を超えて拡散することを抑止されていることを特徴とする半導体基板。
  40. 剥離用物質の透過拡散を抑止する拡散抑止層と、前記剥離用物質を含む剥離層とが基板に形成され、
    前記基板を他の基板に接合した後に、熱処理を行うことにより前記剥離層に沿って前記基板の一部が剥離されていることを特徴とする半導体基板。
  41. 基板と、該基板に貼合された他の基板とを備える半導体基板であって、
    前記基板は、拡散抑止層を形成する拡散抑止層形成工程と、前記拡散抑止層に含まれる拡散抑止用物質を活性化させる活性化工程と、前記拡散抑止層に沿って剥離層を形成する剥離層形成工程と、前記基板を熱処理することによって、前記剥離層に沿って前記基板の一部を剥離する剥離工程とにより形成されたものであることを特徴とする半導体基板。
  42. 基板に、ホウ素イオンを含むイオンを注入して拡散抑止層を形成する拡散抑止層形成工程と、前記拡散抑止層に含まれるホウ素を活性化させる活性化工程と、水素イオンを含むイオンを注入し、前記拡散抑止層のイオン注入を行なう面とは反対側に前記拡散抑止層に沿って剥離層を形成する剥離層形成工程と、前記基板を熱処理することにより前記剥離層に沿って前記基板の一部を剥離する剥離工程とを行うことにより形成されたことを特徴とする半導体基板。
  43. 基板に、ホウ素イオンを含むイオンを注入して拡散抑止層を形成する拡散抑止層形成工程と、前記拡散抑止層に含まれるホウ素を活性化させる活性化工程と、水素イオンを含むイオンを注入し、前記拡散抑止層のイオン注入を行なう面とは反対側に剥離層を形成する剥離層形成工程と、前記基板を他の基板に貼り付ける貼付工程と、前記基板を熱処理することにより前記剥離層に沿って前記基板の一部を剥離する剥離工程とを行うことにより形成されたことを特徴とする半導体基板。
  44. 基板に、半導体デバイス部の少なくとも一部を設ける半導体デバイス部形成工程と、前記半導体デバイス部に沿ってホウ素イオンを含むイオンを注入して拡散抑止層を形成する拡散抑止層形成工程と、前記拡散抑止層に含まれるホウ素を活性化させる活性化工程と、前記拡散抑止層の半導体デバイス部配置側とは反対側に水素イオンを含むイオンを注入して剥離層を形成する剥離層形成工程と、前記基板を熱処理することにより前記剥離層に沿って前記基板の一部を剥離する剥離工程とを行うことにより形成されたことを特徴とする半導体基板。
  45. 基板に、半導体デバイス部の少なくとも一部を形成する半導体デバイス部形成工程と、前記半導体デバイス部に沿ってホウ素イオンを含むイオンを注入して拡散抑止層を形成する拡散抑止層形成工程と、前記拡散抑止層に含まれるホウ素を活性化させる活性化工程と、前記拡散抑止層の半導体デバイス部の少なくとも一部を形成した側とは反対側に水素イオンを含むイオンを注入して剥離層を形成する剥離層形成工程と、前記基板を他の基板に貼り付ける貼付工程と、前記基板を熱処理することにより前記剥離層に沿って前記基板の一部を剥離する剥離工程とを行うことにより形成されたことを特徴とする半導体基板。
  46. 前記拡散抑止層は、前記剥離層と共に除去されていることを特徴とする請求項３９から４５のいずれか１つに記載の半導体基板。
  47. 前記他の基板は、ガラス基板であることを特徴とする請求項４１、４３及び４５のいずれか１つに記載の半導体基板。
  48. 前記基板は、単結晶シリコン基板であることを特徴とする請求項３９から４７のいずれか１つに記載の半導体基板。
JP2004181527A 2004-06-18 2004-06-18 半導体基板の製造方法 Expired - Fee Related JP4814498B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004181527A JP4814498B2 (ja) 2004-06-18 2004-06-18 半導体基板の製造方法
US11/147,359 US7563693B2 (en) 2004-06-18 2005-06-08 Method for manufacturing semiconductor substrate and semiconductor substrate
KR1020050050797A KR100725551B1 (ko) 2004-06-18 2005-06-14 반도체기판의 제조방법, 및 반도체기판
TW094120342A TWI297170B (en) 2004-06-18 2005-06-17 Method for manufacturing semiconductor substrate and semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004181527A JP4814498B2 (ja) 2004-06-18 2004-06-18 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006005245A true JP2006005245A (ja) 2006-01-05
JP4814498B2 JP4814498B2 (ja) 2011-11-16

Family

ID=35480948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004181527A Expired - Fee Related JP4814498B2 (ja) 2004-06-18 2004-06-18 半導体基板の製造方法

Country Status (4)

Country Link
US (1) US7563693B2 (ja)
JP (1) JP4814498B2 (ja)
KR (1) KR100725551B1 (ja)
TW (1) TWI297170B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009084309A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置の製造方法、および当該製造方法によって作製される半導体装置
WO2009084137A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
JP2010114179A (ja) * 2008-11-05 2010-05-20 Hitachi Displays Ltd 表示装置および表示装置の製造方法
US8421076B2 (en) 2007-12-27 2013-04-16 Sharp Kabushiki Kaisha Insulating substrate for semiconductor apparatus, semiconductor apparatus, and method for manufacturing semiconductor apparatus
KR20140065435A (ko) * 2011-09-27 2014-05-29 소이텍 3d 통합 프로세스들로 재료의 층들을 이동시키는 방법들 및 관련 구조들 및 디바이스들
KR20170016511A (ko) * 2014-07-31 2017-02-13 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
JP2022513855A (ja) * 2018-12-18 2022-02-09 長江存儲科技有限責任公司 転写された相互接続層を有する３次元メモリデバイスおよびそれらを形成するための方法

Families Citing this family (195)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006117900A1 (ja) * 2005-04-26 2006-11-09 Sharp Kabushiki Kaisha 半導体装置の製造方法及び半導体装置
EP1881527A1 (en) * 2006-07-17 2008-01-23 STMicroelectronics S.r.l. Process for manufacturing a semiconductor wafer having SOI-insulated wells and semiconductor wafer thereby manufactured
CN101657907B (zh) * 2007-04-13 2012-12-26 株式会社半导体能源研究所 光伏器件及其制造方法
JP5280716B2 (ja) * 2007-06-11 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2009101662A1 (ja) * 2008-02-13 2009-08-20 Sharp Kabushiki Kaisha 半導体装置の製造方法、半導体装置及び表示装置
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US8283215B2 (en) * 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
KR102405665B1 (ko) * 2015-10-27 2022-06-08 에스케이하이닉스 주식회사 에피택시성장 방법 및 그를 이용한 반도체구조물 형성 방법
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196047A (ja) * 1998-12-25 2000-07-14 Shin Etsu Handotai Co Ltd Ｓｏｉ基板及びその製造方法
JP2000353797A (ja) * 1999-06-11 2000-12-19 Mitsubishi Electric Corp 半導体ウエハおよびその製造方法
JP2001210810A (ja) * 2000-01-25 2001-08-03 Shin Etsu Handotai Co Ltd 半導体ウェハ及びその製作法
JP2003524876A (ja) * 1998-09-30 2003-08-19 マックス−プランク−ゲゼルシャフト ツール フェルデルンク デル ヴィッセンシャフテン エー．ファウ． 所望の基板への単結晶材料からなる薄層の移動方法
JP2004079645A (ja) * 2002-08-13 2004-03-11 Sony Corp 半導体装置およびその製造方法
JP2004165600A (ja) * 2002-09-25 2004-06-10 Sharp Corp 単結晶Ｓｉ基板、半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3661409B2 (ja) 1998-05-29 2005-06-15 新日本無線株式会社 炭化珪素半導体装置の製造方法
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
JP4709442B2 (ja) * 2001-08-28 2011-06-22 株式会社 日立ディスプレイズ 薄膜トランジスタの製造方法
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
KR100871238B1 (ko) * 2002-07-09 2008-11-28 삼성전자주식회사 이동통신시스템에서의 이동통신교환기와 원격지 망관리센터간의 정합 장치 및 방법
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
TW583754B (en) * 2002-12-02 2004-04-11 Nanya Technology Corp Bitline structure for DRAMs and method of fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003524876A (ja) * 1998-09-30 2003-08-19 マックス−プランク−ゲゼルシャフト ツール フェルデルンク デル ヴィッセンシャフテン エー．ファウ． 所望の基板への単結晶材料からなる薄層の移動方法
JP2000196047A (ja) * 1998-12-25 2000-07-14 Shin Etsu Handotai Co Ltd Ｓｏｉ基板及びその製造方法
JP2000353797A (ja) * 1999-06-11 2000-12-19 Mitsubishi Electric Corp 半導体ウエハおよびその製造方法
JP2001210810A (ja) * 2000-01-25 2001-08-03 Shin Etsu Handotai Co Ltd 半導体ウェハ及びその製作法
JP2004079645A (ja) * 2002-08-13 2004-03-11 Sony Corp 半導体装置およびその製造方法
JP2004165600A (ja) * 2002-09-25 2004-06-10 Sharp Corp 単結晶Ｓｉ基板、半導体装置およびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009084309A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置の製造方法、および当該製造方法によって作製される半導体装置
WO2009084137A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
US8207046B2 (en) 2007-12-27 2012-06-26 Sharp Kabushiki Kaisha Method for producing semiconductor device and semiconductor device produced by same method
US8421076B2 (en) 2007-12-27 2013-04-16 Sharp Kabushiki Kaisha Insulating substrate for semiconductor apparatus, semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP2010114179A (ja) * 2008-11-05 2010-05-20 Hitachi Displays Ltd 表示装置および表示装置の製造方法
KR20140065435A (ko) * 2011-09-27 2014-05-29 소이텍 3d 통합 프로세스들로 재료의 층들을 이동시키는 방법들 및 관련 구조들 및 디바이스들
JP2014531768A (ja) * 2011-09-27 2014-11-27 ソイテック ３ｄ集積化プロセスにおいて材料の層を転写する方法ならびに関連する構造体およびデバイス
KR101955375B1 (ko) * 2011-09-27 2019-03-07 소이텍 3d 통합 프로세스들로 재료의 층들을 이동시키는 방법들 및 관련 구조들 및 디바이스들
KR20170016511A (ko) * 2014-07-31 2017-02-13 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
KR101895178B1 (ko) 2014-07-31 2018-09-04 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
JP2022513855A (ja) * 2018-12-18 2022-02-09 長江存儲科技有限責任公司 転写された相互接続層を有する３次元メモリデバイスおよびそれらを形成するための方法
JP7292393B2 (ja) 2018-12-18 2023-06-16 長江存儲科技有限責任公司 転写された相互接続層を有する３次元メモリデバイスおよびそれらを形成するための方法

Also Published As

Publication number Publication date
KR100725551B1 (ko) 2007-06-08
JP4814498B2 (ja) 2011-11-16
US20050282019A1 (en) 2005-12-22
US7563693B2 (en) 2009-07-21
TWI297170B (en) 2008-05-21
TW200601407A (en) 2006-01-01
KR20060049202A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
JP4814498B2 (ja) 半導体基板の製造方法
JP4467628B2 (ja) 半導体装置の製造方法
US6800513B2 (en) Manufacturing semiconductor device including forming a buried gate covered by an insulative film and a channel layer
US8017492B2 (en) Method for fabricating semiconductor device and semiconductor device with separation along peeling layer
JP2005514771A (ja) ボディ結合型絶縁膜上シリコン半導体デバイス及びその方法
CN108231670B (zh) 半导体元件及其制作方法
CN107546232B (zh) 半导体器件及其制造方法
TW201826442A (zh) 半導體裝置之製造方法
KR100273220B1 (ko) 반도체소자의제조방법
US7829400B2 (en) Semiconductor device fabrication method and semiconductor device
JP2000208762A (ja) 絶縁ゲ―ト電界効果トランジスタおよびその製造方法
KR101354660B1 (ko) 스트레인드 반도체 소자 및 그 제조 방법
JP2004273971A (ja) 半導体装置およびその製造方法
JPH09139382A (ja) 半導体装置の製造方法
US20130260532A1 (en) Method for Manufacturing Semiconductor Device
US20080138960A1 (en) Method of manufacturing a stack-type semiconductor device
KR20080084291A (ko) Ｓｏｉ 소자 및 그의 제조방법
JP2009059963A (ja) 半導体装置およびその製造方法
JPH10107292A (ja) Ｓｏｉ型半導体装置の製造方法
JP2009152486A (ja) 半導体装置の製造方法及び半導体装置
JP2005109260A (ja) 半導体装置の製造方法
JP2013016673A (ja) 半導体装置の製造方法、半導体装置、ｓｏｉ基板の製造方法およびｓｏｉ基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110826

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees