JP2006140176A

JP2006140176A - 半導体装置及びその製造方法

Info

Publication number: JP2006140176A
Application number: JP2004325951A
Authority: JP
Inventors: Masato Fujinaga; 正人藤永
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2004-11-10
Filing date: 2004-11-10
Publication date: 2006-06-01

Abstract

【課題】基板全面に対するレーザー照射するレーザーアニール時の基板の反り及び割れを防止する。
【解決手段】半導体チップが形成されるチップ領域２を基板１上に複数有する半導体装置の製造方法であって、複数のチップ領域２の間の基板１内に、深さが１０μｍ以上２０μｍ以下の溝３を形成する。溝３を形成した後、基板１の全面に対してレーザー光１４を照射することによりレーザーアニールを実行する。溝３の幅は、ｌ×ΔＴ×η（ｌは、チップ領域の長さを示し、ΔＴは、レーザーアニール時の基板表面と裏面の温度差を示し、ηは、基板の線熱膨張率を示す。）で表される値とする。
【選択図】図３

Description

本発明は、半導体装置及びその製造方法に係り、特にレーザーアニール時のウェハ割れの防止に関するものである。

半導体装置の製造過程において、レーザーをウェハに照射するレーザーアニールが行われている。
レーザーをウェハ全面に同時に照射すると、ウェハ割れが生じる問題があった。この問題を解決するため、レーザーをウェハ全面ではなく部分的に照射する方法が考えられる。マスクを用いてレーザーを部分照射するレーザーアニール装置及び方法が提案されている（例えば、特許文献１参照）。

特開平６−３２０２９２号公報

しかしながら、レーザーの部分照射を行うためには、レーザーアニール装置のコストが大幅に増加してしまうという問題があった。

本発明は、上述のような課題を解決するためになされたもので、基板全面に対するレーザー照射を行うレーザーアニール時の基板割れを防止することを目的とする。

本発明に係る半導体装置の製造方法は、半導体チップが形成されるチップ領域を基板上に複数有する半導体装置の製造方法であって、
複数のチップ領域の間の前記基板内に、深さが１０μｍ以上２０μｍ以下の溝を形成する工程と、
前記溝を形成した後、前記基板の全面に対してレーザー光を照射することによりレーザーアニールを実行する工程とを含むことを特徴とするものである。

本発明に係る半導体装置は、半導体チップが形成されるチップ領域を基板上に複数有する半導体装置であって、
複数のチップ領域の間の前記基板内に、深さが１０μｍ以上２０μｍ以下の溝が形成されたことを特徴とするものである。

本発明は、以上説明したように、レーザーアニール前にチップ領域間の基板内に溝を形成することにより、基板全面に対するレーザー照射するレーザーアニール時の基板の反り及び割れを防止することができる。

以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。

図１は、本発明の実施の形態による半導体装置を説明するための平面図である。図２は、図１のＡ−Ａ’断面図である。詳細には、図１及び図２は、基板のチップ領域間構造を説明するための図である。

図１及び図２に示すように、基板１としてのシリコン基板（シリコンウェハ）は、複数のチップ領域２を有する。図示しないが、チップ領域２には、半導体チップ（以下「チップ」という。）が形成される。詳細には、チップ領域２は、ＭＯＳＦＥＴや容量素子のような半導体素子が形成される領域である。半導体素子の製造過程において、レーザーアニールが行われる。レーザーアニールは、不純物の拡散／活性化、欠陥の生成／回復、及び、結晶化のために行われる。
本実施の形態による半導体装置では、チップ領域２間に、レーザーアニール時の基板割れ（ウェハ割れ）を防止するための溝３が形成されている。すなわち、この溝３により、レーザーアニールによる基板１の膨張を緩和することができる。

溝３の幅Ｗ１は、下式（１）で表される値にすることが好適である。これは、レーザーアニールによる基板の膨張を緩和するためである。
Ｗ１＝ｌ×ΔＴ×η・・・（１）
（上式中、ｌは、チップ領域２の水平方向の長さを示し、ΔＴは、レーザーアニール時の基板１表面と裏面の温度差を示し、ηは、基板１の線熱膨張率を示す。）

基板１がシリコン基板である場合、５０μｍ以上１００μｍ以下にすることが好適である。基板１の材料であるシリコンの線熱膨張率は常温（２９３Ｋ）では２．５×１０^−６［１／ｄｅｇ］、高温（１３３０Ｋ）では４．７×１０^−６［１／ｄｅｇ］である。１ｃｍ角程度のチップ（チップ領域２）では、レーザーアニール時の１０００℃程度の温度差ΔＴにより、最大で
4.7×10^-6(1/deg) × 1000(deg) × 1(cm) = 4.7×10^-3cm(= 47μｍ)
程度の膨張が起こる。この横方向への膨張を緩和するために、溝３の幅Ｗ１を５０μｍ以上１００μｍ以下にすることが好適である。

また、溝３の深さＤ１は、１０μｍ以上２０μｍ以下にすることが好適である。これ以上の深さの部分にはレーザー光が届かず、高温で急激に膨張するのは表面から１０μｍ程度だけであるためである。レーザーアニールに用いるレーザー光の波長として０．８μｍ以下が考えられ、この場合のシリコンの光吸収係数は１０００［１／ｃｍ］であり（青木昌治著、コロナ社、「電子物性光学」参照）、光の進入長は吸収係数の逆数である１／１０００ｃｍ＝１０μｍである。
レーザーアニール前にチップ２間に溝３を形成することにより、レーザーアニールを基板１全面に対して行っても基板割れが発生しない。よって、マスクを用いて局所的にレーザーアニールを行う必要がなく、レーザーアニール装置のコスト増大を回避することができる。

次に、本実施の形態による半導体装置の製造方法について説明する。チップ間の溝の形成方法を中心に説明する。
図３は、本実施の形態による半導体装置の製造方法を説明するための工程断面図である。
先ず、基板１に対してレーザーアニール工程前までの処理を施す。例えば、拡散／活性化させる不純物の注入や、結晶化させる膜（非晶質シリコン膜等）の形成を行う。
さらに、溝３を形成する前に、チップ領域２間が５０μｍとなるように、チップ領域２毎に位置合わせのマーク４（図１参照）をリソグラフィ技術及びドライエッチングにより形成する。なお、通常は、４チップレチクルや６チップレチクルを用いてパターン露光が行われる。

次に、図３（Ａ）に示すように、基板１全面にポジ型フォトレジストを塗布することによりレジスト膜１１を形成する。なお、図３（Ａ）〜（Ｃ）において、後に溝３が形成される部分を点線で示している。
そして、図３（Ｂ）に示すように、溝形成部分が光透過部となっているマスク１２を介して露光光１３を照射する。光透過部は、透明基板１２ａにＣｒ膜のような遮光膜１２ｂが設けられていない部分である。露光前に、チップ領域２に形成された位置合わせマーク４を用いて、マスク１２の位置合わせを行う。微細パターンの露光ではないため、露光光源としてエキシマレーザを用いる必要はなく、ｇ線やｉ線を用いることができる。なお、上記ポジ型フォトレジストの代わりにネガ型フォトレジストを用いる場合には、チップ領域２の部分が光透過部となっているマスクを用いて露光を行うことができる。

露光後、現像処理を行うと、露光光１３が照射された溝形成部分のレジスト膜が開口され、図３（Ｃ）に示すように、レジストパターン１１ａが形成される。
次に、図３（Ｄ）に示すように、レジストパターン１１ａをマスクとして基板１を１０μｍ以上２０μｍ以下だけドライエッチングする。その後、レジストパターン１１ａを除去する。これにより、チップ領域２間に溝３が形成される。

そして、図３（Ｅ）に示すように、基板１全面に対してレーザー光１４を照射するレーザーアニールを行う。レーザー光１４は、波長０．８μｍ以下のものを用いることができる。このレーザーアニールにより、基板１表面は１０００℃程度に上昇し、不純物の拡散／活性化、欠陥の生成／回復、若しくは、結晶化がなされる。レーザーアニールのような高温・高速アニールを用いることにより、極浅接合、高活性化率の低抵抗である高性能半導体素子が得られる。

以上説明したように、本実施の形態では、レーザーアニール前にチップ領域２間の基板１内に溝３を形成することとした。これにより、基板１全面にレーザー光１４を照射しても基板１内の応力が分散するため、基板１の割れや反りを防止することができる。よって、レーザー光の部分照射を行わなくてもよいため、レーザーアニール装置のコスト増加を回避することができ、スループットを短縮することができる。

上述した溝３の形成は、レーザーアニール工程の直前に行うことが好適である。より以前の工程で溝３を形成すると、溝３を形成した後からレーザーアニール工程までの間に溝３に酸化膜等が形成されてしまい、この不要な酸化膜等を除去するために化学処理やエッチング処理を行う工程を追加する必要が生じるからである。

なお、本実施の形態では、シリコン基板１の場合について説明したが、ＧａＡｓ基板やＧｅ基板に対しても本発明を適用することができる。

また、レーザーアニールによって基板の表面温度を１０００℃程度にまで一気に上昇させるのではなく、一度６００℃程度まで上昇させて安定させておき、さらにレーザーアニールにより１０００℃程度にまで上昇させることもできる。この場合の溝３の幅は、以下に計算するように１８．８μｍ程度でよい。この手法は、上述した効果に加え、ウェハ面内の温度分布の不均一に対する高い改善効果が得られる。
4.7×10^-6(1/deg) × (1000-600)(deg) × 1(cm) = 1.88×10^-3cm(= 18.8μｍ)

また、特開平５−２６７１１２号公報には、熱処理時のウェハ反りを防止する目的で、チップ領域の境界に溝を予め形成しておく方法が記載されている。この文献はファーネスアニールを前提にしており、レーザーアニール時のウェハ割れと状況が異なる。ファーネスアニールとレーザーアニールとでは、温度分布の不均一性が異なる。詳細には、ファーネスアニールの場合にはウェハ面内に温度分布があるが、レーザーアニールの場合にはウェハ深さ方向に温度分布がある。よって、この文献に開示されているように、溝の深さを不純物拡散層の深さに等しくしても、レーザーアニール時のウェハ割れを防止することができない。

本発明の実施の形態による半導体装置を説明するための平面図である。図１のＡ−Ａ’断面図である。本実施の形態による半導体装置の製造方法を説明するための工程断面図である。

符号の説明

１基板（シリコン基板）、２チップ領域、３溝、４位置合わせマーク、１１レジスト膜、１２マスク、１２ａ透明基板、１２ｂ遮光膜、１３露光光、１４レーザー光。

Claims

半導体チップが形成されるチップ領域を基板上に複数有する半導体装置の製造方法であって、
複数のチップ領域の間の前記基板内に、深さが１０μｍ以上２０μｍ以下の溝を形成する工程と、
前記溝を形成した後、前記基板の全面に対してレーザー光を照射することによりレーザーアニールを実行する工程とを含むことを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
前記溝を下記式１で表される幅で形成することを特徴とする半導体装置の製造方法。
（式１）
幅＝ｌ×ΔＴ×η
（上記式中、ｌは、チップ領域の長さを示し、ΔＴは、レーザーアニール時の基板表面と裏面の温度差を示し、ηは、基板の線熱膨張率を示す。）
半導体チップが形成されるチップ領域を基板上に複数有する半導体装置であって、
複数のチップ領域の間の前記基板内に、深さが１０μｍ以上２０μｍ以下の溝が形成されたことを特徴とする半導体装置。
請求項３に記載の半導体装置において、
前記溝は、下記式２で表される幅を有することを特徴とする半導体装置。
（式２）
幅＝ｌ×ΔＴ×η
（上記式中、ｌは、チップ領域の長さを示し、ΔＴは、レーザーアニール時の基板表面と裏面の温度差を示し、ηは、基板の線熱膨張率を示す。）
請求項４に記載の半導体装置において、
前記基板がシリコンからなる場合、前記溝の幅は５０μｍ以上１００μｍ以下であることを特徴とする半導体装置。