JP2016213293A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2016213293A
JP2016213293A JP2015094311A JP2015094311A JP2016213293A JP 2016213293 A JP2016213293 A JP 2016213293A JP 2015094311 A JP2015094311 A JP 2015094311A JP 2015094311 A JP2015094311 A JP 2015094311A JP 2016213293 A JP2016213293 A JP 2016213293A
Authority
JP
Japan
Prior art keywords
fuse
insulating film
fuse element
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015094311A
Other languages
English (en)
Inventor
志昌 南
Yukimasa Minami
志昌 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2015094311A priority Critical patent/JP2016213293A/ja
Priority to TW105111375A priority patent/TWI688072B/zh
Priority to US15/138,338 priority patent/US9793215B2/en
Priority to KR1020160052225A priority patent/KR20160130157A/ko
Priority to CN201610276143.4A priority patent/CN106098685B/zh
Publication of JP2016213293A publication Critical patent/JP2016213293A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ヒューズ切断時に品質異常を生じさせない、ヒューズを安定的に切断することを可能とした半導体集積回路装置を提供する。【解決手段】配置されたヒューズ素子上のＢＰＳＧ膜とメタル配線積層のためのメタル間層間絶縁膜と、さらにその上に設けられたシリコン窒化膜を、ＰＫＧの応力緩和の為に塗布したポリイミドをマスクとして選択的に除去し、ヒューズ素子の上方にヒューズカットを容易に実施するための開口領域を設ける。その開口領域のヒューズ素子中央部の両側近傍に一定の間隔をおいてヒューズ素子間にスリットを設けることで、レーザー切断時に絶縁膜を吹き飛ばしやすくなり、ヒューズ素子下の素子分離絶縁膜への物理的なダメージを低減し、シリコン基板との導通を防ぐことを可能とする。【選択図】図１

Description

本発明は、ヒューズ素子を有する半導体集積回路装置に関する。
半導体装置の製造工程において、ウェハ製造工程が終了した後に、例えばレーザーを用いて、例えばポリシリコンやメタルを用いたヒューズ素子を切断することで回路構成要素の設定を行なう方法がある。本方法を用いることで、半導体装置の電気特性を測定した後に、抵抗の値を補正することで所望の特性を得ることができ、アナログ特性が重要視される半導体装置において特に有効な手段となっている。
従来の半導体集積回路装置の一例を図５、図６に示す。図５はヒューズ素子１０３の平面図であり、図６は図５のＡ−Ａ’に沿った断面図である。図５に示すように、ヒューズ素子１０３は、素子分離絶縁膜１０２上に設けられており、ＭＯＳトランジスタのゲート電極（図示せず）と同一の導電材である、不純物をドープされた多結晶Ｓｉ膜で形成されている。
また、ヒューズ素子１０３の上部にはヒューズ素子１０３の中心をレーザーで切断するための開口領域１０８が設けられている。その開口領域１０８は、従来、メタル積層化のために設けられる層間絶縁膜１０５と内部素子を外からの水分侵入から保護することを目的として設けられたシリコン窒化膜１０６とをそれぞれマスクを用いて順に選択的にエッチングすることで設けられる。その際、ヒューズ素子１０３上の絶縁膜は、絶縁膜の堆積やエッチングなどプロセスで生じるばらつき、切断時のレーザー強度ばらつきを考慮しつつ、ある程度の膜厚に調整しておく必要がある。なぜなら、ヒューズ素子１０３が露出してしまうと、そのヒューズ素子１０３が水分の影響を受け膨張し、露出しているヒューズ素子１０３と絶縁膜に覆われているヒューズ素子１０３の境界に亀裂が入り、内部素子へ悪影響をもたらす可能性があるからである。一方、レーザーによるヒューズ素子１０３切断時に、ヒューズ素子１０３と同時に絶縁膜を吹き飛ばす必要があるが、ヒューズ素子１０３上の絶縁膜があまりにも厚すぎると、ヒューズ素子１０３上の絶縁膜がなかなか吹き飛ばず、吹き飛ばすための熱エネルギーがヒューズ素子１０３下の素子分離絶縁膜１０２にも伝わり、素子分離絶縁膜１０２に物理的ダメージが生じ、亀裂の発生に至る。その生じた亀裂に飛散したヒューズ素子１０３の残留物が入り込むと、シリコン基板と導通し、電気特性異常を引き起こす可能性がある。
上記課題の対策として、ヒューズ開口部の膜厚を測定し、厳しく管理したり、ヒューズ素子１０３下の絶縁膜を他の素子分離膜厚よりも厚くしたり、下地にダメージブロック材を敷くなど、下地へのダメージを緩和するために様々な工夫がなされている（例えば、特許文献１参照）。
特開２０１０−０５６５５７号公報
しかしながら、ヒューズ素子１０３下の絶縁膜１０２を他の素子分離膜厚よりも厚くしたり、下地にダメージブロック材を敷いたりすると、シリコン基板１０１と素子分離絶縁膜１０２との段差がより厳しくなることが懸念される。そのためシリコン基板１０１上に形成された素子のコンタクトのアスペクト比が非常に高くなり、コンタクトが形成されない、あるいは導通はしているが異常に高いコンタクト抵抗値を示す可能性がある。逆にシリコン基板１０１上に形成された素子のコンタクトが導通したとしても、ヒューズ素子１０３へのコンタクトが、ヒューズ素子１０３の膜を貫通し品質異常を生じる可能性がある。
本発明は、上記のような別課題も懸念させることもなく、かつヒューズ切断時に品質異常を生じさせない、ヒューズを安定的に切断することを可能とした半導体集積回路装置を提供することを目的としている。
本発明は上記課題を解決するために、以下のような手段を用いた。
まず、半導体基板と、
前記半導体基板の表面に設けられた素子分離絶縁膜と、
前記素子分離絶縁膜の上に間隔を空けて配置された第１の多結晶シリコンからなる複数のヒューズ素子と、
前記ヒューズ素子上に配置された絶縁膜と、
前記絶縁膜上に設けられた層間絶縁膜と、
前記層間絶縁膜上に設けられたシリコン窒化膜と、
前記シリコン窒化膜および前記層間絶縁膜の一部を除去して、前記ヒューズ素子の上方に設けた開口領域と、
前記開口領域下の前記層間絶縁膜の残部を除去して、前記ヒューズ素子のヒューズ中央部の両側近傍に一定の間隔をおいて配置した凹部と、
からなることを特徴とする半導体集積回路装置とした。
また、前記ヒューズ素子のヒューズ中央部の両側近傍に一定の間隔をおいて配置した凹部がスリット状であることを特徴とする半導体集積回路装置とした。
また、前記ヒューズ素子のヒューズ中央部の両側近傍に一定の間隔をおいて配置した凹部がドット状であることを特徴とする半導体集積回路装置とした。
また、前記ヒューズ素子のヒューズ中央部の両側近傍に一定の間隔をおいて配置した凹部が隣接するヒューズ素子間に一つであることを特徴とする半導体集積回路装置とした。
本発明によれば、ヒューズ素子上の絶縁膜を厚く設定したとしても、スリットをヒューズ素子中央部の両側近傍に一定の間隔をおいて配置することで、レーザー切断時に絶縁膜を吹き飛ばしやすくなり、ヒューズ素子下の素子分離絶縁膜への物理的なダメージを低減し、シリコン基板との導通を防ぐことが可能となる。
本発明の第一の実施例の半導体集積回路装置の模式平面図である。 図１の半導体集積回路装置のＡ−Ａ’に沿った模式断面図である。 本発明の第二の実施例の半導体集積回路装置の模式平面図である。 本発明の第三の実施例の半導体集積回路装置の模式平面図である。 従来の半導体集積回路装置の模式平面図である。 図５の従来の半導体集積回路装置のＡ−Ａ’に沿った模式断面図である。
以下に、この発明の実施の形態を図面に基づいて説明する。
図１は本発明の第一の実施例となる半導体集積回路装置の模式平面図であり、図２は本明の実施例１の半導体集積回路装置のＡ−Ａ’に沿った模式断面図である。まず、図１を用いて、ヒューズ領域の平面構造について説明する。シリコン半導体基板上に設けられた素子分離絶縁膜の表面にヒューズ素子１０３が複数配置されている。ヒューズ素子１０３のヒューズ中央部はレーザーにより切断しやすいように両端部に比べ細くなっている。そして、ヒューズ素子１０３のヒューズ中央部の両側近傍には一定の間隔をおいてスリット形状の凹部２０１が配置されている。さらに、複数のヒューズ素子１０３の中央部はレーザーによる切断を行なう為に、ポリイミド、保護膜、そして層間絶縁膜が途中までエッチングにより削除されたヒューズ開口領域１０８が配置されている。したがって、凹部２０１はヒューズ開口領域１０８の底に露出して形成されていることになる。ここで、本発明の特徴は、ヒューズ素子１０３に隣接してヒューズ素子１０３上の層間絶縁膜１０５にスリット状の凹部２０１を配置した点である。本実施例ではスリット状の凹部２０１は平面視が矩形となっている。
図２は図１のＡ−Ａ’に沿った半導体装置の模式断面図である。シリコン半導体基板１０１上に素子分離絶縁膜１０２が、例えば４０００〜７０００Å程度設けられ、素子分離絶縁膜１０２上にヒューズ素子１０３がＭＯＳトランジスタのゲート電極（図示せず）と同一層で同一の導電材である不純物をドープされた多結晶Ｓｉ膜で形成されている。その厚さは２０００〜４０００Å程度である。ヒューズ素子１０３上には、シリコン基板上に形成された素子とメタル配線とを絶縁するための絶縁膜、例えば、ＢＰＳＧ膜１０４が設けられ、その上にメタル配線とメタル配線の積層化の為の層間絶縁膜１０５が設けられている。また、内部素子を外からの水分侵入から保護することを目的としてシリコン窒化膜１０６が積層されている。そして最後にＰＫＧの応力緩和のためのポリイミド１０７を積層した後、ポリイミド１０７に開口領域１０８を設け、次に残っているポリイミド１０７自体をマスクとして、シリコン窒化膜１０６および層間絶縁膜１０５の一部を続けてエッチングすることで、開口領域１０８を設けている。次いで、別のマスクを用いてパターニングし、層間絶縁膜１０５の残りをエッチングすることでスリット状の凹部２０１を設けている。このとき、層間絶縁膜１０５と下層の絶縁膜１０４とはエッチングの選択比が小さいため両者の界面でエッチングを停止することは困難であり、絶縁膜１０４を幾分エッチングすることになってもよい。
このような構造とすることでヒューズ素子上の層間絶縁膜を厚くしたとしても、レーザー照射時に層間絶縁膜１０５を吹き飛ばしやすくなる。そのため、ヒューズ素子上の層間絶縁膜が厚くなってもレーザーの出力を大きくする必要がなく、ヒューズ素子１０３下の素子分離絶縁膜１０２への物理的なダメージを低減することができる。上記実施例においては、凹部は平面視が矩形であるスリットとしたが、凹部は多角形あるいは楕円形状でも良いことは言うまでも無い。
図３は、本発明の第二の実施例の半導体集積回路装置の模式平面図である。実施例１では凹部２０１が長方形のスリットであったのに対し、ここでは複数の正方形のドット形状の凹部２０１としている。なお、ドット形状は矩形であっても良いし、円形であっても構わない。
図４は、本発明の第三の実施例の半導体集積回路装置の模式平面図である。図１および図３では、隣り合うヒューズ素子の間に２列の凹部２０１が配置されているが、図４に示すように、隣り合うヒューズ素子間に１列の凹部２０１を配置するという構成でも構わない。この場合は、凹部の幅（隣り合うヒューズ素子の間隔方向の幅）を大きくすることが可能となり、ヒューズ切断がさらに容易となるとともに、層間絶縁膜１０５がレーザー照射によって吹き飛ばされるときに隣り合うヒューズ素子下の素子分離絶縁膜１０２へダメージを与える可能性がさらに低いという利点を有する。
上記説明では、第１のマスクでポリイミド、シリコン窒化膜および層間絶縁膜の一部を続けてエッチングして開口領域を形成し、次いで、第２のマスクで層間絶縁膜の残りをエッチングすることで凹部を設けるとの工程を示したが、第１のマスクでポリイミド、シリコン窒化膜を続けてエッチングして開口領域を形成し、次いで、第２のマスクで層間絶縁膜をエッチングすることで凹部を設けるとの工程であってもよい。本発明のように凹部を設けることで層間絶縁膜を吹き飛ばしやすくなるためこのような工程設定とすることが可能となる。また、ポリイミドは使用しないこともあるが、その場合もまったく同様に本発明が適用できることは言うまでも無い。
以上のように、ヒューズ素子のヒューズ中央部の両側近傍に一定の間隔をおいて層間絶縁膜に凹部を配置することで、ヒューズ素子上の絶縁膜を厚く設定したとしても、レーザー切断時に絶縁膜を吹き飛ばしやすくなり、ヒューズ素子下の素子分離絶縁膜への物理的なダメージを低減し、シリコン基板との導通を防ぐことができる。
１０１ シリコン半導体基板
１０２ 素子分離絶縁膜
１０３ ヒューズ素子
１０４ 絶縁膜（ＢＰＳＧ膜）
１０５ メタル配線間の層間絶縁膜
１０６ シリコン窒化膜
１０７ ポリイミド
１０８ ヒューズ開口領域
２０１ 凹部

Claims (4)

  1. 半導体基板と、
    前記半導体基板の表面に設けられた素子分離絶縁膜と、
    前記素子分離絶縁膜の上に間隔を空けて配置された多結晶シリコンからなる複数のヒューズ素子と、
    前記ヒューズ素子上に配置された絶縁膜と、
    前記絶縁膜上に設けられた層間絶縁膜と、
    前記層間絶縁膜上に設けられたシリコン窒化膜と、
    前記ヒューズ素子の上方に設けられた、前記シリコン窒化膜および前記層間絶縁膜の一部が除去された開口領域と、
    前記開口領域の下の前記層間絶縁膜の残部に設けられた、前記ヒューズ素子のヒューズ中央部の両側に一定の間隔をおいて配置された凹部と、
    からなる半導体集積回路装置。
  2. 前記ヒューズ中央部の両側に一定の間隔をおいて配置した凹部がスリット状である請求項１記載の半導体集積回路装置。
  3. 前記ヒューズ中央部の両側に一定の間隔をおいて配置した凹部がドット状である請求項１記載の半導体集積回路装置。
  4. 前記ヒューズ中央部の両側に一定の間隔をおいて配置した凹部が隣接するヒューズ素子間に一つである請求項１乃至３のいずれか１項記載の半導体集積回路装置。
JP2015094311A 2015-05-01 2015-05-01 半導体集積回路装置 Pending JP2016213293A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015094311A JP2016213293A (ja) 2015-05-01 2015-05-01 半導体集積回路装置
TW105111375A TWI688072B (zh) 2015-05-01 2016-04-12 半導體積體電路裝置
US15/138,338 US9793215B2 (en) 2015-05-01 2016-04-26 Semiconductor integrated circuit device
KR1020160052225A KR20160130157A (ko) 2015-05-01 2016-04-28 반도체 집적회로 장치
CN201610276143.4A CN106098685B (zh) 2015-05-01 2016-04-29 半导体集成电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015094311A JP2016213293A (ja) 2015-05-01 2015-05-01 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2016213293A true JP2016213293A (ja) 2016-12-15

Family

ID=57204741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015094311A Pending JP2016213293A (ja) 2015-05-01 2015-05-01 半導体集積回路装置

Country Status (5)

Country Link
US (1) US9793215B2 (ja)
JP (1) JP2016213293A (ja)
KR (1) KR20160130157A (ja)
CN (1) CN106098685B (ja)
TW (1) TWI688072B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6105727B2 (ja) * 2014-11-13 2017-06-28 エス・オー・シー株式会社 チップヒューズの製造方法及びチップヒューズ

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180140A (ja) * 1984-02-28 1985-09-13 Toshiba Corp 半導体装置
JPH07211779A (ja) * 1994-01-21 1995-08-11 Fujitsu Ltd 半導体集積回路
JPH07307387A (ja) * 1994-05-15 1995-11-21 Toshiba Corp 半導体装置
JPH09115414A (ja) * 1995-08-28 1997-05-02 Internatl Business Mach Corp <Ibm> ヒューズ酸化物の厚さが調整されたヒューズ窓
JPH11121712A (ja) * 1997-10-14 1999-04-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5970346A (en) * 1997-09-19 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse window guard ring structure for nitride capped self aligned contact processes
US6025214A (en) * 1995-06-26 2000-02-15 Alliance Semiconductor Corporation Fusible link structure for semiconductor devices
JP2000268699A (ja) * 1999-03-18 2000-09-29 Toshiba Corp フューズ回路
JP2000323578A (ja) * 1999-01-04 2000-11-24 Internatl Business Mach Corp <Ibm> ヒューズ構造部、及びその製造方法
US20050212081A1 (en) * 2004-03-25 2005-09-29 Hyuck-Jin Kang Fuse region of a semiconductor device and method of fabricating the same
JP2014160801A (ja) * 2013-01-25 2014-09-04 Seiko Instruments Inc 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317533B1 (ko) * 1999-11-10 2001-12-24 윤종용 반도체 집적회로 장치에서의 레이저 퓨즈박스의 구조 및그에 따른 제조 방법
JP2001274251A (ja) * 2000-03-23 2001-10-05 Nec Corp ヒューズ切断方法および装置、ヒューズ回路装置、回路製造方法
JP2004303991A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 半導体装置及びその製造方法
JP2005019619A (ja) * 2003-06-25 2005-01-20 Seiko Epson Corp 溶断ヒューズを備えた半導体装置及びその製造方法
KR100663364B1 (ko) * 2005-07-12 2007-01-02 삼성전자주식회사 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들
KR100805695B1 (ko) * 2005-08-17 2008-02-21 주식회사 하이닉스반도체 메탈퓨즈를 구비한 반도체소자의 제조 방법
KR100722934B1 (ko) * 2005-11-18 2007-05-30 삼성전자주식회사 반도체소자의 퓨즈박스 및 퓨즈 커팅 방법
KR100703983B1 (ko) * 2006-02-07 2007-04-09 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP4970518B2 (ja) 2009-10-02 2012-07-11 富士通セミコンダクター株式会社 半導体装置の製造方法
KR20140010268A (ko) * 2012-07-16 2014-01-24 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
JP6448424B2 (ja) * 2015-03-17 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180140A (ja) * 1984-02-28 1985-09-13 Toshiba Corp 半導体装置
JPH07211779A (ja) * 1994-01-21 1995-08-11 Fujitsu Ltd 半導体集積回路
JPH07307387A (ja) * 1994-05-15 1995-11-21 Toshiba Corp 半導体装置
US6025214A (en) * 1995-06-26 2000-02-15 Alliance Semiconductor Corporation Fusible link structure for semiconductor devices
JPH09115414A (ja) * 1995-08-28 1997-05-02 Internatl Business Mach Corp <Ibm> ヒューズ酸化物の厚さが調整されたヒューズ窓
US5970346A (en) * 1997-09-19 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse window guard ring structure for nitride capped self aligned contact processes
JPH11121712A (ja) * 1997-10-14 1999-04-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000323578A (ja) * 1999-01-04 2000-11-24 Internatl Business Mach Corp <Ibm> ヒューズ構造部、及びその製造方法
JP2000268699A (ja) * 1999-03-18 2000-09-29 Toshiba Corp フューズ回路
US20050212081A1 (en) * 2004-03-25 2005-09-29 Hyuck-Jin Kang Fuse region of a semiconductor device and method of fabricating the same
JP2014160801A (ja) * 2013-01-25 2014-09-04 Seiko Instruments Inc 半導体装置

Also Published As

Publication number Publication date
TWI688072B (zh) 2020-03-11
TW201709467A (zh) 2017-03-01
KR20160130157A (ko) 2016-11-10
CN106098685B (zh) 2020-12-01
CN106098685A (zh) 2016-11-09
US20160322301A1 (en) 2016-11-03
US9793215B2 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
CN103972211A (zh) 半导体装置
KR20100045836A (ko) 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자
TWI492382B (zh) 晶片封裝體及其製作方法
JP5930130B2 (ja) 半導体装置の製造方法
US11295954B2 (en) Manufacturing method for a semiconductor device including a polysilicon resistor
JP2016213293A (ja) 半導体集積回路装置
JP5712875B2 (ja) 半導体装置及びその製造方法
US9559055B2 (en) Semiconductor device
JP6295589B2 (ja) 半導体装置
JP6560147B2 (ja) 半導体装置の製造方法
JP2008053559A (ja) 半導体装置およびその製造方法
JP6135528B2 (ja) 半導体装置の製造方法
JPWO2017126084A1 (ja) 半導体装置
US9934925B2 (en) Fuse structures and forming and operation methods thereof
KR20060112115A (ko) 반도체 제조 방법
JP2006040917A (ja) 半導体装置の製造方法
JP3872031B2 (ja) 半導体装置の製造方法
JP2008300642A (ja) 半導体装置の製造方法
KR100673112B1 (ko) 퓨즈박스의 가아드링
US10651100B2 (en) Substrates, structures within a scribe-line area of a substrate, and methods of forming a conductive line of a redistribution layer of a substrate and of forming a structure within a scribe-line area of the substrate
JP2017055007A (ja) 半導体装置およびその製造方法
KR100268785B1 (ko) 반도체 소자의 테스트 패턴 제조방법
JP2006120962A (ja) 半導体装置及びその製造方法
JP5666410B2 (ja) 半導体装置
JP2007149980A (ja) トリミングパターンおよびその溶断方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190903