KR20160130157A - 반도체 집적회로 장치 - Google Patents

반도체 집적회로 장치 Download PDF

Info

Publication number
KR20160130157A
KR20160130157A KR1020160052225A KR20160052225A KR20160130157A KR 20160130157 A KR20160130157 A KR 20160130157A KR 1020160052225 A KR1020160052225 A KR 1020160052225A KR 20160052225 A KR20160052225 A KR 20160052225A KR 20160130157 A KR20160130157 A KR 20160130157A
Authority
KR
South Korea
Prior art keywords
insulating film
fuse
fuse element
interlayer insulating
sides
Prior art date
Application number
KR1020160052225A
Other languages
English (en)
Inventor
유키마사 미나미
Original Assignee
에스아이아이 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스아이아이 세미컨덕터 가부시키가이샤 filed Critical 에스아이아이 세미컨덕터 가부시키가이샤
Publication of KR20160130157A publication Critical patent/KR20160130157A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

배치된 퓨즈 소자(103) 상의 BPSG막과 메탈 배선을 적층하기 위한 메탈간 층간 절연막과, 또한 그 위에 설치된 실리콘 질화막을, 패키지의 응력 완화를 위해 도포한 폴리이미드를 마스크로서 선택적으로 제거하고, 퓨즈 컷을 용이하게 실시할 수 있도록, 퓨즈 소자의 상방에 개구 영역(108)을 설치한다. 그 개구 영역의 퓨즈 소자의 중앙부의 양측 근방에 일정한 간격을 두고, 퓨즈 소자간에 슬릿(201)을 설치함으로써, 레이저 절단시에 절연막을 날려 버리기 쉬워지고, 퓨즈 소자의 아래에 있는 소자 분리 절연막에의 물리적인 데미지를 저감하고, 실리콘 기판과의 도통을 막는 것을 가능하게 한다.

Description

반도체 집적회로 장치{SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
본 발명은, 퓨즈 소자를 갖는 반도체 집적회로 장치에 관한 것이다.
반도체 장치의 제조 공정에 있어서, 웨이퍼 제조 공정이 종료한 후에, 예를 들면 레이저를 이용하여, 예를 들면 폴리실리콘이나 메탈을 이용한 퓨즈 소자를 절단함으로써 회로 구성 요소의 설정을 행하는 방법이 있다. 이 방법을 이용하면, 반도체 장치의 전기 특성을 측정한 후에, 저항의 값을 보정함으로써 원하는 특성을 얻을 수 있다. 이 때문에 아날로그 특성이 중요시되는 반도체 장치에 있어서 특히 유효한 수단으로 되어 있다.
종래의 반도체 집적회로 장치의 일례를 도 5, 도 6에 나타낸다. 도 5는 퓨즈 소자(103)의 평면도이며, 도 6은 도 5의 A-A＇에 따른 단면도이다. 도 5에 나타내는 바와 같이, 퓨즈 소자(103)는, 소자 분리 절연막(102) 상에 설치되어 있고, MOS 트랜지스터의 게이트 전극(도시 생략)과 동일한 도전재인, 불순물이 도프된 다결정 Si막으로 형성되어 있다.
또, 퓨즈 소자(103)의 상부에는 퓨즈 소자(103)의 중심을 레이저로 절단하기 위한 개구 영역(108)이 설치되어 있다. 그 개구 영역(108)은, 종래, 메탈 적층화를 위해 설치되는 층간 절연막(105)과 내부 소자를 밖으로부터의 수분 침입으로부터 보호하는 것을 목적으로 하여 설치된 실리콘 질화막(106)을 각각 마스크를 이용하여 순서대로 선택적으로 에칭함으로써 설치된다. 그때, 퓨즈 소자(103) 상의 절연막은, 절연막의 퇴적이나 에칭 등 프로세스에서 발생하는 편차, 절단시의 레이저 강도 편차를 고려하면서, 어느 정도의 막두께의 범위로 조정해 둘 필요가 있다. 왜냐하면, 퓨즈 소자(103)가 노출되어 버리면, 그 퓨즈 소자(103)가 수분의 영향을 받아 팽창하고, 노출되어 있는 퓨즈 소자(103)와 절연막으로 덮여 있는 퓨즈 소자(103)의 경계에 균열이 들어가고, 내부 소자에 악영향을 가져올 가능성이 있기 때문이다. 한편, 레이저에 의한 퓨즈 소자(103) 절단시에, 퓨즈 소자(103)와 동시에 절연막을 날려 버릴 필요가 있다. 이때 퓨즈 소자(103) 상의 절연막이 너무 두꺼우면, 퓨즈 소자(103) 상의 절연막이 좀처럼 날아가지 않고, 날려 버리기 위한 열에너지가 퓨즈 소자(103) 아래의 소자 분리 절연막(102)에도 전해지고, 소자 분리 절연막(102)에 물리적 데미지가 발생하고, 균열의 발생에 이른다. 그 발생한 균열에 비산한 퓨즈 소자(103)의 잔류물이 들어가면, 실리콘 기판과 도통하고, 전기 특성에 이상을 일으킬 가능성이 있기 때문이다.
상기 과제의 대책으로서, 개구부의 막두께를 측정하고, 엄격하게 관리하거나, 퓨즈 소자(103) 아래의 절연막을 다른 소자 분리 막두께보다 두껍게 하거나, 하지에 데미지 차단재를 까는 등, 하지에의 데미지를 완화하기 위해서 여러가지 연구가 이루어지고 있다(예를 들면, 특허 문헌 1 참조).
일본국 특허공개 2010-056557호 공보
그러나, 퓨즈 소자(103) 아래의 절연막(102)을 다른 소자 분리막의 두께보다 두껍게 하거나, 하지에 데미지를 차단하기 위한 재료를 깔거나 하면, 실리콘 기판(101)과 소자 분리 절연막(102)의 단차가 보다 심해지는 것이 염려된다. 그 때문에 실리콘 기판(101) 상에 형성된 소자의 컨택트의 애스펙트비가 매우 높아지고, 컨택트가 형성되지 않는, 혹은 도통은 하고 있지만 비정상적으로 높은 컨택트 저항값을 나타낼 가능성이 있다. 반대로 실리콘 기판(101) 상에 형성된 소자의 컨택트가 도통했다고 해도, 퓨즈 소자(103)에의 컨택트가, 퓨즈 소자(103)의 막을 관통하고 품질 이상을 일으킬 가능성이 있다.
본 발명은, 상기와 같은 염려를 일으키지 않고, 또한 퓨즈 절단시에 품질 이상을 일으키지 않고 퓨즈를 안정적으로 절단하는 것을 가능하게 하는 반도체 집적회로 장치를 제공하는 것을 목적으로 하고 있다.
본 발명은 상기 과제를 해결하기 위해, 이하와 같은 수단을 이용했다.
우선, 반도체 기판과,
상기 반도체 기판의 표면에 설치된 소자 분리 절연막과,
상기 소자 분리 절연막 상에 간격을 두고 배치된 제1 다결정 실리콘으로 이루어지는 복수의 퓨즈 소자와,
상기 퓨즈 소자 상에 배치된 절연막과,
상기 절연막 상에 설치된 층간 절연막과,
상기 층간 절연막 상에 설치된 실리콘 질화막과,
상기 실리콘 질화막 및 상기 층간 절연막의 일부를 제거하여, 상기 퓨즈 소자의 상방에 설치한 개구 영역과,
상기 개구 영역 아래의 상기 층간 절연막의 잔부를 제거하여, 상기 퓨즈 소자의 퓨즈 중앙부의 양측 근방에 일정한 간격을 두고 배치한 오목부로 이루어지는 것을 특징으로 하는 반도체 집적회로 장치로 했다.
또, 상기 퓨즈 소자의 퓨즈 중앙부의 양측 근방에 일정한 간격을 두고 배치한 오목부가 슬릿 형상인 것을 특징으로 하는 반도체 집적회로 장치로 했다.
또, 상기 퓨즈 소자의 퓨즈 중앙부의 양측 근방에 일정한 간격을 두고 배치한 오목부가 도트 형상인 것을 특징으로 하는 반도체 집적회로 장치로 했다.
또, 상기 퓨즈 소자의 퓨즈 중앙부의 양측 근방에 일정한 간격을 두고 배치한 오목부가 인접하는 퓨즈 소자 사이에 하나인 것을 특징으로 하는 반도체 집적회로 장치로 했다.
본 발명에 의하면, 퓨즈 소자 상의 절연막을 두껍게 설정했다고 해도, 슬릿 형상의 오목부를 퓨즈 소자 중앙부의 양측 근방에 일정한 간격을 두고 배치함으로써, 레이저 절단시에 절연막을 날려 버리기 쉬워지고, 퓨즈 소자 아래의 소자 분리 절연막에의 물리적인 데미지를 저감하고, 반도체 기판과의 도통을 막는 것이 가능해진다.
도 1은, 본 발명의 제1 실시예의 반도체 집적회로 장치의 모식 평면도이다.
도 2는, 도 1의 반도체 집적회로 장치의 A-A＇에 따른 모식 단면도이다.
도 3은, 본 발명의 제2 실시예의 반도체 집적회로 장치의 모식 평면도이다.
도 4는, 본 발명의 제３ 실시예의 반도체 집적회로 장치의 모식 평면도이다.
도 5는, 종래의 반도체 집적회로 장치의 모식 평면도이다.
도 6은, 도 5의 종래의 반도체 집적회로 장치의 A-A＇에 따른 모식 단면도이다.
이하에, 이 발명의 실시의 형태를 도면에 기초하여 설명한다.
도 1은 본 발명의 제1 실시예가 되는 반도체 집적회로 장치의 모식 평면도이며, 도 2는 본 발명의 제1 실시예의 반도체 집적회로 장치의 도 1에 있어서의 A-A＇에 따른 모식 단면도이다. 우선, 도 1을 이용하여, 퓨즈 영역의 평면 구조에 대해 설명한다. 실리콘 반도체 기판 상에 설치된 소자 분리 절연막의 표면에 퓨즈 소자(103)가 복수 배치되어 있다. 퓨즈 소자(103)의 퓨즈 중앙부는 레이저에 의해 절단하기 쉽도록 양단부에 비해 가늘게 되어 있다. 그리고, 퓨즈 소자(103)의 퓨즈 중앙부의 양측 근방에는 일정한 간격을 두고 슬릿 형상의 오목부(201)가 배치되어 있다. 또한, 복수의 퓨즈 소자(103)의 중앙부의 상방에는 레이저에 의한 절단을 행하기 위해, 폴리이미드(107), 보호막으로서의 실리콘 질화막(106), 그리고 층간 절연막(105)이 도중까지 에칭에 의해 삭제된 개구 영역(108)이 배치되어 있다(도 2를 참조). 따라서, 오목부(201)는 개구 영역(108)의 바닥에 노출되어 형성되어 있게 된다. 여기서, 본 발명의 특징은, 퓨즈 소자(103)에 인접하여 퓨즈 소자(103) 상의 층간 절연막(105)에 슬릿 형상의 오목부(201)를 배치한 점이다. 본 실시예에서는 슬릿 형상의 오목부(201)는 평면에서 볼때 직사각형으로 되어 있다.
도 2는 도 1의 A-A＇에 따른 반도체 장치의 모식 단면도이다. 실리콘 반도체 기판(101) 상에 소자 분리 절연막(102)이, 예를 들면 4000~7000Å 정도 설치되고, 소자 분리 절연막(102) 상에 퓨즈 소자(103)가 MOS 트랜지스터의 게이트 전극(도시 생략)과 동일층에서 동일한 도전재인 불순물이 도프된 다결정 Si막으로 형성되어 있다. 그 두께는 2000~4000Å정도이다. 퓨즈 소자(103) 상에는, 실리콘 기판 상에 형성된 소자와 메탈 배선을 절연하기 위한 절연막, 예를 들면, BPSG막(104)이 설치되고, 그 위에 메탈 배선과 메탈 배선의 적층화를 위한 층간 절연막(105)이 설치되어 있다. 또, 내부 소자를 밖으로부터의 수분 침입으로부터 보호하는 것을 목적으로 하여 실리콘 질화막(106)이 적층되어 있다. 그리고 마지막으로 패키지의 응력 완화를 위한 폴리이미드(107)를 적층한 후, 폴리이미드(107)에 개구 영역(108)을 설치하고, 다음에 남아 있는 폴리이미드(107) 자체를 마스크로 하여, 실리콘 질화막(106) 및 층간 절연막(105)의 일부를 계속해서 에칭함으로써, 개구 영역(108)을 설치하고 있다. 다음에, 다른 마스크를 이용하여 패터닝하고, 층간 절연막(105)의 나머지를 에칭함으로써 슬릿 형상의 오목부(201)를 설치하고 있다. 이때, 층간 절연막(105)과 하층의 절연막(104)은 에칭의 선택비가 작기 때문에 양자의 계면에서 에칭을 정지하는 것은 곤란하며, 절연막(104)을 약간 에칭 하게 되어도 된다.
이러한 구조로 함으로써 퓨즈 소자 상의 층간 절연막을 두껍게 했다고 해도, 퓨즈 소자의 양측에는 슬릿 형상의 오목부(201)가 있기 때문에, 층간 절연막(105)은 퓨즈 소자에 따라 분리되어 있고, 레이저 조사시에 층간 절연막(105)을 날려 버리기 쉬워진다. 그 때문에, 퓨즈 소자 상의 층간 절연막이 두꺼워져도 레이저의 출력을 크게 할 필요가 없고, 퓨즈 소자(103) 아래의 소자 분리 절연막(102)에의 물리적인 데미지를 저감할 수 있다. 본 실시예에 있어서는, 오목부는 평면에서 볼때 직사각형인 슬릿으로 했지만, 오목부는 다각형 혹은 타원 형상이어도 되는 것은 말할 것도 없다.
도 3은, 본 발명의 제2 실시예의 반도체 집적회로 장치의 모식 평면도이다. 제1 실시예에서는 오목부(201)가 장방형의 슬릿인 것에 반해, 여기에서는 복수의 정방형의 도트 형상의 오목부(201)로 하고 있다. 퓨즈 소자의 양측에는 복수의 정방형의 오목부(201)가 있기 때문에, 층간 절연막(105)은 퓨즈 소자를 따라 부분적으로 분리되어 있고, 레이저 조사시에 층간 절연막(105)을 날려 버리기 쉬워진다. 또한, 도트 형상은 직사각형이어도 되고, 원형이어도 된다.
도 4는, 본 발명의 제３ 실시예의 반도체 집적회로 장치의 모식 평면도이다. 도 1 및 도 3에서는, 서로 이웃하는 퓨즈 소자의 사이에 2열의 오목부(201)가 배치되어 있지만, 도 4에 나타내는 바와 같이, 서로 이웃하는 퓨즈 소자의 사이에 1열의 오목부(201)를 배치한다는 구성이어도 된다. 이 경우는, 오목부의 폭(서로 이웃하는 퓨즈 소자의 간격 방향의 폭)을 크게 하는 것이 가능해지고, 퓨즈 절단이 더 용이해짐과 더불어, 층간 절연막(105)이 레이저 조사에 의해 날아갈 때 서로 이웃하는 퓨즈 소자의 하방의 소자 분리 절연막(102)에 데미지를 줄 가능성이 더 낮다는 이점을 갖는다.
상기 설명에서는, 제1 마스크로 폴리이미드, 실리콘 질화막 및 층간 절연막의 일부를 계속해서 에칭하여 개구 영역을 형성하고, 다음에, 제2 마스크로 층간 절연막의 나머지를 에칭함으로써 오목부를 설치한다는 공정을 나타냈지만, 제1 마스크로 폴리이미드, 실리콘 질화막을 계속해서 에칭하여 개구 영역을 형성하고, 다음에, 제2 마스크로 층간 절연막을 에칭함으로써 오목부를 설치한다는 공정이어도 된다. 본 발명과 같이 오목부를 설치함으로써 층간 절연막을 날려 버리기 쉬워지기 때문에 이러한 공정 설정으로 하는 것이 가능해진다. 또, 폴리이미드는 사용하지 않는 경우도 있지만, 그 경우도 똑같이 본 발명을 적용할 수 있는 것은 말할 것도 없다.
이상과 같이, 퓨즈 소자의 퓨즈 중앙부의 양측 근방에 일정한 간격을 두고 층간 절연막에 오목부를 배치함으로써, 퓨즈 소자 상의 절연막을 두껍게 설정했다고 해도, 레이저 절단시에 절연막을 날려 버리기 쉬워지고, 퓨즈 소자 아래의 소자 분리 절연막에의 물리적인 데미지를 저감하고, 실리콘 기판과의 도통을 막을 수 있다.
101: 실리콘 반도체 기판 102: 소자 분리 절연막
103: 퓨즈 소자 104: 절연막(BPSG막)
105: 메탈 배선간의 층간 절연막 106: 실리콘 질화막
107: 폴리이미드 108: 개구 영역
201: 오목부

Claims (4)

  1. 반도체 기판과,
    상기 반도체 기판의 표면에 설치된 소자 분리 절연막과,
    상기 소자 분리 절연막 상에 간격을 두고 배치된 다결정 실리콘으로 이루어지는 복수의 퓨즈 소자와,
    상기 퓨즈 소자 상에 배치된 절연막과,
    상기 절연막 상에 설치된 층간 절연막과,
    상기 층간 절연막 상에 설치된 실리콘 질화막과,
    상기 퓨즈 소자의 상방에 설치된, 상기 실리콘 질화막 및 상기 층간 절연막의 일부가 제거된 개구 영역과,
    상기 개구 영역 아래의 상기 층간 절연막의 잔부에 설치된, 상기 퓨즈 소자의 퓨즈 중앙부의 양측에 일정한 간격을 두고 배치된 오목부로 이루어지는, 반도체 집적회로 장치.
  2. 청구항 1에 있어서,
    상기 퓨즈 중앙부의 양측에 일정한 간격을 두고 배치한 오목부가 슬릿 형상인, 반도체 집적회로 장치.
  3. 청구항 1에 있어서,
    상기 퓨즈 중앙부의 양측에 일정한 간격을 두고 배치한 오목부가 도트 형상인, 반도체 집적회로 장치.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 퓨즈 중앙부의 양측에 일정한 간격을 두고 배치한 오목부가 인접하는 퓨즈 소자 사이에 하나인, 반도체 집적회로 장치.
KR1020160052225A 2015-05-01 2016-04-28 반도체 집적회로 장치 KR20160130157A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-094311 2015-05-01
JP2015094311A JP2016213293A (ja) 2015-05-01 2015-05-01 半導体集積回路装置

Publications (1)

Publication Number Publication Date
KR20160130157A true KR20160130157A (ko) 2016-11-10

Family

ID=57204741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160052225A KR20160130157A (ko) 2015-05-01 2016-04-28 반도체 집적회로 장치

Country Status (5)

Country Link
US (1) US9793215B2 (ko)
JP (1) JP2016213293A (ko)
KR (1) KR20160130157A (ko)
CN (1) CN106098685B (ko)
TW (1) TWI688072B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078001B (zh) * 2014-11-13 2019-05-10 Soc株式会社 贴片保险丝的制造方法和贴片保险丝

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056557A (ja) 2009-10-02 2010-03-11 Fujitsu Microelectronics Ltd 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180140A (ja) * 1984-02-28 1985-09-13 Toshiba Corp 半導体装置
JPH07211779A (ja) * 1994-01-21 1995-08-11 Fujitsu Ltd 半導体集積回路
JP3256626B2 (ja) * 1994-05-15 2002-02-12 株式会社東芝 半導体装置
US5747868A (en) * 1995-06-26 1998-05-05 Alliance Semiconductor Corporation Laser fusible link structure for semiconductor devices
EP0762498A3 (en) * 1995-08-28 1998-06-24 International Business Machines Corporation Fuse window with controlled fuse oxide thickness
US5970346A (en) * 1997-09-19 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse window guard ring structure for nitride capped self aligned contact processes
JPH11121712A (ja) * 1997-10-14 1999-04-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6486526B1 (en) * 1999-01-04 2002-11-26 International Business Machines Corporation Crack stop between neighboring fuses for protection from fuse blow damage
JP2000268699A (ja) * 1999-03-18 2000-09-29 Toshiba Corp フューズ回路
KR100317533B1 (ko) * 1999-11-10 2001-12-24 윤종용 반도체 집적회로 장치에서의 레이저 퓨즈박스의 구조 및그에 따른 제조 방법
JP2001274251A (ja) * 2000-03-23 2001-10-05 Nec Corp ヒューズ切断方法および装置、ヒューズ回路装置、回路製造方法
JP2004303991A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 半導体装置及びその製造方法
JP2005019619A (ja) * 2003-06-25 2005-01-20 Seiko Epson Corp 溶断ヒューズを備えた半導体装置及びその製造方法
KR100519799B1 (ko) * 2004-03-25 2005-10-10 삼성전자주식회사 반도체 소자의 퓨즈영역 및 그 제조방법
KR100663364B1 (ko) * 2005-07-12 2007-01-02 삼성전자주식회사 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들
KR100805695B1 (ko) * 2005-08-17 2008-02-21 주식회사 하이닉스반도체 메탈퓨즈를 구비한 반도체소자의 제조 방법
KR100722934B1 (ko) * 2005-11-18 2007-05-30 삼성전자주식회사 반도체소자의 퓨즈박스 및 퓨즈 커팅 방법
KR100703983B1 (ko) * 2006-02-07 2007-04-09 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20140010268A (ko) * 2012-07-16 2014-01-24 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
JP6215020B2 (ja) * 2013-01-25 2017-10-18 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP6448424B2 (ja) * 2015-03-17 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056557A (ja) 2009-10-02 2010-03-11 Fujitsu Microelectronics Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2016213293A (ja) 2016-12-15
US9793215B2 (en) 2017-10-17
CN106098685B (zh) 2020-12-01
TW201709467A (zh) 2017-03-01
TWI688072B (zh) 2020-03-11
US20160322301A1 (en) 2016-11-03
CN106098685A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
KR100482385B1 (ko) 크랙정지부형성방법
CN103972211B (zh) 半导体装置
KR20100045836A (ko) 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자
TW201631704A (zh) 半導體裝置及其製造方法
US8969869B2 (en) Integrated circuit wafer and integrated circuit die
KR102320296B1 (ko) 반도체 장치
TWI688072B (zh) 半導體積體電路裝置
JP5712875B2 (ja) 半導体装置及びその製造方法
JP2006210584A (ja) 半導体装置およびその製造方法
US10115637B2 (en) Method for fabricating auto-aligned interconnection elements for a 3D integrated circuit
CN103035613A (zh) 半导体器件
JP2008053559A (ja) 半導体装置およびその製造方法
US20170025310A1 (en) Method for manufacturing semiconductor device
KR20100106210A (ko) 반도체 장치
KR20180098120A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100673112B1 (ko) 퓨즈박스의 가아드링
KR20140043872A (ko) 반도체 집적회로 장치
CN215988702U (zh) 一种晶圆
US10923422B2 (en) Semiconductor device
JP2006040917A (ja) 半導体装置の製造方法
US20240112963A1 (en) Semiconductor structure
JP7053426B2 (ja) 半導体装置の製造方法および半導体ウェハ
KR100268785B1 (ko) 반도체 소자의 테스트 패턴 제조방법
CN114725067A (zh) 半导体器件
JP2014093438A (ja) 半導体装置及び半導体装置の製造方法、半導体装置の特性調整方法