JPS60180140A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60180140A JPS60180140A JP59035161A JP3516184A JPS60180140A JP S60180140 A JPS60180140 A JP S60180140A JP 59035161 A JP59035161 A JP 59035161A JP 3516184 A JP3516184 A JP 3516184A JP S60180140 A JPS60180140 A JP S60180140A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- semiconductor device
- film
- protection film
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置に係り、特に冗長回路を有する半
導体装置の溶断用ヒーーズに関する。
導体装置の溶断用ヒーーズに関する。
半導体装置、特に半導体記憶装置等に用いられる冗長回
路では、レーザ光で溶断することのできるヒユーズが使
われている。このヒユーズの形状としては、第１図及び
第２図に示すような形状が一般的である。このようなヒ
ーーズ（Ｉυを用いた従来の半導体装置の断面図を第３
図に示す。半導体基板α２の一主面上に設けられた下地
膜（１３）上にヒユーズ（Ｉｌｌはあって、このヒユー
ズ（１１１は保護膜（１４）により覆われている。この
半導体装置に対し、レーザ光（ＩＱを照射すると、第４
図に示すようにヒユーズ（１１）上の保護膜（Ｉ４）は
断片（１６１となって飛散し、ヒ一ズａｌｌも溶断物ａ
カとなり飛散し、これによってヒユーズαＩは切断され
ていた。この構造の半導体装置では、ヒユーズ（１１１
真上の保護膜（１４）の膜厚が１．０μｍ程度以下（現
在用いられている半導体装置の大半はこの範囲内にある
。）ならばヒーーズα１）は完全に切断できる。しかし
ながら、高密度半導体記憶装置等では多層膜構造が不可
欠となり、例えば第５図に示すように保護膜（１４）の
膜厚が厚く（例えば１．５μｍ程度以上の膜厚）なると
第６図に示すように、保護膜（１４）の溶断穴ａδの側
壁にヒーーズの溶断物αηが付着する。この場合、仮に
第７図に示すように溶断物が付着すると、ヒーーズａｌ
ｌがショートしてしまう。第８図に示したグラフは、こ
の構造を有する半導体装置のヒユーズａｌｌの切断成功
率をヒユーズａυ真上の保護Ｍａ４）の膜厚との関係で
あられしたものであるが、これを見ると、保護膜α荀の
膜厚が１．５μｍ程度以上になると、膜厚が厚くなるに
したがって切断成功率が急激に低下してしまうことがわ
かる。ヒーーズの切断成功率は常時１００チでかければ
、半導体装置に冗長回路を設けた意味が無くなってしま
う。ヒーーズの切断成功率の低下を防ぐには、第９図に
示すようにヒーーズ（１１１真上及びその近傍の保護膜
α乃の膜厚を、保護膜（１４）を途中までエツチングす
ることにより部分的に薄くすればよい。しかしながら、
このエツチングの工程にはマージンがなく、エツチング
しすぎるとヒーーズαυ自体がエツチングされてしまう
という欠点があった。また、多くの場合、余分なエツチ
ング工程も必要であった。
路では、レーザ光で溶断することのできるヒユーズが使
われている。このヒユーズの形状としては、第１図及び
第２図に示すような形状が一般的である。このようなヒ
ーーズ（Ｉυを用いた従来の半導体装置の断面図を第３
図に示す。半導体基板α２の一主面上に設けられた下地
膜（１３）上にヒユーズ（Ｉｌｌはあって、このヒユー
ズ（１１１は保護膜（１４）により覆われている。この
半導体装置に対し、レーザ光（ＩＱを照射すると、第４
図に示すようにヒユーズ（１１）上の保護膜（Ｉ４）は
断片（１６１となって飛散し、ヒ一ズａｌｌも溶断物ａ
カとなり飛散し、これによってヒユーズαＩは切断され
ていた。この構造の半導体装置では、ヒユーズ（１１１
真上の保護膜（１４）の膜厚が１．０μｍ程度以下（現
在用いられている半導体装置の大半はこの範囲内にある
。）ならばヒーーズα１）は完全に切断できる。しかし
ながら、高密度半導体記憶装置等では多層膜構造が不可
欠となり、例えば第５図に示すように保護膜（１４）の
膜厚が厚く（例えば１．５μｍ程度以上の膜厚）なると
第６図に示すように、保護膜（１４）の溶断穴ａδの側
壁にヒーーズの溶断物αηが付着する。この場合、仮に
第７図に示すように溶断物が付着すると、ヒーーズａｌ
ｌがショートしてしまう。第８図に示したグラフは、こ
の構造を有する半導体装置のヒユーズａｌｌの切断成功
率をヒユーズａυ真上の保護Ｍａ４）の膜厚との関係で
あられしたものであるが、これを見ると、保護膜α荀の
膜厚が１．５μｍ程度以上になると、膜厚が厚くなるに
したがって切断成功率が急激に低下してしまうことがわ
かる。ヒーーズの切断成功率は常時１００チでかければ
、半導体装置に冗長回路を設けた意味が無くなってしま
う。ヒーーズの切断成功率の低下を防ぐには、第９図に
示すようにヒーーズ（１１１真上及びその近傍の保護膜
α乃の膜厚を、保護膜（１４）を途中までエツチングす
ることにより部分的に薄くすればよい。しかしながら、
このエツチングの工程にはマージンがなく、エツチング
しすぎるとヒーーズαυ自体がエツチングされてしまう
という欠点があった。また、多くの場合、余分なエツチ
ング工程も必要であった。
この発明の目的は、半導体装置内に設けられたヒユーズ
の上に厚い保護膜があっても、ヒユーズの切断成功率の
低下しない半導体装置を提供することにある。
の上に厚い保護膜があっても、ヒユーズの切断成功率の
低下しない半導体装置を提供することにある。
この発明は、半導体装置内に設けられたヒユーズの真上
の保護膜厚よりも、ヒユーズの脇の保護膜厚を薄くし、
ヒユーズの溶断物がヒーーズ近傍の厚い保護膜に付着す
ることを防ぐことにより、ヒーーズの切断成功率を高め
るものである。
の保護膜厚よりも、ヒユーズの脇の保護膜厚を薄くし、
ヒユーズの溶断物がヒーーズ近傍の厚い保護膜に付着す
ることを防ぐことにより、ヒーーズの切断成功率を高め
るものである。
以下１本発明を実施例により図面を用いながら説明する
。
。
第１０図は、本発明の一実施例に係わる半導体装置の断
面図である。この半導体装置はＩＣ等の形成されたシリ
コン半導体基板０１）を酸化して、−主面上に下地膜と
なる厚さ１例えば１μｍのシリコン酸化膜Ｑ邊を設けで
ある。ヒーーズ（ハ）はこのシリコン酸化膜（社）上の
所望位置に部分的に配設されている。このヒユーズ（ハ
）けレーザ光で溶断することができ、第１図及び第２図
に示したヒユーズＣ１１ｌと同じ形状で、最狭部（第１
図中の「−「線部にあたる。）の巾が約２μｍ、厚さが
０．５μｍのもので、材質は不純物として燐を拡散した
多結晶シリコンを用いた。この後、シリコン酸化膜（イ
）及びヒーーズ（ハ）上に保護膜０４）を厚さ２μｍで
ほぼ均一になるように設けた。保護膜＠の材質としては
本実施例ではＣＶＤシリコン酸化膜を用いたが、ＢＰ８
Ｇ（ホウ素−リンケイ酸ガラス）とＣ’ＶＤシリコン酸
化膜との混合膜等であっても本発明は同様に実施できる
。続いて、ヒユーズ（Ｉｌｌの最狭部の両側にヒ一ズ（
ｉｆ）Ｋ平行な溝（ハ）をエツチングによ妙設ける。こ
の溝（イ）は半導体装置の製造工程におけるコンタクト
ホールのエツチングと同一の工程でエツチングするとと
もできるので、溝（至）を設けることに余分な工程が心
安ないという利点がある。尚、この溝ＣＩ！１はヒーー
ズシ濠のエツジからヒーーズの巾方向に１．５〜２μｍ
離れた点から始まり、溝巾は；うμｍ、深さはシリコン
酸化膜（２湯に達するものであった。
面図である。この半導体装置はＩＣ等の形成されたシリ
コン半導体基板０１）を酸化して、−主面上に下地膜と
なる厚さ１例えば１μｍのシリコン酸化膜Ｑ邊を設けで
ある。ヒーーズ（ハ）はこのシリコン酸化膜（社）上の
所望位置に部分的に配設されている。このヒユーズ（ハ
）けレーザ光で溶断することができ、第１図及び第２図
に示したヒユーズＣ１１ｌと同じ形状で、最狭部（第１
図中の「−「線部にあたる。）の巾が約２μｍ、厚さが
０．５μｍのもので、材質は不純物として燐を拡散した
多結晶シリコンを用いた。この後、シリコン酸化膜（イ
）及びヒーーズ（ハ）上に保護膜０４）を厚さ２μｍで
ほぼ均一になるように設けた。保護膜＠の材質としては
本実施例ではＣＶＤシリコン酸化膜を用いたが、ＢＰ８
Ｇ（ホウ素−リンケイ酸ガラス）とＣ’ＶＤシリコン酸
化膜との混合膜等であっても本発明は同様に実施できる
。続いて、ヒユーズ（Ｉｌｌの最狭部の両側にヒ一ズ（
ｉｆ）Ｋ平行な溝（ハ）をエツチングによ妙設ける。こ
の溝（イ）は半導体装置の製造工程におけるコンタクト
ホールのエツチングと同一の工程でエツチングするとと
もできるので、溝（至）を設けることに余分な工程が心
安ないという利点がある。尚、この溝ＣＩ！１はヒーー
ズシ濠のエツジからヒーーズの巾方向に１．５〜２μｍ
離れた点から始まり、溝巾は；うμｍ、深さはシリコン
酸化膜（２湯に達するものであった。
上述の工程により作られた半導体装置に対してヒユーズ
（２３）を切断する必要が生じた場合は、ヒユーズ（至
）の真上からレーザ光（イ）を照射すれば良い。
（２３）を切断する必要が生じた場合は、ヒユーズ（至
）の真上からレーザ光（イ）を照射すれば良い。
レーザ光（ハ）のエネルギー、スポット径等、照射に従
関する諸条件はＸ来の場合と全く同じで良い。レーザ光
弼を照射した後の半導体装置の断面の様子を第１１図例
示す。図かられかるように本発明によれば、第６図に示
した従来例の場合と異なり、保上述の実施例では溝（ハ
）の深さはシリコン酸化膜（２）に達し、この部分では
保護膜がなかっだが、本発明は必ずしもこれに限定され
るものではなく、第１２図に示すように溝（ハ）はシリ
コン酸化膜（２）に達しなくてもよい。すなわちヒーー
ズ（２濠の真上の保護膜の膜厚よりヒーーズ（ハ）の端
から３．５μｍ以内の周囲にこれより保護膜の膜厚が薄
い点があればよい０ 〔発明の効果〕 第８図に示すように、従来の半導体装置だと、ヒーーズ
を含む半導体装置のほぼ全面を覆う保護膜の膜厚が１．
５μｍを越えると、急に切断成功率が下がるが、本発明
による半導体装置を用いれば、第１３図に示すようにヒ
ユーズを含む半導体装置のほぼ全面を覆う。保護膜の膜
厚が２μｍ以上になっても切断成功率は、はぼ１００％
を保つことができた。
弼を照射した後の半導体装置の断面の様子を第１１図例
示す。図かられかるように本発明によれば、第６図に示
した従来例の場合と異なり、保上述の実施例では溝（ハ
）の深さはシリコン酸化膜（２）に達し、この部分では
保護膜がなかっだが、本発明は必ずしもこれに限定され
るものではなく、第１２図に示すように溝（ハ）はシリ
コン酸化膜（２）に達しなくてもよい。すなわちヒーー
ズ（２濠の真上の保護膜の膜厚よりヒーーズ（ハ）の端
から３．５μｍ以内の周囲にこれより保護膜の膜厚が薄
い点があればよい０ 〔発明の効果〕 第８図に示すように、従来の半導体装置だと、ヒーーズ
を含む半導体装置のほぼ全面を覆う保護膜の膜厚が１．
５μｍを越えると、急に切断成功率が下がるが、本発明
による半導体装置を用いれば、第１３図に示すようにヒ
ユーズを含む半導体装置のほぼ全面を覆う。保護膜の膜
厚が２μｍ以上になっても切断成功率は、はぼ１００％
を保つことができた。
第１図は半導体装置に用いられる一般的なヒ一ズの平面
図、第２図は第１図における■−■線に宿った切断面を
矢印方向から見た断面図、第３図乃至第６図は従来技術
を説明するための半導体装置の断面図で、第３図は薄い
保護膜を持った半導体装置のヒユーズ溶断前、第４図は
同じく溶断中、第５図は厚い保護膜を持つ半導体装置の
ヒユーズ溶断前、第６図は同じく溶断中をそれぞれ示す
図、第７図は厚い保護膜を持つ従来の半導体装置を溶断
した場合の半導体装置の平面図、第８図は従来の半導体
装置によるヒーーズの切断成功率とヒユーズの保護膜厚
との関係を表わす図、＄９図は他の従来技術を説明する
だめの半導体装置の断面図、第１０図及び第１１図は本
発明の一実施例を説明するための半導体装置の断面図で
、第１０図はヒユーズ溶断前、第１１図はヒユーズ溶断
前をそれぞれ示す図、第１２図は本発明の他の実施例を
説明するだめの半導体装置の断面図、第１３図は本発明
に係る半導体装置によるヒーーズの切断成功率とヒーー
ズの保護膜厚との関係を表わす図である。 ２１・・シリコン半導体基板、 ｎ・・・シリコン酸化膜、 器・・・ヒユーズ、 Ｕ・・・保護膜、 Ｚ５・・・溝。 代理人 弁理士 則 近 憲 佑 （ほか１名） 文 ９１５
図、第２図は第１図における■−■線に宿った切断面を
矢印方向から見た断面図、第３図乃至第６図は従来技術
を説明するための半導体装置の断面図で、第３図は薄い
保護膜を持った半導体装置のヒユーズ溶断前、第４図は
同じく溶断中、第５図は厚い保護膜を持つ半導体装置の
ヒユーズ溶断前、第６図は同じく溶断中をそれぞれ示す
図、第７図は厚い保護膜を持つ従来の半導体装置を溶断
した場合の半導体装置の平面図、第８図は従来の半導体
装置によるヒーーズの切断成功率とヒユーズの保護膜厚
との関係を表わす図、＄９図は他の従来技術を説明する
だめの半導体装置の断面図、第１０図及び第１１図は本
発明の一実施例を説明するための半導体装置の断面図で
、第１０図はヒユーズ溶断前、第１１図はヒユーズ溶断
前をそれぞれ示す図、第１２図は本発明の他の実施例を
説明するだめの半導体装置の断面図、第１３図は本発明
に係る半導体装置によるヒーーズの切断成功率とヒーー
ズの保護膜厚との関係を表わす図である。 ２１・・シリコン半導体基板、 ｎ・・・シリコン酸化膜、 器・・・ヒユーズ、 Ｕ・・・保護膜、 Ｚ５・・・溝。 代理人 弁理士 則 近 憲 佑 （ほか１名） 文 ９１５
Claims (2)
- （１）半導体基板と、この半導体基板の一主面上に設け
られた下地膜と、この下地膜上に部分的に設けられたレ
ーザ光で溶断することのできるヒ一ズと、このヒーーズ
と前記下地膜のほぼ全面を被覆する保護膜を有する半導
体装置において、前記ヒーーズ真上における前記保護膜
の膜厚が、前記ヒ瓢−ズの端から前記ヒユーズの中方向
に３．５μｍ以内で離れた前記下地膜上の点における前
記保護膜の膜厚よりも厚い半導体装置。 - （２）前記ヒユーズの端より前記ヒーーズの巾方向に多
くとも３．５μｍ離れた前記下地膜上に前記保護膜が無
い特許請求の範囲第１項記載の半導体装置１っ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035161A JPS60180140A (ja) | 1984-02-28 | 1984-02-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035161A JPS60180140A (ja) | 1984-02-28 | 1984-02-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60180140A true JPS60180140A (ja) | 1985-09-13 |
Family
ID=12434148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59035161A Pending JPS60180140A (ja) | 1984-02-28 | 1984-02-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180140A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6471147A (en) * | 1987-08-12 | 1989-03-16 | American Telephone & Telegraph | Solid state circuit with laser-fusible link |
| US5914524A (en) * | 1994-05-15 | 1999-06-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2016213293A (ja) * | 2015-05-01 | 2016-12-15 | エスアイアイ・セミコンダクタ株式会社 | 半導体集積回路装置 |
-
1984
- 1984-02-28 JP JP59035161A patent/JPS60180140A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6471147A (en) * | 1987-08-12 | 1989-03-16 | American Telephone & Telegraph | Solid state circuit with laser-fusible link |
| US5914524A (en) * | 1994-05-15 | 1999-06-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2016213293A (ja) * | 2015-05-01 | 2016-12-15 | エスアイアイ・セミコンダクタ株式会社 | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0162145B1 (en) | Method of melting a fuse using a laser beam | |
| EP0083211B1 (en) | Semiconductor device with fuse | |
| EP0090565B1 (en) | Process for selectively cutting an electrical conductive layer by irradiation with an energy beam | |
| US4774561A (en) | Semiconductor device | |
| KR960026749A (ko) | 집적회로 장치의 퓨즈 구조물 | |
| EP0189598B1 (en) | Method for manufacturing a semiconductor device | |
| JPS60180140A (ja) | 半導体装置 | |
| EP0999592B1 (en) | Fuse layout for improved fuse blow process window | |
| JPS5989434A (ja) | 半導体装置 | |
| JPS58123759A (ja) | 半導体記憶装置 | |
| JPS62169348A (ja) | 半導体装置 | |
| JPS6122652A (ja) | 半導体装置 | |
| JPS5987736A (ja) | 半導体記憶装置 | |
| JPS6018933A (ja) | 半導体装置 | |
| TW201801250A (zh) | 半導體裝置 | |
| JPS6035534A (ja) | 半導体装置 | |
| JPH0479137B2 (ja) | ||
| JPS61110447A (ja) | 半導体装置 | |
| JPS63260149A (ja) | 半導体装置 | |
| JPS63275142A (ja) | 半導体装置の製造方法 | |
| JPS61176135A (ja) | 半導体装置 | |
| JPS59124741A (ja) | 半導体装置 | |
| JPS6091654A (ja) | 半導体装置におけるレ−ザトリム用ヒユ−ズ | |
| JPS5817658A (ja) | 半導体装置の製造方法 | |
| JPS5917265A (ja) | 半導体装置の製造方法およびその製造装置 |