KR100722934B1 - 반도체소자의 퓨즈박스 및 퓨즈 커팅 방법 - Google Patents

반도체소자의 퓨즈박스 및 퓨즈 커팅 방법 Download PDF

Info

Publication number
KR100722934B1
KR100722934B1 KR1020050110734A KR20050110734A KR100722934B1 KR 100722934 B1 KR100722934 B1 KR 100722934B1 KR 1020050110734 A KR1020050110734 A KR 1020050110734A KR 20050110734 A KR20050110734 A KR 20050110734A KR 100722934 B1 KR100722934 B1 KR 100722934B1
Authority
KR
South Korea
Prior art keywords
fuse
line
sub
lines
fuse line
Prior art date
Application number
KR1020050110734A
Other languages
English (en)
Other versions
KR20070052927A (ko
Inventor
변광선
김진성
옥창혁
정재룡
김홍식
전희경
민용준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050110734A priority Critical patent/KR100722934B1/ko
Priority to US11/559,759 priority patent/US7576408B2/en
Publication of KR20070052927A publication Critical patent/KR20070052927A/ko
Application granted granted Critical
Publication of KR100722934B1 publication Critical patent/KR100722934B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/143—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using laser-fusible links

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 부식, 크랙, 브리지 및 퓨즈커팅 불량을 방지하는 기능이 향상된 퓨즈 및 퓨즈 커팅 방법을 제공하는 것으로, 본 발명의 퓨즈 박스에 따르면 퓨즈 라인은 복수 개의 서브 퓨즈 라인들을 포함하며, 본 발명의 퓨즈 커팅 방법은 퓨즈 라인을 구성하는 복수 개의 서브 퓨즈 라인들을 선택적으로 커팅하는 것을 포함한다. 본 발명에 의하여 퓨즈 리페어 수율을 향상시킬 수 있다.
퓨즈 박스, 퓨즈, 커팅, 리페어

Description

반도체소자의 퓨즈박스 및 퓨즈 커팅 방법 {FUSE BOX AND FUSE CUTTING METHOD}
도 1은 종래의 퓨즈박스를 나타내는 평면도.
도 2는 도 1의 I-I' 선을 따라 절단한 단면도.
도 3은 종래의 퓨즈 박스에서 나타나는 부식에 의한 크랙 현상을 발생하는 것을 나타내는 단면도.
도 4는 종래의 다른 형태의 퓨즈 박스를 나타내는 단면도.
도 5는 도 4에서 나타나는 불량현상을 설명하는 단면도.
도 6a는 본 발명의 일 실시예에 의한 퓨즈박스를 나타내는 평면도.
도 6b는 도 6a의 II-II' 선을 따라 절단했을 때의 단면도.
도 7은 도 6a 및 도 6b의 퓨즈박스에서 퓨즈커팅하는 방법을 나타내는 단면도.
도 8은 도 6a 및 도 6b의 퓨즈 박스의 다른 양태의 퓨즈 커팅 방법을 나타내는 단면도.
도 9는 본 발명의 다른 형태의 퓨즈 박스의 오픈 영역을 나타내는 평면도.
도 10은 본 발명의 다른 형태의 퓨즈박스에서 퓨즈 커팅하는 방법을 나타내는 단면도.
도 11은 본 발명의 또 다른 형태의 퓨즈박스에서 퓨즈 커팅하는 방법을 나타내는 단면도.
본 발명은 반도체 소자의 퓨즈 박스 및 퓨즈커팅 방법에 관한 것이다. 메모리 소자 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리 소자로서의 기능을 수행하지 못하므로 불량품으로 처리된다. 그러나 메모리 소자 내의 일부 셀에만 결함이 발생하였는데도 불구하고 소자 전체를 불량품으로 폐기하는 것은 수율 측면에서 비효율적인 처리 방법이다.
따라서, 현재는 메모리 소자 내에 미리 설치해둔 예비 메모리 셀(이하 리던던시 셀이라 함)을 이용하여 불량셀을 대체함으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다. 리던던시 셀을 이용한 리페어 작업은 통상 일정 셀 어레이마다 스페어 로우와 스페어 컬럼을 미리 설치해 두어 결함이 발생한 불량 메모리 셀을 로우/컬럼 단위로 스페어 메모리 셀로 치환해 주는 방식으로 진행되는데, 이를 구체적으로 기술하면 다음과 같다.
즉, 웨이퍼 레벨의 메모리 소자를 형성한 후 테스트를 통한 불량 메모리 셀을 골라내면 그에 해당하는 어드레스를 스페어 셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부 회로에 행하게 된다. 따라서 실제 사용시에 불량라인에 해당하는 어드레스 신호가 입력되면 이 대신에 예비 라인으로 선택이 바뀌게 되는 것이다. 이 프로그램의 방식 중의 하나가 바로 레이저 빔으로 퓨즈를 태워서 끊어버리는 방식인데, 이렇게 레이저 빔의 조사에 의해 끊어지는 배선을 퓨즈 라인이라고 하고 그 끊어지는 부위와 이를 둘러싸는 영역을 퓨즈 박스라고 한다.
도 1 내지 도 5를 참조하여 종래의 퓨즈 박스 및 이를 이용한 퓨즈 커팅방법을 설명한 것이다. 먼저, 종래의 퓨즈 박스의 구조는 도 1 및 도 2에 나타내었다. 도 1은 종래의 퓨즈 박스의 일부분을 도시하는 평면도이고, 도 2는 도 1의 I- I' 선을 따라 절단한 단면도이다. 도 1 및 도 2를 참조하면, 기판(1) 상에 제1 층간절연막(2)이 배치된다. 상기 제1 층간절연막(2) 및 기판(1) 상에 금속 배선들(3a, 3b)이 배치된다. 상기 금속 배선들(3a, 3b) 및 기판(1) 상에 제2 층간절연막(5)이 배치되고 상기 제2 층간절연막(5) 상에 퓨즈 라인들(9)이 배치된다. 상기 퓨즈 라인들(9) 각각은 제1 층간절연막(5)을 관통하는 콘택트 플러그(7a, 7b)에 의해 상기 금속 배선들(3a, 3b)에 각각 전기적으로 연결된다. 상기 퓨즈 라인들(9) 및 제2 층간절연막(5) 상에 제3 층간절연막(11) 및 패시베이션막(13)이 배치된다. 상기 패시배이션막(13)내에 퓨즈창(15)이 배치된다. 상기 퓨즈창(15)은 상기 퓨즈 라인들(9)의 퓨즈 영역을 노출시키며 상기 퓨즈 라인들(9)을 가로지르도록 배치된다. 퓨즈창(15)은 퓨즈 라인을 절단하기 위해 형성되는 데, 그 너비(W1)는 퓨즈 라인들(9)의 길이(L)보다 좁다. 즉, 도 1 및 도 2에 보인 것 같은 종래 퓨즈 박스에 있어서, 퓨즈 라인들(9, 10)에 연결되는 콘택트 플러그들(7a, 7b)은 퓨즈창(15)에 의해 노출되지 않는다. 이 같은 종래 퓨즈 박스의 구조에서 발생될 수 있는 문제점을 도 3을 참조하여 설명을 한다.
도 3은 예를 들어 퓨즈창(15)을 관통하는 레이저빔(17)에 의해 퓨즈 라인(9)이 절단된 것을 도시한다. 도 3을 참조하면, 퓨즈 라인(9)이 레이저빔(17)에 의해 커팅(cutting)될 경우 퓨즈창(15)의 가장자리에 퓨즈 라인(9)의 커팅부들(99)이 잔존한다. 상기 퓨즈 커팅부들(99)은 대기중에 노출되어 습기에 의하여 부식하게 되고, 이로 인하여 상기 퓨즈의 커팅부(99)들의 부피가 팽창하게 된다. 상기 팽창에 의한 팽창력은 상하로 작용하여, 상기 제3 층간 절연막(11), 패시베이션 막(13) 또는 제2 층간 절연막(5)의 크랙(crack)(ⓐ)을 유발한다. 상기 크랙은 습기통로(①)로서 작용하여 이후 흡습을 더욱 가속화시켜 메인 메모리 소자에 치명적인 영향을 줄 수 있다. 또한, 상기 퓨즈 박스 구조에서는 상기 퓨즈 커팅부들(99), 콘택트 플러그(7a, 7b) 및 금속 배선들(3a,3b)을 경유하는 다른 2개의 습기통로(②)를 제공할 수도 있다. 또한, 퓨즈 커팅부들(99)에 발생한 부식으로 커팅부들(9a, 9b) 및 인접한 퓨즈 라인이 연결될 수도 있다. 또한, 상기 종래의 퓨즈 박스의 경우 퓨즈창(15)에 의해 노출되어 레이저빔(17)을 조사받는 퓨즈 라인(9)의 퓨즈 영역이 하나 형성되어, 실제 작업과정에서 퓨즈 커팅시 커팅 불량이 발생하기 쉽다. 이에 대해서는 도 5를 참조하여 좀더 상세히 설명될 것이다.
도 4는 상기 흡습에 의한 부식 및 크랙을 방지하기 위하여 고안된 다른 종래기술의 예이다. 상기 구조에서 퓨즈창(15)의 너비(W2)는 상기 퓨즈 라인(9)의 길이(L)보다 크다. 즉, 퓨즈 라인(9)이 전부 퓨즈창(15)에 의해 노출되어 퓨즈 라인(9)의 가장자리(9E) 위쪽에는 패시배이션막이 존재하지 않는다. 따라서 퓨즈 커팅후 부식이 발생하더라도, 퓨즈 라인의 가장자리(9E)상에 패시베이션 막(13)이 형성되 지 않기 때문에, 부식에 의한 팽창력이 외부로 분산되어 크랙발생을 줄일 수 있다.
그러나 도 5에서처럼, 퓨즈 커팅시 도 3의 참조번호 ②에 대응하는, 여전히 적어도 2개의 습기통로(③)를 제공하며, 도 1, 도 2, 및 도 3에서와 같이 커팅 불량(ⓑ)이 발생하기 쉽다. 특히 상기 하나의 긴 퓨즈 라인(9)을 커팅하기 위해 레이저 빔(17)의 에너지를 너무 세게 가하면 소자 자체에 손상을 가할 수도 있기 때문에 상기 빔의 세기 조절이 힘들고 따라서 커팅불량이 발생하기 쉽다.
본 발명은 퓨즈 라인 커팅후 발생하는 크랙, 커팅 불량, 브리지 및 흡습침투를 방지하기 위한 퓨즈박스, 퓨즈박스의 형성 방법 및 퓨즈 라인 커팅방법을 제공한다.
본 발명의 일 실시예에 따른 퓨즈 박스는 기판상에 형성된 제 1 배선 및 제 2 배선; 상기 기판상에 형성된 적어도 하나의 연결 패턴; 그리고, 상기 제1 배선 및 제2 배선을 연결하는 퓨즈 라인을 포함하되, 상기 퓨즈 라인은 서로 떨어져 위치하며 상기 연결 패턴에 의해 서로 전기적으로 연결된 복수의 서브 퓨즈 라인들을 포함한다.
이 실시예에 있어서, 상기 기판상에 형성된 하부 층간절연막; 그리고 상기 하부 층간절연막을 관통하여 상기 배선들과 상기 서브 퓨즈 라인들을 전기적으로 연결하고, 상기 연결 패턴과 상기 서브 퓨즈라 인들을 전기적으로 연결하는 복수의 도전체들을 더 포함할 수 있다.
이 실시예에 있어서, 상기 하부 층간절연막 상에 형성된 상부 층간절연막; 그리고 상기 상부 층간절연막 상에 형성되며 상기 상부 층간절연막을 노출하는 적어도 하나의 퓨즈창을 구비하는 패시베이션막을 더 포함할 수 있다.
이 실시예에 있어서, 상기 서브 퓨즈 라인들은 동일한 퓨즈창 내에 위치할 수 있다.
이 실시예에 있어서, 상기 서브 퓨즈 라인들은 서로 다른 퓨즈창 내에 위치할 수 있다.
이 실시예에 있어서, 상기 적어도 하나의 퓨즈창은 제1 퓨즈창을 포함하고, 상기 퓨즈 라인은 제1 퓨즈 라인을 포함하며, 상기 제1 퓨즈창의 폭은 상기 제1 퓨즈라인의 길이보다 클 수 있다.
본 발명의 일 실시예에 따른 퓨즈 박스는 기판의 제1 층간절연막 상에 형성된 제1 배선, 제2 배선 그리고 적어도 하나의 연결 패턴; 상기 제1 층간절연막, 상기 배선들, 그리고 연결 패턴 상에 형성된 제2 층간절연막; 상기 제2 층간절연막 상에 형성되며 서로 떨어진 복수의 서브 퓨즈라인들을 구비하는 퓨즈 라인; 그리고 상기 제2 층간절연막을 관통하여 상기 서브 퓨즈 라인들을 상기 배선들 및 연결 패턴에 전기적으로 연결하는 복수의 도전체들을 포함할 수 있다.
이 실시예에 있어서, 상기 제2 층간절연막 및 상기 퓨즈 라인 상에 형성된 제3 층간절연막; 그리고, 상기 제3 층간절연막 상에 형성되며 상기 제2 층간절연막을 노출하는 적어도 하나의 퓨즈창을 구비하는 패시베이션막을 더 포함할 수 있다.
이 실시예에 있어서, 상기 서브 퓨즈 라인들은 동일한 퓨즈창 내에 위치할 수 있다.
이 실시예에 있어서, 상기 서브 퓨즈 라인들은 서로 다른 퓨즈창 내에 위치할 수 있다.
이 실시예에 있어서, 상기 적어도 하나의 퓨즈창은 제1 퓨즈창을 포함하고, 상기 퓨즈 라인은 제1 퓨즈 라인을 포함하며, 상기 제1 퓨즈창의 폭은 상기 제1 퓨즈라인의 길이보다 클 수 있다.
이 실시예에 있어서, 인접한 퓨즈 라인들은 동일한 퓨즈창 내에 위치할 수 있다.
이 실시예에 있어서, 인접한 퓨즈 라인들은 서로 다른 퓨즈창들 내에 위치하되, 상기 서로 다른 퓨즈창들은 대각선 방향으로 배치될 수 있다.
본 발명의 일 실시예에 따른 퓨즈 커팅 방법은 기판상에 제1 배선 및 제2 배선을 형성하고; 기판상에 적어도 하나의 연결 패턴을 형성하고; 서로 떨어져 위치하며 상기 연결 패턴에 의해 서로 전기적으로 연결된 복수의 서브 퓨즈 라인들을 포함하되, 상기 제1 배선 및 제2 배선을 전기적으로 연결하는 퓨즈 라인을 형성하고; 그리고, 상기 퓨즈 라인의 복수 개의 서브 퓨즈 라인들을 커팅하는 것을 포함할 수 있다.
일 실시예에 있어서, 상기 서브 퓨즈 라인들을 커팅하는 것은 상기 퓨즈 라인 상에 패시베이션막을 형성하고; 상기 패시베이션막을 패터닝하여 상기 서브 퓨즈 라인들을 노출하는 적어도 하나의 퓨즈창을 형성하고; 그리고, 상기 퓨즈창을 통해 레이저빔을 조사하는 것을 포함할 수 있다.
이 실시예에 있어서, 상기 서브 퓨즈 라인들을 커팅하는 것은 하나의 서브 퓨즈 라인을 커팅하는 것을 포함할 수 있다.
이 실시예에 있어서, 상기 커팅이 진행된 서브 퓨즈 라인이 완전히 커팅되지 않을 경우, 인접한 다른 서브 퓨즈 라인을 커팅하는 것을 포함할 수 있다.
이 실시예에 있어서, 상기 서브 퓨즈 라인들을 커팅하는 것은 인접한 복수 개의 서브 퓨즈 라인들을 동시에 커팅하는 것을 포함할 수 있다.
이 실시예에 있어서, 상기 퓨즈 라인은 인접하는 제1 퓨즈 라인과 제2 퓨즈 라인을 포함하는 복수 개로 형성되고, 상기 제1 퓨즈 라인 및 상기 제2 퓨즈 라인이 모두 커팅될 경우, 상기 서브 퓨즈 라인들을 커팅하는 것은: 상기 제1 퓨즈 라인의 서브 퓨즈 라인을 커팅하고,상기 제2 퓨즈 라인의 서브 퓨즈 라인을 커팅하되, 상기 커팅되는 제2 퓨즈 라인의 서브 퓨즈 라인은 상기 커팅되는 제1 퓨즈 라인의 서브 퓨즈 라인에 대해서 대각선 방향에 위치할 수 있다.
이 실시예에 있어서, 상기 퓨즈 라인은 인접하는 제1 퓨즈 라인과 제2 퓨즈 라인을 포함하는 복수 개로 형성되고, 상기 적어도 하나의 퓨즈창을 형성하는 것은: 상기 제1 퓨즈 라인의 서브 퓨즈 라인 상에 제1 퓨즈창을 형성하고; 그리고, 상기 제2 퓨즈 라인의 서브 퓨즈 라인 상에 제2 퓨즈창을 형성하는 것을 포함하되, 상기 커팅되는 제2 퓨즈 라인의 서브 퓨즈 라인은 상기 커팅되는 제1 퓨즈 라인의 서브 퓨즈 라인에 대해서 대각선 방향에 위치할 수 있다.
본 발명의 일 실시예에 따른 퓨즈 커팅 방법은 기판상에 서로 인접한 제1 퓨즈 라인 및 제2 퓨즈 라인을 포함하는 다수의 퓨즈 라인들을 형성하고; 그리고, 상 기 제1 퓨즈 라인 및 제2 퓨즈 라인을 커팅하는 것을 포함하되, 상기 제1 퓨즈 라인이 커팅되는 부분과 상기 제2 퓨즈 라인이 커팅되는 부분은 대각선 방향이 되도록 상기 제1 퓨즈 라인 및 제2 퓨즈 라인을 커팅할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세하게 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 막, 퓨즈 라인, 배선, 도전체, 패턴등의 영역을 기술하기 위해서 사용되었지만, 이들 영역이 이 같은 용어들에 의해서 한정되어서는 안 된다. 또한, 이들 용어들은 단지 어느 소정 영역을 다른 영역과 구별시키기 위해서 사용되었을 뿐이다. 본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다.
본 발명은 퓨즈 박스에 관련된 것으로서, 본 발명의 일 실시예에 따르면 퓨즈 박스는 복수 개의 퓨즈 라인들은 포함한다. 각 퓨즈 라인은 두 배선들을 서로 전기적으로 연결한다. 각 퓨즈 라인은 서로 떨어진 복수 개의 서브 퓨즈 라인(sub-fuse line)들을 포함한다. 하나의 퓨즈 라인을 구성하는 복수 개의 서브 퓨즈 라인들은 서로 전기적으로 연결된다. 서브 퓨즈 라인들 사이의 연결 및 서브 퓨즈 라인과 두 배선들 사이의 연결은 국소 연결 구조(local interconnection structure) 등을 통해서 이루어질 수 있다. 퓨즈창 아래에는 복수 개의 서브 퓨즈들이 위치한다. 본 발명의 일 실시예에 따르면, 하나의 퓨즈 라인을 구성하는 복수 개의 서브 퓨즈 라인들 중에 선택적으로 하나 이상의 서브 퓨즈 라인을 커팅하는 것에 의해 퓨즈 라인의 커팅이 이루어진다.
도 6a는 본 발명의 일 실시예에 따른 퓨즈 박스의 평면도이고 도 6b는 도 6a의 II-II' 선(퓨즈 라인의 길이 방향)을 따라 절단했을 때의 단면도이다. 도 7 및 8은 본 발명에 의한 퓨즈 커팅 방법을 설명하기 위한 것으로서, 도 6a의 II-II' 선을 따라 절단했을 때의 단면도들이다.
도 6a를 참조하면, 본 발명의 일 실시예에 따른 퓨즈 라인(90)은 금속 배선들(30a, 30b)에 전기적으로 연결되며, 복수 개의 서브 퓨즈 라인들을 포함한다. 도 6a에는 두 개의 서브 퓨즈 라인들(90a, 90b)이 도시되어 있다. 예를 들어, 서브 퓨즈 라인(90a)은 금속 배선(30a)에 전기적으로 연결되고, 서브 퓨즈 라인(90b)은 금속 배선(30b)에 전기적으로 연결된다. 그리고 서브 퓨즈 라인(90a) 및 서브 퓨즈 라인(90b)은 연결 패턴(30c)에 전기적으로 연결된다. 퓨즈창(150)이 서브 퓨즈 라인들(90a, 90b)상에 위치한다.
도 6b를 참조하여 본 발명의 일 실시예에 따른 퓨즈 박스의 수직 구조, 특히 서브 퓨즈 라인들 사이의 연결 및 서브 퓨즈 라인과 배선들 사이의 연결에 대해서 더욱 상세히 설명하기로 한다. 도 6b를 참조하면, 퓨즈 라인(90)은 제2 층간절연막(50) 상에 배치되며 서로 떨어진 제1 서브 퓨즈 라인(90a) 및 제2 서브 퓨즈 라인(90b)를 포함한다. 제1 및 제2 서브 퓨즈 라인들(90a, 90b) 아래에 제1 배선(30a) 및 제2 배선(30b)이 위치한다. 제1 서브 퓨즈 라인(90a)은 제2 층간절연막(50)의 소정 영역을 관통하는 제1 도전체(70a)에 의해서 제1 배선(30a)에 전기적으로 연결된다. 제2 서브 퓨즈 라인(90b)은 제2 층간절연막(50)의 소정 영역을 관통하는 제2 도전체(70b)에 의해서 제2 배선(30b)에 전기적으로 연결된다. 또, 제1 서브 퓨즈 라인(90a) 및 제2 서브 퓨즈 라인(90b) 아래에 그리고 그 사이에 연결 패턴(30c)이 위치하며, 제1 서브 퓨즈 라인(90a) 및 제2 서브 퓨즈 라인(90b)은 각각 제2 층간절연막(50)을 관통하는 도전체(70c) 및 도전체(70d)를 통해서 도전 패턴(30c)에 전기적으로 연결된다. 기판(10) 상에는 제1 층간절연막(20)이 위치한다. 상기 제1 배선(30a), 상기 제2 배선(30b), 및 상기 연결 패턴(30c)은 제1 층간절연막(20) 상에 위치한다. 제2 층간절연막(50) 및 서브 퓨즈 라인들(90a, 90b) 상에 제3 층간절연막(110) 및 패시베이션막(130)이 위치한다. 패시배이션막(130)은 퓨즈창(150)을 구비한다.
상기 제1 배선(30a), 제2 배선(30b) 및 연결 패턴(30c)은 서로 다른 레벨(level)에 위치할 수 있다. 예를 들어, 기판(10)으로부터 서로 다른 높이에 상기 제1 배선(30a), 제2 배선(30b) 및 연결 패턴(30c)이 위치할 수 있다. 예를 들어 제1 배선(30a)은 제1 층의 금속배선(first level metal)형성될 때 함께 형성되고, 제2 배선(30b)은 제2 층의 금속 배선(second level metal)이 형성될 때 함께 형성되고, 연결 패턴(30c)은 제3 층의 금속 배선(third level metal)이 형성될 대 함께 형성될 수 있다. 또 이들은 도시된 바와 같이 모두 동일한 층(same level)에 위치할 수 있다. 즉, 동일한 배선공정에서 동시에 형성될 수 있다. 이들 제1 배선(30a), 제2 배선(30b) 및 연결 패턴(30c)은 추가적인 공정의 진행 없이 최근의 고집적화 장치에 따른 다층 배선 공정을 사용하여 용이하게 형성될 수 있다. 마찬가지로 퓨즈 라인 역시 추가적인 공정의 진행 없이 다층 배선 공정을 사용하여 형성될 수 있다. 제1 배선(30a), 제2 배선(30b), 연결 패턴(30c), 서브 퓨즈 라인들(90a, 90b)은 예를 들어 알루미늄 같은 도전성 막질을 적절한 방법을 사용하여 형성한 후 사진식각 공정을 진행하는 것에 의해 형성될 수 있다.
서브 퓨즈 라인과 배선들 사이의 전기적 연결 및 서브 퓨즈 라인과 연결 패턴 사이의 전기적 연결을 위한 도전체들(70a, 70b, 70c, 70d)은 예를 들어 제2 층간절연막(50)의 소정 영역을 식각하여 콘택트 홀을 형성하고 여기에 예를 들어 텅스텐 같은 도전물질을 채우는 것에 의해 형성될 수 있다. 콘택트 홀에 도전물질을 채우는 것은 도전물질의 증착한 후 평탄화 공정 또는 에치백 공정을 진행하는 것에 의해 이루어질 수 있다. 퓨즈창(150)은 레이저빔에 의해 서브 퓨즈 라인을 커팅하게 위해서 패시베이션막(130)에 형성된다. 예를 들어 퓨즈창(150)의 폭(W3)은 퓨즈 라인(90)의 길이(L2)보다 크게 형성될 수 있다. 즉, 제1 서브 퓨즈 라인(90a) 및 제2 서브 퓨즈 라인(90b) 전부가 퓨즈창(150) 내에 위치할 수 있다. 여기서 퓨즈 라인(90)의 길이(L2)는 퓨즈 라인(90)을 구성하는 제1 서브 퓨즈 라인(90a)의 한쪽 끝에서 제2 퓨즈 라인(90b)의 한쪽 끝 사이의 최장 거리를 가리킨다. 예를 들어, 제1 서브 퓨즈 라인(90a)과 제1 배선(30a)을 연결하는 제1 도전체(70a)와 제2 서브 퓨즈 라인(90b)과 제2 배선(30b)을 연결하는 제2 도전체(70b)가 퓨즈창(150) 내에 위치한다. 그러나 상기 제1 도전체(70a)와 제2 도전체(70b)는 퓨즈창(150) 밖에 위치할 수도 있다. 즉, 퓨즈창(150)의 폭(W3)이 퓨즈 라인(90)의 길이(L2)보다 작게 형성될 수도 있다. 예를 들어 제1 서브 퓨즈 라인(90a) 및 제2 서브 퓨즈 라인(90b)의 일부분이 퓨즈창(150) 내에 위치할 수 있다.
본 발명의 일 실시예에 따르면, 개개의 퓨즈 라인이 복수 개의 서브 퓨즈 라인들로 구성되며, 퓨즈창(150)이 복수 개 형성될 수 있다. 이때, 바로 인접한 퓨즈 라인은 서로 다른 퓨즈창에 위치할 수 있다. 이에 대해서는 도 9를 참조하여 이후에 설명될 것이다.
또, 도 6a 및 도 6b를 참조하여 설명한 퓨즈 박스에서는 퓨즈 라인이 2개의 서브 퓨즈 라인들로 구성되었으나, 본 발명이 여기에 한정되는 것은 아니며, 퓨즈 라인이 3개, 4개 또는 그 이상의 서브 퓨즈 라인들로 구성될 수 있으며 이에 대해서는 도 10 및 도 11을 참조하여 이후에 설명될 것이다.
도 7 및 도 8을 참조하여, 도 6a 및 도 6b에 보인 것 같은 본 발명의 일 실시예에 따른 퓨즈 박스에서 퓨즈 커팅 방법을 설명한다. 먼저, 도 7을 참조하면, 두 개의 서브 퓨즈 라인들(90a, 90b) 중에서 제1 서브 퓨즈라인(90a)이 레이저빔(170a) 조사에 의해 커팅된다. 따라서 본 발명에 따르면, 퓨즈 커팅에 따른 커팅 부분과 배선 사이의 거리가 종래 퓨즈 박스에 비해서 월등히 증가한다. 즉, 본 발명의 일 실시예에 따르면 도 7에 도시된 바와 같이 수분경로 ④가 도 1 내지 도 5에 보인 것 같은 종래 퓨즈 박스에 비해, 길어짐으로써, 수분에 의한 반도체 소자의 영향을 최소화할 수 있다. 또, 본 발명의 일 실시예에 따르면, 퓨즈 커팅 불량과 관련된 문제점을 방지할 수 있다. 예를 들어, 레이저빔(170a) 조사에 의해 제1 서브 퓨즈 라인(90a)이 완전히 커팅되지 않는 커팅 불량이 발생하는 경우를 가정해 보자. 이때, 본 발명의 일 실시예에 따르면, 제1 서브 퓨즈 라인(90a)에 대한 추가적인 레이저빔 조사를 진행하지 않고, 제2 서브 퓨즈 라인(90b)에 대한 레이저빔 조사를 진행하여 퓨즈를 커팅한다. 그러나 도 1 내지 도 5에 보인 것 같은 종래의 퓨즈 박스에 따르면, 커팅 불량이 발생할 경우 동일한 부분에 추가적인 레이저빔 조사가 이루어지며, 동일 영역에 대한 반복적인 레이저빔 조사는 해당 영역에 손상을 가한다. 또, 제1 서브 퓨즈 라인(90b)은 커팅이 되지 않아 제3 층간 절연막( 110)에 의하여 덮여 있으므로 흡습의 영향으로부터 배제될 수 있음은 물론이다.
본 발명의 다른 실시예에 따른 퓨즈 커팅 방법은 두 개의 서브 퓨즈 라인들(90a, 90b)을 동시에 커팅할 수도 있다. 예를 들어 도 8을 참조하면, 두 서브 퓨즈 라인들(90a, 90b)의 일부분, 즉, 서로 마주하는 부분들이 동시에 커팅될 수 있다. 따라서, 하나의 퓨즈를 커팅하는 것에 비해 커팅 효율이 증가하고 커팅 불량을 방지할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 퓨즈 박스를 개략적으로 도시하는 평면도로서, 이를 참조하여 서로 인접한 퓨즈 라인들이 커팅되는 경우에 있어서의 커팅 방법을 설명한다. 본 실시예에 따르면, 퓨즈 박스는 복수 개의 퓨즈 라인들을 포함하며, 복수 개의 서로 이격된 퓨즈창들(150a, 150b)이 형성된다. 각 퓨즈창은 서로 다른 퓨즈 라인 상에 위치한다. 인접한 퓨즈의 커팅에 따른 영향을 최소화하기 위해서 인접한 퓨즈창들은 가능한 멀리 형성된다. 도 9를 참조하면, 퓨즈 박스는 제1 퓨즈 라인(90) 및 제2 퓨즈 라인(100)을 포함한다. 제1 퓨즈 라인(90)은 제1 서브 퓨즈 라인(90a) 및 제2 서브 퓨즈 라인(90b)을 포함하고, 제2 퓨즈 라인 (100)은 제1 서브 퓨즈 라인(100a) 및 제2 서브 퓨즈 라인(100b)을 포함한다. 제1 퓨즈 라인(90)을 커팅하기 위한 제1 퓨즈창(150a)은 제1 퓨즈 라인(90)의 제1 서브 퓨즈 라인(90a) 상에 형성되고, 제2 퓨즈 라인(100)을 커팅하기 위한 제2 퓨즈창(150b)은 제2 퓨즈라인(100b) 상에 위치한다. 즉, 퓨즈가 커팅되는 부분들 사이의 거리가 최대가 되도록 제1 퓨즈창(150a) 및 제2 퓨즈창(150b)은 대각선 방향에 위치한다. 제1 퓨즈창(150a)은 제1 배선(30a)에 인접하여 형성되고 제2 퓨즈창(150b)은 제2 배선(30b)에 인접하여 형성된다. 예컨대, 퓨즈가 커팅되는 부분들 사이의 거리는, 제2 퓨즈창(150b)이 제1 퓨즈 라인(100a) 상에 형성되는 것에 비해 제2 퓨즈 라인(100b) 상에 형성되는 것이 더 증가한다.
도 9에 도시된 것과 달리 제1 퓨즈 라인 및 제2 퓨즈 라인의 서브 퓨즈들이 하나의 퓨즈창 내에 위치할 수 있으며 이 경우, 제1 퓨즈 라인(90)의 제1 서브 퓨즈 라인(90a)이 커팅되고, 제2 퓨즈 라인(100)의 제2 서브 퓨즈 라인(100b)이 커팅된다. 이와 같이 함으로써 인접 퓨즈 라인들의 커팅시 서브 퓨즈 라인의 잔존 찌꺼기의 비산에 의하여 인접 퓨즈 라인이 연결되는 브리지(bridge)를 방지할 수 있다.
도 10은 본 발명의 실시예에 따른 세 개의 서브 퓨즈 라인들을 구비하는 퓨즈 라인을 포함하는 퓨즈 박스를 개략적으로 도시하며, 도 11은 네 개의 서브 퓨즈 라인들을 구비하는 퓨즈 라인을 포함하는 퓨즈 박스를 개략적으로 도시한다. 도 10을 참조하면, 본 실시예에 따른 퓨즈 라인(90)은 제1 내지 제3 서브 퓨즈 라인들(90a-90c)을 포함한다. 본 실시예의 퓨즈 커팅은 중간에 위치하는 서브 퓨즈라인(90c)을 레이저빔(170)으로 커팅한다. 본 실시예에 다르면 흡습경로(⑤)를 양쪽 방 향에서 모두 길게 함으로써 수분 차단에 유리하고 종래의 하나의 퓨즈 영역을 갖는 구조에서보다 커팅이 잘되어 퓨즈 커팅 효율이 증가한다. 커팅이 안된 제1 및 제2 서브 퓨즈 라인들(90a, 90b)들은 제3 층간 절연막(50)으로부터 보호되어 수분으로부터 차단된다. 다른 방법으로 제1 서브 퓨즈 라인(90a) 또는 제2 서브 퓨즈 라인(90b)을 커팅할 수도 있다.
도 11을 참조하면, 본 실시예에 따른 퓨즈 라인(90)은 제1 내지 제4 서브 퓨즈 라인들(90a-90d)을 포함한다. 본 실시예의 퓨즈 라인 커팅은 예를 들어 제3 서브 퓨즈 라인(90c) 및 제4 서브 퓨즈 라인(90d)을 동시에 커팅할 수 있다. 본 실시예의 경우, 도 10의 구조에서보다 흡습경로(⑥)를 더 길게 가져갈 수 있다. 물론 상기 도 10 및 도11 구조에서도 상기 도 7 내지 도 9에서 기술한 퓨즈 커팅 방법을 적용할 수 있음은 당연하다. 즉, 3개 또는 4개의 퓨즈 영역 중에서 순차적으로 퓨즈 커팅을 할 수도 있고, 서로 인접한 퓨즈 라인의 대각선 방향에 위치한 서브 퓨즈 라인을 선택적으로 커팅 할 수도 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예(들)을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 본 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
본 발명에 의한 퓨즈박스 및 퓨즈 커팅 방법에 의하여 크랙, 인접 퓨즈라인으로의 브리지 발생, 흡습 및 커팅 불량 방지에 탁월한 효과를 가져 반도체 소자의 퓨즈 리페어 수율을 크게 향상시킬 수 있다.

Claims (21)

  1. 기판상에 형성된 제1 배선 및 제2 배선;
    상기 기판상에 형성된 적어도 하나의 연결 패턴; 그리고,
    상기 제1 배선 및 제2 배선에 연결된 퓨즈 라인을 포함하되,
    상기 퓨즈 라인은 서로 떨어져 위치하며 상기 적어도 하나의 연결 패턴에 연결되고 서로 전기적으로 연결된 복수의 서브 퓨즈 라인들을 포함하는 퓨즈 박스.
  2. 청구항 1에 있어서,
    상기 기판상에 형성된 하부 층간절연막; 그리고
    상기 하부 층간절연막을 관통하여 상기 배선들과 상기 서브 퓨즈 라인들을 전기적으로 연결하고, 상기 연결 패턴과 상기 서브 퓨즈라인들을 전기적으로 연결하는 복수의 도전체들을 더 포함하는 퓨즈 박스.
  3. 청구항 2에 있어서,
    상기 하부 층간절연막 상에 형성된 상부 층간절연막; 그리고,
    상기 상부 층간절연막 상에 형성되며 상기 상부 층간절연막을 노출하는 적어도 하나의 퓨즈창을 구비하는 패시베이션막을 더 포함하는 퓨즈 박스.
  4. 청구항 3에 있어서,
    상기 서브 퓨즈 라인들은 동일한 퓨즈창 내에 위치하는 퓨즈 박스.
  5. 청구항 3에 있어서,
    상기 서브 퓨즈 라인들은 서로 다른 퓨즈창 내에 위치하는 퓨즈 박스.
  6. 청구항 3에 있어서,
    상기 적어도 하나의 퓨즈창은 제1 퓨즈창을 포함하고, 상기 퓨즈 라인은 제1 퓨즈 라인을 포함하며,
    상기 제1 퓨즈창의 폭은 상기 제1 퓨즈라인의 길이보다 큰 퓨즈 박스.
  7. 기판의 제1 층간절연막 상에 형성된 제1 배선, 제2 배선 그리고 적어도 하나의 연결 패턴;
    상기 제1 층간절연막, 상기 배선들, 그리고 연결 패턴 상에 형성된 제2 층간절연막;
    상기 제2 층간절연막 상에 형성되며 서로 떨어진 복수의 서브 퓨즈라인들을 구비하는 퓨즈 라인; 그리고,
    상기 제2 층간절연막을 관통하여 상기 서브 퓨즈 라인들을 상기 배선들 및 연결 패턴에 전기적으로 연결하는 복수의 도전체들을 포함하는 퓨즈 박스.
  8. 청구항 7에 있어서,
    상기 제2 층간절연막 및 상기 퓨즈 라인 상에 형성된 제3 층간절연막; 그리고,
    상기 제3 층간절연막 상에 형성되며 상기 제2 층간절연막을 노출하는 적어도 하나의 퓨즈창을 구비하는 패시베이션막을 더 포함하는 퓨즈 박스.
  9. 청구항 8에 있어서,
    상기 서브 퓨즈 라인들은 동일한 퓨즈창 내에 위치하는 퓨즈 박스.
  10. 청구항 8에 있어서,
    상기 서브 퓨즈 라인들은 서로 다른 퓨즈창 내에 위치하는 퓨즈 박스.
  11. 청구항 8에 있어서,
    상기 적어도 하나의 퓨즈창은 제1 퓨즈창을 포함하고, 상기 퓨즈 라인은 제1 퓨즈 라인을 포함하며,
    상기 제1 퓨즈창의 폭은 상기 제1 퓨즈라인의 길이보다 큰 퓨즈 박스.
  12. 청구항 8에 있어서,
    인접한 퓨즈 라인들은 동일한 퓨즈창 내에 위치하는 퓨즈 박스.
  13. 청구항 8에 있어서,
    인접한 퓨즈 라인들은 서로 다른 퓨즈창들 내에 위치하되, 상기 서로 다른 퓨즈창들은 대각선 방향으로 배치된 퓨즈 박스.
  14. 기판상에 제1 배선 및 제2 배선을 형성하고;
    기판상에 적어도 하나의 연결 패턴을 형성하고;
    서로 떨어져 위치하며 상기 적어도 하나의 연결 패턴에 연결되고 서로 전기적으로 연결된 복수의 서브 퓨즈 라인들을 포함하되, 상기 제1 배선 및 제2 배선에 연결된 퓨즈 라인을 형성하고; 그리고,
    상기 퓨즈 라인의 복수 개의 서브 퓨즈 라인들을 커팅하는 것을 포함하는 퓨즈 커팅 방법.
  15. 청구항 14에 있어서,
    상기 서브 퓨즈 라인들을 커팅하는 것은 상기 퓨즈 라인 상에 패시베이션막을 형성하고;
    상기 패시베이션막을 패터닝하여 상기 서브 퓨즈 라인들을 노출하는 적어도 하나의 퓨즈창을 형성하고; 그리고,
    상기 퓨즈창을 통해 레이저빔을 조사하는 것을 포함하는 퓨즈 커팅 방법.
  16. 청구항 14에 있어서,
    상기 서브 퓨즈 라인들을 커팅하는 것은 하나의 서브 퓨즈 라인을 커팅하는 것을 포함하는 퓨즈 커팅 방법.
  17. 청구항 14에 있어서,
    상기 커팅이 진행된 서브 퓨즈 라인이 완전히 커팅되지 않을 경우, 인접한 다른 서브 퓨즈 라인을 커팅하는 것을 포함하는 퓨즈 커팅 방법.
  18. 청구항 14에 있어서,
    상기 서브 퓨즈 라인들을 커팅하는 것은 인접한 복수 개의 서브 퓨즈 라인들을 동시에 커팅하는 것을 포함하는 퓨즈 커팅 방법.
  19. 청구항 14에 있어서,
    상기 퓨즈 라인은 인접하는 제1 퓨즈 라인과 제2 퓨즈 라인을 포함하는 복수 개로 형성되고,
    상기 제1 퓨즈 라인 및 상기 제2 퓨즈 라인이 모두 커팅될 경우, 상기 서브 퓨즈 라인들을 커팅하는 것은: 상기 제1 퓨즈 라인의 서브 퓨즈 라인을 커팅하고,상기 제2 퓨즈 라인의 서브 퓨즈 라인을 커팅하되, 상기 커팅되는 제2 퓨즈 라인의 서브 퓨즈 라인은 상기 커팅되는 제1 퓨즈 라인의 서브 퓨즈 라인에 대해서 대각선 방향에 위치하는 퓨즈 커팅 방법.
  20. 청구항 15에 있어서,
    상기 퓨즈 라인은 인접하는 제1 퓨즈 라인과 제2 퓨즈 라인을 포함하는 복수 개로 형성되고,
    상기 적어도 하나의 퓨즈창을 형성하는 것은: 상기 제1 퓨즈 라인의 서브 퓨즈 라인 상에 제1 퓨즈창을 형성하고; 그리고,
    상기 제2 퓨즈 라인의 서브 퓨즈 라인 상에 제2 퓨즈창을 형성하는 것을 포함하되,
    상기 커팅되는 제2 퓨즈 라인의 서브 퓨즈 라인은 상기 커팅되는 제1 퓨즈 라인의 서브 퓨즈 라인에 대해서 대각선 방향에 위치하는 퓨즈 커팅 방법.
  21. 기판상에 서로 인접한 제1 퓨즈 라인 및 제2 퓨즈 라인을 포함하는 다수의 퓨즈 라인들을 형성하고; 그리고,
    상기 제1 퓨즈 라인 및 제2 퓨즈 라인을 커팅하는 것을 포함하되,
    상기 제1 퓨즈 라인이 커팅되는 부분과 상기 제2 퓨즈 라인이 커팅되는 부분은 대각선 방향이 되도록 상기 제1 퓨즈 라인 및 제2 퓨즈 라인을 커팅하는 퓨즈 커팅 방법.
KR1020050110734A 2005-11-18 2005-11-18 반도체소자의 퓨즈박스 및 퓨즈 커팅 방법 KR100722934B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050110734A KR100722934B1 (ko) 2005-11-18 2005-11-18 반도체소자의 퓨즈박스 및 퓨즈 커팅 방법
US11/559,759 US7576408B2 (en) 2005-11-18 2006-11-14 Fuse box, method of forming a fuse box, and fuse cutting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110734A KR100722934B1 (ko) 2005-11-18 2005-11-18 반도체소자의 퓨즈박스 및 퓨즈 커팅 방법

Publications (2)

Publication Number Publication Date
KR20070052927A KR20070052927A (ko) 2007-05-23
KR100722934B1 true KR100722934B1 (ko) 2007-05-30

Family

ID=38053296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110734A KR100722934B1 (ko) 2005-11-18 2005-11-18 반도체소자의 퓨즈박스 및 퓨즈 커팅 방법

Country Status (2)

Country Link
US (1) US7576408B2 (ko)
KR (1) KR100722934B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200905824A (en) * 2007-07-19 2009-02-01 Advanced Semiconductor Eng Method of cutting signal wire reserved on circuit board and circuit layout thereof
KR20100056160A (ko) * 2008-11-19 2010-05-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8055958B2 (en) * 2008-12-11 2011-11-08 Samsung Electronics Co., Ltd. Replacement data storage circuit storing address of defective memory cell
KR101119805B1 (ko) * 2009-06-30 2012-03-21 주식회사 하이닉스반도체 퓨즈 형성 방법 및 그에 따른 퓨즈 구조
KR101048794B1 (ko) * 2009-07-03 2011-07-15 주식회사 하이닉스반도체 반도체 장치의 퓨즈부
KR101083640B1 (ko) * 2009-07-31 2011-11-16 주식회사 하이닉스반도체 반도체 장치의 퓨즈부 및 그 제조방법
KR101048821B1 (ko) * 2009-07-31 2011-07-12 주식회사 하이닉스반도체 반도체 장치의 퓨즈부
KR101051178B1 (ko) * 2009-11-11 2011-07-21 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그의 형성 방법
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
KR20140007191A (ko) * 2012-07-09 2014-01-17 에스케이하이닉스 주식회사 반도체 소자의 퓨즈 및 그 형성 방법
US9240376B2 (en) * 2013-08-16 2016-01-19 Globalfoundries Inc. Self-aligned via fuse
JP2016213293A (ja) * 2015-05-01 2016-12-15 エスアイアイ・セミコンダクタ株式会社 半導体集積回路装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050003034A (ko) * 2003-06-30 2005-01-10 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW279229B (en) * 1994-12-29 1996-06-21 Siemens Ag Double density fuse bank for the laser break-link programming of an integrated-circuit
KR100317533B1 (ko) * 1999-11-10 2001-12-24 윤종용 반도체 집적회로 장치에서의 레이저 퓨즈박스의 구조 및그에 따른 제조 방법
KR100605599B1 (ko) 2001-12-31 2006-07-28 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
KR100513304B1 (ko) 2002-12-10 2005-09-07 삼성전자주식회사 반도체 기억장치의 퓨즈 박스및 그 제조방법
JP2004303991A (ja) 2003-03-31 2004-10-28 Seiko Epson Corp 半導体装置及びその製造方法
US7662674B2 (en) * 2005-05-20 2010-02-16 Intel Corporation Methods of forming electromigration and thermal gradient based fuse structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050003034A (ko) * 2003-06-30 2005-01-10 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 제조방법

Also Published As

Publication number Publication date
US7576408B2 (en) 2009-08-18
KR20070052927A (ko) 2007-05-23
US20070115745A1 (en) 2007-05-24

Similar Documents

Publication Publication Date Title
KR100722934B1 (ko) 반도체소자의 퓨즈박스 및 퓨즈 커팅 방법
KR100663364B1 (ko) 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들
KR100972917B1 (ko) 반도체 소자 및 그 형성방법
KR20040050663A (ko) 반도체 기억장치의 퓨즈 박스및 그 제조방법
KR100332456B1 (ko) 퓨즈를 갖는 반도체 소자 및 그 제조방법
US5444000A (en) Method of fabricating integrated circuit with improved yield rate
KR20060112117A (ko) 반도체소자의 퓨즈 구조 및 그 형성방법
KR20070081640A (ko) 반도체 소자 및 그 제조 방법
KR100871389B1 (ko) 반도체 소자의 퓨즈 및 그의 형성방법
KR100578224B1 (ko) 반도체 메모리 장치의 제조방법
KR100605608B1 (ko) 반도체 메모리 장치 및 그 제조방법
KR101096231B1 (ko) 반도체 소자의 퓨즈 및 그의 형성방법
KR20060011634A (ko) 효율적으로 결함셀을 리페어할 수 있는 반도체 메모리장치 및 그 제조방법
KR101149052B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR20080005720A (ko) 반도체 소자의 퓨즈박스 형성 방법
KR100909755B1 (ko) 반도체소자의 퓨즈 및 그 형성방법
KR20080008046A (ko) 반도체 소자의 퓨즈 형성방법
KR20100002673A (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR100967047B1 (ko) 반도체 소자의 제조방법
KR100833588B1 (ko) 반도체 소자의 제조방법
KR101060714B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR100587634B1 (ko) 반도체 메모리 장치
KR100967020B1 (ko) 반도체 소자 및 그 형성 방법
KR19990085774A (ko) 퓨즈노출용 윈도우를 구비하는 반도체소자 및 그 제조방법
KR101110479B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13