CN103972211B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN103972211B CN103972211B CN201410033375.8A CN201410033375A CN103972211B CN 103972211 B CN103972211 B CN 103972211B CN 201410033375 A CN201410033375 A CN 201410033375A CN 103972211 B CN103972211 B CN 103972211B
- Authority
- CN
- China
- Prior art keywords
- interlayer dielectric
- fuse
- opening portion
- semiconductor device
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000011229 interlayer Substances 0.000 claims abstract description 57
- 239000010410 layer Substances 0.000 claims abstract description 40
- 150000004767 nitrides Chemical class 0.000 claims abstract description 31
- 238000002161 passivation Methods 0.000 claims abstract description 21
- 230000003647 oxidation Effects 0.000 claims abstract description 20
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 20
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 239000012528 membrane Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 24
- 238000010276 construction Methods 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 7
- 239000000203 mixture Substances 0.000 abstract description 6
- 230000007774 longterm Effects 0.000 abstract description 5
- 238000007654 immersion Methods 0.000 abstract description 3
- 238000005520 cutting process Methods 0.000 description 7
- 238000009966 trimming Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- DYCJFJRCWPVDHY-LSCFUAHRSA-N NBMPR Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1N1C2=NC=NC(SCC=3C=CC(=CC=3)[N+]([O-])=O)=C2N=C1 DYCJFJRCWPVDHY-LSCFUAHRSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910018125 Al-Si Inorganic materials 0.000 description 3
- 229910018182 Al—Cu Inorganic materials 0.000 description 3
- 229910018520 Al—Si Inorganic materials 0.000 description 3
- 229910018594 Si-Cu Inorganic materials 0.000 description 3
- 229910008465 Si—Cu Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- A—HUMAN NECESSITIES
- A42—HEADWEAR
- A42B—HATS; HEAD COVERINGS
- A42B1/00—Hats; Caps; Hoods
- A42B1/18—Coverings for protecting hats, caps or hoods against dust, rain, or sunshine
-
- A—HUMAN NECESSITIES
- A42—HEADWEAR
- A42B—HATS; HEAD COVERINGS
- A42B1/00—Hats; Caps; Hoods
- A42B1/018—Hats; Caps; Hoods with means for protecting the eyes, ears or nape, e.g. sun or rain shields; with air-inflated pads or removable linings
- A42B1/0186—Hats; Caps; Hoods with means for protecting the eyes, ears or nape, e.g. sun or rain shields; with air-inflated pads or removable linings with means for protecting the ears or nape
- A42B1/0188—Protection for the ears, e.g. removable ear muffs
-
- A—HUMAN NECESSITIES
- A42—HEADWEAR
- A42B—HATS; HEAD COVERINGS
- A42B1/00—Hats; Caps; Hoods
- A42B1/02—Hats; Stiff caps
-
- A—HUMAN NECESSITIES
- A42—HEADWEAR
- A42B—HATS; HEAD COVERINGS
- A42B3/00—Helmets; Helmet covers ; Other protective head coverings
- A42B3/04—Parts, details or accessories of helmets
- A42B3/06—Impact-absorbing shells, e.g. of crash helmets
- A42B3/062—Impact-absorbing shells, e.g. of crash helmets with reinforcing means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- D—TEXTILES; PAPER
- D10—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
- D10B—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
- D10B2501/00—Wearing apparel
- D10B2501/06—Details of garments
- D10B2501/063—Fasteners
- D10B2501/0632—Fasteners of the touch-and-close type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供防止多层布线工艺中因熔丝开口部引起的水分浸入带来的长期可靠性的变差的半导体装置。为了防止水分从熔丝开口部侵入，蚀刻由氧化膜构成的层间绝缘膜使得留下等离子体TEOS氧化膜层的一部分，其后淀积钝化氮化膜并构图后，通过部分地除去钝化氮化膜，形成以钝化氮化膜覆盖熔丝开口部的层间绝缘膜的侧壁及侧底面的构造。由此，可抑制水分从层叠的层间绝缘膜的界面或SOG层浸入，可防止因水分导致的IC特性的变差。
Description
技术领域
本发明涉及具有CMOS晶体管、电阻以及激光微调用的熔丝的半导体装置。
背景技术
在电压检测器等的高精度的模拟IC中，为了组合晶体管和电阻器而得到期望的特性，例如一般采用如下的措施：通过用激光照射来熔断由多晶硅的薄膜构成的激光微调用的熔丝调节电阻器的组合图案，调节因作为半导体晶片的加工工序的先前工序的制造偏差而带来的特性偏差或电路的目标值。
参考图4至图6说明这样的模拟IC中的激光微调用的熔丝。图4是平面图，图5是沿切断线C-C的截面示意图，而图6是沿切断线D-D的截面示意图。在形成于P型半导体衬底201表面的场绝缘膜203之上配置由多晶硅的薄膜电阻构成的熔丝206。为了从表面部分地蚀刻作为保护膜的氮化膜220、氧化膜219及多层布线间的层间绝缘膜216、214以能够向熔丝206照射激光，形成了熔丝开口部222，但在熔丝开口部222中氮化膜、层间绝缘膜的侧壁裸露出来。这里，在双金属工艺或其以上的多层布线工艺中，作为平坦化的1个技术，例如使用覆盖由SOG（Spin on Glass：旋涂玻璃）构成的SOG层后进行回蚀的技术。SOG作为回蚀所用的材料具有优异的特性，但一般具有吸湿性高的特征。因此，回蚀后，由于残留有层叠的层间绝缘膜间的SOG层217，水分从该SOG层浸入，发生IC的元件特性变动，产生与长期可靠性相关的问题。特别为人所知的是，在PMOS晶体管中的高温状态下，因在施加负的栅极偏置时发生的NBTI（Negative Bias Temperature Instability：负偏压温度不稳定性）而产生晶体管的阈值电压偏移。
进一步说明熔丝开口部。在用光刻构图熔丝开口部222后进行蚀刻，调节熔丝上的层间绝缘膜的膜厚，不会产生激光微调时的切屑等的微调不良现象。而且在现有构造中，在淀积作为最终保护膜的钝化氮化膜220后，部分地除去熔丝开口222和未图示的Pad（焊点）部的钝化氮化膜220后，进行蚀刻，再次使熔丝上部的层间绝缘膜成为固定的厚度。
此外，在熔丝开口部222和IC芯片间配置用防止水分侵入的第1及第2金属布线形成的保护环221。由于具有该保护环221，如图5所示，作为层间绝缘膜使用的SOG层217被切断，而不会到达芯片内部。
然而，在熔丝开口部的层间绝缘膜的侧壁中，作为绝缘膜的氧化膜处于露出的状态，在进行SOG回蚀的绝缘膜层中，SOG层露出，因而发生水分浸入，不仅产生NBTI，还产生金属布线的腐蚀等，有导致IC的特性变差的可能性。
为了不因从该熔丝开口部侵入的水分而导致长期可靠性变差，例如，在专利文献1及专利文献2中公开了如下的对策：利用熔丝开口部，在IC的内部使用金属形成保护环以使其成为障壁，防止水分的侵入。
现有技术文献
专利文献
专利文献1：日本特开平05-63091号公报；
专利文献2：日本特开平07-22508号公报。
发明内容
在模拟IC中，芯片尺寸缩小，必须缩小各单元电路部，但为了抑制因水分从熔丝部浸入而导致元件特性的变动或金属布线的腐蚀，确保离熔丝开口部的距离，则芯片尺寸放大，失去竞争力。
另外，作为防止水分经由SOG浸入的对策，在形成用金属布线形成障壁的保护环的方法中，对因NBTI等导致的特性偏移的抑制也有效果，但在熔丝开口部露出SOG层，因而具有金属布线的保护环发生布线腐蚀的可能性。
因此本发明的目的在于，提供可防止因熔丝开口部导致的水分浸入带来的长期可靠性的变差及布线腐蚀的半导体装置。
为了达到该目的，半导体装置的特征在于，具有：
半导体衬底；
设于所述半导体衬底的表面的场绝缘膜；
配置在所述场绝缘膜之上的电阻器及熔丝；
设于所述熔丝之上的第一层间绝缘膜；
设于所述第一层间绝缘膜之上的第二层间绝缘膜；
设于所述第二层间绝缘膜之上的、其间具有SOG层的第三层间绝缘膜；
形成于所述第三层间绝缘膜上的钝化氧化膜；
在所述熔丝之上，通过从所述钝化氧化膜到所述第二层间绝缘膜的中途为止除去其间的膜而设置的熔丝开口部；以及
覆盖所述钝化氧化膜之上和所述熔丝开口部的侧面及侧底面的钝化氮化膜，
在所述熔丝开口部的底面，以所述第二层间绝缘膜从所述钝化氮化膜露出的方式，除去所述钝化氮化膜。
另外，半导体装置的特征在于，所述熔丝由第一多晶硅形成。
另外，半导体装置的特征在于，所述电阻器由与所述第一多晶硅不同的第二多晶硅形成。
另外，半导体装置的特征在于，所述第一层间绝缘膜由BPSG及NSG层形成，所述第二层间绝缘膜由等离子体TEOS氧化硅膜形成，所述第三层间绝缘膜由等离子体TEOS氧化硅膜、SOG和等离子体TEOS氧化硅膜构成。
另外，半导体装置的特征在于，还具有包围所述熔丝开口部的周围的、由金属布线材料构成的保护环。
在形成多层布线的IC中，可靠地截断引起长期可靠性变差的、从熔丝开口部到层叠的层间绝缘膜侧壁的水分进入路径，能够防止因NBTI及布线腐蚀带来的IC的特性变差。
附图说明
图1是本发明的实施例1涉及的熔丝部的示意平面图；
图2是沿着包含本发明的实施例1涉及的熔丝部的半导体装置的A-A的示意截面图；
图3是沿着包含本发明的实施例1涉及的熔丝部的半导体装置的B-B的示意截面图；
图4是现有的熔丝部的示意平面图；
图5是沿着包含现有的熔丝部的半导体装置的C-C的示意截面图；
图6是沿着包含现有的熔丝部的半导体装置的D-D的示意截面图；
图7是本发明的实施例2涉及的熔丝部的示意平面图；
图8是沿着包含本发明的实施例2涉及的熔丝部的半导体装置的A-A的示意截面图；
图9是沿着包含本发明的实施例2涉及的熔丝部的半导体装置的B-B的示意截面图；
图10是本发明的实施例3涉及的熔丝部的示意平面图；
图11是本发明的实施例3的变形例涉及的熔丝部的示意平面图。
具体实施方式
以下基于附图说明本发明的实施方式。
实施例1
图1示出作为本发明的实施例的半导体装置的熔丝部的平面图，在图2及图3示出同一半导体装置的示意截面图。
图2是图1的切断线A-A的半导体装置的示意截面图，图3是图1的切断线B-B的半导体装置的示意截面图。在P型硅半导体衬底101上，将在PMOS区域形成的N型阱扩散层102，以及虽未特别记载但在NMOS区域形成P型阱扩散层并利用LOCOS法形成的氧化膜的场绝缘膜103，形成为例如4000～8000Å左右。
然后，采用热氧化形成100～400Å左右的栅极绝缘膜104，在进行离子注入以得到期望的阈值电压后，用CVD法使成为栅极电极的多晶硅膜淀积，用光致抗蚀剂实施构图而形成栅极电极105和用激光微调进行切割的熔丝106。此时在成为栅极电极105及熔丝106的多晶硅膜中，用离子注入或掺杂CVD法使磷及硼扩散，使电极的极性为N型或P型。其后，淀积第2多晶硅，向第2多晶硅离子注入低浓度杂质，使其成为电阻器。这里，不论是P型电阻器还是N型电阻器，形成任一种均可。另外，也可用掺杂CVD法进行形成。其后，在光刻工序后，实施蚀刻而形成图案，生成高电阻电阻器107。
其后，形成成为PMOS晶体管的漏极/源极的P型高浓度杂质区域108，以及虽未特别图示但成为NMOS晶体管的源极及漏极的N型高浓度杂质区域。另外，为了实现电阻器的接触部部分的低电阻化，同时对电阻器的低浓度区域109进行P型或N型的高浓度杂质的离子注入，在电阻器的两端形成高浓度区域110。
接着，例如用常压CVD法使第一层间绝缘膜111淀积为5000～20000Å的厚度来进行形成。第一层间绝缘膜可用包含硼和磷的BPSG膜的单层构造，或非掺杂的NSG膜和BPSG膜的2层构造来构成。而且在层叠第一层间绝缘膜后，设为在CMP工序中进行平坦化处理的期望的厚度，例如从硅衬底起10000Å的厚度。此外，这里，使用CMP作为平坦化处理，但也可用以往使用的回流处理进行平坦化。
其后，形成连接孔112（接触孔），形成埋入例如钨等的高熔点金属的所谓的插塞构造，例如用溅射法淀积3000Å～8000Å的第1金属布线113。为了防止接触部的刺突，也可在埋入前涂敷由Ti及TiN构成的阻挡金属层。金属布线113可使用Al-Si、Al-Si-Cu或者Al-Cu。然后，用光刻、蚀刻工序形成第1金属布线113。
接着，为了形成多层布线，用例如采用等离子体CVD法的TEOS氧化膜以5000Å～15000Å的厚度形成第二层间绝缘膜114，与第一层间绝缘膜时同样，以采用CMP工序的处理进行平坦化，形成成为例如5000Å程度的期望的厚度的层间绝缘膜。其后，形成用于与第1金属布线连接的连接孔，并形成埋入例如钨等的高融点金属的插塞构造后，以例如溅射法按3000Å～8000Å的厚度淀积第2金属布线115。在形成插塞构造前，也可涂敷由Ti及TiN构成的阻挡金属层，对金属布线115使用Al-Si、Al-Si-Cu或者Al-Cu。而且用光刻工序及蚀刻工序形成第2金属布线115的图案。
在形成第2金属布线115后，以采用等离子体CVD法的TEOS氧化膜淀积第三层间绝缘膜116。此时，在第三层间绝缘膜的表面，为了平坦化，采用在覆盖SOG（Spin On Glass）层117后实施回蚀，进而淀积TEOS氧化膜116的构造。SOG法中，为了对CMP工序简单地进行平坦化，在多层布线工艺中，有时对淀积最上层的金属布线的层间绝缘膜使用SOG法。
然后，在由等离子体CVD法形成的TEOS氧化膜和由SOG层构成的第三层间绝缘膜形成连接孔，在形成埋入例如钨等的高融点金属的插塞构造后，与第1及第2金属布线同样，例如用溅射法以3000～30000Å的厚度淀积第3金属布线118。第3金属布线118例如也可以是Al-Si、Al-Si-Cu或者Al-Cu。然后，用光刻工序及蚀刻工序形成第3金属布线118的图案。
然后，经过作为最终保护膜的钝化氧化膜119和钝化氮化膜120的2层钝化膜的形成，以及Pad开口部及熔丝开口部122中的钝化氧化膜、绝缘膜及钝化氮化膜的构图，形成半导体装置。
这里，在熔丝开口部122的周围，为了防止水分从熔丝开口部122侵入IC芯片内部，以包围熔丝开口部122的方式，矩形状地配置由第1及第2金属布线形成的保护环121。通过配置该保护环121，如图2中所示，以作为层间绝缘膜使用的SOG层117向IC芯片内部直接延伸而不到达的方式，切断SOG层117。
而且，在本实施例中，如图1、图2及图3所示，采用以钝化氮化膜120覆盖熔丝开口部122的层间绝缘膜露出的侧壁以及作为底面和侧壁相交的底面熔丝周边区域的侧底面的构造。在熔丝开口部122的底面（除侧底面外）除去钝化氮化膜120。钝化氮化膜120在熔丝开口部122的底面中，具有与熔丝开口部122不同形状的开口部123。因此，在熔丝开口部122露出的膜，仅是除去了侧底面的底面的第二层间绝缘膜。通过这样的结构，可防止由于层叠的第一、第二及第三层间绝缘膜的界面的密合性下降而经由产生的间隙的水分浸入。另外，对SOG层也同样采用以钝化氮化膜120覆盖的构造，也能够抑制经由SOG层的水分浸入。
另外，熔丝开口部122的蚀刻在第二层间绝缘膜的中途停止。这是因为，在到达第一层间绝缘膜时，具有吸湿性的BPSG层露出，即使用钝化氮化膜120覆盖侧壁，水分也容易经由BPSG层浸入IC芯片内。另外，在第三层间绝缘膜116止住熔丝开口部122的蚀刻时，SOG层117最终露出而可能成为水分浸入路径，但通过在作为即使是氧化膜但水分浸入也少的等离子体TEOS层的第二层间绝缘膜停止开口的蚀刻，可抑制熔丝调节不良，并防止因水分浸入带来的IC特性的变差。
虽未图示本实施例示出的半导体装置的制造方法，但在形成第3金属布线后，在2层钝化膜中首先用等离子体CVD法淀积钝化氧化膜119后，将熔丝的开口蚀刻到第二层间绝缘膜的中途为止而形成熔丝开口部122。其后在淀积钝化氮化膜后，为了形成Pad和熔丝部分的开口，通过部分地除去钝化氮化膜，由本实施例示出的半导体装置成为最终方式。
实施例2
接着，使用图7至图9说明作为实施例2的、从上述实施例1所示的实施方式的变形例。图7是示出变形例的熔丝部的平面图，图8是图7的切断线A-A的半导体装置的示意截面图，图9是图7的切断线B-B的半导体装置的示意截面图。
从图7可知，在本变形例中，在熔丝开口部的周围未配置由第1及第2金属布线形成的保护环（图1至图3中如符号121所示）。而且，关于其他的部分，与实施例1为同样的结构。这是因为，在能够确认对钝化氮化膜120的水分的浸入的耐性足够时，可省略作为对水分的浸入的二重防御之一的、由第1及第2金属布线形成的保护环。在熔丝开口部的周围没有保护环时，SOG层未被切断，如图8及图9所示那样，有SOG层向IC芯片内部延伸的可能性，但在熔丝开口部形成的钝化氮化膜120充分地防止水分的浸入，因而不需要担心水分经由SOG层浸入。
在实施例2的结构中，具有如下的效果：可对沿着切断线A-A的熔丝整体的长度，在制造工序中容许的范围内缩短省略了保护环的量。
实施例3
接着，使用图10及图11说明实施例3。图10是示出实施例3的熔丝部的平面图，图11是示出作为其变形例的熔丝部的平面图。在实施例3中，将各个熔丝中独立的开口部配置成决定熔丝开口部的最终形状的钝化氮化膜120的开口部123的形状。各个熔丝中的开口部123的形状在图10中是矩形（长方形），在作为变形例的图11中为圆形。开口部123的形状由钝化氮化膜120的构图决定，因而不产生追加的工序。通过这样配置在各个熔丝中独立的开口，可露出在激光微调中切断的熔丝的部分的量，其周围由钝化氮化膜120覆盖，因高温熔断的熔丝的残渣带来的污染的影响变小，而且还具有抑制因熔断的熔丝的周围的温度上升带来的膨胀的影响的效果。
在以上所示的实施例中，以3层的金属布线工艺为例进行了说明，但当然在4层以上的多层布线工艺中也可同样适用本发明。
附图标记说明
101、201 P型硅半导体衬底
102 N型阱扩散层
103、203 场绝缘膜
104 栅极绝缘膜
105 栅极电极
106 熔丝
107 高电阻电阻器
108 P型高浓度杂质区域
109 电阻器的低浓度区域
110 电阻器的高浓度区域
111、211 第一层间绝缘膜
112 连接孔
113 第一金属布线
114、214 第二层间绝缘膜
115 第二金属布线
116、216 第三层间绝缘膜
117、217 SOG层
118 第三金属布线
119、219 钝化氧化膜
120、220 钝化氮化膜
121、221 保护环
122、222 熔丝开口部
123 钝化氮化膜的开口部。
Claims (6)
1.一种半导体装置，其特征在于，具有：
半导体衬底；
设于所述半导体衬底的表面的场绝缘膜；
配置在所述场绝缘膜之上的电阻器及熔丝；
设于所述熔丝之上的第一层间绝缘膜；
设于所述第一层间绝缘膜之上的第二层间绝缘膜；
设于所述第二层间绝缘膜之上的、其间具有SOG层的第三层间绝缘膜；
形成于所述第三层间绝缘膜上的钝化氧化膜；
在所述熔丝之上，通过从所述钝化氧化膜到所述第二层间绝缘膜的中途为止除去其间的膜而设置的、在侧壁露出所述SOG层的熔丝开口部；以及
覆盖所述钝化氧化膜之上、所述SOG层、及包含所述第二层间绝缘膜和所述第三层间绝缘膜之间的界面的所述熔丝开口部的侧面及侧底面的钝化氮化膜，
在所述熔丝开口部的底面，以所述第二层间绝缘膜从所述钝化氮化膜露出的方式，除去所述钝化氮化膜，所述钝化氮化膜具有与所述熔丝开口部不同形状的开口部，
所述第二层间绝缘膜由等离子体TEOS氧化硅膜形成。
2.如权利要求1所述的半导体装置，其特征在于，所述熔丝利用第一多晶硅形成。
3.如权利要求2所述的半导体装置，其特征在于，所述电阻器由与所述第一多晶硅不同的第二多晶硅形成。
4.如权利要求1至3的任一项所述的半导体装置，其特征在于，还具有包围所述熔丝开口部的周围的、由金属布线材料构成的保护环。
5.如权利要求1至3的任一项所述的半导体装置，其特征在于，配置多个所述熔丝，所述钝化氮化膜具有的所述开口部成为在各个所述熔丝中独立的开口部。
6.如权利要求1至3的任一项所述的半导体装置，其特征在于，所述第一层间绝缘膜由BPSG及NSG层形成，所述第三层间绝缘膜由等离子体TEOS氧化硅膜、SOG和等离子体TEOS氧化硅膜构成。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013012386 | 2013-01-25 | ||
| JP2013-012386 | 2013-01-25 | ||
| JP2013245290A JP6215020B2 (ja) | 2013-01-25 | 2013-11-27 | 半導体装置 |
| JP2013-245290 | 2013-11-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103972211A CN103972211A (zh) | 2014-08-06 |
| CN103972211B true CN103972211B (zh) | 2018-10-12 |
Family
ID=51222018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410033375.8A Active CN103972211B (zh) | 2013-01-25 | 2014-01-24 | 半导体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9570537B2 (zh) |
| JP (1) | JP6215020B2 (zh) |
| KR (1) | KR102156820B1 (zh) |
| CN (1) | CN103972211B (zh) |
| TW (1) | TWI618221B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6557468B2 (ja) | 2014-12-25 | 2019-08-07 | ローム株式会社 | チップ部品 |
| CN105789178A (zh) * | 2014-12-25 | 2016-07-20 | 中航（重庆）微电子有限公司 | 熔丝结构、包含该熔丝结构的半导体器件及制备方法 |
| JP6620024B2 (ja) * | 2015-03-12 | 2019-12-11 | エイブリック株式会社 | 半導体装置 |
| US9917055B2 (en) * | 2015-03-12 | 2018-03-13 | Sii Semiconductor Corporation | Semiconductor device having fuse element |
| JP6620023B2 (ja) * | 2015-03-12 | 2019-12-11 | エイブリック株式会社 | 半導体装置およびその製造方法 |
| JP2016213293A (ja) * | 2015-05-01 | 2016-12-15 | エスアイアイ・セミコンダクタ株式会社 | 半導体集積回路装置 |
| JP2017045839A (ja) * | 2015-08-26 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6926806B2 (ja) * | 2017-08-09 | 2021-08-25 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| US10651136B2 (en) * | 2017-09-05 | 2020-05-12 | Globalfoundries Inc. | Technique for decoupling plasma antennae from actual circuitry |
| JP7158160B2 (ja) * | 2018-03-05 | 2022-10-21 | エイブリック株式会社 | 半導体装置 |
| JP7390841B2 (ja) * | 2019-09-30 | 2023-12-04 | エイブリック株式会社 | 半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5879966A (en) * | 1994-09-06 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making an integrated circuit having an opening for a fuse |
| US6525398B1 (en) * | 1999-08-31 | 2003-02-25 | Samsung Electronics Co., Ltd. | Semiconductor device capable of preventing moisture-absorption of fuse area thereof |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2695548B2 (ja) | 1991-09-04 | 1997-12-24 | 富士通株式会社 | 半導体装置 |
| JPH0722508A (ja) * | 1993-06-24 | 1995-01-24 | Hitachi Ltd | 半導体集積回路装置 |
| JP3330734B2 (ja) * | 1994-07-26 | 2002-09-30 | 沖電気工業株式会社 | 半導体素子の冗長回路の製造方法 |
| JPH08125023A (ja) * | 1994-10-28 | 1996-05-17 | Sony Corp | 半導体装置の製造方法 |
| WO1999019905A1 (fr) * | 1997-10-13 | 1999-04-22 | Fujitsu Limited | Dispositif semi-conducteur pourvu d'un fusible et son procede de fabrication |
| KR100351050B1 (ko) * | 1999-11-26 | 2002-09-10 | 삼성전자 주식회사 | 반도체소자의 퓨즈부 형성방법 |
| KR100335498B1 (ko) * | 1999-12-22 | 2002-05-08 | 윤종용 | 반도체 소자의 퓨즈부 구조 및 그 형성방법 |
| KR100425452B1 (ko) * | 2001-07-04 | 2004-03-30 | 삼성전자주식회사 | 반도체 소자의 리페어 퓨즈 개구 방법 |
| JP3584928B2 (ja) * | 2002-01-16 | 2004-11-04 | セイコーエプソン株式会社 | 半導体装置 |
| KR100463047B1 (ko) * | 2002-03-11 | 2004-12-23 | 삼성전자주식회사 | 반도체 장치의 퓨즈 박스 및 그 제조방법 |
| JP2004179358A (ja) * | 2002-11-27 | 2004-06-24 | Mitsumi Electric Co Ltd | 半導体装置及びその製造方法 |
| US7566607B2 (en) * | 2004-09-30 | 2009-07-28 | Ricoh Company, Ltd. | Semiconductor device and fabrication process thereof |
| JP2007165569A (ja) * | 2005-12-14 | 2007-06-28 | Sharp Corp | 半導体装置 |
| JP2008071991A (ja) * | 2006-09-15 | 2008-03-27 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP5544812B2 (ja) * | 2009-10-02 | 2014-07-09 | 株式会社リコー | 半導体装置 |
| US8350337B2 (en) * | 2009-12-29 | 2013-01-08 | United Microelectronics Corp. | Semiconductor device and method of forming the same |
| JP2012004499A (ja) * | 2010-06-21 | 2012-01-05 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
-
2013
- 2013-11-27 JP JP2013245290A patent/JP6215020B2/ja active Active
-
2014
- 2014-01-16 TW TW103101602A patent/TWI618221B/zh active
- 2014-01-23 US US14/161,894 patent/US9570537B2/en active Active
- 2014-01-23 KR KR1020140008320A patent/KR102156820B1/ko active IP Right Grant
- 2014-01-24 CN CN201410033375.8A patent/CN103972211B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5879966A (en) * | 1994-09-06 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making an integrated circuit having an opening for a fuse |
| US6525398B1 (en) * | 1999-08-31 | 2003-02-25 | Samsung Electronics Co., Ltd. | Semiconductor device capable of preventing moisture-absorption of fuse area thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6215020B2 (ja) | 2017-10-18 |
| US20140210042A1 (en) | 2014-07-31 |
| CN103972211A (zh) | 2014-08-06 |
| US9570537B2 (en) | 2017-02-14 |
| TW201448162A (zh) | 2014-12-16 |
| JP2014160801A (ja) | 2014-09-04 |
| KR102156820B1 (ko) | 2020-09-16 |
| TWI618221B (zh) | 2018-03-11 |
| KR20140095990A (ko) | 2014-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103972211B (zh) | 半导体装置 | |
| TWI417991B (zh) | 半導體裝置及其之製造方法 | |
| JPH0722513A (ja) | 半導体装置及びその製造方法 | |
| JP2013125826A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20140227854A1 (en) | Semiconductor device and fabricating method of the same | |
| TW201919147A (zh) | 形成整合於積體電路裝置中之薄膜電阻器之系統及方法 | |
| CN103035613B (zh) | 半导体器件 | |
| CN106972000A (zh) | 半导体集成电路装置及其制造方法 | |
| US10115637B2 (en) | Method for fabricating auto-aligned interconnection elements for a 3D integrated circuit | |
| CN104821295B (zh) | 半导体装置 | |
| KR100595330B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US9761583B2 (en) | Manufacturing of self aligned interconnection elements for 3D integrated circuits | |
| CN103715173B (zh) | 半导体集成电路装置 | |
| JPH10229086A (ja) | 半導体装置およびその製造方法 | |
| TWI688072B (zh) | 半導體積體電路裝置 | |
| JP2012004499A (ja) | 半導体装置およびその製造方法 | |
| US8507378B2 (en) | Method and structure for self aligned contact for integrated circuits | |
| JP2010165762A (ja) | 半導体装置及びその製造方法 | |
| JP2008235749A (ja) | 半導体装置 | |
| JP2008192972A (ja) | トリミングヒューズ構造とその形成方法、およびトリミングヒューズのトリミング方法 | |
| KR100300075B1 (ko) | 반도체 소자의 배선구조 | |
| JP2011187816A (ja) | 半導体装置の製造方法 | |
| JP2007073749A (ja) | 半導体装置およびその製造方法 | |
| JPH02277230A (ja) | 電極取り出し部の構成方法 | |
| JP2005064171A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20160304 Address after: Chiba County, Japan Applicant after: DynaFine Semiconductor Co.,Ltd. Address before: Chiba, Chiba, Japan Applicant before: Seiko Instruments Inc. |
|
| CB02 | Change of applicant information |
Address after: Chiba County, Japan Applicant after: ABLIC Inc. Address before: Chiba County, Japan Applicant before: DynaFine Semiconductor Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: Nagano Patentee after: ABLIC Inc. Address before: Chiba County, Japan Patentee before: ABLIC Inc. |
|
| CP02 | Change in the address of a patent holder |