CN101452930A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101452930A
CN101452930A CN200810179557.0A CN200810179557A CN101452930A CN 101452930 A CN101452930 A CN 101452930A CN 200810179557 A CN200810179557 A CN 200810179557A CN 101452930 A CN101452930 A CN 101452930A
Authority
CN
China
Prior art keywords
illusory
zone
semiconductor device
dominant wavelength
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200810179557.0A
Other languages
English (en)
Inventor
大野博司
井谷孝治
森藤英治
大石范和
饭沼俊彦
本宫佳典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101452930A publication Critical patent/CN101452930A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明提供一种半导体装置及其制造方法，即使不延长在进行光退火时的半导体基板的升温时间，也能够降低温度不均，从而能够对提高电路性能做出贡献。一种经过用主波长在1.5μm以下的照射光的光退火工序的半导体装置，具有：电路图形区域(20)，其在半导体基板上形成，具有与电路工作有关的集成电路图形(21、22)；以及虚设图形区域(30)，其在基板上与电路图形区域(20)相离开形成，以主波长的0.4倍以下的间距周期性地配置有虚设栅极图形(31)，所述虚设栅极图形(31)与集成电路图形中使用的栅极图形(21)具有相同结构且与电路工作无关。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体基板的表面部被光退火的半导体装置，特别涉及一种设有与集成电路图形不同的不涉及电路工作的虚设图形的半导体装置及其制造方法。
背景技术
为了使配置在半导体基板上的集成电路变为电活性状态，以往普遍采用如下技术，即，使用加热器等退火装置使半导体基板处于数分钟的高温。但是，随着近年的电路的微细化，需要只对半导体基板的极小的表层部进行退火，并且退火时间也比以往大幅度减小。
因此，最近，提出了照射高强度的光，在数秒以内使半导体基板表面处于高温，从而电活性化微细电路的光退火技术(例如，参照非专利文献1)。在该技术中，构成为，对于配置在基座(susceptor)上的半导体基板的表面照射从光源发出的照射光。照射光的照射时间为数十秒以下，以此使半导体基板的表面温度瞬间达到高温，从而只有表层部被退火。
作为光源，可以使用在数秒间照射约3000K～3500K的黑体辐射光的尖峰RTA(Rapid Thermal Annealing：快速热退火)、在约1ms间照射约6500K温度的光的FLA(Flash Lamp Annealing：闪光灯退火)、在约1ms间照射波长约10μm的单色光的LSA(Laser Spike Annealing：激光尖峰退火)等。
另一方面，在光退火中，在半导体基板上会产生温度不均的现象。当该温度不均为大时，由于因热应力而产生的结晶缺陷或电路的阈值电压的不均匀等，使得电路性能下降。因此，提出了如下的方法，即，通过在形成有集成电路图形的半导体基板上形成绝缘膜，在绝缘膜之上再形成光吸收膜，用光吸收膜均匀地吸收光，以此使表面温度均匀(例如，参照专利文献1)。
但是，在这种方法中，由于在光照射中发热的不是半导体基板本身(包括栅极图形或元件隔离图形等集成电路图形的半导体基板)而是形成在绝缘膜上的光吸收膜，因此，从光吸收膜发热到热通过绝缘膜传递到半导体基板为止会产生时间的延迟。由此，半导体基板表面的杂质不必要地扩散到深处，从而导致电路性能的恶化。
专利文献1：日本专利特开2000-138177号公报
非专利文献1：T.Ito，et al.，“10-15nm Ultras shallow JunctionFormation by Flash-Lamp Annealing”，Jpn.J.Appl.Phys.，2002，Vol.41，2394-2398
发明内容
本发明是基于上述的问题点而做出的，其目的在于提供一种即使不延迟光退火时的半导体基板的升温时间，也能够减少温度的不均的，从而能够对提高电路性能做出贡献的半导体装置及其制造方法。
为了解决上述的问题，本发明采用如下的构成。
即，本发明的一个实施方式为经过用主波长在1.5μm以下的照射光的光退火工序的半导体装置，其特征在于，具有：电路图形区域，其在半导体基板上形成，具有与电路工作有关的集成电路图形；以及虚设图形区域，其在所述基板上与所述电路图形区域相离开形成，以所述主波长的0.4倍以下的间距周期性地配置有虚设栅极图形，所述虚设栅极图形与所述集成电路图形中使用的栅极图形具有相同结构且与电路工作无关。
另外，本发明的另一个实施方式为经过用主波长在1.5μm以下的照射光的光退火工序的半导体装置，其特征在于，具有：电路图形区域，其在半导体基板上形成，具有与电路工作有关的集成电路图形；以及虚设图形区域，其在所述基板上与所述电路图形区域相离开形成，以所述主波长的2倍以下的间距周期性地配置有虚设元件隔离图形，所述虚设元件隔离图形与所述集成电路图形中使用的元件隔离图形具有相同结构且与电路工作无关。
另外，本发明的另一个实施方式为经过用主波长在1.5μm以下的照射光的光退火工序的半导体装置，其特征在于，具有：电路图形区域，其在半导体基板上形成，具有与电路工作有关的集成电路图形；以及虚设图形区域，其在所述基板上与所述电路图形区域相离开形成，具有与电路工作无关的虚设图形；其中，在所述虚设图形区域中的所述虚设图形的夹宽的最小值为所述主波长的2倍以下。
根据本发明，通过在半导体基板的表面上设置与具有集成电路图形的电路图形区域不同的具有虚设图形的虚设图形区域，即使不延迟光退火时的半导体基板的升温时间，也能够减少温度不均现象，从而能够对提高电路性能做出贡献。
附图说明
图1是用于说明图形的夹宽的示意图。
图2是表示基本电路结构的示意图。
图3是表示第一实施方式的半导体装置的图形配置的图。
图4是表示周期配置作为电路图形的栅极的图。
图5是表示图4的栅极配置中的光吸收率的图形依赖特性的特性图。
图6是表示图形的密集区域和疏散区域混合存在的例子的图。
图7是表示温度差和光吸收率差之间的关系的特性图。
图8是表示栅极图形的间距和光吸收率之间的关系的特性图。
图9是表示作为虚设图形使用孤立GC的例子的图。
图10是表示使用十字形虚设图形或圆形虚设图形的例子的图。
图11是表示第二实施方式的半导体装置的图形配置的图。
图12是表示周期配置作为电路图形的STI的例子的图。
图13是表示图12的STI配置中的光吸收率的图形依赖性的特性图。
图14是表示STI的间距和光吸收率之间的关系的特性图。
图15是表示作为虚设图形使用孤立STI的例子的图。
图16是表示第三实施方式的半导体装置的图形配置的图。
图17是表示第三实施方式的变形例的图。
附图标记
1：虚设图形
10：半导体基板
11：半导体基板主面
20：电路图形区域
21：GC
22：STI
30：虚设图形区域
31：虚设GC(虚设栅极图形)
32：单位虚设图形区域
41：密集区域
42：疏散区域
50：孤立图形区域
51：虚设GC
55：十字形虚设图形
56：圆形虚设图形
70：虚设图形区域
71：虚设STI(虚设元件隔离图形)
80：孤立图形区域
81：虚设STI
100：半导体集成电路内区域
110：正方形区域
111：电路图形区域
112：虚设图形组
具体实施方式
在说明本发明的实施方式之前，说明本发明的原理。
在本发明中，在光退火工序时，在半导体装置内的光吸收率低的地方配置虚设图形。在此，虚设图形在用于光退火工序中的照射光的主波长级(order)上具有特征。这种虚设图形由于因光干涉效果的影响而光吸收率高，因此使光吸收率一致化。
在此，照射光的主波长为半导体基板吸收光的波长区域，为1.5μm以下。但是，在照射光为单色光的情况下，主波长为照射光的光谱的峰值。在照射光不是单色光的情况下，通过具有2500K到7000K的温度的黑体辐射的光谱函数，在200nm到2μm的波长区域中拟合(fitting)照射光的光谱时，将光谱函数的峰值作为主波长。
虚设图形与电气电路的工作无关且电路工作时不需要。另外，在光退火工序后的布线工序中在电路上进行布线时，不需要在虚设图形上进行布线。未进行布线的电路可以看作是虚设图形。另外，与电气电路工作有关的各种形状的电路称作电路图形。
作为具体的虚设图形的大小，假设夹宽的最小值为主波长的两倍以下。在此，将夹宽定义如下。如图1所示，配置有半导体集成电路图形的半导体基板的表面称为主面11，并假设在该主面11上配置有虚设图形1。在此，取主面上的正交坐标X、Y，并取平行于一个坐标方向上的两条直线。然后，使虚设图形1包含在两条直线相夹的区域内。将逐渐缩窄该两条直线的间隔，当各直线与虚设图形1相接时，将该两条直线的间隔称为夹宽WH。
但是，在虚设图形以一定的间距P在一个方向上两周期以上周期性地排列时，假设间距P为夹宽WH(P＝WH)。另外，虚设图形在两个方向上分别两周期以上周期性地排列，并各方向具有不同的间距时，假设小间距为夹宽WH。
电路结构具有如图2所示的基本结构，并由GC(Gate Conductor：栅极导体)21和STI(Shallow Trench Isolation：浅沟槽隔离)22构成。GC21或STI22的尺寸有很多种，电路图形的形状整体上变得复杂，但基本结构相同。在此，GC21和半导体基板10的折射率相同，STI22的折射率和SiO2的折射率相同。为了尽量使虚设图形的设计工序变得简单，可以将虚设图形和电路图形为相同形状。因此，作为虚设图形，可以考虑由与电路工作无关的虚设GC或虚设STI构成。
在此，所谓虚设GC为与电路图形的GC具有相同的光学特性，并且对厚度或最大宽度等形状的限制与GC相同。另外，对于虚设STI也与电路图形的STI具有相同的光学特性，并且形状的限制与STI相同。另外，在虚设图形区域内，虚设GC的覆盖率为30％以上且80％以下，虚设STI的覆盖率为45％以上且未满100％。此外，所谓覆盖率为在半导体基板的主面上的占有面积比例。例如，在虚设图形区域内的虚设GC的覆盖率为虚设GC的占有面积对虚设图形区域的占有面积所占的比例。
将半导体基板的表面内的疏散区域内作为虚设图形的配置区域。在此，定义疏散区域为不存在电路图形的区域，且为具有包含一边为主波长的正方形的大小的区域。另外，将疏散区域以外的区域称为密集区域。在密集区域上配置在主波长级或比主波长级小的级上具有特征的电路图形。
另外，对于STI通常使用SiO2，因此折射率不同于半导体基板。在半导体基板和STI混合存在的区域中，光吸收率比半导体基板高。因此，即使在光吸收率低的区域里配置虚设STI，也能够实现光吸收率的一致化。此时，虚设STI的大小为热扩散长度以下。但是，作为热扩散长度可以考虑如下。在表示光退火照射强度的时间变化的图表中，将照射强度的峰值的半值全幅设为Δt，将半导体基板的最高到达温度中的热扩散系数设为κ，则以L＝(κΔt)1/2定义的量作为热扩散长度。
另外，在配置虚设图形时，考虑到热扩散长度以下级别(scale)的温度梯度大致被均匀化，也可以考虑使通过热扩散长度级别进行平均化了的光吸收率分布一致化。因此，在半导体基板的主面上，在半导体集成电路内，将各边分割为热扩散长度以下的正方形或者长方形区域，将所分割的各区域称为分割区域。在所述各分割区域中，通过下述两种方法，在疏散区域配置虚设图形。第一个方法为，将虚设图形的集合称为虚设图形组，使虚设图形组和密集区域的覆盖率的合计在各分割区域中设为一定。第二个方法为，使虚设图形组的覆盖率在各分割区域中设为一定。
如上所述，在光吸收率低的区域(疏散区域)配置光吸收率高的虚设图形，使光吸收率整体上接近上限值，以此实现一致化，从而减少温度不均。若在半导体集成电路内的电路图形的特征性级别在光的主波长级以下，则因光的干涉效果而光吸收率变高。另一方面，电路图形的特征性级别比光的主波长级大的区域，或者不存在电路图形的疏散区域，光吸收率低。因此，将在光的主波长级上具有特征的虚设图形配置在疏散区域中，以此在使光吸收率接近上限值的方向上实现一致化。由此，减少温度不均，能够防止电路性能的劣化。
下面，根据附图中所示的实施方式，详细说明本发明。
第一实施方式
图3是表示本发明的第一实施方式的半导体装置的图形配置的图。
在Si等的半导体基板的主面11上配置具有与电路工作有关的集成电路图形的电路图形区域20和具有与电路工作无关的虚设图形的虚设图形区域30。半导体基板主面11，在半导体制造工序中通过称为尖峰RTA的方法被光退火处理。在此，尖峰RTA的照射光的主波长为1μm。若照射光的主波长在1.5μm以上，则透过半导体基板，不能向半导体基板供应热量，因此需要在1.5μm以下。
电路图形区域20由GC(栅极图形)21以及STI(元件隔离图形)22构成。
虚设图形区域30配置在基板主面11的疏散区域42内，并以在横方向上将虚设GC(虚设栅极图形)31以一定的间距PD周期性地排列而配置方式构成。在此，虚设GC31的形状为矩形，间距PD的大小为300nm。虚设图形区域30的图形夹宽与间距PD相同为300nm，且为照射光的主波长1μm的0.4倍以下的长度。另外，虚设GC31的图形宽度WDGC为150nm，为间距PD的50％。
在此，在虚设图形区域30中，若具有一个虚设图形的区域定义为单位虚设图形区域32，则在单位虚设图形区域32中的虚设GC31的图形覆盖率为50％，从而在单位虚设图形区域32内的图形覆盖率在30％以上且在80％以下的范围内。另外，以能够充分填充疏散区域42的方式取周期的个数和虚设GC31的尺寸LDGC。
在本实施方式中的电路图形区域20的光吸收率为80～85％。在此，光吸收率为在照射到单位面积的光中，不反射或散射到外部而被吸收到内部的能量的比率，在比半导体基板的热扩散长度小的区域内进行定义。
另外，假设电路图形区域20和虚设图形区域30最接近的距离为最接近距离Dmin，并且该最接近距离Dmin相隔1μm以上。半导体集成电路的作为电气电路的实际工作是通过电路图形区域20来实现，虚设图形区域30对作为电路的工作不产生影响。
下面，对本发明的实施方式进行说明。
首先，叙述作为电路图形的栅极图形和光吸收率的关系。如图4所示，考虑在一个方向上具有一定间距P、一定图形宽度WDGC的周期性电路图形。在此，假设GC21的尺寸LGC充分比主波长大。通过本发明者的计算，明确了在此时的光吸收率具有如图5所示的电路图形依赖性。
在图5中，用主波长将间距P进行标准化后作为横轴，将对间距P的图形宽度WGC的比率(占空比)作为纵轴。从该图5中可以看出，光吸收率随着间距P大幅度变动，随着间距的减小而光吸收率增加。该光吸收率的增加现象表示光干涉效果。在此，在图形覆盖率50％上，光吸收率的最大值为约82％、最小值为约68％，光吸收率的变动幅度为约14％。另外，在将尺寸LGC为主波长级以下时，光吸收率提高了数％程度。
由于光特性相同，因此这些现象对于虚设图形区域30也是一样。另外，若对由STI构成的电路图形进行相同的计算，则可以看出光吸收率在约68％到约85％的范围内变动。可以考虑各种电路图形是GC和STI的各自不同尺寸的组合。由此，各种电路图形中的光吸收率在约68％到约85％的范围内变动，光吸收率的上限值为约85％。上述图3中的虚设图形区域30的间距PD为主波长的40％，虚设GC31的图形宽度WDGC为对间距PD的50％，如图5所示，光吸收率为约80％。
根据上述，在图3中，在疏散区域42中不配置虚设图形时，疏散区域中的光吸收率为约68％。另一方面，在电路图形区域20中的光吸收率，电路图形区域20在主波长以下上具有特征，为约80％～85％。而且，疏散区域42和电路图形区域20的光吸收率差为约12％～17％的程度。因此，通过在疏散区域42中配置虚设图形区域30，使虚设图形区域30和电路图形区域20的光吸收率差在5％以内，从而光吸收率在整体上一致化。
若半导体集成电路内的温度不均大，则因热应力而产生的结晶缺陷或电路的阈值电压的不均匀而电路性能劣化。特别是，当电路的阈值电压的不均匀大时电路不能正常工作。为了保证正常工作，需要将温度不均抑制在4～6℃内。伴随着近年的电路的微细化，需要极力抑制阈值电压的不均匀，从而必须将温度不均抑制在4℃内。为了实现此目的，需要将光吸收率的变动幅度抑制在一定范围内，从而这种光吸收率的容许范围可以为如下。
在半导体集成电路中，由于疏散区域为与电路工作无关的无用的区域，因此疏散区域越小效率越好。通常，疏散区域的级别最大也为10mm。因此，如图6所示，将在主波长级以下上具有特征的电路图形的集合设为密集区域41，考虑密集区域41和疏散区域42混合存在的情况。在此，疏散区域42为正方形区域，一边的长度为10mm。该长度为疏散区域42的级别的最大值。
另外，密集区域41的光吸收率为85％，疏散区域42的光吸收率在65％至85％之间变动。在此时，将热扩散方程式作为基本方程式，计算在最高到达温度约1100℃的温度分布，从该计算结果得到在图7中所示的在密集区域41和疏散区域42的区域间的光吸收率差和温度差的关系。在此，横轴为光吸收率差，纵轴为温度差。
根据图7，可以知道为了使温度差在4℃以内，需要光吸收率差在5％以内。由此，作为虚设图形，可以配置光吸收率在从上限值开始在5％以内，即80％以上85以下的图形。在图3中的虚设图形区域30的光吸收率为约80％，从而满足该条件。
另外，在图3中，若虚设图形区域30过于接近电路图形区域20，则产生漏电流，从而引起耗电量的增加或热量的产生。因此，通过将最接近距离Dmin离开1μm以上，能够防止漏电流的产生。
如上所述，根据本实施方式，通过在半导体基板的主面11上除了电路图形区域20之外另外设置虚设图形区域30，使半导体基板上的光吸收率整体上接近上限值，以此实现一致化，从而能够降低基板面内的温度的不均，所述电路图形20具有GC21、STI22等的集成电路图形，所述虚设图形区域30为将虚设GC31以照射光的主波长的0.4倍以下的间距周期性地配置的区域。由此，即使不延迟在进行光退火时的半导体基板的升温时间，也能够减少温度不均，从而能够对提高电路性能做出贡献。
另外，在本实施方式中虚设图形为矩形状，因此，在半导体集成电路的制造工序中便于制作。还有，虚设GC31可以与电路图形区域20的GC21同时形成，因此，不会因形成虚设图形区域30而增加工序。
此外，本发明不限定于上述的实施方式，在不脱离其宗旨的范围内可以进行各种变形。
例如，光吸收率在80％以上且在85％以下的虚设图形，除了上述的以外，还存在多种。根据上述图5，在占空比为约50％的地方存在光吸收率最大的点。在图8中，表示占空比为50％时的间距和光吸收率之间的关系。从该图8可以知道，若间距在主波长的约40％以下，则光吸收率为80％以上。另外，在该范围内的间距中，根据所述图5，若占空比在约30％以上60％以下，则光吸收率为80％以上。还有，若间距为主波长的20％以下，则占空比在约30％以上80％以下的范围中光吸收率为80％以上。
由此，在上述图3中所示的虚设GC31中，只要间距PD在主波长的40％以下，图形宽度WDGC在间距PD的30％以上且80％以下就可以。在此，在虚设图形区域30中的虚设GC31的图形覆盖率为50％以上且80％以下。
另外，上述的结论不仅对于周期性的图形，而且对于一个周期量的孤立图形也一样。这是因为在波长级上具有特征的虚设图形起光干涉效果，以此提高光吸收率的原因。因此，如图9所示，将孤立图形作为虚设图形也可以。在此，被虚线所包围的区域为孤立图形区域50，在该区域50内不能包含其他的虚设图形或电路图形。
该孤立图形区域50由虚设GC51构成，虚设GC51在半导体基板的面上的形状为长方形。另外，孤立图形区域50的宽度WP为主波长的40％以下，尺寸LDGC为不与电路图形或其它虚设图形接触的程度的大小，尺寸WDGC为虚设图形区域宽度WP的30％以上且80％以内。在此，由于尺寸WDGC为主波长的0.4倍以下，因此虚设GC51的短边的最小值为主波长的0.3倍以下。另外，与周期性的图形相比，在孤立虚设图形区域50中，因光干涉效果而引起的光吸收率的增加小到数％程度，但由于形状简单，因此容易制作，即使是在疏散区域狭窄或者复杂的情况下，也能够配置。
另外，作为如上所述的虚设图形，在半导体基板的面上的形状为由长方形形状构成。这是由于考虑到了虚设图形制作时的方便性而做出，但虚设图形不局限于该形状。即使虚设图形的形状不同，若在虚设图形区域内的虚设GC的覆盖率相同，则光干涉效果的影响几乎不变，光吸收率几乎相同。
例如，在图10中可以配置十字形的虚设图形55或圆形的虚设图形56。在此时，各自的虚设图形的夹宽为照射光的主波长的0.4以下的长度。另外，在各自虚设图形区域内的图形覆盖率在30％以上且80％以下的范围内。这些的虚设图形，在各虚设图形区域内的光吸收率分布不偏向一个方向，从而光吸收率的一致性好。
另外，在具有与尖峰RTA不同的主波长的光退火中，上述的基本性质是相同的，可以认为图形的尺寸基本按主波长来分级。
第二实施方式
图11是表示第二实施方式的半导体装置的图形配置的图。此外，对于与图3相同的部分标上了相同的附图标记，省略其详细说明。
在第一实施方式中，对于由虚设GC构成的虚设图形区域进行了叙述，同样地可以考虑由虚设STI构成的电路。在图11中，在半导体基板主面11上配置由电路图形区域20和虚设图形区域70构成的半导体集成电路。电路图形区域20由GC21和STI22构成。在此，电路图形区域20在主波长以下具有这样的特征，在电路图形区域20中的光吸收率为80％～85％。另外，在疏散区域中设有周期性地配置虚设STI(虚设元件隔离图形)的虚设图形区域70.
在此，取能够充分填埋疏散区域的周期数和虚设STI71的尺寸LDSTI。另外，在该图中，各虚设STI71的夹宽相当于间距PD，间距PD的大小与主波长相同，为1μm，虚设STI71的图形宽度WDSTI为间距PD的80％，即0.8μm。在此，在虚设图形区域70中的虚设STI71的图形覆盖率为80％。
下面，对本实施方式作用，进行说明。
如图12所示，考虑在一个方向上具有一定的间距P、一定的图形宽度WSTI的周期性的电路图形。在此，STI22的尺寸LSTI比主波长大很多。在此时，光吸收率具有图13所示的电路图形依赖性。
在图13中，将间距P用主波长进行标准化后作为横轴，将对间距P的图形宽度WSTI的比例(占空比)作为纵轴。从该图13可以看出，光吸收率随着间距P的变化而大幅度变动，将间距变小时光吸收率增加。该光吸收率的间距依赖性是由于光干涉效果而产生的。
在图13中光吸收率的最大值为约85％。根据该图13，在间距P等于主波长且占空比为80％时，光吸收率为约85％。这是由于在所述图11中，其与虚设图形区域的尺寸相等，从而虚设图形区域70的光吸收率成为约85％，成为光吸收率的上限值。再有，电路图形区域20和虚设图形区域70的光吸收率差在5％以内，从而能够将温度不均抑制在4℃以下。
此外，本发明不局限于上述实施方式，在不脱离其宗旨的范围内能够进行各种变形。
例如，光吸收率80％以上且85％以下的虚设图形，除了如上所述的以外还存在很多种。在所述图13中，在光吸收率为最大的点上的占空比为约80％。另外，在图14中表示占空比80％时的间距和光吸收率的关系。从图14中可以看出，若想光吸收率达到80％以上，则需要使间距在主波长的约200％以下。另外，根据图13，在该范围的间距中，占空比为约45％以上且未满100％，光吸收率为80％以上。
由此，在所述图11中所示的虚设图形中，虚设STI71的间距PD在主波长的200％以下，最好是在50％以上140％以下，图形宽度WDSTI在间距PD的45％以上且未满100％就可以。在此，在虚设区域70中的虚设STI71的图形覆盖率为45％以上且未满100％。
另外，如图15所示，也可以将孤立图形81作为虚设图形。在此，包围在虚线内的区域为孤立图形区域80，在该区域80内不应该包含其他的虚设图形或电路图形。孤立图形区域80由虚设STI81构成，在半导体基板面上的虚设STI81的形状为长方形。另外，孤立图形区域80的宽度WP为主波长的200％以下，尺寸LDSTI在不与电路图形或其他的虚设图形接触的范围内取较大的范围，虚设STI81的尺寸WDSTI为虚设图形区域宽度WP的45％以上且未满100％。在此，尺寸WDSTI为主波长的两倍以下，因此，虚设STI81的短边在主波长的两倍以下。
另外，虚设图形在半导体基板面上的形状不仅限于长方形，也可以为十字形或圆形。
另外，在图15中，尺寸WDSTI和LDSTI也可以在热扩散长度以下，虚设图形区域80也可以全部由虚设STI81构成。此时，虚设STI81的覆盖率为100％。在此，在半导体基板的最高到达温度为约1100℃，照射时间为一秒钟时，热扩散长度为约3mm。在该虚设图形中，光吸收率为80％以上。实际上，在图13中，不局限于间距，只要是占空比在80％以上，那么光吸收率就达到80％以上。这是由于STI的折射率与半导体基板不同而降低光的反射的原因。但是，若间距达到主波长的两倍以上时，在虚设图形内产生光吸收率差。若虚设图形区域在热扩散长度以下，则因该光吸收差而产生的温度不均被均匀化。
另外，在具有与尖峰RTA不同的主波长的光退火中，如上所述的基本性质相同，除了热扩散长度，可以认为图形的尺寸几乎被主波长所分级。
第三实施方式
图16是表示本发明的第三实施方式的半导体装置的图形配置的图。
在半导体基板主面11上存在作为半导体集成电路整体的部分区域的半导体集成电路内区域100。将该半导体集成电路内区域100分割成一边为热扩散长度的正方形区域110。在各正方形区域中配置作为虚设图形的集合的虚设图形组112。在此，虚设图形组112的各虚设图形为在之前的第一或第二实施方式中所述的虚设图形。另外，微细电路图形区域111为配置有在主波长以下具有特征的微细电路图形的区域。在此，在各正方形区域110中，以虚设图形组112所占的区域和微细电路图形区域111的覆盖率的合计为一定的方式配置虚设图形。
下面，对本实施方式的作用，进行说明。
在各正方形区域110内，光退火照射时的初期的热源分布被热扩散而均匀化。考虑此点，即使在正方形区域110内存在光吸收率差，也不会发生温度不均。但是，在不同的正方形区域100中，若各自区域的光吸收率的平均值的差大，则产生温度不均。因此，若使各正方形区域110中的光吸收率的平均值相同，则能够抑制温度不均。光吸收率高的区域是微细电路图形区域111和虚设图形组112所占的区域，将该区域称为密集区域。另外，根据密集区域和疏散区域的覆盖率的分配，大致决定光吸收率，当密集区域大时光吸收率高。
因此，在各正方形区域110中，通过使密集区域的覆盖率一定，使光吸收率一致化。通过以满足该条件的方式配置虚设图形，即使用有限的个数的虚设图形，也能够高效率地实现光吸收率的一致化。
此外，本发明不局限于上述实施方式，在不脱离其宗旨的范围内，可以进行各种变形。
例如，如图17所示，以在正方形区域110中的虚设图形覆盖率在各正方形区域中一定的方式配置虚设图形。由此，在各正方形区域110中，密集区域的覆盖率变大，光吸收率接近上限值，从而光吸收率被一致化。在此时，由于不需要计算出密集区域的覆盖率，因此制作变得容易。
另外，正方形区域的各边的长度，在热扩散长度以下的范围内可以是任意的。再有，正方形区域也可以为长方形区域，只要是各边在热扩散长度以下就可以。另外，虚设图形不一定局限于栅极图形或元件隔离图形，可适用于形成在电路图形区域内的各种图形。

Claims (15)

1.一种半导体装置，其经过用主波长在1.5μm以下的照射光的光退火工序，其特征在于，具有：
电路图形区域，其在半导体基板上形成，具有与电路工作有关的集成电路图形；以及
虚设图形区域，其在所述基板上与所述电路图形区域相离开形成，以所述主波长的0.4倍以下的间距周期性地配置有虚设栅极图形，所述虚设栅极图形与所述集成电路图形中使用的栅极图形具有相同结构且与电路工作无关。
2.如权利要求1所述的半导体装置，其特征在于，
在所述虚设图形区域中的所述虚设栅极图形的图形覆盖率为30～60％。
3.如权利要求1所述的半导体装置，其特征在于，
所述虚设栅极图形的间距为所述主波长的0.2倍以下，且图形覆盖率为30～80％。
4.一种半导体装置，其经过用主波长在1.5μm以下的照射光的光退火工序，其特征在于，具有：
电路图形区域，其在半导体基板上形成，具有与电路工作有关的集成电路图形；以及
虚设图形区域，其在所述基板上与所述电路图形区域相离开形成，以所述主波长的2倍以下的间距周期性地配置有虚设元件隔离图形，所述虚设元件隔离图形与所述集成电路图形中使用的元件隔离图形具有相同结构且与电路工作无关。
5.如权利要求4所述的半导体装置，其特征在于，
在所述虚设图形区域中的所述虚设元件隔离图形的图形覆盖率为45～100％。
6.如权利要求4所述的半导体装置，其特征在于，
所述虚设元件分离图形的间距为所述主波长的0.5～1.4倍，图形覆盖率为50～100％。
7.如权利要求1或4所述的半导体装置，其特征在于，
所述虚设栅极图形或所述虚设元件隔离图形为矩形或十字形。
8.如权利要求1或4所述的半导体装置，其特征在于，
所述电路图形区域和所述虚设图形区域之间的最近距离被设定为1μm以上。
9.一种半导体装置，其经过用主波长在1.5μm以下的照射光的光退火工序，其特征在于，具有：
电路图形区域，其在半导体基板上形成，具有与电路工作有关的集成电路图形；以及
虚设图形区域，其在所述基板上与所述电路图形区域相离开形成，具有与电路工作无关的虚设图形；
其中，在所述虚设图形区域中的所述虚设图形的夹宽的最小值为所述主波长的2倍以下。
10.如权利要求9所述的半导体装置，其特征在于，
所述虚设图形以与所述集成电路图形中使用的栅极图形具有相同结构的矩形状的虚设栅极图形形成，所述虚设栅极图形的夹宽与所述虚设栅极图形的短边的图形宽度相同，且所述图形宽度被设定为所述主波长的0.3倍以下。
11.如权利要求9所述的半导体装置，其特征在于，
所述虚设图形以与所述集成电路图形中使用的元件隔离图形具有相同结构的长方形或正方形的虚设元件隔离图形形成，所述虚设元件隔离图形的夹宽与所述虚设元件隔离图形的短边的图形宽度相同，且所述图形宽度被设定为所述主波长的0.5～1.4倍。
12.如权利要求11所述的半导体装置，其特征在于，
所述虚设图形区域内的虚设元件隔离图形的覆盖率为100％，所述虚设元件隔离图形的长边在热扩散长度以下。
13.如权利要求1至6、9至12中的任一项所述的半导体装置，其特征在于，
在将所述基板的表面上的半导体集成电路形成区域分割成各边在热扩散长度以下的正方形或者长方形区域时，在各分割区域中的所述电路图形区域和所述虚设图形区域的图形覆盖率的合计大致一定。
14.如权利要求1至6、9至12中的任一项所述的半导体装置，其特征在于，
在将所述基板的表面上的半导体集成电路形成区域分割成各边在热扩散长度以下的正方形或者长方形区域时，在各分割区域中的所述虚设图形区域的图形覆盖率大致一定。
15.一种半导体装置的制造方法，其特征在于，
对如权利要求1至6、9至12中的任一项所述的半导体装置，通过对所述基板的表面照射主波长为1.5μm以下的光，进行光退火。
CN200810179557.0A 2007-12-05 2008-12-04 半导体装置及其制造方法 Pending CN101452930A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP315056/2007 2007-12-05
JP2007315056A JP5242145B2 (ja) 2007-12-05 2007-12-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN101452930A true CN101452930A (zh) 2009-06-10

Family

ID=40720794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810179557.0A Pending CN101452930A (zh) 2007-12-05 2008-12-04 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US8101974B2 (zh)
JP (1) JP5242145B2 (zh)
CN (1) CN101452930A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103995A (zh) * 2009-12-21 2011-06-22 台湾积体电路制造股份有限公司 集成电路元件的形成方法
CN102403205A (zh) * 2010-09-08 2012-04-04 株式会社东芝 半导体装置的制造方法
CN111668329A (zh) * 2020-06-22 2020-09-15 三明学院 一种新型光电探测器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384603B (zh) * 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
WO2011033676A1 (ja) * 2009-09-18 2011-03-24 株式会社東芝 半導体装置の製造方法
JP5551409B2 (ja) * 2009-10-23 2014-07-16 ルネサスエレクトロニクス株式会社 半導体装置の設計方法、設計装置、設計プログラム及び半導体装置
JP2011205049A (ja) * 2010-03-26 2011-10-13 Toshiba Corp 半導体集積回路
JPWO2012160736A1 (ja) * 2011-05-20 2014-07-31 パナソニック株式会社 半導体装置
JP5733054B2 (ja) * 2011-06-29 2015-06-10 富士通セミコンダクター株式会社 半導体集積回路の設計装置及び半導体集積回路の設計方法
JP6012987B2 (ja) * 2012-02-29 2016-10-25 株式会社東芝 イメージセンサの製造方法
JP5826672B2 (ja) 2012-02-29 2015-12-02 株式会社東芝 イメージセンサ及びその製造方法
US9059126B1 (en) * 2013-12-23 2015-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method of manufacturing the same
JP7381276B2 (ja) 2019-09-27 2023-11-15 ラピスセミコンダクタ株式会社 半導体装置、および半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000112114A (ja) * 1998-10-08 2000-04-21 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2000138177A (ja) 1998-10-29 2000-05-16 Sharp Corp 半導体装置の製造方法
US6596604B1 (en) * 2002-07-22 2003-07-22 Atmel Corporation Method of preventing shift of alignment marks during rapid thermal processing
JP2007250705A (ja) * 2006-03-15 2007-09-27 Nec Electronics Corp 半導体集積回路装置及びダミーパターンの配置方法
JP2007311818A (ja) * 2007-07-18 2007-11-29 Renesas Technology Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103995A (zh) * 2009-12-21 2011-06-22 台湾积体电路制造股份有限公司 集成电路元件的形成方法
CN102103995B (zh) * 2009-12-21 2013-02-06 台湾积体电路制造股份有限公司 集成电路元件的形成方法
CN102403205A (zh) * 2010-09-08 2012-04-04 株式会社东芝 半导体装置的制造方法
CN111668329A (zh) * 2020-06-22 2020-09-15 三明学院 一种新型光电探测器
CN111668329B (zh) * 2020-06-22 2022-04-05 三明学院 一种光电探测器

Also Published As

Publication number Publication date
US8101974B2 (en) 2012-01-24
US20090146310A1 (en) 2009-06-11
JP5242145B2 (ja) 2013-07-24
JP2009141075A (ja) 2009-06-25

Similar Documents

Publication Publication Date Title
CN101452930A (zh) 半导体装置及其制造方法
US9887095B2 (en) System and method for an etch process with silicon concentration control
Rezzak et al. The sensitivity of radiation-induced leakage to STI topology and sidewall doping
EP2858095A1 (en) Semiconductor manufacturing method and annealing method
CN104538310A (zh) 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置
KR100616379B1 (ko) 반도체 장치 및 그 제조 방법
DE102011107072B3 (de) Verfahren zum ausbilden einer oxidschicht auf einem substrat bei tiefen temperaturen
JP2002246328A (ja) 熱処理方法、熱処理装置及び半導体装置の製造方法
US20100190274A1 (en) Rtp spike annealing for semiconductor substrate dopant activation
CN102024699A (zh) 半导体装置的快速热退火方法
CN104239612B (zh) 改善激光退火热分布的方法
JP5161941B2 (ja) 半導体装置の製造方法
US8853026B2 (en) Semiconductor device having deep wells and fabrication method thereof
CN102033971B (zh) 电路图案的设计方法和半导体装置的快速热退火方法
CN102738057A (zh) 均化芯片内元件效能的方法以及集成电路芯片的布局
JP5439491B2 (ja) 半導体装置の製造方法
JP5132695B2 (ja) 半導体装置の製造方法
CN109119326B (zh) 半导体结构及其制造方法
JP2008124211A (ja) 半導体装置の製造方法
Tabassum et al. Engineering Er3+ placement and emission through chemically-synthesized self-aligned SiC: Ox nanowire photonic crystal structures
TW200308034A (en) Determination method of process parameter of semiconductor device and manufacturing method of semiconductor device using the same
TWI553709B (zh) 用於離子佈植的光罩及離子佈植的方法
JP2010073806A (ja) 半導体装置の製造方法及び半導体装置
Tong et al. Experimental investigation and manufacturing solution of the rapid thermal process induced overlay residue
TWI517360B (zh) 改善元件熱均性之冗置單元圖案

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090610